JP2014060352A - Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element - Google Patents

Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element Download PDF

Info

Publication number
JP2014060352A
JP2014060352A JP2012205880A JP2012205880A JP2014060352A JP 2014060352 A JP2014060352 A JP 2014060352A JP 2012205880 A JP2012205880 A JP 2012205880A JP 2012205880 A JP2012205880 A JP 2012205880A JP 2014060352 A JP2014060352 A JP 2014060352A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
semiconductor
conversion element
bus bar
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012205880A
Other languages
Japanese (ja)
Inventor
Takashi Kishi
貴志 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Corp filed Critical Asahi Kasei Corp
Priority to JP2012205880A priority Critical patent/JP2014060352A/en
Publication of JP2014060352A publication Critical patent/JP2014060352A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Light Receiving Elements (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor wafer for a photoelectric conversion element in which an in-plane boundary between a bus bar part and a semiconductor is electrically divided in a thickness direction of the semiconductor without using a dedicated mask obtained by photo-lithography and which can extract electricity generated by optical energy from the plane uniformly.SOLUTION: A manufacturing method of a semiconductor wafer for a photoelectric conversion element comprises an etching process of etching semiconductor lamination parts 10, 20, 40, 50 by a diffusion-limited etchant by using a finger electrode part 20 and a bus bar electrode part 10 as a mask, and a groove 80 is formed between the semiconductor lamination part 40 immediately under the bus bar electrode part 10 and the semiconductor lamination part 40 under a region on which the finger electrode part 20 and the bus bar electrode part 10 are not formed.

Description

本発明は、光電変換素子用半導体ウエハの製造方法及び光電変換素子の製造方法並びに光電変換素子用半導体ウエハ及び光電変換素子に関し、より詳細には、専用のフォトリソグラフィーによるマスクを用いることなく面内でのバスバー部と半導体の境界が半導体の厚み方向において電気的に分断され、光エネルギーによって発生した電気を面内から均一に取り出すことのできる光電変換素子用半導体ウエハの製造方法及び光電変換素子の製造方法並びに光電変換素子用半導体ウエハ及び光電変換素子に関する。   The present invention relates to a method for manufacturing a semiconductor wafer for photoelectric conversion elements, a method for manufacturing a photoelectric conversion element, a semiconductor wafer for photoelectric conversion elements, and a photoelectric conversion element, and more particularly, in-plane without using a dedicated photolithography mask. The method of manufacturing a semiconductor wafer for a photoelectric conversion element and a method for producing a photoelectric conversion element capable of uniformly taking out electricity generated by light energy from the plane is electrically divided in the thickness direction of the semiconductor The present invention relates to a manufacturing method, a semiconductor wafer for photoelectric conversion elements, and a photoelectric conversion element.

一般に、光電変換素子とは、光起電力効果を利用し、光エネルギーを電気エネルギーに変換する電力機器である。その構造は、p型とn型の半導体を接合した構造、すなわち、pn接合型ダイオード(フォトダイオード)の構造の光電変換部を有する半導体積層部を備えている。
光入射面から光が入射すると、半導体積層部領域で光生成キャリアが発生するが、これらを電流として集めて出力端子まで導くために、光入射面側には表集電極が設けられる。この表集電極は、光をよく透過して効果的に発電させるために、光を透過させつつ発生した電気を効率良く集めるための細い「フィンガー電極(枝電極)」とフィンガー電極を通して電気を集めるための「バスバー電極(幹電極)」とからなる。一方、光入射面の反対側には裏面電極が設けられる。
In general, a photoelectric conversion element is a power device that converts light energy into electrical energy by utilizing a photovoltaic effect. The structure includes a semiconductor stacked portion having a photoelectric conversion portion having a structure in which a p-type semiconductor and an n-type semiconductor are joined, that is, a structure of a pn junction diode (photodiode).
When light is incident from the light incident surface, photogenerated carriers are generated in the semiconductor laminated portion region. A surface collecting electrode is provided on the light incident surface side in order to collect these as current and guide them to the output terminal. In order to effectively generate electricity by transmitting light well, this surface collection electrode collects electricity through a thin "finger electrode (branch electrode)" and efficiently gathers electricity generated while transmitting light. It consists of “bus bar electrode (stem electrode)”. On the other hand, a back electrode is provided on the opposite side of the light incident surface.

そのような光電変換素子においては、光生成キャリアを電流として面内から均一に取り出す必要があるが、表面に形成したバスバー電極と出力端子をワイヤーボンディングにより接続すると、光生成キャリアがワイヤーにまで集まる過程で、フィンガー電極やバスバー電極に電流が流れることで電圧降下が起こり、表集電極内の電圧が不均一になり、電圧が高い部分に強い電界が生じる。そのため、ワイヤーボンディングした下部に発生した電流が局所的に集中し、熱によって電極が溶けるといった不具合が発生する可能性がある。均一に電流を取り出すためには、高電界のかかるバスバー電極部分と半導体部分とを分離し、電流が局所的に集中しにくい構造を作製する必要がある。   In such a photoelectric conversion element, it is necessary to uniformly take out the photogenerated carrier as an electric current from the surface, but when the bus bar electrode formed on the surface and the output terminal are connected by wire bonding, the photo generated carrier collects up to the wire. In the process, current flows through the finger electrode and the bus bar electrode to cause a voltage drop, the voltage in the surface collection electrode becomes non-uniform, and a strong electric field is generated in the high voltage portion. Therefore, there is a possibility that the current generated in the lower part where the wire bonding is performed is concentrated locally and the electrode is melted by heat. In order to take out the current uniformly, it is necessary to separate the bus bar electrode portion where the high electric field is applied from the semiconductor portion and to produce a structure in which the current is not easily concentrated locally.

例えば、特許文献1に記載のものは、多層構造半導体のエッチング方法に関するもので、この特許文献1には、拡散律速のエッチング液を使った場合の深さ方向のエッチング不均一を解消するために、拡散律速のエッチング液を使用する場合のマスクパターンとして、エッチング部分に対してマスク部分の面積を大きくしエッチング液がエッチング部分に均等に供給されエッチングレートが均一になるように形成されたマスクを用いてエッチングを行う方法が記載されている。   For example, the one described in Patent Document 1 relates to a method for etching a multi-layer structure semiconductor. This Patent Document 1 describes a method for eliminating etching nonuniformity in the depth direction when a diffusion-controlled etching solution is used. As a mask pattern in the case of using a diffusion-limited etching solution, a mask formed so that the area of the mask portion is made larger than the etching portion and the etching solution is evenly supplied to the etching portion so that the etching rate becomes uniform. A method of performing etching using the method is described.

特開平9−64401号公報JP-A-9-64401

しかしながら、表集電極を有する光電変換素子において、均一に電流を取り出すためには、高電界のかかるバスバー電極部分と半導体部分とを分離し、電流が局所的に集中しにくい構造を作製する必要がある。
多層構造半導体の素子分離を行う方法としては、ダイシングなど物理的な手段が考えられる。しかしながら、ダイシングにより素子を分離すると断面が荒れ、光電変換特性が低下するという問題がある。一方、断面を荒らすことなく素子分離を行う方法として、エッチャント(液体のエッチング材)を用いたウェットエッチングにより素子分離を行う方法がある。
However, in a photoelectric conversion element having a surface collecting electrode, in order to extract current uniformly, it is necessary to separate the bus bar electrode portion and the semiconductor portion where a high electric field is applied and to make a structure in which the current is not easily concentrated locally. is there.
A physical means such as dicing is conceivable as a method for performing element isolation of a multilayer structure semiconductor. However, when the elements are separated by dicing, there is a problem that the cross section becomes rough and the photoelectric conversion characteristics deteriorate. On the other hand, as a method for performing element isolation without roughening the cross section, there is a method for performing element isolation by wet etching using an etchant (liquid etching material).

ウェットエッチングにより素子分離を行う場合には、半導体層の組成に影響されずに均一なエッチングが行え、かつ、面方向の依存性が少ないというメリットがある拡散律速型のエッチャントが広く用いられるが、レジストパターンなどのエッチングされない部分がある近傍ではエッチングレートが速くなり、エッチングむらが生じるという問題があった。   When element isolation is performed by wet etching, a diffusion-controlled etchant that has a merit that uniform etching can be performed without being affected by the composition of the semiconductor layer and the dependence on the surface direction is small is widely used. In the vicinity where there is an unetched portion such as a resist pattern, there is a problem in that the etching rate increases and etching unevenness occurs.

上述した特許文献1に記載の多層構造半導体のエッチング方法を用いると、エッチングむらを抑制することができるが、専用のフォトリソグラフィーによりマスクを作製する工程が必要となり、プロセスが煩雑になるという問題点があった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、専用のフォトリソグラフィーによるマスクを用いることなく面内でのバスバー部と半導体の境界が半導体の厚み方向において電気的に分断され、光エネルギーによって発生した電気を面内から均一に取り出すことのできる光電変換素子用半導体ウエハの製造方法及び光電変換素子の製造方法並びに光電変換素子用半導体ウエハ及び光電変換素子を提供することにある。
Although the etching unevenness can be suppressed by using the multilayer structure semiconductor etching method described in Patent Document 1 described above, a process for producing a mask by dedicated photolithography is required, and the process becomes complicated. was there.
The present invention has been made in view of such problems, and an object of the present invention is to provide an in-plane boundary between the bus bar portion and the semiconductor in the thickness direction of the semiconductor without using a dedicated photolithography mask. Of a semiconductor wafer for photoelectric conversion elements, a method for manufacturing a photoelectric conversion element, a semiconductor wafer for photoelectric conversion elements, and a photoelectric conversion element capable of uniformly taking out electricity generated by light energy from within the plane There is to do.

本発明者らは、上記課題を解決するために鋭意検討した結果、基板と、光電変換部及びこの光電変換部上に形成されたバリア層とを有する半導体積層部と、この半導体積層部上に形成されたフィンガー電極部と、このフィンガー電極部よりも幅広であり、かつ、フィンガー電極部が接続されるバスバー電極とを備える半導体ウエハを、フィンガー電極部及びバスバー電極部をマスクとして、拡散律速型エッチャントで半導体ウエハをエッチングするエッチング工程を備え、バスバー電極部直下の半導体積層部と、上部にフィンガー電極部及びバスバー電極部が形成されていない領域下の半導体積層部との間に溝部が形成されるようにする光電変換素子用半導体ウエハの製造方法により、上記課題を解決できることを見出し、本発明を完成させるに至ったものである。   As a result of intensive studies to solve the above-described problems, the inventors of the present invention have a substrate, a semiconductor stacked portion having a photoelectric conversion portion and a barrier layer formed on the photoelectric conversion portion, and the semiconductor stacked portion on the semiconductor stacked portion. A semiconductor wafer comprising a formed finger electrode portion and a bus bar electrode wider than the finger electrode portion and connected to the finger electrode portion, with the finger electrode portion and the bus bar electrode portion as a mask, diffusion controlled type An etching process for etching a semiconductor wafer with an etchant is provided, and a groove portion is formed between a semiconductor laminated portion immediately below the bus bar electrode portion and a semiconductor laminated portion below the region where the finger electrode portion and the bus bar electrode portion are not formed. It was found that the above problems can be solved by the method for producing a semiconductor wafer for photoelectric conversion elements, and the present invention was completed. Which it has led to.

本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、基板(50)と、該基板(50)上に形成される光電変換部(41)及び該光電変換部(41)上に形成されたバリア層(42)とを有する半導体積層部(40)と、該半導体積層部(40)上に形成されるフィンガー電極部(20)と、該フィンガー電極部(20)よりも幅広であり、かつ、該フィンガー電極部(20)が接続されるバスバー電極部(10)とを備える半導体ウエハ積層体(10,20,40,50)に対して、前記フィンガー電極部(20)及び前記バスバー電極部(10)をマスクとして、拡散律速型エッチャントで前記半導体ウエハ積層体(10,20,40,50)をエッチングするエッチング工程を有し、該エッチング工程により、前記バスバー電極部(10)の直下の前記半導体積層部(40)と、上部に前記フィンガー電極部(20)及び前記バスバー電極部(10)が形成されていない領域下の前記半導体積層部(40)との間に溝部(80)を形成することを特徴とする光電変換素子用半導体ウエハの製造方法である。   The present invention has been made to achieve such an object, and the invention according to claim 1 is directed to a substrate (50), a photoelectric conversion unit (41) formed on the substrate (50), and A semiconductor laminated portion (40) having a barrier layer (42) formed on the photoelectric conversion portion (41), a finger electrode portion (20) formed on the semiconductor laminated portion (40), and the fingers For a semiconductor wafer laminate (10, 20, 40, 50) that is wider than the electrode part (20) and includes a bus bar electrode part (10) to which the finger electrode part (20) is connected. Using the finger electrode portion (20) and the bus bar electrode portion (10) as a mask, and etching the semiconductor wafer laminate (10, 20, 40, 50) with a diffusion-controlled etchant. Thus, the semiconductor laminated portion (40) immediately below the bus bar electrode portion (10) and the semiconductor laminated portion below the region where the finger electrode portion (20) and the bus bar electrode portion (10) are not formed on the upper portion. (40), a groove (80) is formed between the semiconductor wafer for photoelectric conversion elements.

また、請求項2に記載の発明は、請求項1に記載の発明において、前記半導体積層部(40)が、Ga及びAsを含む層であることを特徴とする。
また、請求項3に記載の発明は、請求項1又は2に記載の発明において、前記バリア層(42)が、AlGaAsであることを特徴とする。
また、請求項4に記載の発明は、請求項1,2又は3に記載の発明において、前記半導体積層部(40)が、前記バリア層(42)上にさらにコンタクト層(43)を形成することを特徴とする。
According to a second aspect of the present invention, in the first aspect of the present invention, the semiconductor stacked portion (40) is a layer containing Ga and As.
The invention according to claim 3 is the invention according to claim 1 or 2, characterized in that the barrier layer (42) is AlGaAs.
According to a fourth aspect of the present invention, in the first, second, or third aspect of the invention, the semiconductor stacked portion (40) further forms a contact layer (43) on the barrier layer (42). It is characterized by that.

また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の光電変換素子用半導体ウエハをダイシングするダイシング工程を更に有し、基板(50)と、該基板(50)上に形成される光電変換部(41)及び該光電変換部(41)上に形成されたバリア層(42)とを有する半導体積層部(40)と、該半導体積層部(40)上に形成されたフィンガー電極部(20)と、該フィンガー電極部(20)よりも幅広であり、かつ、該フィンガー電極部(20)が接続されるバスバー電極部(10)と、該バスバー電極部(10)のフィンガー電極部(20)と接していない端部領域周辺の前記半導体積層部(40)に形成される溝部(80)を備える光電変換素子を製造することを特徴とする光電変換素子の製造方法である。   The invention described in claim 5 further includes a dicing step of dicing the semiconductor wafer for photoelectric conversion elements according to any one of claims 1 to 4, and includes a substrate (50) and the substrate (50). A semiconductor multilayer part (40) having a photoelectric conversion part (41) formed on the substrate and a barrier layer (42) formed on the photoelectric conversion part (41), and formed on the semiconductor multilayer part (40). A finger electrode part (20), a bus bar electrode part (10) which is wider than the finger electrode part (20) and to which the finger electrode part (20) is connected, and the bus bar electrode part (10) A method for producing a photoelectric conversion element comprising: manufacturing a photoelectric conversion element comprising a groove (80) formed in the semiconductor laminated part (40) around an end region not in contact with the finger electrode part (20) It is.

また、請求項6に記載の発明は、基板(50)と、該基板(50)上に形成された光電変換部(41)及び該光電変換部(41)上に形成されたバリア層(42)とを有する半導体積層部(40)と、該半導体積層部(40)上に形成されたフィンガー電極部(20)と、該フィンガー電極部(20)よりも幅広であり、かつ、該フィンガー電極部(20)が接続されたバスバー電極(10)と、前記バスバー電極部(10)の直下の前記半導体積層部(40)と、上部に前記フィンガー電極部(20)及び前記バスバー電極部(10)が形成されていない領域下の前記半導体積層部(40)との間に溝部(80)を備えたことを特徴とする光電変換素子用半導体ウエハである。   The invention according to claim 6 is a substrate (50), a photoelectric conversion part (41) formed on the substrate (50), and a barrier layer (42) formed on the photoelectric conversion part (41). ), A finger electrode portion (20) formed on the semiconductor stack portion (40), and wider than the finger electrode portion (20), and the finger electrode A bus bar electrode (10) to which the part (20) is connected, the semiconductor stacked part (40) immediately below the bus bar electrode part (10), and the finger electrode part (20) and the bus bar electrode part (10 ) Is a semiconductor wafer for photoelectric conversion elements, characterized in that a groove (80) is provided between the semiconductor laminated portion (40) under the region where no) is formed.

また、請求項7に記載の発明は、請求項6に記載の発明において、前記半導体積層部(40)が、Ga及びAsを含む層であることを特徴とする。
また、請求項8に記載の発明は、請求項6又は7に記載の発明において、前記バリア層(42)が、AlGaAsであることを特徴とする。
また、請求項9に記載の発明は、請求項6,7又は8に記載の発明において、前記半導体積層部(40)が、前記バリア層(42)上にさらにコンタクト層(43)を備えることを特徴とする。
また、請求項10に記載の発明は、請求項5に記載の光電変換素子の製造方法により製造されたことを特徴とする光電変換素子である。
The invention according to claim 7 is the invention according to claim 6, wherein the semiconductor stacked portion (40) is a layer containing Ga and As.
The invention according to claim 8 is the invention according to claim 6 or 7, characterized in that the barrier layer (42) is AlGaAs.
The invention according to claim 9 is the invention according to claim 6, 7 or 8, wherein the semiconductor stacked portion (40) further comprises a contact layer (43) on the barrier layer (42). It is characterized by.
The invention according to claim 10 is a photoelectric conversion element manufactured by the method for manufacturing a photoelectric conversion element according to claim 5.

本発明によれば、専用のフォトリソグラフィーによるマスクを用いることなく面内でのバスバー部と半導体の境界が半導体の厚み方向において電気的に分断され、光エネルギーによって発生した電気を面内から均一に取り出すことのできる光電変換素子用半導体ウエハの製造方法及び光電変換素子の製造方法並びに光電変換素子用半導体ウエハ及び光電変換素子を提供することができる。   According to the present invention, the boundary between the bus bar portion and the semiconductor in the plane is electrically divided in the thickness direction of the semiconductor without using a dedicated photolithography mask, and the electricity generated by the light energy is uniformly distributed from the plane. The manufacturing method of the semiconductor wafer for photoelectric conversion elements which can be taken out, the manufacturing method of a photoelectric conversion element, the semiconductor wafer for photoelectric conversion elements, and a photoelectric conversion element can be provided.

本発明に係る光電変換素子用半導体ウエハの実施形態を説明するための斜視図である。It is a perspective view for demonstrating embodiment of the semiconductor wafer for photoelectric conversion elements which concerns on this invention. 図1に示した光電変換素子用半導体ウエハの半導体積層部の断面構造図である。FIG. 2 is a cross-sectional structure diagram of a semiconductor lamination portion of the photoelectric conversion element semiconductor wafer shown in FIG. 1. (a)乃至(d)は、本実施形態の光電変換素子のバスバー電極部の種々のパターンを示す図である。(A) thru | or (d) is a figure which shows the various patterns of the bus-bar electrode part of the photoelectric conversion element of this embodiment. (a),(b)は、本発明の光電変換素子用半導体ウエハをダイシングし、光電変換素子を得る方法の一例を示す図である。(A), (b) is a figure which shows an example of the method of dicing the semiconductor wafer for photoelectric conversion elements of this invention, and obtaining a photoelectric conversion element.

以下、図面を参照して本発明の実施の形態について説明する。
本発明は、光電変換部及びこの光電変換部上に形成されたバリア層とを有する半導体積層部と、この半導体積層部上に形成されたフィンガー電極部と、このフィンガー電極部よりも幅広であり、かつ、フィンガー電極部が接続されるバスバー電極とを備えた光電変換素子、それを製造するために用いる光電変換素子用半導体ウエハ及びそれらの製造方法に関する。
Embodiments of the present invention will be described below with reference to the drawings.
The present invention provides a semiconductor laminated portion having a photoelectric conversion portion and a barrier layer formed on the photoelectric conversion portion, a finger electrode portion formed on the semiconductor laminated portion, and wider than the finger electrode portion. In addition, the present invention relates to a photoelectric conversion element provided with a bus bar electrode to which finger electrode portions are connected, a photoelectric conversion element semiconductor wafer used for manufacturing the photoelectric conversion element, and a manufacturing method thereof.

図1は、本発明に係る光電変換素子用半導体ウエハの実施形態を説明するための斜視図である。本実施形態の光電変換素子用半導体ウエハ1は、基板50と、この基板50上の形成される光電変換部41及びこの光電変換部41上に形成されるバリア層42とを有する半導体積層部40と、この半導体積層部40上に形成されたフィンガー電極部20と、このフィンガー電極部20よりも幅広であり、かつ、フィンガー電極部20が接続されるバスバー電極10と、このバスバー電極部10の直下の半導体積層部40と、上部にフィンガー電極部20及びバスバー電極部10が形成されていない領域下の半導体積層部40との間に溝部80とを備えている。また、バスバー電極10には出力端子30が接続されている。半導体ウエハ積層体は、バスバー電極10とフィンガー電極部20と半導体積層部40と基板50とで構成されている。なお、符号60は基板積層体で、基板50と半導体積層部40とで構成されている。
また、半導体積層部40は、Ga及びAsを含む層である。また、バリア層42は、AlGaAsである。また、半導体積層部40は、バリア層42上にさらにコンタクト層43を備えている。
FIG. 1 is a perspective view for explaining an embodiment of a semiconductor wafer for photoelectric conversion elements according to the present invention. The semiconductor wafer 1 for photoelectric conversion elements of this embodiment includes a substrate 50, a semiconductor laminated portion 40 having a photoelectric conversion portion 41 formed on the substrate 50 and a barrier layer 42 formed on the photoelectric conversion portion 41. A finger electrode portion 20 formed on the semiconductor laminated portion 40, a bus bar electrode 10 wider than the finger electrode portion 20 and connected to the finger electrode portion 20, and the bus bar electrode portion 10 A groove portion 80 is provided between the semiconductor stacked portion 40 immediately below and the semiconductor stacked portion 40 below the region where the finger electrode portion 20 and the bus bar electrode portion 10 are not formed. An output terminal 30 is connected to the bus bar electrode 10. The semiconductor wafer laminate is composed of a bus bar electrode 10, finger electrode portion 20, semiconductor laminate portion 40, and substrate 50. Reference numeral 60 denotes a substrate laminate, which includes the substrate 50 and the semiconductor laminate 40.
The semiconductor stacked unit 40 is a layer containing Ga and As. The barrier layer 42 is AlGaAs. In addition, the semiconductor stacked unit 40 further includes a contact layer 43 on the barrier layer 42.

<光電変換素子>
本実施形態の光電変換素子は、光起電力効果を利用し、光エネルギーを電気エネルギーに変換する電力機器であり、表面にフィンガー電極20とバスバー電極10とからなる表集電極を有している。また、面内でのバスバー部と半導体の境界が半導体の高さ方向が電気的に分断されていることから、表面電極内の電界分布にあまり影響されずに電流を集めることができる。
このような光電変換素子は、光電変換特性を機構として用いた太陽電池、フォトダイオード、フォトトランジスタなどに適用することができる。また、面内から電力を均一に取り出せることは同時に面内に均一に電力を供給できることも意味し、発光ダイオードや半導体レーザーなどについても同様の目的で適用することが可能である。
<Photoelectric conversion element>
The photoelectric conversion element of the present embodiment is a power device that converts light energy into electrical energy using the photovoltaic effect, and has a surface electrode composed of finger electrodes 20 and bus bar electrodes 10 on the surface. . Moreover, since the boundary between the bus bar portion and the semiconductor in the plane is electrically divided in the height direction of the semiconductor, the current can be collected without being affected by the electric field distribution in the surface electrode.
Such a photoelectric conversion element can be applied to a solar cell, a photodiode, a phototransistor, or the like that uses photoelectric conversion characteristics as a mechanism. In addition, being able to take out power uniformly from the surface also means that power can be supplied uniformly to the surface at the same time, and can also be applied to light emitting diodes and semiconductor lasers for the same purpose.

<半導体積層部>
図2は、図1に示した光電変換素子用半導体ウエハの半導体積層部の断面構造図で、図1におけるA−A’断面図である。本実施形態において半導体積層部40は、SiやGaAsなどの半導体基板の上に、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)やMBE(Molecular Beam Epitaxy:分子線エピタキシー法)などの手法を用いて、p型とn型の半導体を接合した構造の光電変換部41を形成することで得られる。形成される構造は、光電変換を行いたい光の波長に応じて選択される。例えば、太陽光を電気エネルギーに変換したい場合には、SiやGaAsのpn接合が好適に用いられる。また、幅広い波長の光を吸収するために、pn接合が複数接合された多接合構造になっていても良い。
<Semiconductor laminated part>
2 is a cross-sectional structural view of the semiconductor stacked portion of the semiconductor wafer for photoelectric conversion elements shown in FIG. 1, and is a cross-sectional view taken along line AA ′ in FIG. In the present embodiment, the semiconductor stack 40 is formed on a semiconductor substrate such as Si or GaAs on the MOCVD (Metal Organic Chemical Deposition) or MBE (Molecular Beam Epitaxy). It is obtained by forming the photoelectric conversion portion 41 having a structure in which a p-type semiconductor and an n-type semiconductor are joined using a technique. The structure to be formed is selected according to the wavelength of light to be subjected to photoelectric conversion. For example, when it is desired to convert sunlight into electric energy, a pn junction of Si or GaAs is preferably used. Moreover, in order to absorb light having a wide wavelength range, a multi-junction structure in which a plurality of pn junctions are joined may be employed.

本実施形態において、半導体積層部40は、上述した光電変換部41よりも上に表面再結合を防止すると同時にエッチストップ層の役割を果たすバリア層42が設けられている。一例として、GaAsのpn接合にはAlGaAsやInGaP、InGaPのpn接合にはAlInP、InSbのpn接合にはAlInSbなどpn接合に用いている半導体に比べてバンドギャップの広い材料をバリア層として用いることができる。なお、三元系の化合物半導体を用いる場合、同族の元素の合計が他属の元素と略一致していればよく、例えば、AlGaAsの場合、AlGa(1−x)As(1>X>0)と表現することが出来る。 In the present embodiment, the semiconductor stacked unit 40 is provided with a barrier layer 42 that functions as an etch stop layer while preventing surface recombination above the photoelectric conversion unit 41 described above. For example, AlGaAs or InGaP for GaAs pn junctions, AlInP for pn junctions for InGaP, and AlInSb for pn junctions for InSb use a material having a wider band gap than the semiconductor used for pn junctions as a barrier layer. Can do. In the case of using a compound semiconductor of ternary, it may be the sum of the cognate elements they match substantially with other metal selected, for example, in the case of AlGaAs, Al X Ga (1- x) As (1> X > 0).

また、バリア層42は、エッチャントに対して選択比が得られるものであることが好ましい。また、バリア層42上に、表集電極との電気的コンタクトを良好なものにするための半導体層からなるコンタクト層43をさらに設けていてもよい。
このコンタクト層43には、電極に対してエネルギー障壁が小さく、オーミック接合しやすい半導体材料が用いられる。半導体材料は、高濃度に不純物をドーピングすることによって、オーミック接触しやすくすることが好ましい。コンタクト層43の一例としては、電極にAuを用いる場合には、高濃度に不純物がドーピングされたGaAsが挙げられる。コンタクト層は、光電変換を行いたい光の波長に応じて、光電変換部での光の吸収量を多くするために、電極直下にのみ形成される構造になっていても良い。
The barrier layer 42 preferably has a selectivity with respect to the etchant. Further, a contact layer 43 made of a semiconductor layer may be further provided on the barrier layer 42 to improve the electrical contact with the surface collection electrode.
The contact layer 43 is made of a semiconductor material that has a small energy barrier with respect to the electrode and can easily form an ohmic junction. It is preferable that the semiconductor material is easily brought into ohmic contact by doping impurities at a high concentration. An example of the contact layer 43 is GaAs doped with impurities at a high concentration when Au is used for the electrode. The contact layer may have a structure that is formed only directly under the electrode in order to increase the amount of light absorption in the photoelectric conversion portion in accordance with the wavelength of light that is to be subjected to photoelectric conversion.

<表集電極>
本実施形態の光電変換素子の受光面(基板側ではない表面)には、光をよく透過して効果的に発電させるために、光を透過させつつ発生した電気を効率良く集めるための細い「フィンガー電極」とフィンガー電極を通して電気を集めるための「バスバー電極」とからなる表集電極が設けられる。
<Collector electrode>
The photoelectric conversion element of the present embodiment has a thin light-receiving surface (surface not on the substrate side) for efficiently collecting electricity generated while transmitting light in order to transmit light well and effectively generate power. A surface electrode comprising a “finger electrode” and a “bus bar electrode” for collecting electricity through the finger electrode is provided.

図3(a)乃至(d)は、本実施形態の光電変換素子のバスバー電極部の種々のパターンを示す図である。バスバー電極部10は、図3(a)の様に1つでもよいし、図3(b)の様にフィンガー電極部20の両端に接続されるものであってもよいし、図3(c)の様にフィンガー電極部20と接続し、かつフィンガー電極部20を覆うように配置されたものであってもよいし、図3(d)の様に隣り合うバスバー電極部10がフィンガー電極部20で電気的に互いに接続されたものであってもよい。   3A to 3D are diagrams showing various patterns of the bus bar electrode portion of the photoelectric conversion element of the present embodiment. The bus bar electrode part 10 may be one as shown in FIG. 3A, or may be connected to both ends of the finger electrode part 20 as shown in FIG. ) May be arranged so as to be connected to and cover the finger electrode portion 20 as shown in FIG. 3), or the adjacent bus bar electrode portions 10 may be arranged as finger electrode portions as shown in FIG. 20 may be electrically connected to each other.

また、フィンガー電極部10は、1つ以上あれば特に制限されないが、発生した電気を効率よく集める観点から、複数あることが好ましく、複数のフィンガー電極部が受光面に高密度に配置されていることがより好ましい。
拡散律速型のエッチャントによって選択的なエッチングを行うためには、バスバー電極部10はフィンガー電極部20よりも太くなければならない。電極の幅や厚みについては、半導体積層部40とバリア層42の選択比やエッチャントの組成に対応して、選択的なエッチングになるように適宜変更することができる。
Further, the number of finger electrode portions 10 is not particularly limited as long as it is one or more, but from the viewpoint of efficiently collecting generated electricity, a plurality of finger electrode portions 10 are preferable, and the plurality of finger electrode portions are arranged at high density on the light receiving surface. It is more preferable.
In order to perform selective etching with a diffusion-controlled etchant, the bus bar electrode portion 10 must be thicker than the finger electrode portion 20. The width and thickness of the electrode can be appropriately changed so as to perform selective etching corresponding to the selection ratio of the semiconductor stacked portion 40 and the barrier layer 42 and the composition of the etchant.

電極材料には、Au、Ag、Cuなどの金属や酸化インジウムスズ(ITO)やグラフェンなどの透明導電性材料など広く一般に電極として用いられている材料を使用することができる。好ましくは、エッチャントに対して耐性があり、エッチングの前後において変化のないものが好ましい。   As the electrode material, a material generally used as an electrode such as a metal such as Au, Ag, or Cu, or a transparent conductive material such as indium tin oxide (ITO) or graphene can be used. Preferably, it is resistant to an etchant and does not change before and after etching.

<光電変換素子のエッチング条件>
本発明の光電変換素子用半導体ウエハの製造方法は、基板50と、この基板50上に形成される光電変換部41及びこの光電変換部41上に形成されたバリア層42とを有する半導体積層部40と、この半導体積層部40上に形成されるフィンガー電極部20と、このフィンガー電極部20よりも幅広であり、かつ、フィンガー電極部20が接続されるバスバー電極部10とを備える半導体ウエハ積層体(10,20,40,50)に対して、フィンガー電極部20及びバスバー電極部10をマスクとして、拡散律速型エッチャントで半導体ウエハ積層体10,20,40,50をエッチングするエッチング工程を有し、このエッチング工程により、バスバー電極部10の直下の半導体積層部40と、上部にフィンガー電極部20及びバスバー電極部10が形成されていない領域下の半導体積層部40との間に溝部80を形成する。
<Etching conditions for photoelectric conversion element>
The method for producing a semiconductor wafer for photoelectric conversion elements according to the present invention includes a substrate stack 50, a semiconductor stacked portion having a photoelectric conversion portion 41 formed on the substrate 50 and a barrier layer 42 formed on the photoelectric conversion portion 41. 40, a finger electrode portion 20 formed on the semiconductor laminate portion 40, and a bus bar electrode portion 10 which is wider than the finger electrode portion 20 and to which the finger electrode portion 20 is connected. The body (10, 20, 40, 50) has an etching process for etching the semiconductor wafer laminate 10, 20, 40, 50 with a diffusion-controlled etchant using the finger electrode portion 20 and the bus bar electrode portion 10 as a mask. By this etching process, the semiconductor stacked portion 40 directly below the bus bar electrode portion 10 and the finger electrode portion 20 and the bus bar on Forming the groove 80 between the semiconductor lamination portion 40 below the area where the electrode portions 10 are not formed.

また、本発明の光電変換素子の製造方法は、上述した光電変換素子用半導体ウエハの製造方法によって得られた光電変換素子用半導体ウエハをダイシングしてチップ化する工程を備えている。
拡散律速型エッチャントには、pHを調整した酸やアルカリを含む過酸化水素水を用いることができる。また、拡散律速型エッチャントに用いる酸としては、塩酸や硫酸などの無機酸、クエン酸やコハク酸などの有機酸などを用いることができる。アルカリとしてはアンモニアや水酸化カリウムを用いることができる。酸やアルカリは水で希釈し、水溶液の形態で使用することもできる。エッチングを行う対象物に対して、拡散律速型のエッチャントとして機能するものであれば好適に用いることができる。
Moreover, the manufacturing method of the photoelectric conversion element of this invention is equipped with the process of dicing the semiconductor wafer for photoelectric conversion elements obtained by the manufacturing method of the semiconductor wafer for photoelectric conversion elements mentioned above into a chip.
As the diffusion-controlled etchant, a hydrogen peroxide solution containing an acid or alkali whose pH is adjusted can be used. As the acid used for the diffusion-controlled etchant, inorganic acids such as hydrochloric acid and sulfuric acid, and organic acids such as citric acid and succinic acid can be used. As the alkali, ammonia or potassium hydroxide can be used. Acids and alkalis can be diluted with water and used in the form of an aqueous solution. Any material can be suitably used as long as it functions as a diffusion-controlled etchant for an object to be etched.

また、拡散律速型エッチャントは、pHが6.0より大きく、9.0より小さいことが好ましい。pHが6.0以下であるとエッチングレートが低く、素子分離を行うことができない。また、pHが9.0以上である場合には、バリア層42との選択比が低下し、バスバー電極部10の端部での選択的なエッチングが不可能となる。
エッチング後の光電変換素子には、素子の保護や光取り込み効率アップを目的として、SiOなどの無機物やポリイミドなどの高分子からなる保護層や反射防止膜などを形成しても良い。
The diffusion-controlled etchant preferably has a pH greater than 6.0 and less than 9.0. When the pH is 6.0 or less, the etching rate is low and element isolation cannot be performed. Further, when the pH is 9.0 or more, the selectivity with the barrier layer 42 is lowered, and selective etching at the end of the bus bar electrode portion 10 becomes impossible.
The etched photoelectric conversion element may be formed with a protective layer made of an inorganic material such as SiO 2 or a polymer such as polyimide, an antireflection film, or the like for the purpose of protecting the element or increasing the light capturing efficiency.

また、光電変換素子用半導体ウエハをダイシング等によりチップ化することで光電変換素子を得ることが出来る。この時、光電変換素子を小型化し、一枚のウエハからより多くの光電変換素子を得る観点から、表集電極を形成する際に素子の周囲にあらかじめダイシング用のスクライブラインを設けておき、スクライブラインに沿ってダイシングをすることが好ましい。スクライブラインを形成する方法は特に制限されないが、本実施形態の光電変換素子用半導体ウエハの製造方法によって得られる、バスバー電極部10の直下の半導体積層部40と、上部にフィンガー電極部20及びバスバー電極部10が形成されていない領域下の半導体積層部40との間に形成される溝部80をスクライブラインとして用いることにより、別途スクライブライン形成用のプロセスが省けるため好ましい。   Moreover, a photoelectric conversion element can be obtained by dicing a semiconductor wafer for photoelectric conversion elements into chips. At this time, from the viewpoint of downsizing the photoelectric conversion element and obtaining more photoelectric conversion elements from a single wafer, a scribe line for dicing is provided around the element in advance when forming the surface collecting electrode, and the scribe is performed. Dicing along the line is preferred. The method for forming the scribe line is not particularly limited, but is obtained by the method for manufacturing a semiconductor wafer for photoelectric conversion elements of the present embodiment, the semiconductor laminated portion 40 immediately below the bus bar electrode portion 10, and the finger electrode portion 20 and the bus bar on the upper portion. It is preferable to use a groove 80 formed between the semiconductor stacked portion 40 below the region where the electrode portion 10 is not formed as a scribe line because a process for forming a scribe line can be omitted.

図4(a),(b)は、本発明の光電変換素子用半導体ウエハをダイシングし、光電変換素子を得る方法の一例を示す図である。図4(a)は、一つの光電変換素子の一辺にバスバー電極部10が形成される例であり、バスバー電極部10のフィンガー電極部20が形成されていない側の辺の近傍に形成される溝部80をスクライブラインとしてダイシングすることが出来る。また、図4(b)は、一つの光電変換素子の周囲がバスバー電極部10で囲われている例であり、ダイシングされる点線部の周辺にはバスバー電極部10を形成しないことにより、エッチング工程で溝部80を形成し、その溝部80をスクライブラインとしてダイシングすることが出来る。
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に何ら限定されるものではない。
4A and 4B are diagrams illustrating an example of a method for obtaining a photoelectric conversion element by dicing the semiconductor wafer for photoelectric conversion elements of the present invention. FIG. 4A is an example in which the bus bar electrode portion 10 is formed on one side of one photoelectric conversion element, and is formed in the vicinity of the side of the bus bar electrode portion 10 where the finger electrode portion 20 is not formed. The groove 80 can be diced as a scribe line. FIG. 4B is an example in which the periphery of one photoelectric conversion element is surrounded by the bus bar electrode portion 10, and etching is performed by not forming the bus bar electrode portion 10 around the dotted line portion to be diced. The groove 80 can be formed in the process, and the groove 80 can be diced as a scribe line.
The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments.

以下、実施例及び比較例を挙げて本発明の内容をより具体的に説明する。なお、本発明は、以下に説明する各実施例に限定されるものではない。実施例及び比較例で用いた評価方法は、以下の通りである。
1.エッチングの選択性
表集電極を形成した半導体素子を拡散律速型のエッチャントによりエッチングした。その際、バスバー電極10及びフィンガー電極部20の端部のエッチング深さの測定を行い、エッチングの選択性の良否を判定した。
Hereinafter, the contents of the present invention will be described more specifically with reference to examples and comparative examples. In addition, this invention is not limited to each Example demonstrated below. Evaluation methods used in Examples and Comparative Examples are as follows.
1. Etching selectivity The semiconductor element on which the collector electrode was formed was etched with a diffusion-controlled etchant. At that time, the etching depths of the end portions of the bus bar electrode 10 and the finger electrode portion 20 were measured, and the quality of the etching selectivity was determined.

○:バスバー電極部10の端部において、pn接合層がエッチングにより厚み方向に分離されており、かつ、フィンガー電極部20の近傍の半導体積層部40の光電変換部がエッチングされていない。
×:バスバー電極部10の端部において、pn接合層がエッチングにより厚み方向に分離されていない。もしくは、フィンガー電極部20の近傍の半導体積層部40の光電変換部がエッチングされている。
O: The pn junction layer is separated in the thickness direction by etching at the end portion of the bus bar electrode portion 10, and the photoelectric conversion portion of the semiconductor stacked portion 40 in the vicinity of the finger electrode portion 20 is not etched.
X: The pn junction layer is not separated in the thickness direction by etching at the end of the bus bar electrode portion 10. Alternatively, the photoelectric conversion part of the semiconductor stacked part 40 in the vicinity of the finger electrode part 20 is etched.

GaAs基板50上にGaAsのpn接合を形成し、その上にバリア層42としてAl0.4Ga0.6Asを40nm積層した。ウエハから切り出した際に得られる光電変換素子1個のサイズを10mm×10mmとし、表集電極として、図1に示すようなバスバー電極(a:10mm、b:1000μm)及びフィンガー電極(c:9mm、d:5μm)を有するものを、フォトリソグラフィーによりレジストパターンを形成した後、電極材料にAu−Ge(Ge:12wt%)/Ni/Au=40nm/10nm/300nmを用いて、昭和真空社製のEB蒸着機により蒸着し、リフトオフによりレジストを除去して形成した。 A GaAs pn junction was formed on the GaAs substrate 50, and Al 0.4 Ga 0.6 As was laminated thereon as a barrier layer 42 by 40 nm. The size of one photoelectric conversion element obtained when the wafer is cut out from the wafer is 10 mm × 10 mm. As a collecting electrode, a bus bar electrode (a: 10 mm, b: 1000 μm) and a finger electrode (c: 9 mm) as shown in FIG. , D: 5 μm), a resist pattern is formed by photolithography, and Au—Ge (Ge: 12 wt%) / Ni / Au = 40 nm / 10 nm / 300 nm is used as an electrode material. The EB deposition apparatus was used for deposition, and the resist was removed by lift-off.

拡散律速型のエッチャントとしては、まず、クエン酸水溶液(50wt%)についてクエン酸一水和物(関東化学製)を用いて調整し、クエン酸水溶液(50wt%)/過酸化水素水(30%:キシダ化学製)/水=4/1/100(質量比)で混合し、アンモニア水(29%:関東化学製)によりpHを8.0に調整したものを使用した。恒温槽を用いて液温を23℃に調整した後、素子を浸して5分間静置し、エッチングを行った。得られた素子の段差測定を行い、エッチングの選択性を評価した結果を表1に示す。   As a diffusion-controlled etchant, first, a citric acid aqueous solution (50 wt%) was prepared using citric acid monohydrate (manufactured by Kanto Chemical), and a citric acid aqueous solution (50 wt%) / hydrogen peroxide solution (30% : Manufactured by Kishida Chemical Co., Ltd.) / Water = 4/1/100 (mass ratio), and adjusted to pH 8.0 with aqueous ammonia (29%: manufactured by Kanto Chemical Co., Ltd.). After adjusting the liquid temperature to 23 ° C. using a thermostatic bath, the device was immersed and allowed to stand for 5 minutes for etching. Table 1 shows the results of measuring the step of the obtained element and evaluating the selectivity of etching.

エッチャントとして、クエン酸水溶液/過酸化水素水/水=4/1/100(質量比)で混合し、アンモニア水でpHを7.0に調整したものを用いた以外は、実施例1と同様にして素子を作製し、評価した。得られた評価結果を表1に示す。   The same as in Example 1 except that the etchant was mixed with an aqueous citric acid solution / hydrogen peroxide solution / water = 4/1/100 (mass ratio) and adjusted to pH 7.0 with aqueous ammonia. A device was fabricated and evaluated. The obtained evaluation results are shown in Table 1.

エッチャントとして、コハク酸水溶液(50wt%)/過酸化水素水/水=4/1/100(質量比)で混合し、アンモニア水でpHを8.0に調整したものを用いた以外は、実施例1と同様にして素子を作製し、評価した。得られた評価結果を表1に示す。
[比較例1]
GaAs基板50上にpn接合を形成し、バリア層42を積層していないものを用いた以外は、実施例1と同様にして素子を作製し、評価した。得られた評価結果を表1に示す。
Implementation was performed except that the etchant was mixed at a succinic acid aqueous solution (50 wt%) / hydrogen peroxide solution / water = 4/1/100 (mass ratio) and adjusted to pH 8.0 with ammonia water. A device was prepared and evaluated in the same manner as in Example 1. The obtained evaluation results are shown in Table 1.
[Comparative Example 1]
An element was fabricated and evaluated in the same manner as in Example 1 except that a pn junction was formed on the GaAs substrate 50 and a barrier layer 42 was not laminated. The obtained evaluation results are shown in Table 1.

Figure 2014060352
Figure 2014060352

本発明は、光電変換素子用半導体ウエハの製造方法及び光電変換素子の製造方法並びに光電変換素子用半導体ウエハ及び光電変換素子に関するもので、電界分布の面内均一性に優れるため、太陽電池、フォトダイオードや発光ダイオード又はその一部として好適に用いることができる。 The present invention relates to a method for manufacturing a semiconductor wafer for photoelectric conversion elements, a method for manufacturing a photoelectric conversion element, a semiconductor wafer for photoelectric conversion elements, and a photoelectric conversion element, and is excellent in in-plane uniformity of electric field distribution. It can be suitably used as a diode, a light emitting diode or a part thereof.

1 光電変換素子用半導体ウエハ
10 バスバー電極部
20 フィンガー電極部
30 出力端子
40 半導体積層部
41 光電変換部
42 バリア層
43 コンタクト層
50 基板
60 基板積層体
70 裏面電極
80 溝部
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 10 for photoelectric conversion elements Bus bar electrode part 20 Finger electrode part 30 Output terminal 40 Semiconductor laminated part 41 Photoelectric converting part 42 Barrier layer 43 Contact layer 50 Substrate 60 Substrate laminated body 70 Back surface electrode 80 Groove part

Claims (10)

基板と、該基板上に形成される光電変換部及び該光電変換部上に形成されたバリア層とを有する半導体積層部と、該半導体積層部上に形成されるフィンガー電極部と、該フィンガー電極部よりも幅広であり、かつ、該フィンガー電極部が接続されるバスバー電極部とを備える半導体ウエハ積層体に対して、
前記フィンガー電極部及び前記バスバー電極部をマスクとして、拡散律速型エッチャントで前記半導体ウエハ積層体をエッチングするエッチング工程を有し、
該エッチング工程により、前記バスバー電極部の直下の前記半導体積層部と、上部に前記フィンガー電極部及び前記バスバー電極部が形成されていない領域下の前記半導体積層部との間に溝部を形成することを特徴とする光電変換素子用半導体ウエハの製造方法。
A semiconductor laminated part having a substrate, a photoelectric conversion part formed on the substrate and a barrier layer formed on the photoelectric conversion part, a finger electrode part formed on the semiconductor laminated part, and the finger electrode And a bus bar electrode part to which the finger electrode part is connected, and a semiconductor wafer laminate having a width wider than the part,
Using the finger electrode portion and the bus bar electrode portion as a mask, an etching step of etching the semiconductor wafer laminate with a diffusion-controlled etchant,
By the etching step, a groove is formed between the semiconductor laminated portion immediately below the bus bar electrode portion and the semiconductor laminated portion below the region where the finger electrode portion and the bus bar electrode portion are not formed. A method for producing a semiconductor wafer for a photoelectric conversion element.
前記半導体積層部が、Ga及びAsを含む層であることを特徴とする請求項1に記載の光電変換素子用半導体ウエハの製造方法。   The method for producing a semiconductor wafer for a photoelectric conversion element according to claim 1, wherein the semiconductor stacked portion is a layer containing Ga and As. 前記バリア層が、AlGaAsであることを特徴とする請求項1又は2に記載の光電変換素子用半導体ウエハの製造方法。   The method for producing a semiconductor wafer for a photoelectric conversion element according to claim 1, wherein the barrier layer is AlGaAs. 前記半導体積層部が、前記バリア層上にさらにコンタクト層を形成することを特徴とする請求項1,2又は3に記載の光電変換素子用半導体ウエハの製造方法。   The method for manufacturing a semiconductor wafer for a photoelectric conversion element according to claim 1, wherein the semiconductor stacked portion further forms a contact layer on the barrier layer. 請求項1乃至4のいずれかに記載の光電変換素子用半導体ウエハをダイシングするダイシング工程を更に有し、
基板と、該基板上に形成される光電変換部及び該光電変換部上に形成されたバリア層とを有する半導体積層部と、該半導体積層部上に形成されたフィンガー電極部と、該フィンガー電極部よりも幅広であり、かつ、該フィンガー電極部が接続されるバスバー電極部と、該バスバー電極部のフィンガー電極部と接していない端部領域周辺の前記半導体積層部に形成される溝部を備える光電変換素子を製造することを特徴とする光電変換素子の製造方法。
It further has a dicing process of dicing the semiconductor wafer for photoelectric conversion elements according to claim 1,
A semiconductor laminated part having a substrate, a photoelectric conversion part formed on the substrate and a barrier layer formed on the photoelectric conversion part, a finger electrode part formed on the semiconductor laminated part, and the finger electrode A bus bar electrode part to which the finger electrode part is connected, and a groove part formed in the semiconductor laminated part around the end region not in contact with the finger electrode part of the bus bar electrode part. A method for producing a photoelectric conversion element, comprising producing a photoelectric conversion element.
基板と、該基板上に形成された光電変換部及び該光電変換部上に形成されたバリア層とを有する半導体積層部と、該半導体積層部上に形成されたフィンガー電極部と、該フィンガー電極部よりも幅広であり、かつ、該フィンガー電極部が接続されたバスバー電極と、前記バスバー電極部の直下の前記半導体積層部と、上部に前記フィンガー電極部及び前記バスバー電極部が形成されていない領域下の前記半導体積層部との間に溝部を備えたことを特徴とする光電変換素子用半導体ウエハ。   A semiconductor laminated part having a substrate, a photoelectric conversion part formed on the substrate and a barrier layer formed on the photoelectric conversion part, a finger electrode part formed on the semiconductor laminated part, and the finger electrode A bus bar electrode to which the finger electrode part is connected, the semiconductor laminated part directly below the bus bar electrode part, and the finger electrode part and the bus bar electrode part are not formed on the upper part. A semiconductor wafer for photoelectric conversion elements, comprising a groove portion between the semiconductor laminated portion below the region. 前記半導体積層部が、Ga及びAsを含む層であることを特徴とする請求項6に記載の光電変換素子用半導体ウエハ。   The semiconductor wafer for a photoelectric conversion element according to claim 6, wherein the semiconductor stacked portion is a layer containing Ga and As. 前記バリア層が、AlGaAsであることを特徴とする請求項6又は7に記載の光電変換素子用半導体ウエハ。   The semiconductor wafer for photoelectric conversion elements according to claim 6, wherein the barrier layer is AlGaAs. 前記半導体積層部が、前記バリア層上にさらにコンタクト層を備えることを特徴とする請求項6,7又は8に記載の光電変換素子用半導体ウエハ。   The semiconductor wafer for a photoelectric conversion element according to claim 6, wherein the semiconductor stacked portion further includes a contact layer on the barrier layer. 請求項5に記載の光電変換素子の製造方法により製造されたことを特徴とする光電変換素子。   A photoelectric conversion element manufactured by the method for manufacturing a photoelectric conversion element according to claim 5.
JP2012205880A 2012-09-19 2012-09-19 Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element Pending JP2014060352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012205880A JP2014060352A (en) 2012-09-19 2012-09-19 Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012205880A JP2014060352A (en) 2012-09-19 2012-09-19 Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element

Publications (1)

Publication Number Publication Date
JP2014060352A true JP2014060352A (en) 2014-04-03

Family

ID=50616540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012205880A Pending JP2014060352A (en) 2012-09-19 2012-09-19 Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP2014060352A (en)

Similar Documents

Publication Publication Date Title
JP5629013B2 (en) Semiconductor device and manufacturing method thereof
KR101046219B1 (en) Solar cell having a selective emitter
US10090428B2 (en) Solar cell and method for manufacturing the same
US10304974B2 (en) Solar cell
US20130087192A1 (en) Photovoltaic device
JP2013077851A (en) Solar battery element
JP2012243797A (en) Solar cell manufacturing method
US20170278998A1 (en) Manufacturing method for solar cell and solar cell
KR101878397B1 (en) Solar cell and method for fabricating the same
US20120167977A1 (en) Solar cell and method for manufacturing the same
JP6115806B2 (en) Photovoltaic device
KR20100066922A (en) Photovoltaic cell having semiconductor rod, method for fabricating the cell, and unified module of photovoltaic cell - thermoelectric device
JP6476015B2 (en) Photoelectric conversion element and manufacturing method thereof
JP2014060352A (en) Manufacturing method of semiconductor wafer for photoelectric conversion element, photoelectric conversion element manufacturing method, semiconductor wafer for photoelectric conversion element and photoelectric conversion element
KR101925929B1 (en) Solar cell and manufacturing method thereof
JP5029921B2 (en) Method for manufacturing solar battery cell
JP2014053331A (en) Solar cell
KR101658677B1 (en) Solar cell and manufacturing mathod thereof
KR101153378B1 (en) Back junction solar cells using a Floating junction and method for manufacturing thereof
KR101729305B1 (en) Solar cell
JPWO2012132834A1 (en) Solar cell and method for manufacturing solar cell
RU116690U1 (en) POWERFUL HIGH SPEED PHOTODIOD (OPTIONS)
KR101752404B1 (en) Solar cell and method for manufacturing the same
JP2013008816A (en) Concentrating solar cell and manufacturing method thereof
KR20110047438A (en) Solar cell and manufacturing method thereof