JP2014055803A - Inspection method and inspection apparatus of semiconductor device - Google Patents
Inspection method and inspection apparatus of semiconductor device Download PDFInfo
- Publication number
- JP2014055803A JP2014055803A JP2012199688A JP2012199688A JP2014055803A JP 2014055803 A JP2014055803 A JP 2014055803A JP 2012199688 A JP2012199688 A JP 2012199688A JP 2012199688 A JP2012199688 A JP 2012199688A JP 2014055803 A JP2014055803 A JP 2014055803A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- measurement
- semiconductor element
- measurement positions
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体装置の不良箇所を検査する半導体装置の検査方法及び検査装置に関するものである。 The present invention relates to a semiconductor device inspection method and inspection apparatus for inspecting a defective portion of a semiconductor device.
従来、目視による検査が困難な場合の検査方法として、TDR(Time Domain Reflectometry)装置を用いた検査方法が広く知られている。TDR装置を用いた計測では、計測の対象物にパルス波を印加し印加されたパルス波の反射波を計測することによって計測点から不良箇所の距離を特定することができ、このTDR装置をプリント基板等のはんだ付け不良の検査に適用した検査方法が提案されている。(例えば、特許文献1) 2. Description of the Related Art Conventionally, an inspection method using a TDR (Time Domain Reflectometry) apparatus is widely known as an inspection method when visual inspection is difficult. In measurement using a TDR device, a pulse wave is applied to an object to be measured, and the reflected wave of the applied pulse wave is measured, whereby the distance from the measurement point to the defective portion can be specified. There has been proposed an inspection method applied to inspection of defective soldering of a substrate or the like. (For example, Patent Document 1)
このような従来の検査方法では、計測点から検査対象までの経路において不良箇所を一次元的に特定することができるので、TDR装置から得られる計測点から不良箇所までの一次元の距離情報により不良箇所を特定することができる。しかしながら、半導体装置の検査方法にTDR装置を用いた場合、不良箇所の位置が半導体素子の平面上で二次元的に特定する必要があるため、TDR装置から得られる一次元の距離情報のみでは不良箇所を特定することができないという問題があった。そのため、不良箇所を特定するためには、発光解析や熱解析、オバーク解析等を行わなければならないが、これらの解析には、半導体装置を破壊する必要がある上に、高コストで大きい検査装置を用いる必要があるため、低コストで簡易に半導体装置の不良箇所を特定することが困難となっていた。 In such a conventional inspection method, since a defective part can be specified one-dimensionally in the path from the measurement point to the inspection object, one-dimensional distance information from the measurement point to the defective part obtained from the TDR device is used. A defective part can be specified. However, when a TDR apparatus is used as a method for inspecting a semiconductor device, it is necessary to specify the position of the defective portion two-dimensionally on the plane of the semiconductor element, so that only one-dimensional distance information obtained from the TDR apparatus is defective. There was a problem that the location could not be specified. Therefore, in order to identify the defective part, it is necessary to perform light emission analysis, thermal analysis, overburst analysis, etc. For these analyses, it is necessary to destroy the semiconductor device, and the inspection apparatus is large and expensive. Therefore, it is difficult to specify a defective portion of the semiconductor device easily at low cost.
本発明は、上述のような問題を解決するためになされたもので、半導体装置を破壊することなく低コストで簡易に半導体装置の不良箇所を特定することができる半導体装置の検査方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a method for inspecting a semiconductor device that can easily identify a defective portion of the semiconductor device at low cost without destroying the semiconductor device. For the purpose.
本発明に係る半導体装置の検査方法は、半導体素子の複数の計測位置に接続されたプローブを介して複数の計測位置ごとにパルス波を印加する第1のステップと、プローブを介してパルス波が半導体素子から反射された反射波を計測する第2のステップとを、複数の計測位置ごとに順々に行う第1の工程と、複数の計測位置から計測された複数の反射波に基づいて、半導体素子の不良箇所を算出する第2の工程とを備えたものである。 The inspection method for a semiconductor device according to the present invention includes a first step of applying a pulse wave for each of a plurality of measurement positions via a probe connected to a plurality of measurement positions of a semiconductor element; Based on the first step of measuring the reflected wave reflected from the semiconductor element in order for each of the plurality of measurement positions, and the plurality of reflected waves measured from the plurality of measurement positions, And a second step of calculating a defective portion of the semiconductor element.
本発明に係る半導体装置の検査方法によれば、複数の計測位置においてパルス波の印加と半導体素子から反射されたパルス波の反射波の計測とを行うので、半導体装置を破壊することなく低コストで簡易に半導体装置の不良箇所を特定することができる。 According to the method for inspecting a semiconductor device according to the present invention, the application of the pulse wave and the measurement of the reflected wave of the pulse wave reflected from the semiconductor element are performed at a plurality of measurement positions, so that the cost can be reduced without destroying the semiconductor device. Thus, the defective portion of the semiconductor device can be easily identified.
実施の形態1.
まず、実施の形態1にかかる半導体装置の検査方法に用いる検査装置の構成を説明する。図1は実施の形態1にかかる半導体装置の検査装置100の構成を示すブロック図であり、図2は実施の形態1における半導体装置の検査装置の一部が取り付けられた半導体装置の断面図である。さらに、図3(a)は検査対象の半導体装置であるダイオード5の上面図であり、図3(b)はダイオード5の断面模式図であり、図3(c)はダイオード5の下面図である。なお、図2において、下記で説明する同軸プローブ15の中で同軸プローブ15cについては、簡略化の図示を省略している。
Embodiment 1 FIG.
First, the configuration of the inspection apparatus used in the semiconductor device inspection method according to the first embodiment will be described. FIG. 1 is a block diagram showing a configuration of a semiconductor
図1において、半導体装置の検査装置100は、高周波リレー14、TDR装置10、検知部13、3つの同軸プローブ15(同軸プローブ15a、15b、15c)、及び、図2において図示する金属底板20、金属側面板21並びに高誘電体セラミック19から構成される。高周波リレー14は、TDR装置10と各同軸プローブ15との接続の切り替えを行う。TDR装置10は、ステップ状の電圧であるパルス波(以下、単に「パルス波」という。)を出力し半導体装置1に印加するパルス信号発生器11と、パルス波の半導体装置1からの反射波を計測するオシロスコープ11から構成される。なお、実際にオシロスコープ11で計測される反射波とは、パルス信号発生器11が出力するパルス波に半導体装置1から反射される反射波が合成されたものであるが、パルス波を取り除き半導体装置1から反射される反射波を計測することとしてもよい。そして、検知部13はオシロスコープ12で計測された反射波に基づいて、半導体装置1の不良の有無の検知及び不良箇所の特定を行う。
1, a semiconductor
図2において、検査対象である半導体装置1は、例えば縦型構造であるダイオード5とすることができる。ダイオード5は、アノード電極3とカソード電極4を有し、ここではカソード電極4を底にして配置されているものとする。同軸プローブ15a、15b、15cは、同軸中心導体16a、16b、16c、先端スプリングプローブ17a、17b、17c、及び同軸外部導体18a、18b、18cからそれぞれ構成される(図2では、同軸プローブ15c、同軸中心導体16c、先端スプリングプローブ17c、及び同軸外部導体18cはいずれも図示せず)。同軸中心導体16a、16b、16cはそれぞれ高周波リレー14の端子に接続し、先端スプリングプローブ17a、17b、17cはばねにより上下に移動することで検査対象である半導体素子1のアノード電極3上の計測点に接続される。また、金属底板20は検査対象である半導体装置1のカソード電極4の下に配置され、絶縁性の高誘電体セラミック19は半導体装置1のアノード電極3及び金属底板20を覆うように配置され、金属底板20と高誘電体セラミック19の間には金属側面板21が配置される。さらに、同軸外部導体18a、18b、18cは金属側面板21に接続され、金属側面板21、金属底板20とともにアースを形成することで、カソード電極4が接地されることとなる。
In FIG. 2, the semiconductor device 1 to be inspected can be, for example, a
図3において、ダイオード5は上下面にそれぞれアノード電極3及びカソード電極4を有している。ダイオード5においては、製造時に異物の混入による不良や静電破壊による短絡故障といった不良等が発生することがあるが、表面にはアノード電極3又はカソード電極4が形成されることもあり、目視によりダイオード5の平面上のどの位置に不良箇所が存在するのかを特定するのが困難となる場合がある。以下、ダイオード5の平面上の一部の不良箇所2の位置において、静電破壊等による短絡故障の不良が発生した場合について説明する。
In FIG. 3, the
次に、半導体装置の検査装置100の動作について説明する。図4は検査対象であるダイオード5の上面図であり、図5はオシロスコープ12で計測された計測波形を示すグラフである。
Next, the operation of the semiconductor
図4において、ダイオード5の不良が発生している位置を不良箇所2とする。また、ダイオード5のアノード電極3上の3点A点、B点、C点において計測を行うこととし、3つの同軸プローブ15a、15b、15cはそれぞれ計測点A点、B点、C点に接続される。各計測点は、それぞれダイオード5の4つの頂点のうちの3つに位置し、当該3つの頂点のうちの2つの頂点に挟まれた頂点に位置する計測点をA点とする。ここで、図4における横方向をX軸とし、縦方向をY軸とし、A点を原点とするように座標を取った場合、各計測点A点、B点、C点及び不良箇所2の座標はそれぞれ(0,0)、(0,y)、(x,0)、(Xa,Ya)となるものとする。
In FIG. 4, the position where the defect of the
図5において、横軸は時間、縦軸は電圧を示しており、各計測点から計測された反射波の波形が示されている。また、上段のグラフはC点で計測された反射波を、中段のグラフはB点で計測された反射波を、下段のグラフはA点で計測された反射波を示しており、実線で表された波形は良品のダイオードから計測された反射波の波形v10、v20、v30(以下、「良品波形v10、v20、v30」という。)であり、破線で示された波形は不良箇所2の位置に不良を有するダイオード5から計測された波形v1、v2、v3(以下、「計測波形v1、v2、v3」という。)である。さらに、時刻t1はパルス信号発生器11からパルス波が出力される時刻を示し、時刻t2はB点で計測された計測波形v2が良品波形v20と乖離し始める時刻を示し、時刻t3はA点で計測された計測波形v1が良品波形v10と乖離し始める時刻を示し、時刻t4はC点で計測された計測波形v3が良品波形v30と乖離し始める時刻を示す。そして、時刻t2と時刻t1の差分を乖離時間b、時刻t3と時刻t1の差分を乖離時間a、時刻t4と時刻t1の差分を乖離時間cとする。
In FIG. 5, the horizontal axis indicates time, and the vertical axis indicates voltage, and the waveform of the reflected wave measured from each measurement point is shown. The upper graph shows the reflected wave measured at point C, the middle graph shows the reflected wave measured at point B, and the lower graph shows the reflected wave measured at point A, represented by a solid line. The waveforms shown are the reflected wave waveforms v10, v20, v30 (hereinafter referred to as “non-defective products v10, v20, v30”) measured from the non-defective diodes, and the waveform indicated by the broken line is the position of the
図5において、各時刻における計測波形は計測点から所定の位置で反射された反射波をそれぞれ示している。ここで、ダイオード5のように不良箇所2において短絡故障が存在する場合、不良箇所2におけるインピーダンスは、良品のダイオード5の対応する位置におけるインピーダンスと比較して小さくなるため、不良箇所2からの反射波は良品の同一箇所からの反射波よりも小さい波形となるので、波形の乖離として故障を捉えることができる。そして、パルス波の出力開始から良品波形と計測波形の乖離が開始するまでの時間(以下、「乖離時間」という。)は、パルス波が不良箇所2で反射されて計測箇所に戻るまでの時間であり、計測箇所から不良箇所2までの距離に比例する。よって、乖離時間を計測することで、計測点からの不良箇所2までの距離を算出することができる。しかし、一つの計測点からの計測のみでは不良箇所2の位置を特定することまではできない。そこで、複数の計測点から反射波を計測することにより、不良箇所2を特定することができる。
In FIG. 5, the measurement waveform at each time indicates the reflected wave reflected at a predetermined position from the measurement point. Here, when there is a short-circuit failure at the
このような原理に基づいて、実施の形態1にかかる半導体装置の検査装置100では、3つの同軸プローブを備えることで3点からの計測を行うことができるため不良箇所2を特定することができる。半導体装置の検査装置100では、あらかじめ良品波形v10、v20、v30を計測し、検知部13がこれらを記憶する。そして、検知部13は、オシロスコープ12で計測された各計測点からの計測波形v1、v2、v3と記憶している良品波形v10、v20、v30を比較し乖離時間a、b、cを算出し、乖離時間a、b、cから不良箇所2の座標(Xa,Ya)を求める。なお、不良箇所2の座標は、以下の(式1)及び(式2)によって算出することができる。ここで、rとは乖離時間を距離に変換するための比例定数とする(以下、「比例定数r」という。)。
Based on such a principle, the
続いて、実施の形態1にかかる半導体装置の検査方法について説明する。図6は実施の形態1にかかる検査方法での各計測点における計測のフローチャートであり、図7は実施の形態1にかかる検査方法全体のフローチャートである。 Next, a method for inspecting a semiconductor device according to the first embodiment will be described. FIG. 6 is a flowchart of measurement at each measurement point in the inspection method according to the first embodiment, and FIG. 7 is a flowchart of the entire inspection method according to the first embodiment.
まず、各計測点で行う計測について、図6を参照して説明する。ステップS1においてTDR装置10の端子が所定の計測点に接続された同軸プローブ15に接続されるよう、高周波リレー14が切り替えを行う。ステップS2において、パルス信号発生器11はパルス波を出力し、検査対象である半導体装置1に印加する。ステップS3において、オシロスコープ12によって反射波を計測し、ステップS4において検知部13によって計測された計測波形とあらかじめ計測した良品波形との比較を行う。ステップS5において計測波形と良品波形との波形乖離の有無を検知し、波形乖離がある場合には計測を終了し、波形乖離がない場合にはステップS6に進む。ステップS6において検知部13によって計測波形より波形乖離時間を算出し、計測を終了する。
First, the measurement performed at each measurement point will be described with reference to FIG. In step S1, the
次に、実施の形態1にかかる半導体装置の検査方法について、図7を参照して説明する。ここでは、A点、B点、C点の順に図6に示したフローチャートにしたがって計測を行うこととするが、他の順で計測を行うこととしてもよい。ステップS11においてA点での計測を行い、ステップS12においてA点での計測結果より異常の有無を判断する。ここで、異常がない場合にはステップS21に進み、ステップS21において異常なしと表示し、検査を終了する。一方、異常が存在した場合にはステップS13に進み、計測を続ける。ステップS13において、A点での計測結果よりA点から不良箇所2までの距離を算出する。ステップS14においてB点での計測を行い、ステップS15においてB点から不良箇所2までの距離を算出する。同様に、ステップS16及びステップS17において、C点での計測を行いC点から不良箇所2までの距離を算出する。そして、ステップS18において、各計測点から不良箇所2までの距離より、不良箇所2の座標を(式1)及び(式2)に基づいて算出する。これより、ステップ19において不良箇所2の座標位置を表示し、計測を終了する。
Next, a semiconductor device inspection method according to the first embodiment will be described with reference to FIG. Here, the measurement is performed according to the flowchart shown in FIG. 6 in the order of the A point, the B point, and the C point, but the measurement may be performed in another order. In step S11, measurement is performed at point A, and in step S12, the presence or absence of abnormality is determined from the measurement result at point A. Here, if there is no abnormality, the process proceeds to step S21, where no abnormality is displayed in step S21, and the inspection is terminated. On the other hand, if there is an abnormality, the process proceeds to step S13 and measurement is continued. In step S13, the distance from point A to
なお、各計測点での計測直後に各計測点から不良箇所2までの距離算出を行うこととしたが、各計測点での計測波形又は波形乖離時間を記憶しておき、C点での計測を行った後に算出することとしてもよい。また、上記においては、各計測点での計測の中で波形乖離時間の算出を行うこととしたが、計測波形を記憶しておきC点での計測終了後に各計測点での波形乖離時間及び各計測点から不良箇所2までの距離を算出することとしてもよい。
In addition, immediately after the measurement at each measurement point, the distance from each measurement point to the
ここで、各計測点での計測において、(式1)及び(式2)により計測点から不良箇所までの距離を算出するが、その際比例定数rを求める必要がある。比例定数rは半導体素子内部の誘電率によって変化するが、半導体装置1の種類や構造によって誘電率も異なるため、あらかじめ比例定数rを求める方法について、以下で説明する。図8に比例定数rの算出方法を図示する。図8において、まず、計測点からの距離が既知である点、例えばA点の対角の位置に、調整用短絡針22を接触させる。次に、調整用短絡針22を接触させた状態でTDR装置10からパルス波を出力しその反射波を計測する。そして、計測された反射波を良品波形と比較し乖離時間を算出することで、比例定数rを求めることができる。なお、反射波の計測は、A点、B点、C点のいずれかの点で一度行えば十分であるが、計測ごとのばらつきを考慮して複数の計測点で計測し比例定数rを求めることとしてもよい。また、比例定数rの算出は検査対象製品の種類ごとに一度行えば十分出るが、同一種類の製品間におけるばらつきを考慮して、同一種類の製品であっても毎回行うこととしてもよい。
Here, in the measurement at each measurement point, the distance from the measurement point to the defective portion is calculated by (Equation 1) and (Equation 2). In this case, it is necessary to obtain the proportionality constant r. Although the proportionality constant r varies depending on the dielectric constant inside the semiconductor element, the dielectric constant varies depending on the type and structure of the semiconductor device 1, and therefore a method for obtaining the proportionality constant r in advance will be described below. FIG. 8 illustrates a method for calculating the proportional constant r. In FIG. 8, first, the adjustment short-
以上のような工程により、実施の形態1にかかる半導体装置の検査方法によれば、半導体装置を破壊することなく、半導体素子の平面上において半導体装置の不良箇所を特定することができる。 According to the semiconductor device inspection method according to the first embodiment, the defective portion of the semiconductor device can be specified on the plane of the semiconductor element without destroying the semiconductor device by the process as described above.
また、半導体装置の検査装置100の距離分解能は、時間分解能と高周波特性、波形の立ち上がり速度で決定されるところ、現在の計測機器では1ps程度の時間分解能があり、波形の立ち上がりが15ps程度のものが一般的であるため、理論上空気中にある線路では0.15mm程度の時間分解能に換算できるが、高周波系の伝送線路の性能や電圧乖離を捉える電圧測定系の性能により0.5mm程度の距離精度が限界である。しかしながら、本発明では、検査対象である半導体装置1の電極を高誘電体セラミック19で覆うため、反射波の伝播速度は高誘電体セラミック19の比誘電率の1/2乗に比例して低下する。その結果、計測機器の時間分解能等を向上させることなく、TDR装置の距離分解能を向上させることができる。例えば、比誘電率が100から1000の高誘電体セラミック3を用いた場合、反射波の伝播速度は1/5〜1/15倍程度に低下するため、半導体装置の検査装置100の距離分解能は5〜15倍程度に向上する。
Further, the distance resolution of the semiconductor
また、上述の説明においては、カソード電極4を底にしてアノード電極3上の3点から計測を行う場合を説明したが、これに加えてアノード電極3を底にしてカソード電極4上の3点から計測を行い、両面の電極において計測を行うことが望ましい。アノード電極3を底にしてカソード電極4上において計測を行う場合には、アノード電極3を接地して、アノード電極3上において計測を行う場合と同様に計測を行う。これにより、一方の電極のみから計測を行う場合と比較して、検査精度を向上させることができる。ここで、カソード電極4を接地してアノード電極3上で計測を行う場合、ダイオード5の順方向にパルス波を印加することとなるため、パルス波の電圧レベルがダイオード5の立ち上がり電圧(「閾値電圧」ともいう。)より大きくなると順方向に流れる電流が増大し計測が困難となる場合がある。そこで、カソード電極4を接地してアノード電極3上で計測を行う場合には、パルス波の電圧レベルはダイオード5の立ち上がり電圧よりも小さくし、例えば100mV程度とすれば計測を行うことができる。
In the above description, the case where measurement is performed from three points on the
なお、本実施の形態においては、半導体装置1としてダイオード5を計測する場合について説明したが、これに限定されることなく、MOSFETやIGBT等の他の半導体装置についても不良箇所の位置を特定する検査を行うことができる。以下、図9を用いてMOSFET9を対象として検査を行う場合について説明する。図9(a)はMOSFET9の上面図であり、図9(b)はMOSFET9の断面模式図であり、図9(c)はMOSFET9の下面図である。図9において、MOSFET9には、上面にソース電極7及びゲート電極6が、下面にドレイン電極8がそれぞれ形成されている。そのため、MOSFET9の場合には下記の4つの計測方法が存在することとなるので、4つの計測方法すべてについて行うことが望ましく、単一の計測方法のみで行う場合と比較して検査精度を向上させることができる。特に、MOSFETがON状態又はOFF状態のいずれかの状態でしか現れない不良もあるため、ON状態及びOFF状態の双方で計測を行うことさらに望ましい。
・ソース電極7を計測、ドレイン電極8を接地、ゲート電極6をオープン(OFF状態)
・ドレイン電極8を計測、ソース電極7を接地、ゲート電極6をオープン(OFF状態)
・ソース電極7を計測、ドレイン電極8を接地、ゲート電極6に電圧印加(ON状態)
・ドレイン電極8を計測、ソース電極7を接地、ゲート電極6に電圧印加(ON状態)
In the present embodiment, the case where the
・ Measure the
・ Measure the
・ Measure the
・
なお、本実施の形態においては、3つの計測点から計測を行うこととしたが、少なくとも2つの計測点から計測を行うこととすれば不良箇所を特定することができる。ただし、計測点が2点の場合には、計測点の位置によっては各計測点から同一の距離の点が2点存在することとなってしまうため、計測点の位置に留意する必要がある。具体的には、半導体装置の同一辺上の2点から計測を行えば不良箇所を1点に特定することができる。また、3点以上の計測点から計測を行う場合には、あらかじめ比例定数rを算出することなく、比例定数rの算出と不良箇所の位置の特定を行うこともできる。そして、計測点の数を少なくすることで1回の検査に要する時間を短縮することができるが、計測点の数を多くすることで不良箇所の特定精度を向上させることができることから、製品等に合わせて適切な計測点の数を定めて検査を行うことができる。 In this embodiment, measurement is performed from three measurement points. However, if measurement is performed from at least two measurement points, a defective portion can be specified. However, when there are two measurement points, there are two points having the same distance from each measurement point depending on the position of the measurement point, so it is necessary to pay attention to the position of the measurement point. Specifically, if the measurement is performed from two points on the same side of the semiconductor device, the defective portion can be specified as one point. Further, when measurement is performed from three or more measurement points, it is possible to calculate the proportional constant r and specify the position of the defective portion without calculating the proportional constant r in advance. And by reducing the number of measurement points, the time required for one inspection can be shortened, but by increasing the number of measurement points, it is possible to improve the accuracy of identifying defective parts, such as products, etc. It is possible to carry out an inspection by determining an appropriate number of measurement points in accordance with.
実施の形態2.
実施の形態1においては、複数の同軸プローブ15と高周波リレー14を備えた半導体装置の検査装置を用いることとしたが、これに限定されることなく、可動プローブ26を備えた半導体装置の検査装置を用いることとしてもよい。そこで、実施の形態2として、可動プローブ26を備えた半導体装置の検査装置101を用いる場合について説明する。なお、実施の形態2では、実施の形態1と可動プローブ26を用いる点で相違するため、当該相違点について説明し、同一または対応する部分についての説明は省略する。
In the first embodiment, the semiconductor device inspection apparatus including the plurality of
図10は実施の形態2にかかる半導体装置の検査装置101の構成を示すブロック図であり、図11は実施の形態2にかかる半導体装置の検査装置の一部が取り付けられた半導体装置の断面図である。図10及び図11において、図1ないし図9と同一の符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
FIG. 10 is a block diagram showing a configuration of the semiconductor
図10において、半導体装置の検査装置101は、可動プローブ26、TDR装置10、及び検知部13から構成される。可動プローブ26は稼働することによって半導体装置1の各計測点に接続可能となっており、TDR装置10はパルス信号発生器11とオシロスコープ12から構成され、パルス信号発生器11が可動プローブ26を介して半導体装置1にパルス波を印加するとともに、オシロスコープ12が半導体装置1からの反射波を計測する。そして、検知部13は計測された反射波より不良箇所2を特定する。
In FIG. 10, a semiconductor
図11において、可動プローブ26は、x軸方向ステージ23、y軸方向ステージ24、z軸方向ステージ25、及び単一の同軸プローブ15dから構成される。可動プローブ26は、x軸方向ステージ23、y軸方向ステージ24、及びz軸方向ステージ25によって、3軸方向すべてに稼働することができ、これにより順々に所定の計測点に同軸プローブ15を接続することができる。同軸プローブ15dは、同軸中心導体16d、先端スプリングプローブ17d、及び同軸外部導体18dから構成される。ただし、先端スプリングプローブ17dの代わりに一般的な高周波プローブを用いることとしてもよい。
In FIG. 11, the
また、半導体装置1の側面側には金属側面板21を設置し、半導体装置1の下面電極には金属底板20を設置し、金属底板20の下面側にはさらに高誘電体セラミック19を設ける。そして、金属側面板21と金属底板20はアースを形成し、半導体装置1の下面電極が接地されることとなる。
Further, a
このような構成とすることで、複数の同軸プローブ15を備えることなく複数の計測点で計測を行うことが可能となり、不良箇所を特定することができる。特に、異なる形状の半導体装置を同一の検査装置で柔軟に計測することが可能となるため、半導体装置の形状が異なる場合にも容易に不良箇所の特定を行うことができる。
With such a configuration, it is possible to perform measurement at a plurality of measurement points without providing a plurality of
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。 Note that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be modified or omitted as appropriate.
1 半導体素子
2 不良箇所
3 アノード電極
4 カソード電極
5 ダイオード
6 ゲート電極
7 ソース電極
8 ドレイン電極
9 MOSFET
10 TDR装置
11 パルス信号発生装置
12 オシロスコープ
13 検知部
14 高周波リレー
15a、15b、15c、15d 同軸プローブ
16a、16b、16c、16d 同軸中心導体
17a、17b、17c、17d 先端スプリングプローブ
18a、18b、18c、18d 同軸外部導体
19 高誘電体セラミック
20 金属底板
21 金属側面版
22 調整用短絡針
23 X軸方向ステージ
24 Y軸方向ステージ
25 Z軸方向ステージ
26 可動プローブ
100、101 半導体装置の検査装置
DESCRIPTION OF SYMBOLS 1
DESCRIPTION OF
Claims (8)
前記複数の計測位置から計測された複数の前記反射波に基づいて、前記半導体素子の不良箇所を算出する第2の工程と、
を備えることを特徴とする半導体装置の検査方法。 A first step of applying a pulse wave to each of the plurality of measurement positions via a probe connected to a plurality of measurement positions of the semiconductor element; and a reflection in which the pulse wave is reflected from the semiconductor element via the probe A first step of sequentially performing a second step of measuring a wave for each of the plurality of measurement positions;
A second step of calculating a defective portion of the semiconductor element based on the plurality of reflected waves measured from the plurality of measurement positions;
A method for inspecting a semiconductor device comprising:
ことを特徴とする請求項1記載の半導体装置の検査方法。 The second step is performed by comparing the reflected wave measured in advance in the non-defective semiconductor device with the reflected wave measured in the first step.
2. The method for inspecting a semiconductor device according to claim 1, wherein:
前記第3のステップにおいて前記半導体素子に不良がないと検知された場合には検査を終了する、
ことを特徴とする請求項2に記載の半導体装置の検査方法。 In the first step, after the second step at the first measurement position among the plurality of measurement positions, the presence / absence of a defect in the semiconductor element is determined based on the reflected wave measured in the second step. A third step of detecting,
If it is detected in the third step that the semiconductor element is not defective, the inspection is terminated.
The method for inspecting a semiconductor device according to claim 2.
ことを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置の検査方法。 The first step is performed in a state where the lower electrode of the semiconductor element is covered with a grounded metal plate, and the upper electrode of the semiconductor element and the metal plate are covered with an insulating dielectric.
4. The method for inspecting a semiconductor device according to claim 1, wherein:
前記接続部によって接続された前記半導体素子の前記計測位置にパルス波を印加するパルス信号発生器と、
前記パルス波が前記半導体素子から反射された反射波を計測する計測部と、
前記複数の計測位置から前記計測部によって計測された前記反射波に基づいて、前記半導体素子の不良箇所を算出する検知部と、
を備えることを特徴とする半導体装置の検査装置。 A connection part connectable to a plurality of measurement positions of a semiconductor element; and a pulse signal generator that applies a pulse wave to the measurement position of the semiconductor element connected by the connection part;
A measurement unit for measuring a reflected wave reflected from the semiconductor element by the pulse wave;
Based on the reflected wave measured by the measurement unit from the plurality of measurement positions, a detection unit that calculates a defective portion of the semiconductor element,
An inspection apparatus for a semiconductor device, comprising:
前記半導体素子の上部電極及び前記金属板を覆う絶縁性の誘電体と、
を備えることを特徴とする請求項5に記載の半導体装置の検査装置。 A metal plate that covers the lower electrode of the semiconductor element and is grounded;
An insulating dielectric covering the upper electrode of the semiconductor element and the metal plate;
The semiconductor device inspection apparatus according to claim 5, further comprising:
前記複数の計測位置にそれぞれ接続される2つ以上のプローブと、
前記パルス信号発生器及び前記計測部と前記2つ以上のプローブのいずれか一つとの接続の切り替えを行う切替部と、
を備えることを特徴とする請求項5又は6に記載の半導体装置の検査装置。 The connecting portion is
Two or more probes respectively connected to the plurality of measurement positions;
A switching unit that switches connection between the pulse signal generator and the measurement unit and any one of the two or more probes;
The semiconductor device inspection apparatus according to claim 5, further comprising:
前記複数の計測位置に接続されるプローブと、
前記半導体素子の前記計測位置が存在する面に平行な面方向及び前記面方向に垂直な垂直方向に、前記プローブを移動可能とする可動部と、
を備えることを特徴とする請求項5又は6に記載の半導体装置の検査装置。 The connecting portion is
Probes connected to the plurality of measurement positions;
A movable part capable of moving the probe in a plane direction parallel to a plane on which the measurement position of the semiconductor element exists and a vertical direction perpendicular to the plane direction;
The semiconductor device inspection apparatus according to claim 5, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199688A JP2014055803A (en) | 2012-09-11 | 2012-09-11 | Inspection method and inspection apparatus of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199688A JP2014055803A (en) | 2012-09-11 | 2012-09-11 | Inspection method and inspection apparatus of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014055803A true JP2014055803A (en) | 2014-03-27 |
Family
ID=50613254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012199688A Pending JP2014055803A (en) | 2012-09-11 | 2012-09-11 | Inspection method and inspection apparatus of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014055803A (en) |
-
2012
- 2012-09-11 JP JP2012199688A patent/JP2014055803A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009115505A (en) | Winding inspection device and inspection method | |
CN104950182B (en) | Resistance measuring device, substrate inspection device, inspection method, and maintenance method | |
US20110012613A1 (en) | Failure Detection Method and Failure Detection Apparatus | |
KR20180047135A (en) | Apparatus for processing reflected wave | |
JP2009287943A (en) | Board inspection method | |
CN103487955B (en) | A kind of short circuit measuring method | |
KR20100067618A (en) | Circuit pattern inspection device and circuit pattern inspection method thereof | |
JP2001133506A (en) | Method and device for diagnosing compressed gas insulation equipment | |
JP6283501B2 (en) | Frequency analysis apparatus and frequency analysis method | |
KR20110133430A (en) | Semiconductor device test method and apparatus, and semiconductor device | |
JP5105442B2 (en) | Printed circuit board inspection apparatus and inspection method | |
CN105548713A (en) | Impedance regulator calibration system and calibration method thereof | |
JP6918659B2 (en) | Circuit board inspection equipment | |
JP2014055803A (en) | Inspection method and inspection apparatus of semiconductor device | |
JP6219073B2 (en) | Insulation inspection equipment | |
Golenishchev-Kutuzov et al. | Complex diagnostics of defects in high-voltage insulators | |
JP4290316B2 (en) | Inspection method and inspection device for wiring short-circuited portion | |
JP2006200973A (en) | Circuit board inspection method and its device | |
JP5510964B2 (en) | Continuity inspection method | |
US8111389B2 (en) | Method of inspecting defects in circuit pattern of substrate | |
Reverdy et al. | Electro Optical Terahertz Pulse Reflectometry, a non destructive technique to localize defects on various type of package | |
KR100744233B1 (en) | Metal bridge monitoring method of a test pattern | |
CN116034445A (en) | Method for partial discharge identification in high voltage applications and unit using the same | |
JP2000232141A (en) | Method for testing conduction of substrate for semiconductor package | |
TWI461711B (en) | Device and method of determing properties of an electrical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |