JP2014050278A - Switching power supply device - Google Patents

Switching power supply device Download PDF

Info

Publication number
JP2014050278A
JP2014050278A JP2012193183A JP2012193183A JP2014050278A JP 2014050278 A JP2014050278 A JP 2014050278A JP 2012193183 A JP2012193183 A JP 2012193183A JP 2012193183 A JP2012193183 A JP 2012193183A JP 2014050278 A JP2014050278 A JP 2014050278A
Authority
JP
Japan
Prior art keywords
voltage
circuit
ramp wave
power supply
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012193183A
Other languages
Japanese (ja)
Other versions
JP5739850B2 (en
Inventor
Nobuto Kawataka
伸人 川高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2012193183A priority Critical patent/JP5739850B2/en
Publication of JP2014050278A publication Critical patent/JP2014050278A/en
Application granted granted Critical
Publication of JP5739850B2 publication Critical patent/JP5739850B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply device that stably controls turning on/off of a main switching element by reducing the effect of delay of a PWM comparator and performing ideal pulse width modulation.SOLUTION: A switching control circuit 38 for controlling turning on/off of a main switching element 12 includes an error amplification circuit 40 for outputting an error amplification voltage Ver, a ramp wave generation circuit 42 for outputting a ramp wave voltage Vram, a PWM comparator 22 and a PWM auxiliary circuit 44. The error amplification circuit 40, the ramp wave generation circuit 42 and the PWM auxiliary circuit 44 output the error amplification voltage Ver, the ramp wave voltage Vram and a predetermined drive voltage Vdr, respectively. The PWM comparator 22 compares the error amplification voltage Ver on which the drive voltage Vdr is superimposed with the ramp wave voltage Vram. At the timing when the difference between the voltages of a pair of input terminals of the PWM comparator 22 decreases, the drive voltage Vdr instantaneously inverts the magnitude relationship between the voltages of the input terminals.

Description

この発明は、誤差増幅電圧とランプ波電圧とを比較してパルス幅制御を行うスイッチング電源装置に関する。   The present invention relates to a switching power supply apparatus that performs pulse width control by comparing an error amplification voltage and a ramp wave voltage.

従来、例えば図１０に示すように、入力電圧フィードフォワード方式のパルス幅制御を行うスイッチング電源装置１０があった。スイッチング電源装置１０は、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４を備えている。ここでは、シングルエンディッドフォワード方式のコンバータ回路であり、主トランスの二次側の整流素子がダイオードで構成されている。また、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路１６を備えている。   Conventionally, for example, as shown in FIG. 10, there has been a switching power supply device 10 that performs pulse width control of an input voltage feedforward system. The switching power supply device 10 includes a converter circuit 14 that intermittently switches the input voltage Vi when the main switching element 12 is turned on, converts the input voltage Vi into a DC output voltage Vo, and outputs the converted voltage. Here, it is a single-ended forward type converter circuit, and the rectifying element on the secondary side of the main transformer is formed of a diode. In addition, a switching control circuit 16 that controls on / off of the main switching element 12 is provided so that the output voltage Vo approaches a predetermined voltage.

スイッチング制御回路１６は、誤差増幅回路１８、ランプ波発生回路２０、及びＰＷＭ比較器２２で構成されている。誤差増幅回路１８は、例えばアナログの反転増幅回路等であり、出力電圧検出回路１８ａが出力する出力電圧信号Vo1と所定の基準電圧Vrefとの差分を増幅し、誤差増幅電圧Verを出力する。   The switching control circuit 16 includes an error amplification circuit 18, a ramp wave generation circuit 20, and a PWM comparator 22. The error amplification circuit 18 is, for example, an analog inverting amplification circuit, and amplifies the difference between the output voltage signal Vo1 output from the output voltage detection circuit 18a and a predetermined reference voltage Vref, and outputs an error amplification voltage Ver.

ランプ波発生回路２０は、直流の入力電圧Viが入力される積分抵抗２４及び積分コンデンサ２６の直列回路で成り、さらに積分コンデンサ２６と直列にバイアス抵抗２８が挿入された積分回路を備えている。また、積分コンデンサ２６の両端を短絡開放可能に接続されたＮチャネルのＭＯＳ型ＦＥＴであるスイッチ素子３０と、スイッチ素子３０を駆動するリセットパルスVreを出力するスイッチ駆動回路３２とを備えている。リセットパルスVreは、一定の周期tswで短い時間ハイレベルとなり、そのハイレベルの期間だけスイッチ素子３０をオンさせることができる。ランプ波発生回路２０は、積分コンデンサ２６及びバイアス抵抗２８の直列回路の両端からランプ波電圧Vramを出力する。ランプ波電圧Vramは、緩やかな傾きで上昇して瞬時に低下するノコギリ状の波形に、入力電圧Viに略比例した直流電圧が加算された波形となる。ランプ波電圧Vramが上昇する傾きは、入力電圧Viによって変化する。   The ramp wave generation circuit 20 includes a series circuit of an integration resistor 24 and an integration capacitor 26 to which a DC input voltage Vi is input, and further includes an integration circuit in which a bias resistor 28 is inserted in series with the integration capacitor 26. In addition, the switching element 30 is an N-channel MOS type FET that is connected so that both ends of the integrating capacitor 26 can be short-circuited, and a switch driving circuit 32 that outputs a reset pulse Vre for driving the switching element 30. The reset pulse Vre is at a high level for a short time with a constant period tsw, and the switch element 30 can be turned on only during the high level period. The ramp wave generation circuit 20 outputs a ramp wave voltage Vram from both ends of the series circuit of the integrating capacitor 26 and the bias resistor 28. The ramp voltage Vram is a waveform obtained by adding a direct current voltage substantially proportional to the input voltage Vi to a sawtooth waveform that rises with a gentle slope and instantaneously decreases. The slope at which the ramp wave voltage Vram rises varies depending on the input voltage Vi.

ＰＷＭ比較器２２は、いわゆるコンパレータ素子であり、誤差増幅電圧Verが入力される非反転入力端子と、ランプ波電圧Vramが入力される反転入力端子とを有し、各入力端子の電圧を比較してパルス幅変調を行う。そして、非反転入力端子の電圧の方が反転入力端子の電圧よりも高い期間はハイレベル、それ以外の期間はローレベルとなる主駆動パルスVgを出力し、主スイッチング素子１２を駆動する。主スイッチング素子１２は、主駆動パルスVgがハイレベルのときにオンし、ローレベルのときにオフする。   The PWM comparator 22 is a so-called comparator element, and has a non-inverting input terminal to which the error amplification voltage Ver is input and an inverting input terminal to which the ramp wave voltage Vram is input, and compares the voltages of the input terminals. To perform pulse width modulation. Then, a main drive pulse Vg is output in which the voltage at the non-inverting input terminal is at a high level during a period higher than the voltage at the inverting input terminal and is at a low level during other periods, thereby driving the main switching element 12. The main switching element 12 is turned on when the main drive pulse Vg is at a high level and turned off when it is at a low level.

スイッチング電源装置１０は、特許文献１に開示されたスイッチング電源装置と構成が類似している。特許文献１のスイッチング電源装置は、スイッチング電源装置１０と比べると、主トランスの二次側に同期整流回路が設けられている点でコンバータ回路の構成が異なるが、スイッチング制御回路の構成は同様である。   The switching power supply device 10 is similar in configuration to the switching power supply device disclosed in Patent Document 1. The switching power supply device of Patent Document 1 differs from the switching power supply device 10 in that the configuration of the converter circuit is different in that a synchronous rectifier circuit is provided on the secondary side of the main transformer, but the configuration of the switching control circuit is the same. is there.

従来のスイッチング電源装置１０及び特許文献１のスイッチング電源装置は、上記のランプ波発生回路２０のバイアス抵抗の値を調整することにより、入力電圧Viの急変に対して出力電圧Voの安定性を高くすることができるという利点がある。   The conventional switching power supply device 10 and the switching power supply device disclosed in Patent Document 1 increase the stability of the output voltage Vo against a sudden change in the input voltage Vi by adjusting the value of the bias resistance of the ramp wave generation circuit 20 described above. There is an advantage that you can.

特開２００８−１３１７２１号公報JP 2008-131721 A

従来のスイッチング電源装置１０の場合、例えば、負荷３４に供給する出力電流が小さいとき、主スイッチング素子１２がオンする時比率（以下、オン時比率と称する。）を非常に小さくすることによって、出力電圧Voを一定に制御する。しかし、スイッチング制御回路１６は、ＰＷＭ比較器２２の動作遅延の影響で、オン時比率を小さい状態に安定させることが難しいという問題があった。以下、スイッチング電源装置１０が、オン時比率が小さく制御されたときの動作について、図１１に基づいて説明する。   In the case of the conventional switching power supply device 10, for example, when the output current supplied to the load 34 is small, the time ratio of turning on the main switching element 12 (hereinafter referred to as the “on-time ratio”) is made extremely small. The voltage Vo is controlled to be constant. However, the switching control circuit 16 has a problem that it is difficult to stabilize the on-time ratio in a small state due to the influence of the operation delay of the PWM comparator 22. Hereinafter, an operation when the switching power supply device 10 is controlled to have a small ON-time ratio will be described with reference to FIG.

図１１の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、誤差増幅電圧Verは、時間の経過とともに徐々に上昇しており、期間βの方が期間αよりも僅かに高くなっている。   The periods α and β in FIG. 11 are each a switching cycle, and the lengths of the periods α and β are a fixed time tsw. In addition, the error amplification voltage Ver gradually increases with time, and the period β is slightly higher than the period α.

期間βは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ランプ波電圧Vramがバイアス抵抗２８に発生する直流電圧まで低下し、誤差増幅電圧Verよりも低くなる。そして、ランプ波電圧Vramが誤差増幅電圧Verを横切ってから時間t1が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをハイレベルに反転させる。以下、この時間t1を、第一遅延時間t1と称する。   The period β starts when the switch drive circuit 32 outputs a high-level reset pulse Vre and the switch element 30 is turned on. When the switch element 30 is turned on, the voltage of the integrating capacitor 26 is instantaneously discharged, and the ramp wave voltage Vram is lowered to a DC voltage generated in the bias resistor 28, and becomes lower than the error amplification voltage Ver. Then, the PWM comparator 22 inverts the main drive pulse Vg to a high level at the timing when the time t1 has elapsed since the ramp wave voltage Vram crossed the error amplification voltage Ver. Hereinafter, this time t1 is referred to as a first delay time t1.

その後、リセットパルスVreがローレベルに反転してスイッチ素子３０がオフし、ランプ波電圧Vramが上昇し始め、所定の緩やかな傾きで上昇して誤差増幅電圧Verを横切る。そして、ランプ波電圧Vramが誤差増幅電圧Verを横切ってから時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。以下、この時間t2を、第二遅延時間t2と称する。   Thereafter, the reset pulse Vre is inverted to a low level, the switch element 30 is turned off, the ramp wave voltage Vram starts to rise, rises with a predetermined gentle slope, and crosses the error amplification voltage Ver. The PWM comparator 22 inverts the main drive pulse Vg to the low level at the timing when the time t2 has elapsed since the ramp wave voltage Vram crossed the error amplification voltage Ver. Hereinafter, this time t2 is referred to as a second delay time t2.

ここで、第一及び第二遅延時間t1，t2が問題になる。ＰＷＭ比較器２２は一般的なコンパレータ素子であり、図１２に示すように、オーバードライブ電圧ΔV（各入力端子に入力される電圧Vx，Vyの差）が所定の電圧値Vkよりも小さいと、遅延時間t1が非常に長くなる特性を有している。すなわち、オーバードライブ電圧ΔVが、電圧値Vkよりも小さいと、第一遅延時間t1がtaのような非常に長い時間になってしまう。一方、オーバードライブ電圧ΔVが電圧値Vkよりも大きければ、第一遅延時間t1がtbという短い時間になり、理想に近い動作が行われる。また、第二遅延時間t2とオーバードライブ電圧との関係も、図１２とほぼ同様の特性となる。   Here, the first and second delay times t1 and t2 become a problem. The PWM comparator 22 is a general comparator element. As shown in FIG. 12, when the overdrive voltage ΔV (the difference between the voltages Vx and Vy input to each input terminal) is smaller than a predetermined voltage value Vk, The delay time t1 has a very long characteristic. That is, when the overdrive voltage ΔV is smaller than the voltage value Vk, the first delay time t1 becomes a very long time such as ta. On the other hand, if the overdrive voltage ΔV is larger than the voltage value Vk, the first delay time t1 is as short as tb, and an operation close to ideal is performed. In addition, the relationship between the second delay time t2 and the overdrive voltage is almost the same as that in FIG.

図１１の期間βに戻って、主駆動パルスVgがハイレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vram（ランプ波電圧Vram）が非反転入力端子の電圧Ver（誤差増幅電圧Ver）を横切った後、しばらくの間、各入力端子の電圧の差（オーバードライブ電圧ΔV）が電圧値Vkよりも小さい状態が継続するので、第一遅延時間t1が非常に長い時間taとなる。   Returning to the period β in FIG. 11, looking at the operation in which the main drive pulse Vg is inverted to a high level, the voltage Vram (ramp wave voltage Vram) of the inverting input terminal of the PWM comparator 22 is the voltage Ver ( Since the voltage difference (overdrive voltage ΔV) of each input terminal is smaller than the voltage value Vk for a while after crossing the error amplification voltage Ver), the first delay time t1 is very long. ta.

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切った後、ランプ波電圧Vramが継続して上昇する。そして、各入力端子の電圧の差（オーバードライブ電圧ΔV）が速やかに大きくなって電圧値Vkを超え、第二遅延時間t2が短い時間tbとなる。このように、期間βは、第一遅延時間t1が非常に長くなるので理想的なパルス幅変調ができず、しかも、この時間taは変動しやすいという性質があることから、制御が不安定になる。   As for the operation in which the main drive pulse Vg is inverted to a low level, the ramp wave voltage Vram continuously rises after the voltage Vram at the inverting input terminal of the PWM comparator 22 crosses the voltage Ver at the non-inverting input terminal. To do. Then, the voltage difference (overdrive voltage ΔV) between the input terminals quickly increases and exceeds the voltage value Vk, and the second delay time t2 becomes a short time tb. As described above, since the first delay time t1 becomes very long in period β, ideal pulse width modulation cannot be performed, and the time ta has a property of being easily fluctuated, so that the control becomes unstable. Become.

期間αは、期間βよりも症状が重い。期間αは、ランプ波電圧Vramと誤差増幅電圧Verとの差が期間βよりも小さいので、第一遅延時間t1が上記の時間taよりもっと長くなり、結果的に主駆動パルスVgにパルス抜けが発生している。このように、従来のスイッチング電源装置１０は、主スイッチング素子１２を小さいオン時比率で動作させるとき、制御が不安定になりやすいという問題があった。   The period α is more severe than the period β. In the period α, since the difference between the ramp wave voltage Vram and the error amplification voltage Ver is smaller than the period β, the first delay time t1 becomes longer than the above time ta, and as a result, the main drive pulse Vg has no missing pulse. It has occurred. As described above, the conventional switching power supply 10 has a problem that control tends to become unstable when the main switching element 12 is operated at a small on-time ratio.

また、ＰＷＭ比較器２２の遅延時間の問題は、オン時比率が大きいときでも発生する可能性がある。例えば、誤差増幅電圧Verが右肩上がりに上昇し、その上昇の傾きとランプ波電圧Vramが上昇する傾きとの差が小さいタイミングで横切ると、オーバードライブ電圧ΔVが小さいのと等価になるので、第二遅延期間t2が非常に長くなり、制御が不安定になるという問題が発生する。これは、特許文献１のスイッチング電源装置でも発生し得る問題である。   The problem of the delay time of the PWM comparator 22 may occur even when the on-time ratio is large. For example, if the error amplification voltage Ver rises to the right, and the difference between the slope of the rise and the slope of the ramp wave voltage Vram rises at a small timing, it becomes equivalent to the overdrive voltage ΔV being small. The second delay period t2 becomes very long, causing a problem that the control becomes unstable. This is a problem that may occur even in the switching power supply device of Patent Document 1.

この発明は、上記背景技術に鑑みて成されたものであり、ＰＷＭ比較器の遅延の影響を小さく抑えて理想的なパルス幅変調を行い、主スイッチング素子のオンオフを安定に制御することができるスイッチング電源装置を提供することを目的とする。   The present invention has been made in view of the above-described background art, and can perform ideal pulse width modulation while minimizing the influence of delay of the PWM comparator and stably control on / off of the main switching element. It aims at providing a switching power supply device.

この発明は、主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置であって、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記誤差増幅電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記誤差増幅電圧と前記ランプ波電圧とがそれぞれ入力される一対の入力端子を有し、各入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が瞬時に逆転するスイッチング電源装置である。 According to the present invention, an input voltage is intermittently switched by turning on and off the main switching element, converted to a DC output voltage and output, and on / off of the main switching element is controlled so that the output voltage approaches a predetermined voltage. A switching power supply device comprising a switching control circuit,
The switching control circuit amplifies a difference between an output voltage signal obtained by detecting the output voltage and a predetermined reference voltage, and outputs an error amplification voltage, and a ramp voltage that rises and falls in a sawtooth manner. An output ramp wave generation circuit; a PWM auxiliary circuit that generates a pulsed drive voltage and superimposes the drive voltage on the error amplification voltage; and the error amplification voltage and the ramp wave voltage on which the drive voltage is superimposed. A PWM comparator that has a pair of input terminals that are respectively input, compares the voltage of each input terminal to perform pulse width modulation, and outputs a rectangular main drive pulse that drives the main switching element;
The switching power supply device in which the voltage relationship between the pair of input terminals is instantaneously reversed by the drive voltage at the timing when the difference in voltage between the pair of input terminals of the PWM comparator becomes small.

前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記誤差増幅電圧に重畳させる動作を停止する回路でもよい。また、前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記誤差増幅回路の出力端に接続することによって、前記ドライブ電圧を前記誤差増幅電圧に重畳させる回路でもよい。   The PWM auxiliary circuit may be a circuit that stops the operation of superimposing the drive voltage on the error amplification voltage when the difference in the slope of the voltage between the pair of input terminals is larger than a certain value. The ramp wave generating circuit is composed of a series circuit of an integrating resistor and an integrating capacitor to which a DC voltage is input, and an integrating circuit that outputs the ramp wave voltage from both ends of the integrating capacitor and both ends of the integrating capacitor are short-circuited. A switch element connected in a releasable manner, and a switch driving circuit that outputs a short width reset pulse for driving the switch element at a constant period and turns on the switch element for the short width period, and the PWM auxiliary circuit The circuit includes a voltage dividing circuit that divides the reset pulse or an inversion pulse obtained by inverting the reset pulse by a series circuit of a plurality of resistors or capacitors, and outputs the drive voltage from a middle point thereof, The drive voltage is superimposed on the error amplification voltage by connecting the output terminal of the circuit to the output terminal of the error amplification circuit. It may be a circuit.

この発明は、主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置であって、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記ランプ波電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記ランプ波電圧と前記誤差増幅電圧とがそれぞれ入力される一対の入力端子を有し、前記一対の入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が瞬時に逆転する。 According to the present invention, an input voltage is intermittently switched by turning on and off the main switching element, converted to a DC output voltage and output, and on / off of the main switching element is controlled so that the output voltage approaches a predetermined voltage. A switching power supply device comprising a switching control circuit,
The switching control circuit amplifies a difference between an output voltage signal obtained by detecting the output voltage and a predetermined reference voltage, and outputs an error amplification voltage, and a ramp voltage that rises and falls in a sawtooth manner. An output ramp wave generation circuit; a PWM auxiliary circuit that generates a pulsed drive voltage and superimposes the drive voltage on the ramp wave voltage; and the ramp wave voltage and the error amplification voltage on which the drive voltage is superimposed. A PWM comparator that has a pair of input terminals that are respectively input, compares the voltages of the pair of input terminals, performs pulse width modulation, and outputs a rectangular main drive pulse for driving the main switching element And
At the timing when the voltage difference between the pair of input terminals of the PWM comparator becomes small, the voltage relationship between the pair of input terminals is instantaneously reversed by the drive voltage.

前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記ランプ波電圧に重畳させる動作を停止する回路でもよい。また、前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記ランプ波発生回路の出力端に接続することによって、前記ドライブ電圧を前記ランプ波電圧に重畳させる回路でもよい。   The PWM auxiliary circuit may be a circuit that stops the operation of superimposing the drive voltage on the ramp wave voltage when the difference in the slope of the voltage between the pair of input terminals is larger than a certain value. The ramp wave generating circuit is composed of a series circuit of an integrating resistor and an integrating capacitor to which a DC voltage is input, and an integrating circuit that outputs the ramp wave voltage from both ends of the integrating capacitor and both ends of the integrating capacitor are short-circuited. A switch element connected in a releasable manner, and a switch driving circuit that outputs a short width reset pulse for driving the switch element at a constant period and turns on the switch element for the short width period, and the PWM auxiliary circuit The circuit includes a voltage dividing circuit that divides the reset pulse or an inversion pulse obtained by inverting the reset pulse by a series circuit of a plurality of resistors or capacitors, and outputs the drive voltage from a middle point thereof, The drive voltage is superimposed on the ramp wave voltage by connecting the output end of the circuit to the output end of the ramp wave generating circuit. It may be a circuit that.

また、前記ランプ波発生回路の前記積分回路は、入力電圧に比例した直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する。又は、前記ランプ波発生回路の前記積分回路は、安定な直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する。   The integrating circuit of the ramp wave generating circuit receives a DC voltage proportional to an input voltage, and a bias resistor is inserted in a position in series with the integrating capacitor, and both ends of the series circuit of the integrating capacitor and the bias resistor. To output the ramp voltage. Alternatively, the integration circuit of the ramp wave generation circuit receives a stable DC voltage, a bias resistor is inserted in a position in series with the integration capacitor, and the ramp from both ends of the series circuit of the integration capacitor and the bias resistor. Output wave voltage.

このスイッチング電源装置は、ＰＷＭ比較器の各入力端子の電圧の差が小さくなったタイミングで、ＰＷＭ補助回路が出力するドライブ電圧により、各入力端子の電圧の高低関係を、スイッチング周期と比較して十分に短い期間である瞬時に逆転させ、各入力端子の電圧が交差したとき、十分なオーバードライブ電圧を速やかに確保することができる。従って、背景技術で説明した第一及び第二遅延時間t1，t2が短く抑えられ、オン時比率の大小にかかわらず理想的なパルス幅変調を行うことができ、主スイッチング素子のオンオフ動作を安定に制御することができる。   This switching power supply device compares the voltage level of each input terminal with the switching cycle by the drive voltage output from the PWM auxiliary circuit at the timing when the voltage difference between the input terminals of the PWM comparator becomes small. A sufficient overdrive voltage can be quickly ensured when the voltages at the respective input terminals cross each other in an instant, which is a sufficiently short period. Therefore, the first and second delay times t1 and t2 described in the background art can be kept short, ideal pulse width modulation can be performed regardless of the on-time ratio, and the on / off operation of the main switching element can be stabilized. Can be controlled.

この発明のスイッチング電源装置の第一実施形態を示す回路図である。1 is a circuit diagram showing a first embodiment of a switching power supply device of the present invention. 第一実施形態のスイッチング電源装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the switching power supply device of 1st embodiment. この発明のスイッチング電源装置の第二実施形態を示す回路図である。It is a circuit diagram which shows 2nd embodiment of the switching power supply device of this invention. 第二実施形態のスイッチング電源装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the switching power supply device of 2nd embodiment. この発明のスイッチング電源装置の第三実施形態を示す回路図である。It is a circuit diagram which shows 3rd embodiment of the switching power supply device of this invention. 第三実施形態のスイッチング電源装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the switching power supply device of 3rd embodiment. この発明のスイッチング電源装置の第四実施形態を示す回路図である。It is a circuit diagram which shows 4th embodiment of the switching power supply device of this invention. 図７のＰＷＭ補助回路の内部の構成を示す回路図である。It is a circuit diagram which shows the internal structure of the PWM auxiliary circuit of FIG. 第四実施形態のスイッチング電源装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the switching power supply device of 4th embodiment. 従来のスイッチング電源装置を示す回路図である。It is a circuit diagram which shows the conventional switching power supply device. 従来のスイッチング電源装置の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the conventional switching power supply device. ＰＷＭ比較器の遅延時間とオーバードライブ電圧との関係を測定したグラフ（ａ）、測定回路（ｂ）、測定時の波形（ｃ）である。It is the graph (a) which measured the relationship between the delay time of a PWM comparator, and an overdrive voltage, a measurement circuit (b), and the waveform (c) at the time of a measurement.

以下、この発明のスイッチング電源装置の第一実施形態について、図１、図２に基づいて説明する。ここで、従来のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。第一実施形態のスイッチング電源装置３６は、図１に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４を備えている。ここでは、シングルエンディッドフォワード方式のコンバータ回路を例示しているが、フライバック方式、ブリッジ方式、チョッパ方式、その他の方式のコンバータ回路でもよい。   Hereinafter, a first embodiment of the switching power supply device of the present invention will be described with reference to FIGS. Here, the same components as those of the conventional switching power supply device 10 are described with the same reference numerals. As shown in FIG. 1, the switching power supply device 36 of the first embodiment includes a converter circuit 14 that intermittently inputs an input voltage Vi when the main switching element 12 is turned on and off, converts the input voltage Vi into a DC output voltage Vo, and outputs the output voltage Vo. . Here, a single-ended forward type converter circuit is illustrated, but a flyback type, bridge type, chopper type, or other type of converter circuit may be used.

また、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８を備え、スイッチング制御回路３８は、誤差増幅回路４０、ランプ波発生回路４２、ＰＷＭ補助回路４４、及び、上記と同様のＰＷＭ比較器２２で構成されている。   In addition, a switching control circuit 38 that controls on / off of the main switching element 12 so that the output voltage Vo approaches a predetermined voltage is provided. The switching control circuit 38 includes an error amplification circuit 40, a ramp wave generation circuit 42, and a PWM auxiliary circuit 44. , And the same PWM comparator 22 as described above.

誤差増幅回路４０は、例えばアナログの反転増幅回路等であり、出力電圧検出回路１８ａが出力する出力電圧信号Vo1と所定の基準電圧Vrefとの差分を増幅し、信号絶縁用のフォトカプラ４０ａを通じて誤差増幅電圧Verを出力する。ここでは、誤差増幅回路４０の応答性が比較的低い周波数帯域までに制限されており、誤差増幅電圧Verが変化する傾きが非常に緩慢である。   The error amplifier circuit 40 is, for example, an analog inverting amplifier circuit, and amplifies the difference between the output voltage signal Vo1 output from the output voltage detection circuit 18a and a predetermined reference voltage Vref, and the error is transmitted through the signal insulating photocoupler 40a. Outputs amplified voltage Ver. Here, the responsiveness of the error amplification circuit 40 is limited to a relatively low frequency band, and the gradient at which the error amplification voltage Ver changes is very slow.

ランプ波発生回路４２は、直流電源４２ａから安定な直流電圧が入力される積分抵抗２４及び積分コンデンサ２６の直列回路で成り、さらに積分コンデンサ２６と直列にバイアス抵抗２８は挿入された積分回路を備えている。また、積分コンデンサ２６の両端を短絡開放可能に接続されたＮチャネルのＭＯＳ型ＦＥＴであるスイッチ素子３０と、スイッチ素子３０を駆動するリセットパルスVreを出力するスイッチ駆動回路３２とを備えている。リセットパルスVreは一定の周期tswで短い時間ハイレベルとなり、スイッチ素子３０をハイレベルの期間だけオンさせることができる。ランプ波発生回路４２は、積分コンデンサ２６及びバイアス抵抗２８の直列回路の両端からランプ波電圧Vramを出力する。ランプ波電圧Vramは、緩やかな傾きで上昇して瞬時に低下するノコギリ状の波形に、一定の直流電圧が加算された波形となる。ランプ波発生回路４２は、上記のランプ波発生回路２０と比べると、ランプ波電圧Vramが上昇する傾きが入力電圧Viによらず一定である点で構成が異なり、入力電圧Viに基づくフィードフォワード制御は行わない。   The ramp wave generation circuit 42 includes a series circuit of an integration resistor 24 and an integration capacitor 26 to which a stable DC voltage is input from a DC power supply 42a, and further includes an integration circuit in which a bias resistor 28 is inserted in series with the integration capacitor 26. ing. In addition, the switching element 30 is an N-channel MOS type FET that is connected so that both ends of the integrating capacitor 26 can be short-circuited, and a switch driving circuit 32 that outputs a reset pulse Vre for driving the switching element 30. The reset pulse Vre becomes high level for a short time with a constant period tsw, and the switch element 30 can be turned on only during a high level period. The ramp wave generation circuit 42 outputs the ramp wave voltage Vram from both ends of the series circuit of the integrating capacitor 26 and the bias resistor 28. The ramp wave voltage Vram is a waveform obtained by adding a constant DC voltage to a sawtooth waveform that rises with a gentle slope and instantaneously drops. The ramp wave generation circuit 42 differs from the ramp wave generation circuit 20 in that the ramp wave voltage Vram rises with a constant slope regardless of the input voltage Vi, and feedforward control based on the input voltage Vi. Do not do.

ＰＷＭ比較器２２は、いわゆるコンパレータ素子であり、ドライブ電圧Vdrが重畳した誤差増幅電圧Verが入力される非反転入力端子とランプ波電圧Vramが入力される反転入力端子とを有し、各入力端子の電圧を比較してパルス幅変調を行う。そして、反転入力端子の電圧が反転入力端子の電圧よりも高い期間はハイレベル、それ以外の期間はローレベルとなる主駆動パルスVgを出力し、主スイッチング素子１２を駆動する。主スイッチング素子１２は、主駆動パルスVgがハイレベルのときにオンし、ローレベルのときにオフする。   The PWM comparator 22 is a so-called comparator element, and has a non-inverting input terminal to which the error amplification voltage Ver superimposed with the drive voltage Vdr is input and an inverting input terminal to which the ramp wave voltage Vram is input. Are compared to perform pulse width modulation. Then, a main drive pulse Vg that is at a high level when the voltage at the inverting input terminal is higher than the voltage at the inverting input terminal and is at a low level during other periods is output to drive the main switching element 12. The main switching element 12 is turned on when the main drive pulse Vg is at a high level and turned off when it is at a low level.

ＰＷＭ補助回路４４は、スイッチ駆動回路３２が出力したリセットパルスVreをコンデンサ４４ａ，４４ｂの直列回路で分圧し、グランド側のコンデンサ４４ｂの両端からドライブ電圧Vdrを出力する分圧回路である。この分圧回路は、ドライブ電圧Vdrの振幅が、図１２で説明したＰＷＭ比較器２２の電圧値Vkよりも大きくなるように、分圧比が設定されている。そして、分圧回路の中点が誤差増幅回路４０の出力端に接続され、誤差増幅電圧Verにドライブ電圧Vdrを重畳させる動作を行う。なお、コンデンサ４４ｂは、入力電圧Viが投入された起動時にオン時比率を徐々に大きくするソフトスタート用コンデンサと兼用することができる。   The PWM auxiliary circuit 44 is a voltage dividing circuit that divides the reset pulse Vre output from the switch driving circuit 32 by a series circuit of capacitors 44a and 44b and outputs a drive voltage Vdr from both ends of the ground side capacitor 44b. In this voltage dividing circuit, the voltage dividing ratio is set so that the amplitude of the drive voltage Vdr is larger than the voltage value Vk of the PWM comparator 22 described in FIG. Then, the middle point of the voltage dividing circuit is connected to the output terminal of the error amplification circuit 40, and an operation of superimposing the drive voltage Vdr on the error amplification voltage Ver is performed. The capacitor 44b can also be used as a soft-start capacitor that gradually increases the on-time ratio at the start-up when the input voltage Vi is applied.

次に、スイッチング電源装置３６が、オン時比率が小さく制御されたときの動作について、図２に基づいて説明する。図２の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間α，βに渡って誤差増幅電圧Verが一定であり、図１１の期間αにおける誤差増幅電圧Verと同様である。   Next, the operation when the switching power supply device 36 is controlled to have a small on-time ratio will be described with reference to FIG. The periods α and β in FIG. 2 are each one switching cycle, and the lengths of the periods α and β are a fixed time tsw. Further, the error amplification voltage Ver is constant over the periods α and β, which is the same as the error amplification voltage Ver in the period α of FIG.

期間βは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ＰＷＭ比較器２２の反転入力端子の電圧Vram（ランプ波電圧Vram）がバイアス抵抗２８に発生する直流電圧まで低下し、誤差増幅電圧Verよりも低くなる。また、反転入力端子の電圧Vramが低下するのとほぼ同時に、ＰＷＭ補助回路４４が出力するドライブ電圧Vdrがハイレベルに反転し、非反転入力端子の電圧がVerから（Vdr＋Ver）まで急峻に上昇する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧が非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。   The period β starts when the switch drive circuit 32 outputs a high-level reset pulse Vre and the switch element 30 is turned on. When the switch element 30 is turned on, the voltage of the integrating capacitor 26 is instantaneously discharged, and the voltage Vram (ramp wave voltage Vram) at the inverting input terminal of the PWM comparator 22 is reduced to a DC voltage generated in the bias resistor 28, thereby amplifying the error. It becomes lower than the voltage Ver. Further, almost simultaneously with the decrease of the voltage Vram at the inverting input terminal, the drive voltage Vdr output from the PWM auxiliary circuit 44 is inverted to a high level, and the voltage at the non-inverting input terminal rises sharply from Ver to (Vdr + Ver). . Then, the PWM comparator 22 inverts the main drive pulse Vg to a high level at the timing when the first delay time t1 has elapsed since the voltage at the inverting input terminal crossed the voltage Ver at the non-inverting input terminal.

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、反転入力端子の電圧Vramが緩やかな傾きで上昇し始める。また、ＰＷＭ補助回路４４が出力するドライブ電圧Vdrがローレベルに反転し、非反転入力端子の電圧がVerまで瞬時に低下する。   Thereafter, at the timing when the reset pulse Vre is inverted to the low level, the switch element 30 is turned off, the integration capacitor 26 is charged via the integration resistor 24, and the voltage Vram of the inverting input terminal starts to rise with a gentle slope. Further, the drive voltage Vdr output from the PWM auxiliary circuit 44 is inverted to a low level, and the voltage at the non-inverting input terminal is instantaneously lowered to Ver.

反転入力端子の電圧Vramが上昇し、非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。   The PWM comparator 22 inverts the main drive pulse Vg to a low level at the timing when the second delay time t2 has elapsed after the voltage Vram at the inverting input terminal rises and crosses the voltage Ver at the non-inverting input terminal.

ここで、第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図２に示すように、ＰＷＭ比較器２２の反転入力端子の電圧Vramが急峻に低下し、非反転入力端子の電圧Verを横切るのとほぼ同時に、非反転入力端子の電圧が(Vdr＋Ver)に上昇する。すなわち、各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４４のドライブ電圧Vdrがハイレベルに反転することにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い期間である瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第一遅延時間t1が短い時間tbとなる。   Here, the first and second delay times t1 and t2 will be described. First, looking at the operation in which the main drive pulse Vg is inverted to a high level, as shown in FIG. 2, the voltage Vram of the inverting input terminal of the PWM comparator 22 sharply decreases and crosses the voltage Ver of the non-inverting input terminal. At almost the same time, the voltage at the non-inverting input terminal rises to (Vdr + Ver). That is, the drive voltage Vdr of the PWM auxiliary circuit 44 is inverted to a high level at a timing when the voltage difference between the input terminals becomes sufficiently small as compared with the maximum value of the ramp voltage Vram. The voltage relationship between the input terminals is instantaneously reversed, which is a sufficiently short period compared to the switching period. Since the voltage difference (overdrive voltage) between the input terminals is larger than the voltage value Vk, the first delay time t1 is a short time tb.

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切った後、ランプ波電圧Vramの上昇が継続する。そして、各入力端子の電圧の差（オーバードライブ電圧）が速やかに大きくなって電圧値Vkを超え、第二遅延時間t2が短い時間tbとなる。このように、第一及び第二遅延時間t1，t2の両方が短い時間tbとなるので、理想的なパルス幅変調の制御を安定に行うことができる。   Further, regarding the operation in which the main drive pulse Vg is inverted to the low level, the ramp wave voltage Vram continues to rise after the voltage Vram of the inverting input terminal of the PWM comparator 22 crosses the voltage Ver of the non-inverting input terminal. . Then, the voltage difference (overdrive voltage) between the input terminals quickly increases and exceeds the voltage value Vk, and the second delay time t2 becomes a short time tb. Thus, since both the first and second delay times t1 and t2 are short times tb, ideal pulse width modulation can be controlled stably.

ここで、バイアス抵抗２８の働きについて説明する。ＰＷＭ比較器２２は、使用するコンパレータ素子の種類によって、入力される２つの電圧がゼロボルトに近い電圧の場合に、第一及び第二遅延時間t1，t2が長く不安定になる場合がある。そこで、スイッチング電源装置３６は、ランプ波発生回路４２にバイアス抵抗２８を設け、ランプ波電圧Vramに一定の直流電圧を重畳させることによって、問題を回避している。   Here, the function of the bias resistor 28 will be described. Depending on the type of comparator element used, the PWM comparator 22 may have long and unstable first and second delay times t1 and t2 when the two input voltages are close to zero volts. Therefore, the switching power supply device 36 avoids the problem by providing a bias resistor 28 in the ramp wave generation circuit 42 and superimposing a constant DC voltage on the ramp wave voltage Vram.

以上説明したように、スイッチング電源装置３６は、ＰＷＭ比較器２２の各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４４のドライブ電圧Vdrを誤差増幅電圧Verに重畳させることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転し、各電圧が交差した後、十分なオーバードライブ電圧を速やかに確保することができる。従って、第一及び第二遅延時間t1，t2が短く抑えられ、オン時比率が非常に小さいときでも理想的なパルス幅変調を行うことができ、主スイッチング素子１２のオンオフを安定に制御することができる。   As described above, the switching power supply device 36 has the PWM auxiliary timing at the timing when the voltage difference between the input terminals of the PWM comparator 22 becomes relatively small compared to the maximum value of the ramp wave voltage Vram. By superimposing the drive voltage Vdr of the circuit 44 on the error amplification voltage Ver, the level relationship of the voltage at each input terminal is reversed in an instant sufficiently shorter than the switching period, and after the voltages cross each other, sufficient The overdrive voltage can be secured quickly. Therefore, the first and second delay times t1 and t2 can be kept short, ideal pulse width modulation can be performed even when the on-time ratio is very small, and the on / off of the main switching element 12 can be stably controlled. Can do.

また、ランプ波発生回路４２やＰＷＭ補助回路４４は、部品点数が少ないシンプルな構成なので、実装のスペースをとらずコストの負担も小さい。特に、スイッチング電源装置３６の場合、誤差増幅回路４０の応答性が比較的低い周波数帯域に制限されており、誤差増幅電圧Verが変化する傾きが非常に緩慢なので、ランプ波電圧Vraｍの傾きが略ゼロとなる短い時間（リセットパルスVreがハイレベルとなってスイッチ素子３０がオンする期間）以外の期間は、誤差増幅電圧Verの傾きとランプ波電圧Vramの傾きの差が大きいことが分かっている。従って、スイッチング電源装置３６では、傾きの差が小さくなる短い時間に絞って所定のドライブ電圧Vdrを発生させればよいので、非常にシンプルなＰＷＭ補助回路４４により、ＰＷＭ比較器２２の遅延時間の問題を解消している。   In addition, since the ramp wave generation circuit 42 and the PWM auxiliary circuit 44 have a simple configuration with a small number of parts, they do not take a mounting space and have a low cost burden. In particular, in the case of the switching power supply device 36, the response of the error amplifier circuit 40 is limited to a relatively low frequency band, and the gradient of the ramp voltage Vram is substantially low because the gradient at which the error amplification voltage Ver changes is very slow. It is known that the difference between the slope of the error amplification voltage Ver and the slope of the ramp wave voltage Vram is large during a period other than a short time when the reset pulse Vre is at a high level and the switch element 30 is turned on. . Therefore, in the switching power supply 36, the predetermined drive voltage Vdr has only to be generated within a short time when the difference in slope is small, so that the delay time of the PWM comparator 22 can be reduced by a very simple PWM auxiliary circuit 44. The problem has been solved.

次に、この発明のスイッチング電源装置の第二実施形態について、図３、図４に基づいて説明する。ここで、第一実施形態のスイッチング電源装置３６と同様の構成は、同一の符号を付して説明を省略する。第二実施形態のスイッチング電源装置４６は、図３に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４と、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８とを備えている。   Next, a second embodiment of the switching power supply device of the present invention will be described with reference to FIGS. Here, the same configurations as those of the switching power supply device 36 of the first embodiment are denoted by the same reference numerals and description thereof is omitted. As shown in FIG. 3, the switching power supply 46 according to the second embodiment includes a converter circuit 14 that intermittently converts the input voltage Vi by turning on and off the main switching element 12, converts the input voltage Vi into a DC output voltage Vo, and outputs the output voltage Vo. And a switching control circuit 38 that controls on / off of the main switching element 12 so that Vo approaches a predetermined voltage.

スイッチング制御回路３８は、上記と同様の誤差増幅回路４０、ランプ波発生回路４２、及びＰＷＭ比較器２２と、新規な構成のＰＷＭ補助回路４８とで構成されている。   The switching control circuit 38 includes an error amplification circuit 40, a ramp wave generation circuit 42 and a PWM comparator 22 similar to those described above, and a PWM auxiliary circuit 48 having a novel configuration.

ＰＷＭ補助回路４８は、スイッチ駆動回路３２が出力したリセットパルスVreを反転器５０を通して反転させ、その反転パルスを抵抗４８ａ，４８ｂの直列回路で分圧し、グランド側の抵抗４８ｂの両端からドライブ電圧Vdrを出力する分圧回路である。この分圧回路は、ドライブ電圧Vdrの振幅が、図１２で説明したＰＷＭ比較器２２の電圧値Vkよりも大きくなるように、分圧比が設定されている。そして、分圧回路の中点がランプ波発生回路４２の出力端に接続され、ランプ波電圧Vramにドライブ電圧Vdrを重畳させる動作を行う。   The PWM auxiliary circuit 48 inverts the reset pulse Vre output from the switch drive circuit 32 through the inverter 50, divides the inverted pulse by the series circuit of the resistors 48a and 48b, and drives the drive voltage Vdr from both ends of the ground-side resistor 48b. Is a voltage dividing circuit that outputs. In this voltage dividing circuit, the voltage dividing ratio is set so that the amplitude of the drive voltage Vdr is larger than the voltage value Vk of the PWM comparator 22 described in FIG. Then, the middle point of the voltage dividing circuit is connected to the output terminal of the ramp wave generating circuit 42, and the drive voltage Vdr is superimposed on the ramp wave voltage Vram.

次に、スイッチング電源装置４６が、オン時比率が小さく制御されたときの動作について、図４に基づいて説明する。ここで、図４の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間α，βに渡って誤差増幅電圧Verが一定であり、図１１の期間αにおける誤差増幅電圧Verと同様である。   Next, an operation when the switching power supply device 46 is controlled to have a small on-time ratio will be described with reference to FIG. Here, the periods α and β in FIG. 4 are each one cycle of switching, and the lengths of the periods α and β are a fixed time tsw. Further, the error amplification voltage Ver is constant over the periods α and β, which is the same as the error amplification voltage Ver in the period α of FIG.

期間βは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、反転入力端子の電圧（Vdr＋Vram）が急峻に低下し、誤差増幅電圧Verよりも低くなる。また、ランプ波電圧Vramが低下するのとほぼ同時に、ＰＷＭ補助回路４８が出力するドライブ電圧Vdrがローレベルに反転する。その結果、反転入力端子の電圧が、バイアス抵抗２８に発生しているの直流電圧であるVramになる。そして、ＰＷＭ比較器２２は、反転入力端子の電圧が非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。   The period β starts when the switch drive circuit 32 outputs a high-level reset pulse Vre and the switch element 30 is turned on. When the switch element 30 is turned on, the voltage of the integrating capacitor 26 is instantaneously discharged, and the voltage (Vdr + Vram) at the inverting input terminal is sharply reduced to be lower than the error amplification voltage Ver. Further, almost simultaneously with the decrease of the ramp wave voltage Vram, the drive voltage Vdr output from the PWM auxiliary circuit 48 is inverted to a low level. As a result, the voltage at the inverting input terminal becomes Vram, which is a DC voltage generated in the bias resistor 28. Then, the PWM comparator 22 inverts the main drive pulse Vg to a high level at the timing when the first delay time t1 has elapsed since the voltage at the inverting input terminal crossed the voltage Ver at the non-inverting input terminal.

その後、リセットパルスVreがローレベルに反転したタイミングで、ＰＷＭ補助回路４８が出力するドライブ電圧Vdrがハイレベルに反転する。また、スイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが緩やかな傾きで上昇し始める。従って、ＰＷＭ比較器２２の反転入力端子の電圧は、Vramから（Vdr＋Vram）まで、スイッチング周期と比較して十分に短い瞬時に上昇した後、緩やかな傾きで上昇する。   Thereafter, the drive voltage Vdr output from the PWM auxiliary circuit 48 is inverted to high level at the timing when the reset pulse Vre is inverted to low level. Further, the switch element 30 is turned off, the integration capacitor 26 is charged via the integration resistor 24, and the ramp wave voltage Vram starts to rise with a gentle slope. Therefore, the voltage at the inverting input terminal of the PWM comparator 22 increases from Vram to (Vdr + Vram) instantaneously sufficiently short compared with the switching period, and then increases with a gentle slope.

反転入力端子の電圧（Vdr＋Vram）が上昇し、非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。   The PWM comparator 22 inverts the main drive pulse Vg to a low level at the timing when the second delay time t2 has elapsed after the voltage (Vdr + Vram) at the inverting input terminal rises and crosses the voltage Ver at the non-inverting input terminal.

ここで、第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図４に示すように、積分コンデンサ２６がスイッチ素子３０によって放電される動作、及びドライブ電圧Vdrがローレベルに反転する動作によって、ＰＷＭ比較器２２の非反転入力端子の電圧が、非反転入力端子の電圧Verを横切るのとほぼ同時に、Vramまで低下する。すなわち、各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４８のドライブ電圧Vdrがローレベルに反転することにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第一遅延時間t1が短い時間tbとなる。   Here, the first and second delay times t1 and t2 will be described. First, looking at the operation in which the main drive pulse Vg is inverted to a high level, as shown in FIG. 4, the operation in which the integrating capacitor 26 is discharged by the switch element 30 and the operation in which the drive voltage Vdr is inverted to a low level The voltage at the non-inverting input terminal of the PWM comparator 22 decreases to Vram almost simultaneously with the voltage Ver across the non-inverting input terminal. That is, the drive voltage Vdr of the PWM auxiliary circuit 48 is inverted to a low level at a timing when the voltage difference between the input terminals becomes relatively small compared to the maximum value of the ramp voltage Vram. The voltage relationship of each input terminal reverses instantaneously sufficiently shorter than the switching period. Since the voltage difference (overdrive voltage) between the input terminals is larger than the voltage value Vk, the first delay time t1 is a short time tb.

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧（Vdr＋Vram）が非反転入力端子の電圧Verを横切った後、ランプ波電圧Vramの上昇が継続する。そして、各入力端子の電圧の差（オーバードライブ電圧）が速やかに大きくなって電圧値Vkを超え、第二遅延時間t2が短い時間tbとなる。   Further, regarding the operation in which the main drive pulse Vg is inverted to a low level, the ramp wave voltage Vram increases after the voltage (Vdr + Vram) of the inverting input terminal of the PWM comparator 22 crosses the voltage Ver of the non-inverting input terminal. continue. Then, the voltage difference (overdrive voltage) between the input terminals quickly increases and exceeds the voltage value Vk, and the second delay time t2 becomes a short time tb.

期間αの動作も、期間βの動作と同じである。このように、第一及び第二遅延時間t1，t2の両方が短い時間tbとなるので、理想的なパルス幅変調の制御を安定に行うことができる。   The operation during the period α is the same as the operation during the period β. Thus, since both the first and second delay times t1 and t2 are short times tb, ideal pulse width modulation can be controlled stably.

以上説明したように、スイッチング電源装置４６は、ＰＷＭ比較器２２の各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４８が出力するドライブ電圧Vdrをランプ波電圧Vramに重畳させることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転し、電圧が交差した後、十分なオーバードライブ電圧を速やかに確保することができる。従って、上記のスイッチング電源装置３６と同様に、第一及び第二遅延時間t1，t2が短く抑えられ、オン時比率が非常に小さいときでも理想的なパルス幅変調を行うことができ、主スイッチング素子１２のオンオフ動作を安定に制御することができる。   As described above, the switching power supply 46 is configured so that the voltage difference between the input terminals of the PWM comparator 22 is relatively low compared to the maximum value of the ramp wave voltage Vram. By superimposing the drive voltage Vdr output from the circuit 48 on the ramp wave voltage Vram, the level relationship of the voltages at each input terminal reverses instantaneously sufficiently short compared to the switching period, and after the voltage crosses, A sufficient overdrive voltage can be secured quickly. Accordingly, like the switching power supply 36 described above, the first and second delay times t1 and t2 are kept short, and ideal pulse width modulation can be performed even when the on-time ratio is very small. The on / off operation of the element 12 can be stably controlled.

次に、この発明のスイッチング電源装置の第三実施形態について、図５、図６に基づいて説明する。ここで、第一及び第二実施形態のスイッチング電源装置３６，４６と同様の構成は、同一の符号を付して説明を省略する。第三実施形態のスイッチング電源装置５２は、図５に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４と、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８とを備えている。   Next, a third embodiment of the switching power supply device of the present invention will be described with reference to FIGS. Here, the same configurations as those of the switching power supply devices 36 and 46 of the first and second embodiments are denoted by the same reference numerals, and description thereof is omitted. As shown in FIG. 5, the switching power supply 52 of the third embodiment includes a converter circuit 14 that intermittently converts the input voltage Vi by turning on and off the main switching element 12, converts the input voltage Vi to a DC output voltage Vo, and outputs the output voltage Vo. And a switching control circuit 38 that controls on / off of the main switching element 12 so that Vo approaches a predetermined voltage.

スイッチング制御回路３８は、上記と同様の誤差増幅回路４０、ランプ波発生回路４２、及びＰＷＭ比較器２２と、新規な構成のＰＷＭ補助回路５４とで構成されている。   The switching control circuit 38 includes an error amplification circuit 40, a ramp wave generation circuit 42, a PWM comparator 22 similar to the above, and a PWM auxiliary circuit 54 having a new configuration.

ＰＷＭ補助回路５４は、誤差増幅電圧Verとランプ波電圧Vramとを検出し、各電圧値の差が小さく、その時の各電圧が変化する傾きの差が小さいとき、所定のドライブ電圧Vdrを出力する回路ブロックである。そして、ＰＷＭ補助回路５４の出力端が誤差増幅回路４０の出力端に接続され、誤差増幅電圧Verにドライブ電圧Vdrを重畳させる動作を行う。ドライブ電圧Vdrは、振幅がＰＷＭ比較器２２の電圧値Vkよりも大きく設定されており、詳しくは後の動作を説明の中で述べる。   The PWM auxiliary circuit 54 detects the error amplification voltage Ver and the ramp wave voltage Vram, and outputs a predetermined drive voltage Vdr when the difference between the respective voltage values is small and the difference between the slopes at which each voltage changes is small. It is a circuit block. The output terminal of the PWM auxiliary circuit 54 is connected to the output terminal of the error amplifier circuit 40, and the drive voltage Vdr is superimposed on the error amplification voltage Ver. The drive voltage Vdr is set to have an amplitude larger than the voltage value Vk of the PWM comparator 22, and the subsequent operation will be described in detail in the description.

誤差増幅回路４０は、ここでは、比較的高い周波数まで応答可能に定数設定されており、例えば入力電圧Viが急変したとき等に、誤差増幅電圧Verの傾きとランプ波電圧Vramの傾きとの差が小さくなることが考えられる。   Here, the error amplification circuit 40 is set to a constant value so that it can respond to a relatively high frequency. For example, when the input voltage Vi changes suddenly, the difference between the slope of the error amplification voltage Ver and the slope of the ramp wave voltage Vram. Is considered to be small.

次に、スイッチング電源装置５２の動作について、図６に基づいて説明する。ここで、図２の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間αは、図１１の期間αと同様に、オン時比率が小さく制御されている。一方、期間βは、入力電圧Viが低くなる方向に変化した関係で、オン時比率を大きくするため、誤差増幅電圧Verが所定の傾きで上昇している。   Next, the operation of the switching power supply device 52 will be described with reference to FIG. Here, the periods α and β in FIG. 2 are each one cycle of switching, and the lengths of the periods α and β are a constant time tsw. Further, the period α is controlled to have a small ON-time ratio, similarly to the period α in FIG. On the other hand, during the period β, the error amplification voltage Ver rises with a predetermined slope in order to increase the on-time ratio because the input voltage Vi is changed in the decreasing direction.

期間αは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ランプ波電圧Vramがバイアス抵抗２８に発生している一定の直流電圧まで急峻に低下し、誤差増幅電圧Verよりも低くなる。ＰＷＭ補助回路５４は、ランプ波電圧Vramが誤差増幅電圧Verを横切ったことと、その直後の傾きの差が小さいことを検出し、ドライブ電圧Vdrを正電圧に切り替え、ＰＷＭ比較器２２の非反転入力端子の電圧がVerから（Vdr＋Ver）まで、スイッチング周期と比較して十分に短い瞬時に上昇する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧Vramが非反転入力端子の電圧（Vdr＋Ver）を横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。その後、ＰＷＭ補助回路５４は、速やかにドライブ電圧Vdrをゼロに切り替える。   The period α starts when the switch drive circuit 32 outputs a high level reset pulse Vre and the switch element 30 is turned on. When the switch element 30 is turned on, the voltage of the integrating capacitor 26 is instantaneously discharged, and the ramp wave voltage Vram rapidly decreases to a certain DC voltage generated in the bias resistor 28 and becomes lower than the error amplification voltage Ver. The PWM auxiliary circuit 54 detects that the ramp voltage Vram has crossed the error amplification voltage Ver and that the difference in slope immediately after that is small, switches the drive voltage Vdr to a positive voltage, and non-inverts the PWM comparator 22. The voltage at the input terminal rises from Ver to (Vdr + Ver) in an instant that is sufficiently short compared to the switching period. Then, the PWM comparator 22 inverts the main drive pulse Vg to the high level at the timing when the first delay time t1 has elapsed after the voltage Vram of the inverting input terminal crosses the voltage (Vdr + Ver) of the non-inverting input terminal. Thereafter, the PWM auxiliary circuit 54 quickly switches the drive voltage Vdr to zero.

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが緩やかな傾きで上昇し始める。また、ＰＷＭ補助回路５４が出力するドライブ電圧Vdrがローレベルに反転し、ＰＷＭ比較器２２の非反転入力端子の電圧がVerまで瞬時に低下する。   Thereafter, at the timing when the reset pulse Vre is inverted to the low level, the switch element 30 is turned off, the integration capacitor 26 is charged via the integration resistor 24, and the ramp voltage Vram starts to rise with a gentle slope. Further, the drive voltage Vdr output from the PWM auxiliary circuit 54 is inverted to a low level, and the voltage at the non-inverting input terminal of the PWM comparator 22 is instantaneously reduced to Ver.

ランプ波電圧Vramが上昇し、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。その後、次の期間βのオン時比率を大きくするため、誤差増幅電圧Verが緩やかに上昇する。   At the timing when the second delay time t2 has elapsed after the ramp wave voltage Vram rises and the voltage Vram at the inverting input terminal crosses the voltage Ver at the non-inverting input terminal, the PWM comparator 22 sets the main drive pulse Vg to the low level. Invert. Thereafter, in order to increase the ON ratio of the next period β, the error amplification voltage Ver gradually increases.

従って、期間αは、図２に示すスイッチング電源装置３６の動作とほぼ同じであり、スイッチング電源装置３６と同様に、第一及び第二遅延時間t1，t2の双方が短い時間tbとなる。   Accordingly, the period α is substantially the same as the operation of the switching power supply device 36 shown in FIG. 2, and both the first and second delay times t1 and t2 become the short time tb as in the switching power supply device 36.

期間βは、スイッチ駆動回路３２がハイレベルに反転するリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ランプ波電圧Vramがバイアス抵抗２８に発生している一定の直流電圧まで瞬時に低下し、誤差増幅電圧Verよりも低くなる。このとき、ＰＷＭ補助回路５４は、ランプ波電圧Vramと誤差増幅電圧Verが横切ったことを検出するが、横切った直後の傾きの差が大きいので、ドライブ電圧Vdrはゼロを維持する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。   The period β starts when the switch drive circuit 32 outputs a reset pulse Vre that is inverted to a high level and the switch element 30 is turned on. When the switch element 30 is turned on, the voltage of the integrating capacitor 26 is instantaneously discharged, and the ramp wave voltage Vram is instantaneously lowered to a certain DC voltage generated in the bias resistor 28 and becomes lower than the error amplification voltage Ver. At this time, the PWM auxiliary circuit 54 detects that the ramp voltage Vram and the error amplification voltage Ver have crossed, but the drive voltage Vdr maintains zero because the difference in slope immediately after crossing is large. Then, the PWM comparator 22 inverts the main drive pulse Vg to the high level at the timing when the first delay time t1 has elapsed after the voltage Vram of the inverting input terminal crosses the voltage Ver of the non-inverting input terminal.

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが上昇する。そして、ランプ波電圧Vramが誤差増幅電圧Verを横切ったとき、ＰＷＭ補助回路５４は、ランプ波電圧Vramと誤差増幅電圧Verとが横切ったことと、その直後の各電圧の傾きの差が小さいことを検出し、ドライブ電圧Vdrを負電圧に切り替え、ＰＷＭ比較器２２の非反転入力端子の電圧がVerから（Vdr＋Ver）まで瞬時に低下する。そして、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。その後、ＰＷＭ補助回路５４は、速やかにドライブ電圧Vdrをゼロに切り替える。   Thereafter, at the timing when the reset pulse Vre is inverted to the low level, the switch element 30 is turned off, the integration capacitor 26 is charged via the integration resistor 24, and the ramp wave voltage Vram rises. When the ramp wave voltage Vram crosses the error amplification voltage Ver, the PWM auxiliary circuit 54 has a small difference between the ramp voltage Vram and the error amplification voltage Ver and the slope of each voltage immediately after that. Is detected, the drive voltage Vdr is switched to a negative voltage, and the voltage at the non-inverting input terminal of the PWM comparator 22 instantaneously decreases from Ver to (Vdr + Ver). Then, the PWM comparator 22 inverts the main drive pulse Vg to the low level at the timing when the second delay time t2 has elapsed after the voltage Vram of the inverting input terminal crosses the voltage Ver of the non-inverting input terminal. Thereafter, the PWM auxiliary circuit 54 quickly switches the drive voltage Vdr to zero.

ここで、期間βにおける第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図６に示すように、ＰＷＭ比較器２２の反転入力端子の電圧Vramが急峻に低下し、非反転入力端子の電圧Verを横切った後、誤差増幅電圧Verの上昇が継続する。そして、各入力端子の電圧の差（オーバードライブ電圧）が速やかに大きくなって電圧値Vkを超え、第一遅延時間t1が短い時間tbとなる。   Here, the first and second delay times t1 and t2 in the period β will be described. First, looking at the operation in which the main drive pulse Vg is inverted to a high level, as shown in FIG. 6, the voltage Vram of the inverting input terminal of the PWM comparator 22 sharply decreases and crosses the voltage Ver of the non-inverting input terminal. After that, the error amplification voltage Ver continues to rise. Then, the voltage difference (overdrive voltage) between the input terminals quickly increases and exceeds the voltage value Vk, and the first delay time t1 becomes a short time tb.

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切るのとほぼ同時に、非反転入力端子の電圧が(Vdr＋Ver)に低下する。すなわち、各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路５４のドライブ電圧Vdrが負電圧に切り替わることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第二遅延時間t2が短い時間tbとなる。   Further, regarding the operation in which the main drive pulse Vg is inverted to the low level, the voltage at the non-inverting input terminal of the PWM comparator 22 is almost the same as the voltage Vram at the inverting input terminal crosses the voltage Ver at the non-inverting input terminal. Decreases to (Vdr + Ver). That is, the drive voltage Vdr of the PWM auxiliary circuit 54 is switched to a negative voltage at a timing when the voltage difference between the input terminals becomes relatively small compared to the maximum value of the ramp wave voltage Vram. The voltage relationship between the input terminals is reversed instantaneously, which is sufficiently shorter than the switching period. Since the voltage difference (overdrive voltage) between the input terminals is larger than the voltage value Vk, the second delay time t2 is a short time tb.

以上説明したように、スイッチング電源装置５２も、ＰＷＭ比較器２２の各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路５４が出力するドライブ電圧Vdrを誤差増幅電圧Verに重畳させることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転し、電圧が交差した後、十分なオーバードライブ電圧を速やかに確保することができる。従って、オン時比率が小さい期間αも、オン時比率が大きい期間βも、第一及び第二遅延時間t1，t2の双方が短い時間tbとなり、理想的なパルス幅変調の制御を行うことができる。   As described above, the switching power supply 52 also has the PWM auxiliary timing at the timing when the voltage difference between the input terminals of the PWM comparator 22 becomes sufficiently smaller than the maximum value of the ramp wave voltage Vram. By superimposing the drive voltage Vdr output from the circuit 54 on the error amplification voltage Ver, the level relationship of the voltage at each input terminal reverses instantaneously sufficiently short compared to the switching period, and after the voltage crosses, A sufficient overdrive voltage can be secured quickly. Therefore, both the period α with a small on-time ratio and the period β with a large on-time ratio have both the first and second delay times t1, t2 being a short time tb, and ideal pulse width modulation can be controlled. it can.

次に、この発明のスイッチング電源装置の第四実施形態について、図７〜９に基づいて説明する。ここで、上記実施形態のスイッチング電源装置３６，４６，５２と同様の構成は、同一の符号を付して説明を省略する。第四実施形態のスイッチング電源装置５６は、図７に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４と、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８とを備えている。   Next, 4th embodiment of the switching power supply device of this invention is described based on FIGS. Here, the same configurations as those of the switching power supply devices 36, 46, 52 of the above embodiment are denoted by the same reference numerals, and the description thereof is omitted. As shown in FIG. 7, the switching power supply device 56 of the fourth embodiment includes a converter circuit 14 that intermittently converts the input voltage Vi by turning on and off the main switching element 12, converts the output voltage into a DC output voltage Vo, and outputs the output voltage Vo. And a switching control circuit 38 that controls on / off of the main switching element 12 so that Vo approaches a predetermined voltage.

スイッチング制御回路３８は、上記と同様の誤差増幅回路４０、ランプ波発生回路４２、及びＰＷＭ比較器２２と、新規な構成のＰＷＭ補助回路５８とで構成されている。   The switching control circuit 38 includes an error amplification circuit 40, a ramp wave generation circuit 42, a PWM comparator 22 similar to the above, and a PWM auxiliary circuit 58 having a new configuration.

ＰＷＭ補助回路５８は、ＰＷＭ比較器２２の各入力端子の電圧を検出し、各電圧値の差が小さくなったとき、所定のドライブ電圧Vdrを出力する回路ブロックである。ＰＷＭ補助回路５８の内部の構成は、図８に示すように、互いのエミッタ同士が接続されたＮＰＮ型の第一及び第二トランジスタ６０ａ，６０ｂを備えている。直流電源６２と第一トランジスタ６０ａのコレクタとの間には第一コレクタ抵抗６４ａが設けられ、直流電源６２と第二トランジスタ６０ｂのコレクタとの間には第二コレクタ抵抗６４ｂが設けられ、２つのトランジスタ６０ａ，６０ｂとグランドとの間に抵抗６６が設けられている。第一及び第二コレクタ抵抗６４ａ，６４ｂの抵抗値は同じであり、また抵抗６６には、常に略一定の電流が流れるように設定されている。さらに、第一トランジスタ６０ａのコレクタと第二トランジスタ６０ｂのベースとの間に第一コンデンサ６８ａが設けられ、第二トランジスタ６０ｂのコレクタと第一トランジスタ６０ａのベースとの間に第二コンデンサ６８ｂが設けられている。そして、ＰＷＭ補助回路５８の第一の出力端である第一トランジスタ６０ａのベースがランプ波発生回路４２の出力端に接続され、第二の出力端である第二トランジスタ６０ｂのベースが誤差増幅回路４０の出力端に接続されている。   The PWM auxiliary circuit 58 is a circuit block that detects the voltage of each input terminal of the PWM comparator 22 and outputs a predetermined drive voltage Vdr when the difference between the respective voltage values becomes small. As shown in FIG. 8, the internal configuration of the PWM auxiliary circuit 58 includes NPN-type first and second transistors 60a and 60b in which the emitters are connected to each other. A first collector resistor 64a is provided between the DC power source 62 and the collector of the first transistor 60a, and a second collector resistor 64b is provided between the DC power source 62 and the collector of the second transistor 60b. A resistor 66 is provided between the transistors 60a and 60b and the ground. The resistance values of the first and second collector resistors 64a and 64b are the same, and the resistor 66 is set so that a substantially constant current always flows. Further, a first capacitor 68a is provided between the collector of the first transistor 60a and the base of the second transistor 60b, and a second capacitor 68b is provided between the collector of the second transistor 60b and the base of the first transistor 60a. It has been. The base of the first transistor 60a that is the first output terminal of the PWM auxiliary circuit 58 is connected to the output terminal of the ramp wave generating circuit 42, and the base of the second transistor 60b that is the second output terminal is the error amplifier circuit. It is connected to 40 output terminals.

ＰＷＭ補助回路５８は、ＰＷＭ比較器２２の各入力端子の電圧を検出し、例えば、２つの電圧が交差して非反転入力端子の方が高くなると、第一トランジスタ６０ａが導通から非導通の状態に切り替わり、第二トランジスタ６０ｂが非導通から導通の状態に切り替わる。すると、第一トランジスタ６０ａのコレクタの電圧が、第一コレクタ抵抗６４ａに電圧が発生しなくなる分だけ瞬時に上昇し、その上昇分であるドライブ電圧Vdrが、第一コンデンサ６８ａを介して誤差増幅電圧Verに重畳（加算）される。これと同時に、第二トランジスタ６０ｂのコレクタの電圧が、第二コレクタ抵抗６４ａに電圧が発生する分だけ瞬時に低下し、その低下分であるドライブ電圧Vdrが、第一コンデンサ６８ａを介して誤差増幅電圧Verに重畳（減算）される。ドライブ電圧Vdrの振幅は、図１２で説明したＰＷＭ比較器２２の電圧値Vkの1/2よりも大きく設定されており、詳しくは後の動作を説明の中で述べる。   The PWM auxiliary circuit 58 detects the voltage of each input terminal of the PWM comparator 22, and when the two voltages cross and the non-inverting input terminal becomes higher, for example, the first transistor 60a is in a non-conductive state. The second transistor 60b is switched from the non-conductive state to the conductive state. Then, the collector voltage of the first transistor 60a instantaneously rises as much as no voltage is generated in the first collector resistor 64a, and the drive voltage Vdr, which is the rise, is supplied through the first capacitor 68a as the error amplification voltage. Superposed (added) on Ver. At the same time, the voltage at the collector of the second transistor 60b is instantaneously reduced by the amount of voltage generated at the second collector resistor 64a, and the drive voltage Vdr, which is the reduction, is amplified through the first capacitor 68a. Superposed (subtracted) on the voltage Ver. The amplitude of the drive voltage Vdr is set to be larger than ½ of the voltage value Vk of the PWM comparator 22 described with reference to FIG. 12, and the subsequent operation will be described in detail in the description.

誤差増幅回路４０は、ここでは、比較的高い周波数まで応答可能に定数設定されており、例えば入力電圧Viが急変したとき等に、誤差増幅電圧Verの傾きとランプ波電圧Vramの傾きとの差が小さくなることが考えられる。   Here, the error amplification circuit 40 is set to a constant value so that it can respond to a relatively high frequency. For example, when the input voltage Vi changes suddenly, the difference between the slope of the error amplification voltage Ver and the slope of the ramp wave voltage Vram. Is considered to be small.

次に、スイッチング電源装置５６の動作について、図９に基づいて説明する。ここで、図９の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間αは、オン時比率が比較的小さく制御されており、期間βは、入力電圧Viが低くなる方向に変化した関係で、オン時比率を大きくするため、誤差増幅電圧Verが所定の傾きで上昇している。   Next, the operation of the switching power supply device 56 will be described with reference to FIG. Here, the periods α and β in FIG. 9 are each one cycle of switching, and the lengths of the periods α and β are a fixed time tsw. In addition, the period α is controlled to have a relatively small on-time ratio, and the period β has a relationship in which the input voltage Vi decreases in order to increase the on-time ratio. Therefore, the error amplification voltage Ver is a predetermined value. It is rising with an inclination.

期間αは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ＰＷＭ比較器２２の反転入力端子の電圧Vram（ランプ波電圧Vram）が急峻に低下し、非反転入力端子の電圧Ver（誤差増幅電圧Ver）よりも低くなる。ＰＷＭ補助回路５８は、反転入力端子の電圧Vramが非反転端子の電圧Verを横切って低くなったことを検出し、第一トランジスタ６０ａの動作により、反転入力端子の電圧が、Vramから−Vdr＋Vramまで瞬時に低下する。また、第二トランジスタ６０ｂの動作により、非反転入力端子の電圧が、Verから（Vdr＋Ver）まで瞬時に上昇する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。   The period α starts when the switch drive circuit 32 outputs a high level reset pulse Vre and the switch element 30 is turned on. When the switch element 30 is turned on, the voltage of the integrating capacitor 26 is instantaneously discharged, the voltage Vram (ramp wave voltage Vram) of the inverting input terminal of the PWM comparator 22 sharply decreases, and the voltage Ver (error) of the non-inverting input terminal. Amplified voltage Ver). The PWM auxiliary circuit 58 detects that the voltage Vram of the inverting input terminal has decreased across the voltage Ver of the non-inverting terminal, and the voltage of the inverting input terminal is changed from Vram to −Vdr + Vram by the operation of the first transistor 60a. Decreases instantaneously. Further, the operation of the second transistor 60b instantaneously increases the voltage at the non-inverting input terminal from Ver to (Vdr + Ver). Then, the PWM comparator 22 inverts the main drive pulse Vg to the high level at the timing when the first delay time t1 has elapsed after the voltage Vram of the inverting input terminal crosses the voltage Ver of the non-inverting input terminal.

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが緩やかな傾きで上昇し始め、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧（Vdr＋Ver）を横切る。ＰＷＭ補助回路５８は、各入力端子の電圧が互いに横切ったことを検出し、第一トランジスタ６０ａの動作により、反転入力端子の電圧が（−Vdr＋Vram）からVramまで瞬時に上昇する。また、第二トランジスタ６０ｂの動作により、非反転入力端子の電圧が（Vdr＋Ver）からVerまで瞬時に低下する。そして、反転入力端子の電圧Vramが非反転入力端子の電圧（Vdr＋Ver）を横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。その後、次の期間βのオン時比率を大きくするため、誤差増幅電圧Verが緩やかに上昇する。   Thereafter, at the timing when the reset pulse Vre is inverted to the low level, the switch element 30 is turned off, the integration capacitor 26 is charged via the integration resistor 24, and the ramp wave voltage Vram starts to rise with a gentle slope. The inverting input terminal voltage Vram crosses the non-inverting input terminal voltage (Vdr + Ver). The PWM auxiliary circuit 58 detects that the voltages at the input terminals have crossed each other, and the voltage at the inverting input terminal instantaneously increases from (−Vdr + Vram) to Vram by the operation of the first transistor 60a. Further, the voltage of the non-inverting input terminal is instantaneously decreased from (Vdr + Ver) to Ver by the operation of the second transistor 60b. Then, the PWM comparator 22 inverts the main drive pulse Vg to the low level at the timing when the second delay time t2 has elapsed after the voltage Vram of the inverting input terminal crosses the voltage (Vdr + Ver) of the non-inverting input terminal. Thereafter, in order to increase the ON ratio of the next period β, the error amplification voltage Ver gradually increases.

期間βはオン時比率が比較的大きいが、動作は期間αと同様なので、説明を省略する。ここで、期間α，βにおける第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図９に示すように、スイッチ素子３０のオンによってＰＷＭ比較器２２の反転入力端子の電圧Vramが急峻に低下し、非反転入力端子の電圧Verを横切った後、所定のドライブ電圧Vdrが重畳することにより、各入力端子の電圧の差（オーバードライブ電圧）が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第一遅延時間t1が短い時間tbとなる。また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧（−Vdr＋Vram）が上昇して非反転入力端子の電圧（Vdr＋Ver）を横切るのとほぼ同時に、所定のドライブ電圧Vdrが重畳することにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第二遅延時間t2が短い時間tbとなる。   Although the on-time ratio is relatively large in the period β, the operation is the same as that in the period α, and thus the description is omitted. Here, the first and second delay times t1 and t2 in the periods α and β will be described. First, looking at the operation in which the main drive pulse Vg is inverted to a high level, as shown in FIG. 9, the voltage Vram at the inverting input terminal of the PWM comparator 22 sharply decreases due to the switching element 30 being turned on. After crossing the terminal voltage Ver, a predetermined drive voltage Vdr is superimposed, so that the voltage difference (overdrive voltage) at each input terminal is reversed instantaneously sufficiently shorter than the switching period. Since the voltage difference (overdrive voltage) between the input terminals is larger than the voltage value Vk, the first delay time t1 is a short time tb. In addition, regarding the operation in which the main drive pulse Vg is inverted to the low level, the voltage (−Vdr + Vram) of the inverting input terminal of the PWM comparator 22 rises and crosses the voltage (Vdr + Ver) of the non-inverting input terminal almost at the same time. When the predetermined drive voltage Vdr is superimposed, the voltage level relationship of each input terminal is reversed instantaneously sufficiently shorter than the switching period. Since the voltage difference (overdrive voltage) between the input terminals is larger than the voltage value Vk, the second delay time t2 is a short time tb.

以上説明したように、スイッチング電源装置５６は、オン時比率が小さい期間αも、オン時比率が大きい期間βも、上記のスイッチング電源装置５２と同様に、第一及び第二遅延時間t1，t2の両方が短い時間tbとなり、理想的なパルス幅変調の制御を行うことができる。   As described above, in the switching power supply 56, the first and second delay times t1, t2 are the same as the switching power supply 52 in the period α where the on-time ratio is small and the period β where the on-time ratio is large. Both of them become a short time tb, and ideal pulse width modulation can be controlled.

ここで、ＰＷＭ補助回路５８内部の抵抗素子の抵抗値や直流電源６２の電圧を調整することによって、ドライブ電圧Vdrの振幅を、ＰＷＭ比較器２２の電圧値Vkよりも大きくすることが可能であれば、第一コンデンサ６８ａ又は第二コンデンサ６８ｂの何れか一方を省略することができる。例えば、第二コンデンサ６８ｂを省略した場合、ＰＷＭ比較器２２の反転入力端子の電圧にドライブ電圧Vdrが重畳されず、常にランプ波電圧Vramとなる。しかし、非反転入力端子の電圧に重畳されるドライブ電圧Vdrによって、電圧値Vk以上のオーバードライブ電圧が確保され、第一及び第二遅延時間t1，t2を短い時間tbにすることができる。   Here, the amplitude of the drive voltage Vdr can be made larger than the voltage value Vk of the PWM comparator 22 by adjusting the resistance value of the resistance element in the PWM auxiliary circuit 58 and the voltage of the DC power supply 62. For example, either the first capacitor 68a or the second capacitor 68b can be omitted. For example, when the second capacitor 68b is omitted, the drive voltage Vdr is not superimposed on the voltage of the inverting input terminal of the PWM comparator 22, and always becomes the ramp wave voltage Vram. However, the drive voltage Vdr superimposed on the voltage at the non-inverting input terminal secures an overdrive voltage equal to or higher than the voltage value Vk, and the first and second delay times t1 and t2 can be set to a short time tb.

なお、この発明は、上記実施形態に限定されるものではない。例えば、上記のランプ波発生回路４２は、積分回路の入力端に、直流電源４２ａの安定な直流電圧を入力しているが、図１０に示す従来のスイッチング電源装置１０のように、直流の入力電圧Vi（又は、入力電圧Viに比例した電圧）を入力し、入力電圧フィードフォワード方式のパルス幅制御を行う構成にしてもよい。また、ランプ波発生回路は、ノコギリ状に昇降するランプ波電圧を発生させるものであればよく、例えば図５、図７のスイッチング電源装置５２，５６のように、「ランプ波発生回路がランプ波電圧Vramを発生する動作」と「ＰＷＭ補助回路がドライブ電圧Vdrを発生する動作」との間の同期をとる必要がない場合は、ランプ波発生回路４２以外の公知の回路に変更することができる。   The present invention is not limited to the above embodiment. For example, in the ramp wave generation circuit 42, a stable DC voltage of the DC power supply 42a is input to the input terminal of the integration circuit. However, like the conventional switching power supply device 10 shown in FIG. The voltage Vi (or a voltage proportional to the input voltage Vi) may be input to perform input voltage feedforward pulse width control. The ramp wave generation circuit may be any circuit that generates a ramp wave voltage that rises and falls in a sawtooth manner. For example, the switching power supply devices 52 and 56 in FIGS. When it is not necessary to synchronize between the “operation for generating the voltage Vram” and the “operation for generating the drive voltage Vdr by the PWM auxiliary circuit”, the circuit can be changed to a known circuit other than the ramp wave generation circuit 42. .

また、ＰＷＭ比較器の反転入力端子と非反転入力端子の接続を逆にしても、上記と同様の作用効果を得ることができる。例えば、ＰＷＭ比較器２２の出力と主スイッチング素子１２との間にロジック反転型のバッファ回路が追加される場合、反転入力端子の側に誤差増幅信号を入力し、非反転入力端子の側にランプ波電圧を入力するとよい。   Further, even if the connection between the inverting input terminal and the non-inverting input terminal of the PWM comparator is reversed, the same effect as described above can be obtained. For example, when a logic inverting buffer circuit is added between the output of the PWM comparator 22 and the main switching element 12, an error amplification signal is input to the inverting input terminal side and a ramp is input to the non-inverting input terminal side. A wave voltage should be input.

また、誤差増幅回路は、出力電圧信号と所定の基準値との差分を増幅してアナログの誤差増幅電圧を出力するものであればよい。例えば、上記の誤差増幅回路４０の場合、絶縁型のコンバータ回路１４を備えているので、それに合わせて信号絶縁用のフォトカプラ４０ａを設けているが、非絶縁型のコンバータ回路の場合等は、フォトカプラ４０ａを省略することができる。   The error amplification circuit may be any circuit that amplifies the difference between the output voltage signal and a predetermined reference value and outputs an analog error amplification voltage. For example, in the case of the error amplification circuit 40 described above, since the insulating converter circuit 14 is provided, a signal insulating photocoupler 40a is provided in accordance therewith, but in the case of a non-insulating converter circuit, etc. The photocoupler 40a can be omitted.

また、ＰＷＭ補助回路は、ＰＷＭ比較器の各入力端子の電圧が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで所定のドライブ電圧を出力するものであり、そのタイミングは、各電圧が交差する直前、同時又は直後のいずれでもよい。特に、各電圧が交差する直前にドライブ電圧を出力すれば、交差したときに確実にオーバードライブ電圧が確保され、ＰＷＭ比較器の遅延時間を確実に短くできる利点がある。各電圧が交差する直前にドライブ電圧を出力する方法として、例えば、各入力端子の電圧の差が基準値以下になったことより、各入力端子の電圧が交差するタイミングを予測し、交差する直前にドライブ電圧を出力する構成が考えられる。また、第一実施形態のスイッチング電源回路３６であれば、スイッチ駆動回路３２の出力端とスイッチ素子３０の駆動端子との間に信号遅延素子（例えば、抵抗素子など）を追加することによって、スイッチ素子３０がオンしてランプ波電圧Vramが低下する前にドライブ電圧Vdrが出力される構成にすることができる。   The PWM auxiliary circuit outputs a predetermined drive voltage at a timing when the voltage of each input terminal of the PWM comparator becomes relatively small compared to the maximum value of the ramp voltage Vram, The timing may be immediately before, simultaneously or immediately after the crossing of the voltages. In particular, if the drive voltage is output immediately before each voltage crosses, there is an advantage that the overdrive voltage is surely secured when crossing and the delay time of the PWM comparator can be shortened reliably. As a method of outputting the drive voltage immediately before each voltage crosses, for example, the timing at which each input terminal voltage crosses is predicted based on the difference in voltage between the input terminals being equal to or less than a reference value. A configuration in which a drive voltage is output to the output is conceivable. Further, in the case of the switching power supply circuit 36 of the first embodiment, a signal delay element (for example, a resistance element) is added between the output terminal of the switch drive circuit 32 and the drive terminal of the switch element 30, thereby The drive voltage Vdr may be output before the element 30 is turned on and the ramp wave voltage Vram decreases.

１０，３６，４６，５２，５６ スイッチング電源装置
１２ 主スイッチング素子
１４ コンバータ回路
１６，３８ スイッチング制御回路
１８，４０ 誤差増幅回路
２０，４２ ランプ波発生回路
２２ ＰＷＭ比較器
２４ 積分抵抗
２６ 積分コンデンサ
２８ バイアス抵抗
３０ スイッチ素子
３２ スイッチ駆動回路
４４，４８，５４，５８ ＰＷＭ補助回路
Vdr ドライブ電圧
Ver 誤差増幅電圧
Vg 主駆動パルス
Vi 入力電圧
Vo 出力電圧
Vo1 出力電圧信号
Vram ランプ波電圧
Vre リセットパルス
Vref 基準電圧
10, 36, 46, 52, 56 Switching power supply device 12 Main switching element 14 Converter circuit 16, 38 Switching control circuit 18, 40 Error amplification circuit 20, 42 Ramp wave generation circuit 22 PWM comparator 24 Integration resistor 26 Integration capacitor 28 Bias Resistor 30 Switch element 32 Switch drive circuit 44, 48, 54, 58 PWM auxiliary circuit
Vdr drive voltage
Ver Error amplification voltage
Vg Main drive pulse
Vi input voltage
Vo output voltage
Vo1 output voltage signal
Vram ramp wave voltage
Vre reset pulse
Vref reference voltage

Claims (8)

主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置において、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記誤差増幅電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記誤差増幅電圧と前記ランプ波電圧とがそれぞれ入力される一対の入力端子を有し、各入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が、相対的に前記ランプ波電圧の最大値と比較して十分に小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転することを特徴とするスイッチング電源装置。 A converter circuit that intermittently switches an input voltage according to on / off of the main switching element, converts the input voltage into a DC output voltage, and outputs, and a switching control circuit that controls on / off of the main switching element so that the output voltage approaches a predetermined voltage; In a switching power supply device comprising:
The switching control circuit amplifies a difference between an output voltage signal obtained by detecting the output voltage and a predetermined reference voltage, and outputs an error amplification voltage, and a ramp voltage that rises and falls in a sawtooth manner. An output ramp wave generation circuit; a PWM auxiliary circuit that generates a pulsed drive voltage and superimposes the drive voltage on the error amplification voltage; and the error amplification voltage and the ramp wave voltage on which the drive voltage is superimposed. A PWM comparator that has a pair of input terminals that are respectively input, compares the voltage of each input terminal to perform pulse width modulation, and outputs a rectangular main drive pulse that drives the main switching element;
At the timing when the voltage difference between the pair of input terminals of the PWM comparator is relatively small compared to the maximum value of the ramp wave voltage, the voltage of the pair of input terminals is driven by the drive voltage. The switching power supply device is characterized in that the height relationship is reversed instantaneously sufficiently shorter than the switching period. 前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記誤差増幅電圧に重畳させる動作を停止する請求項１記載のスイッチング電源装置。   2. The switching power supply device according to claim 1, wherein the PWM auxiliary circuit stops the operation of superimposing the drive voltage on the error amplification voltage when a difference in slope of the voltage between the pair of input terminals is larger than a certain value. . 前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、
前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記誤差増幅回路の出力端に接続することによって、前記ドライブ電圧を前記誤差増幅電圧に重畳させる請求項１又は２記載のスイッチング電源装置。 The ramp wave generation circuit is composed of a series circuit of an integration resistor and an integration capacitor to which a DC voltage is input. The integration circuit that outputs the ramp wave voltage from both ends of the integration capacitor and both ends of the integration capacitor can be short-circuited open. And a switch drive circuit that outputs a short-width reset pulse for driving the switch element at a constant cycle and turns on the switch element for the short-width period,
The PWM auxiliary circuit has a voltage dividing circuit that divides the reset pulse or an inverted pulse obtained by inverting the reset pulse with a series circuit of a plurality of resistors or a plurality of capacitors, and outputs the drive voltage from the middle point thereof, 3. The switching power supply device according to claim 1, wherein the drive voltage is superimposed on the error amplification voltage by connecting an output terminal of the voltage dividing circuit to an output terminal of the error amplification circuit. 主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置において、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記ランプ波電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記ランプ波電圧と前記誤差増幅電圧とがそれぞれ入力される一対の入力端子を有し、前記一対の入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が、相対的にランプ波電圧の最大値と比較して十分に小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転することを特徴とするスイッチング電源装置。 A converter circuit that intermittently switches an input voltage according to on / off of the main switching element, converts the input voltage into a DC output voltage, and outputs, and a switching control circuit that controls on / off of the main switching element so that the output voltage approaches a predetermined voltage; In a switching power supply device comprising:
The switching control circuit amplifies a difference between an output voltage signal obtained by detecting the output voltage and a predetermined reference voltage, and outputs an error amplification voltage, and a ramp voltage that rises and falls in a sawtooth manner. An output ramp wave generation circuit; a PWM auxiliary circuit that generates a pulsed drive voltage and superimposes the drive voltage on the ramp wave voltage; and the ramp wave voltage and the error amplification voltage on which the drive voltage is superimposed. A PWM comparator that has a pair of input terminals that are respectively input, compares the voltages of the pair of input terminals, performs pulse width modulation, and outputs a rectangular main drive pulse for driving the main switching element And
At the timing when the voltage difference between the pair of input terminals of the PWM comparator becomes relatively small as compared with the maximum value of the ramp wave voltage, the voltage of the pair of input terminals is reduced by the drive voltage. A switching power supply device characterized in that the height relationship reverses instantaneously sufficiently shorter than the switching period. 前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記ランプ波電圧に重畳させる動作を停止する請求項４記載のスイッチング電源装置。   5. The switching power supply device according to claim 4, wherein the PWM auxiliary circuit stops the operation of superimposing the drive voltage on the ramp wave voltage when a difference in slope of the voltage between the pair of input terminals is larger than a certain value. . 前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、
前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記ランプ波発生回路の出力端に接続することによって、前記ドライブ電圧を前記ランプ波電圧に重畳させる請求項４又は５記載のスイッチング電源装置。 The ramp wave generation circuit is composed of a series circuit of an integration resistor and an integration capacitor to which a DC voltage is input. The integration circuit that outputs the ramp wave voltage from both ends of the integration capacitor and both ends of the integration capacitor can be short-circuited open. And a switch drive circuit that outputs a short-width reset pulse for driving the switch element at a constant cycle and turns on the switch element for the short-width period,
The PWM auxiliary circuit has a voltage dividing circuit that divides the reset pulse or an inverted pulse obtained by inverting the reset pulse with a series circuit of a plurality of resistors or a plurality of capacitors, and outputs the drive voltage from the middle point thereof, 6. The switching power supply device according to claim 4, wherein the drive voltage is superimposed on the ramp wave voltage by connecting an output end of the voltage dividing circuit to an output end of the ramp wave generating circuit. 前記ランプ波発生回路の前記積分回路は、入力電圧に比例した直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する請求項３又は６記載のスイッチング電源装置。   The integration circuit of the ramp wave generation circuit receives a DC voltage proportional to an input voltage, a bias resistor is inserted in a position in series with the integration capacitor, and the both ends of the series circuit of the integration capacitor and the bias resistor are connected to the integration circuit. The switching power supply device according to claim 3 or 6, which outputs a ramp wave voltage. 前記ランプ波発生回路の前記積分回路は、安定な直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する請求項３又は６記載のスイッチング電源装置。
The integration circuit of the ramp wave generation circuit receives a stable DC voltage, a bias resistor is inserted in a position in series with the integration capacitor, and the ramp wave voltage from both ends of the series circuit of the integration capacitor and the bias resistor. The switching power supply device according to claim 3 or 6, wherein:
JP2012193183A 2012-09-03 2012-09-03 Switching power supply Active JP5739850B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012193183A JP5739850B2 (en) 2012-09-03 2012-09-03 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012193183A JP5739850B2 (en) 2012-09-03 2012-09-03 Switching power supply

Publications (2)

Publication Number Publication Date
JP2014050278A true JP2014050278A (en) 2014-03-17
JP5739850B2 JP5739850B2 (en) 2015-06-24

Family

ID=50609415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193183A Active JP5739850B2 (en) 2012-09-03 2012-09-03 Switching power supply

Country Status (1)

Country Link
JP (1) JP5739850B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026224A (en) * 2019-12-19 2020-04-17 广州金升阳科技有限公司 Auxiliary circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165883U (en) * 1984-10-01 1986-05-06
JPH0946198A (en) * 1995-07-27 1997-02-14 Samsung Electron Co Ltd Pulse-duration modulation control circuit
JP2009303382A (en) * 2008-06-13 2009-12-24 Nec Electronics Corp Triangular-wave generating circuit and switching regulator
JP2012044521A (en) * 2010-08-20 2012-03-01 Advantest Corp Comparator circuit and test equipment using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165883U (en) * 1984-10-01 1986-05-06
JPH0946198A (en) * 1995-07-27 1997-02-14 Samsung Electron Co Ltd Pulse-duration modulation control circuit
JP2009303382A (en) * 2008-06-13 2009-12-24 Nec Electronics Corp Triangular-wave generating circuit and switching regulator
JP2012044521A (en) * 2010-08-20 2012-03-01 Advantest Corp Comparator circuit and test equipment using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026224A (en) * 2019-12-19 2020-04-17 广州金升阳科技有限公司 Auxiliary circuit

Also Published As

Publication number Publication date
JP5739850B2 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
US9184651B2 (en) Current detection and emulation circuit, and method thereof
US8928248B2 (en) Step up/down converter
JP5625369B2 (en) Buck-boost DC-DC converter and switching control circuit
US9548658B2 (en) Control circuit, switching power supply and control method
US20100302822A1 (en) Flyback Power converters
JP2006158067A (en) Power supply driver circuit
US9287793B2 (en) Isolated power supply, control signal transmission circuit and method thereof
US9997123B2 (en) Switching power supply circuit, liquid crystal driving device, and liquid crystal display device
US9306462B2 (en) Constant current control circuit for power converter and constant current control method thereof
US8766670B2 (en) Sample-and-hold circuit for generating a variable sample delay time of a transformer and method thereof
US10468989B2 (en) Switching regulator including a clamp circuit
US20130335046A1 (en) Dc-dc controller and operation method thereof
US9692406B2 (en) Power device drive circuit
JP5994740B2 (en) Switching power supply
US6552579B1 (en) Fuel gauge power switch with current sense
JP2019080433A (en) Synchronous rectification circuit and switching power unit
JP5739850B2 (en) Switching power supply
US10284087B2 (en) Step-up/step-down DC-DC converter
KR102506229B1 (en) Switching regulaor
JP2005110366A (en) Drive circuit
US10454461B1 (en) Frequency compensation circuit used in DC voltage converter
JP2010004584A (en) Switching power supply circuit
JP5974733B2 (en) Switching power supply
US10873283B2 (en) Actuator driving device
JP2011087405A (en) Switching regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150424

R150 Certificate of patent or registration of utility model

Ref document number: 5739850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250