JP2014044788A - 不揮発性半導体記憶装置を用いた記憶媒体及び情報端末 - Google Patents

Abstract

【課題】不揮発性半導体記憶装置を用いた記憶媒体において、ファイルの漏出事故を可及的に防止した記憶媒体を提供する。
【解決手段】
不揮発性半導体記憶装置を用いた記憶媒体において、設定時間か経過すると、前記記憶媒体に保存されたファイルに対応するデータが記憶されているメモリセルに対してすべてが同じ電子状態となるように書き込みをするか、メモリセルのデータを消去するよう制御手段を有することを特徴とする記憶媒体。
【選択図】図６

Description

本発明は、不揮発性半導体記憶装置を用いた記憶媒体及び情報端末並びにこれら用いるファイルの消去方法に関する。特に、セキュリティの向上を図り、ファイルを確実に消去することができる記録媒体及び情報端末に関する。

従来より、主としてＮＡＮＤ型フラッシュメモリを用いたＵＳＢメモリ等に、パーソナルコンピュータ等で生成したファイルを保存することがなされてきた。しかしながら、ＵＳＢメモリ等は紛失のおそれがあり、保存ファイルが個人情報等のセンシティブな内容であったり、厳格な秘密管理が必要な営業秘密を含む内容の場合には、莫大な事業損失が発生するおそれがある。そこで、一定の基準で手作業でファイルを消去したり、一定のタイミングでファイルを消去するアルゴリズムをパーソナルコンピュータ上にソフトウェアによって実装することが行われていた。

しかしながら、ＮＡＮＤ型フラッシュメモリを用いたＵＳＢメモリ等にファイルを記録する際には、記憶領域をデータ領域とファイル管理領域に分け、ファイル管理領域にフラグを立てることによって対応するファイルが「消去」されたことにするだけである。ＵＳＢメモリ等の媒体をフォーマットしても、管理領域が消去されてデータ領域におけるファイルの開始アドレスが特定できなくなるのでファイルの読み出しが困難になるというだけである。したがって、ファイルを復元不能に消去するには、ＦＦや００といった固定データを全データ領域に書き込む必要がある。そして、そのようなソフトウェアも知られている。

そこで、ファイル単位で確実にデータを消去することのできる記憶媒体及びこれに用いるファイルの消去方法が望まれる。

出願人は、ＮＡＮＤ型フラッシュメモリに代わる大容量不揮発性半導体記憶装置であるＢ４フラッシュメモリを提案している。このＢ４フラッシュメモリは、書き込み消去のサイクル数が格段に大きく、書き込み・消去時間も短く、書き込み・消去に必要な消費電力量合計が小さいので、その特性を最大限利用して、Ｂ４フラッシュメモリに好適なセキュリティ向上方法を検討した。

特開２００６−１５６９２５号公報

本発明は、不揮発性半導体記憶装置を用いた記憶媒体において、一定の時間が経つなどの条件の下、ファイル単位で確実にデータを消去し、ファイルの漏出事故を可及的に防止した消去方法及び記憶媒体を提供することを課題とする。

本発明の一実施形態の不揮発性半導体記憶装置を用いた記憶媒体においては、設定時間が経過すると記憶媒体に保存されたファイルに対応するデータが記憶されているメモリセルに対してすべてが同じ電子状態となるように書き込みをするか、メモリセルのデータを消去する（以下「消去等」という。）よう制御手段を有することを特徴とする記憶媒体が提供される。

制御手段は設定時間の経過を示す時計を有してもよく、さらにバッテリー又は容量素子を有し、バッテリーは記憶媒体が他のデバイスと接続されているときに他のデバイスより充電を行い、他のデバイスとの接続が切れたときには不揮発性半導体記憶装置及び制御手段に電力を供給してもよい。

さらに、不揮発性半導体記憶装置に設定時間に対応する設定時間関連データを保持し、制御手段は、他のデバイスと接続されたときに設定時間関連データを読み出すとともに他のデバイスから時間を取得し、設定時間が経過していると判断した場合に消去等をしてもよい

設定時間は他のデバイスがインターネットを経由して取得した時間にもとづいて生成され、制御手段が他のデバイスから取得する時間もインターネットを経由して取得した時間であることが望ましい。また、制御手段は、書き込み又は消去を行った後でないと保存されたファイルの読み出しを行わないように構成してもよい。

また、不揮発性半導体記憶装置は装置固有の識別コードを保持し、制御手段は識別コードに対応した認証コードを保持し、識別コードと認証コードが一致した場合のみ不揮発性半導体記憶装置へのアクセスを可能としてもよい。

本発明の一実施形態の情報端末においては上記記憶媒体が搭載されている。この情報端末において、ユーザデータが前記記憶媒体に格納されてもよい。

本発明によれば、不揮発性半導体記憶装置を用いた記憶媒体において、ファイルの漏出事故を可及的に防止した記憶媒体を提供することが可能となる。

Ｂ４書き込み動作を行うメモリセルの構成を示した断面図である。 Ｂ４書き込み動作を行うメモリセルからなるメモリセルアレイの回路図である。 Ｂ４メモリダイのブロック図である。 Ｂ４メモリダイを複数有するパッケージの概略図である。 本発明のＵＳＢメモリの回路構成を示したブロック図である。る。 本発明の動作を説明したフローチャートである。る。 本発明のＵＳＢメモリの電源回路を示したブロック図である。 １つのダイにおけるバンク、ブロック、ページの関係を示した図である。 本発明の一実施形態に係るファイル消去の流れを示した図である。 本発明の一実施形態に係るファイル消去の流れを示したフローチャートである。 本発明の一実施形態に係る情報端末の回路構成を示したブロック図である。 本発明の一実施形態に係る他の情報端末の回路構成を示したブロック図である。

以下、本発明を実施するための形態を実施形態として説明する。なお、本発明は、以下に説明する実施形態に何ら限定されることはない。以下に説明する実施形態を種々に変形して本発明を実施することが可能である。

（Ｂ４フラッシュメモリの一例）
図１は、本発明に用いるＢ４フラッシュメモリのメモリセルの構成を示した断面図である。ここにＢ４フラッシュメモリとは、Ｎウェル中に形成され、窒化膜やフローティングゲートといった蓄積領域を有するｐ型ＭＯＳトランジスタからなるメモリセルを有し、書き込み時の電圧の印加関係が、Ｖｇ、Ｖｂ＞Ｖｓ＞Ｖｄ（但し、ゲート電圧をＶｇ、基板バイアスをＶｂ、ソース電圧をＶｓ、ドレイン電圧をＶｄとする。）であり、Ｖｇ−Ｖｄが、バンド間トンネル電流の発生電圧以上となるものをいう。

図１に示すとおり、本発明のメモリセルは、ｐ型半導体基板（ｐ−ｓｕｂ）１１に形成したｎウェル（ｎ−ｗｅｌｌ）１２に形成されたｐ型ＭＯＳトランジスタである。このｐ型ＭＯＳトランジスタは、互いに離隔されたｐ＋型の拡散領域であるソース（Ｓｏｕｒｃｅ）１３とドレイン（Ｄｒａｉｎ）１４を有し、その間にチャネル領域２０が存在する。チャネル領域２０上には酸化膜１５、窒化膜１６、酸化膜１７から構成されるＯＮＯ膜が形成されており、その上には不純物をドープしたポリシリコンから構成されるゲート（Ｇａｔｅ）１８が存在する。窒化膜１６の代わりにフローティングゲートを用いてもよく、これらが、電荷蓄積層となる。ゲート１８に印加される電圧がＶｇ、基板バイアスがＶｂ、ソースに印加される電圧がＶｓ、ドレインに印加される電圧がＶｄである。

図１のメモリセルからデータの読み出しをする際には、Ｖｄに約１Ｖ、Ｖｂ＝１．８Ｖ（電源電圧Ｖｃｃと等しい）、Ｖｓ＝１．８Ｖを印加し、Ｖｇに例えば−２．２Ｖ（多値メモリであれば、複数の状態間に相当する電圧）の各電圧を印加する。メモリセルのしきい値が−２．２Ｖよりも浅ければ電流が流れ、深ければ電流が流れにくい。この差を検出して書き込みデータを判定する。

図１のメモリセルにデータの書き込みをする際には、Ｖｄ＝０Ｖ、Ｖｂ＝４．５Ｖ、Ｖｓ＝１．８Ｖを印加し、Ｖｇに例えば７Ｖの電圧を印加する。その後、ベリファイ動作（やや厳し目の条件、例えばＶｇ＝−３．０Ｖでなす読み出し動作）にて書き込みデータの検証を行い、目的のしきい値に達するまで、何度も上記書き込み電圧を印加する。書き込み電圧のうちＶｇは書き込みサイクルを繰り返すごとに次第にステップアップさせ最大１２Ｖまで電圧が高くなる。

図１のメモリセルのデータを消去するに、Ｖｄは開放、Ｖｇ＝−１０Ｖ、Ｖｓ＝Ｖｂで例えば７Ｖから消去サイクルを繰り返すごとに次第にステップアップさせ最大１２Ｖまで電圧が高くなるようにする。消去はブロック単位で行う。

このようなＢ４フラッシュメモリによって、ソース・ドレイン間のチャネル長を短くすることが可能となり高集積化が達成でき、書き込み／消去がいずれも高速であり、書き込み／消去のサイクルはＮＡＮＤ型フラッシュメモリよりも極めて大きく、多数回の書き換えを行った後といえども、高温でも安定してデータを長期間保持することができる。

図２はＢ４フラッシュメモリのメモリセルアレイの回路図である。縦（列方向）にｎ型のセルウェル（Ｃｅｌｌ−ｗｅｌｌ）とｐ型のセレクトゲートウェル（ＳＧ−ｗｅｌｌ）が交互に配置されている。セルウェルの中にはマトリクス状に配置されたｐ型のメモリセルが配置されていて、１つのセルウェルに形成された複数のメモリセルによって、消去単位であるブロックが構成される。セルウェルにはバイアス電圧Ｖｂが供給される。ブロック内の全てのメモリセルのソースはソース線ＳＬに共通接続されており、ここからＶｓが供給される。１ブロックのうち、同一列に属するメモリセルのドレインはサブビット線（Ｓｕｂ−ＢＬ）に共通接続されており、このサブビット線によってＶｄが供給される。横（行方向）に走る配線群がワード線ＷＬであり、同一行に属するメモリセルのゲート電極がこれに接続されている。１行のメモリセルによってページが構成される。ワード線よりＶｇが供給される。セレクトゲートウェルにはｎ型のセレクトゲートトランジスタが配置されている。セレクトゲートトランジスタは列毎に設けられており、対応するサブビット線と主ビット線とを選択的に接続する。このセレクトゲートトランジスタのゲート電極はセレクトゲート線ＳＧと接続されている。

図３はＢ４メモリダイのブロック図である。図２に示した回路によって構成されるメモリセルアレイ（Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｒｒａｙ）の行を選択する行選択回路（Ｒｏｗ Ｓｅｌｅｃｔｉｏｎ）、１ページ分、すなわち、１行分のデータを保持するページバッファ（Ｐａｇｅ Ｂｕｆｆｅｒ）、ページバッファのデータ（２ｋビット、すなわち１２８ワード）より１６ビット（１ワード）のデータを選択する列選択回路（Ｃｏｌｕｍｎ Ｓｅｌｅｃｔｉｏｎ）、書き込み、消去等に高電圧、負電圧等を発生させ供給するチャージポンプ回路（Ｃｈａｒｇｅ Ｐｕｍｐ）、外部から供給されるコマンドをデコードし、内部の各種回路を制御するコマンドデコーダ・制御回路（Ｃｏｍｍａｎｄ Ｄｅｃｏｄｅｒ／Ｃｏｎｔｒｏｌｌｅｒ）から構成される。

図４は、Ｂ４メモリダイを複数有するパッケージの概略図である。図の例においては、５１２Ｍビットの記憶容量を有するダイを２つ（Ｄｉｅ０、 Ｄｉｅ１）、１つのパッケージに封止している。その結果、１つのパッケージの記憶容量は１Ｇビットとなる。それぞれのダイは、別々のチップ選択制御信号端子ＣＥ０、ＣＥ１を有する。多値（ＭＬＣ）メモリの場合は上記した２値（ＳＬＣ）メモリの記憶容量の整数倍となる。例えば、１メモリセルに４つのしきい値状態を記憶させることによって２ビットのデータを保持する場合は、１つのダイの容量は１Ｇビットとなり、２つのダイを１つのパッケージに封止すると、１つのパッケージの記憶容量は２Ｇビットとなる。

（ＵＳＢメモリ）
図５は本発明のＵＳＢメモリの回路構成を示すブロック図である。上述したフラッシュメモリパッケージＦｌａｓｈ０〜３と、ＵＳＢコントローラ（ＵＳＢ Ｃｏｎｔｒｏｌｌｅｒ）及びフラッシュメモリの制御を行うＭＰＵとをワンチップ化したコントローラチップ（図中点線で示された部分。）とバッテリ（Ｂａｔｔｅｒｙ）又はキャパシタ（Ｃａｐａｃｉｔｏｒ）とから構成される。コントローラチップは、ＵＳＢ ＨＯＳＴから送信される論理アドレスを物理アドレスに変換し、ＦＡＴ領域や書き込みデータの一部をキャッシングするＳＲＡＭ領域が設けられている。そして、ＵＳＢ ＨＯＳＴからデータの完全消去コマンドを受信すると、上述したファイルの消去方法の各ステップを実現する。以上はＵＳＢメモリの例を示したが、メモリーカードやメモリモジュール、ＳＳＤ等の形態で上記回路を実装してもよい。

フラッシュメモリは、１〜４パッケージで１Ｇｂ〜８ＧｂのメモリカードやＵＳＢメモリといったストレージを構成する。このＵＳＢメモリはパーソナルコンピュータに接続され、パーソナルコンピュータのＯＳの管理の下、ユーザからは、ＨＤＤやＳＳＤと同様のドライブとして認識される。

ＵＳＢメモリの記憶領域には、ＯＳによって管理されるところのファイルが保存される。一般に、ファイルの大きさは、文書情報で数十ｋビット〜数十Ｍビットである。したがって、多くの場合、１つ又は複数のブロック内の複数ページに渡って記録される。

（ホスト接続時の動作−バッテリーを有するＵＳＢ）
図５のＵＳＢメモリがＵＳＢホスト（例えば、パーソナルコンピュータ）と接続されているときは、ホストから供給される電源によって、コネクタ経由でバッテリー（Ｂａｔｔｅｒｙ）に充電がなされる。同様に、フラッシュメモリＦｌａｓｈ０〜３は、ホストから供給される電源によって動作する。ＵＳＢインターフェースであれば、ホストから供給される電源電圧は５Ｖであるため、ＵＳＢメモリは、図示しないＤＣ／ＤＣコンバータを具備し、このＤＣ／ＤＣコンバータは、５Ｖを１．８Ｖの内部電源に変換する。この１．８Ｖの内部電源がコントローラチップやフラッシュメモリＦｌａｓｈ０〜３に供給される。

ＵＳＢメモリがＵＳＢホストから抜かれた場合には、コントローラチップはバッテリー駆動に切り替えられる。ＵＳＢインターフェースには電源が供給されなく成る。フラッシュメモリＦｌａｓｈ０〜３には電源は供給されなくなるが、設定時間経過後の消去動作の際には、バッテリから電源が供給される。

図６は本発明の動作を説明したフローチャートである。コントローラチップのうちＭＰＵは、ホストからＵＳＢが抜かれた時刻を起点にして、バッテリー駆動によって時間の計数を行い（この消費電力はごく僅かである。）、予め設定された時間（任意に設定可能である。設定されたデータはＭＰＵ内のレジスタに保存される。）が経過する（ステップ６１）と、フラッシュメモリに電源を投入する（ステップ６２）とともに、消去コマンドを発行する（ステップ６３）。ここで、消去コマンドに応じてなされる消去動作は、チップ全体を消去するものであってもよいし、ブロック単位でもよいし、後述するように、特定のファイルに限って消去動作を行うものであってもよい。特定のブロックや、特定のファイルに限って消去する場合は、どのファイルを消去するかにかかる情報が保有されている必要が有るところ、これは、ＭＰＵ内のレジスタやＳＲＡＭ領域に保存してもよいし、フラッシュメモリの特定領域に保存してもよい。また、消去の代わりに、全ビットが書き込み状態となるような書き込み動作を行なっても良い。

バッテリーは、設定時間の経過を計測するため、及び僅か１回の消去動作についてのみ費消されるだけであり、それほど大容量のものは必要がない。せいぜい、３．７Ｖ／３００ｍＡｈの定格のリチウムポリマ二次電池で十分である。

（ホスト接続時の動作−容量素子を有するＵＳＢ）
上記ＵＳＢの変形例として、Ｆ（ファラド）オーダの容量を有するスーパーキャパシタをバッテリーの代わりに使用することもできる。Ｂ４フラッシュメモリは読み出し及び書き込み、消去にかかる消費電力が比較的低いので、必要なキャパシタ容量は、せいぜい数〜１０Ｆで賄うことが可能である。このような容量素子を用いる場合は、数秒で満充電されること、コストが低いことから、本件発明においては好適である。

図７はスーパーキャパシタを２．７Ｖで充電し、２．５Ｖで放電する例を示したブロック図である。２．７Ｖのレギュレータと１．８Ｖのレギュレータを用い、前者はスーパーキャパシタを充電するために用い、後者は２．７Ｖレギュレータの出力とスーパーキャパシタの放電出力（２．５Ｖ）のいずれから、１．８Ｖの出力を行う。１．８Ｖレギュレータの出力は、ＭＰＵやフラッシュメモリに供給される。

（バッテリー等が切れたときの処理）
上述したように、バッテリー又はスーパーキャパシタは消去又は書き込み動作をするために用いられるところ、これらの充電時間が長くない場合は、十分な消去等動作が行えない可能性がある。そのような場合には、バッテリー又はキャパシタを常にモニタしておいて、残存電荷量が低下した場合は、設定時間経過前において自動的に消去コマンドを発行するようにしてもよい。また、再度ホストに接続されたときに、ホストからＵＳＢ経由で供給される電源を利用して、イレーズコマンドを発行し、フラッシュメモリにおいては消去動作が行われるようにしてもよい。

（タイムスタンプを保存する例）
上記ＵＳＢメモリにおいて、ホストから抜かれたときに、直前に参照しておいた時間（これはホスト経由でインターネット時計の時間を用いる。）をマイコン内に記憶してもよい。この場合、次にＵＳＢメモリをホストに挿したときに、ホスト経由でインターネット時間を取得し、記憶してある時間に設定時間を加算した時間と現在時間とを比較し、設定時間が経過している場合には、消去コマンドを発行する。なお、タイムスタンプの代わりに、ホストに接続した回数を保存し、所定回数を超えた場合には消去コマンドを発行するように構成しても良い。インターネット時計の時間を用いることで、ホスト側において時間を遡及させるなどしてデータを不正に読み出すことを防止できる。

（さらなるセキュリティ対策１）
悪意のあるユーザがフラッシュメモリのデータを直接読み出そうと試みる可能性がある。その際に、通常はバッテリーが抜かれることが予想されるので、バッテリが抜かれた場合には、次回のホスト接続時に消去コマンドを発行するようにするのが望ましい。

（さらなるセキュリティ対策２）
Ｂ４フラッシュメモリには、個別の識別コードＩｄ０〜Ｉｄ３が記憶されている。そして、ＭＰＵはＯＴＰと接続されており、このＯＴＰに識別コードに対応する認証コード（識別コードと同一でもよいし、対称形のコードであってもよい。）が保存される。そして、データの読み出し時には識別コードと認証コードをそれぞれ読み出し、対応しているかどうかを確認し、対応（例えば、同一性の確認）が確認された場合にのみデータの読み出しができるように構成する。識別コードを入力しないと読み出しデータを出力しないように制御する回路は、いずれもフラッシュメモリ内部に設ける。

以上のセキュリティ対策を施すことによって、ＵＳＢメモリがリバースエンジニアリングされるなどして悪意のある者によって保存情報のクラッキングがなされるとしても、容易にデータが読み出されることがなくなる。

（ファイル単位でのデータの完全消去）
図８は１つのダイにおけるバンク、ブロック、ページの関係を示した図である。１つのダイは４つのバンク（Ｂａｎｋ０、Ｂａｎｋ１、Ｂａｎｋ２及びＢａｎｋ３）を有する。これらバンクは、１６のブロック（Ｂｌｏｃｋ０〜１５）に分割されており、これら個々のブロックが消去単位となる。１つのブロックは、４０９６ページ（Ｐａｇｅ０〜Ｐａｇｅ４０９５）に分割され、これがデータの書き込み単位となる。１つのページは２ｋビット、すなわち１２８ワードから構成される。

以下に説明する本発明のファイル消去方法においては、ファイルが消去されるときには、ＦＡＴ領域におけるデータの更新のみならず、ファイルの実体そのものも物理的に完全に消去される。その結果、ストレージを紛失したとしても、一旦消去されたデータを解読されることはない。そのストレージの使用をやめる場合にも、特殊なソフトウェアによってデータを上書きするという作業を行うことなく、単純に、データの消去を行うことによって、もはや消去されたデータを解読されない状態に置くことが可能となる。

（ファイル消去方法）
以下、ファイル消去方法を図９、図１０を参照して説明する。図９の（ａ）に示すとおり、ブロックｎにはＦｉｌｅ １ｅとＦｉｌｅ １ｏのデータがそれぞれ保存されている。ここで、ＯＳからの指示により、Ｆｉｌｅ １ｅが消去されるものとする。すると、図９（ｂ）に示すとおり、まず、消去対象のファイルが保存された消去ブロックｎのうち、消去対象のファイルであるＦｉｌｅ １ｅ以外のデータ（Ｆｉｌｅ １ｏのデータ）を読み出し、これを消去ブロックｎ−１に書き込む（ｎが０の場合は、ブロック１５に書き込む。）。さらに、この状態で、ブロックｎに保存されたＦｉｌｅ １ｏのデータとブロックｎ−１に保存されたＦｉｌｅ １ｏのデータをページ毎に比較し、書き込み検証を行う。つづいて、図９（ｃ）に示すとおり、消去対象のファイルが記録された消去ブロックｎのすべてのデータを消去する。さらに、ＦＡＴ領域におけるファイルの実体へのポインタを新しいアドレスへと修正する（ＦＡＴ領域は、フラッシュメモリに保存されるが、使用中はコントローラ上の揮発性記憶領域部分に置かれている。）。図１０の実線矢印で示した流れは、本発明のファイル消去方法を示している。

現行の５１２ＭのＢ４フラッシュメモリにおいて上記工程にかかる時間を見積もると、１ページのデータの読み出しにかかる時間は約４．５μｓなので、１ブロックのデータの読み出しには１８ｍｓが必要である。４つのバンクにデータを分散して書き込む場合は、この４つのバンクについてデータの読み出しが必要であるため、合計６４ｍｓとなる。１ブロックのデータの書き込みには約６２４ｍｓが必要である。そして、ブロック消去には１００ｍｓが必要である。したがって、一連のシーケンス（約８Ｍバイトのデータ変更）で１秒を超えることはない。これは実使用に十分耐え得る速度である。

このファイル消去方法は、ＮＡＮＤ型フラッシュメモリを対象に実現しても構わないが、書き換え回数の制約があるので、上述したＢ４フラッシュメモリによって実現することが好ましい。Ｂ４フラッシュメモリによって、ソース・ドレイン間のチャネル長を短くすることが可能となり高集積化が達成でき、書き込み／消去がいずれも高速であり、書き込み／消去のサイクルはＮＡＮＤ型フラッシュメモリよりも極めて大きく、多数回の書き換えを行った後といえども、高温でも安定してデータを長期間保持することができるからである。また、このファイル消去方法は、ストレージのインターフェースを司るコントローラによって制御する。

図１０の点線の矢印で示したフローは、ファイル消去を複数回繰り返す例である。すなわち、データの移動（Ｄａｔａ Ｍｏｖｅ；ブロックｎのＦｉｌｅ １ｏを読みだしてブロックｎ−１にプログラムする。）、データ検証（Ｖｅｒｉｆｙ；ブロックｎとブロックｎ−１のファイルＦｉｌｅ １ｏのデータを比較検証する。）、消去（Ｅｒａｓｅ；ブロックｎを消去する。）を複数サイクル繰り返す。

ファイル消去は、消去対象のファイルが記録されたメモリセルすべてが同じ電子状態（書き込まれた状態）となるように書き込みをするようにしてもよい。その結果、フラッシュメモリにおいて物理的にブロック消去がなされる前に、すでにデータの読み出しは不可能となる。そして、消去動作が可能なタイミングでデータの消去動作を行う。すなわち、消去対象のファイルが記録された消去ブロックのうち、消去対象のファイル以外のデータを読み出し、読み出した消去対象のデータ以外のデータを別の消去ブロックに書き込み、消去対象のファイルが記録された消去ブロックのすべてのデータを消去するという流れをとる。

（情報端末１００）
図１１は本発明の情報端末１００の一実施形態の回路構成を示すブロック図である。情報端末１００は、デスクトップＰＣ、ノートＰＣ、タブレット型ＰＣの形態をとる。

情報端末１００はディスプレイ１４２、ＵＳＢメモリ１５０、キーボード１６０、マウス１７０と接続される。

情報端末１００は、演算処理を行うＣＰＵ１１０、外部装置とのインターフェースを行うチップセット１２０、プログラム（オペーレーティングシステム、デバイスドライバ及びアプリケーションソフトウェア）及びユーザデータを格納する半導体ドライブ１３０、１３１、ＣＰＵによる演算の対象となる上記プログラム及びユーザデータを一時的に記憶する主記憶１３５、画像処理を行うグラフィックユニット１４０から構成される。

ＣＰＵ１１０には、メモリバス１３６を介して主記憶１３５に接続されたメモリコントローラ１１２、グラフィックバス１４１（例えばＰＣＩ Ｅｘｐｒｅｓｓ２．０）を介してグラフィックユニット１４０に接続されたグラフックバスコントローラ１１３、内蔵グラフィクコントローラ１１４が存在する。

チップセット１２０とＣＰＵ１１０とはＣＰＵバス１２３（例えば、ＤＭＩ２．０）で接続されている。チップセット１２０は、ＣＰＵ１１０の内蔵グラフィクコントローラ１１４又はグラフィックユニット１４０からのデータをフレキシブルディスプレイインターフェースバス１２３を経由して受信し、そのデータをディスプレイ出力バス１４３を経由してディスプレイ１４２に出力するディスプレイインターフェース１２４を備えている。チップセット１２０は、さらに、半導体ドライブ１３０、１３１とそれぞれシリアルバス１３２、１３３（例えば、ＳＡＴＡ３．０）で接続されている。ＵＳＢメモリ１５０、キーボード１６０、マウス１７０とチップセット１２０とはシリアルバス１５１、１６１、１７１（例えば、ＵＳＢ３．０）で接続されている。

情報端末１００の半導体ドライブ１３０は通常のＳＳＤであるが、半導体ドライブ１３１は図５に示したＵＳＢメモリと同様にバッテリー又はスーパーキャパシタを有している。そして、ファイル単位でのデータのを行うために、完全消去コマンドを受信すると、上述したファイルの消去方法を実行する。

さらに、情報端末１００の電源がオフになると、半導体ドライブ１３１は、前述した「ホストから抜かれた場合」と同様の動作を行う。また、情報端末１００の電源がオフになるときに、直前に参照しておいたインターネット時計の時間を記憶しても良い。再度情報端末１００の電源がオンになるときに現在時間と比較し、前述した「タイムスタンプを保存する例」で述べたとおりの処理を行ってもよい。

半導体ドライブ１３０には主としてオペレーティングシステムと半導体ドライブデバイスドライバが保存され、半導体ドライブ１３１にはユーザデータが格納されている。半導体ドライブデバイスドライバには、半導体ドライブ１３１に対して完全消去コマンドを送信するようにＣＰＵ１１０及びチップセット１２０を制御するプログラムが含まれている。半導体ドライブデバイスドライバには、前述したファイルの消去方法を実行するようにＣＰＵ１１０及びチップセット１２０を制御するプログラムが含まれている。

ＵＳＢメモリ１５０は図５に示したように、バッテリー又はスーパーキャパシタを有し、ファイル単位でのデータの消去を行うために、完全消去コマンドを受信すると、上述したファイルの消去方法を実行するように構成されていてもよい。

半導体ドライブ１３０にはＵＳＢメモリドライバが格納されている。ＵＳＢメモリドライバには、ＵＳＢメモリ１５０に対して完全消去コマンドを送信するようにＣＰＵ１１０及びチップセット１２０を制御するプログラムが含まれている。ＵＳＢメモリドライバには、前述したファイルの消去方法を実行するようにＣＰＵ１１０及びチップセット１２０を制御するプログラムが含まれている。

以上のように構成することによって、個人情報等のセンシティブな内容であったり、厳格な秘密管理が必要な営業秘密を含む可能性のあるユーザデータが、所定時間経過後に完全消去コマンドによってファイル単位で確実に消去できる。その結果、ファイルの漏出事故を可及的に防止することができる。

（情報端末２００）
図１２は本発明の情報端末２００の一実施形態の回路構成を示すブロック図である。情報端末２００は、携帯電話、スマートフォン、タブレット型携帯端末の形態をとる。

情報端末２００には、通信情報を格納するＳＩＭカード３１０、ＵＳＢメモリ３１１を挿入することのできるスロットが存在する。

情報端末２００は、演算処理を行うアプリケーションプロセッサ２１０、無線通信ユニット２２０、センサ２３０、ディスプレイ２４０、電源管理ユニット２５０、オーディオユニット２６０、カメラモジュール２７０、揮発性メモリによって構成される第１メモリ２８０、プログラム（オペーレーティングシステム、デバイスドライバ及びアプリケーションソフトウェア）及びユーザデータを格納する不揮発性メモリによって構成される第２メモリ２９０から構成される。

無線通信ユニット２２０は、情報端末２００と外部の無線基地局との通信を司り、シリアルバス２２１を介してアプリケーションプロセッサ２１０に接続される。無線通信ユニット２２０には、さらに、アンテナ２２２が接続される。

センサ２３０には、温度センサ、加速度センサ、位置センサ、ジャイロセンサなどが含まれ、これらのセンサによって検出された情報はシリアルバス２３１（例えば、Ｉ２Ｃ）によってアプリケーションプロセッサ２１０に供給される。

ディスプレイ２４０は、タッチパネル機能を有する液晶ディスプレイ又は有機ＥＬディスプレイであり、ディスプレイインターフェースユニット２４２及びタッチパネルインターフェースユニット２４１を介してアプリケーションプロセッサ２１０に接続されている。

電源管理ユニット２５０は、リチウムイオン電池２５１と接続され、情報端末２００内の全てのユニットへの電源供給とリチウムイオン電池２５１の充放電を制御する。電源管理ユニット２５０はシリアルバス２５２（例えば、Ｉ２Ｃ）を介してアプリケーションプロセッサ２１０と接続されている。

オーディオユニット２６０は、スピーカ２６２及びマイク２６３に接続され、シリアルバス２６１（例えば、Ｉ２Ｃ）を介してアプリケーションプロセッサ２１０と接続されている。

カメラモジュール２７０は、二次元ＣＭＯＳセンサ２７１に接続され、シリアルバス２７２（例えば、ＣＳＩ）を介してアプリケーションプロセッサ２１０と接続されている。

揮発性メモリによって構成される第１メモリ２８０は、メモリバス２８１を介してアプリケーションプロセッサ２１０と接続されている。第１メモリ２８０はアプリケーションプロセッサ２１０と積層して１つのパッケージに封入されることがある。第１メモリ２８０は演算の対象となるプログラム（オペレーティングシステム及びアプリケーションプロセッサ）及びユーザデータを一時的に記憶する。

不揮発性メモリによって構成される第２メモリ２９０は、メモリバス２９１（例えば、ＵＳＢ３．０）を介してアプリケーションプロセッサ２１０と接続されている。第２メモリ２９０はアプリケーションプロセッサ２１０と積層して１つのパッケージに封入されることがある。第２メモリ２９０はプログラム（オペーレーティングシステム及びアプリケーションソフトウェア）及びユーザデータを格納する。

情報端末２００の第２メモリ２９０は図５に示したＵＳＢメモリと同様に、データの完全消去コマンドを受信すると、上述したファイルの消去方法を実行するように構成されている。回路構成は図５で示したものと同様であるが、インターフェースが異なる。

前述したとおり、第２メモリ２９０にはオペレーティングシステムとともに半導体ドライブデバイスドライバ（オペレーティングシステムのひとつの要素となっていてもよい）が格納されている。半導体ドライブデバイスドライバには、第２メモリ２９０に対して完全消去コマンドを送信するようにアプリケーションプロセッサ２１０を制御するプログラムが含まれている。半導体ドライブデバイスドライバには、前述したファイルの消去方法を実行するようにアプリケーションプロセッサ２１０を制御するプログラムが含まれている。

ＵＳＢメモリ３１１は図５に示したように、バッテリー又はスーパーキャパシタを有し、ファイル単位でのデータのを行うために、完全消去コマンドを受信すると、上述したファイルの消去方法を実行するように構成されていてもよい。

第２メモリ２９０にはＵＳＢメモリドライバが格納されている。ＵＳＢメモリドライバには、ＵＳＢメモリ３１１に対して完全消去コマンドを送信するようにアプリケーションプロセッサ２１０を制御するプログラムが含まれている。ＵＳＢメモリドライバには、前述したファイルの消去方法を実行するようにアプリケーションプロセッサ２１０を制御するプログラムが含まれている。

以上のように構成することによって、電話番号や住所録等のセンシティブな内容であったり、厳格な秘密管理が必要な営業秘密を含む可能性のあるユーザデータが、所定時間経過後に完全消去コマンドによってファイル単位で確実に消去できる。その結果、ファイルの漏出事故を可及的に防止することができる。

なお、情報端末２００のような携帯端末は、複数のユーザに貸し出すことがありうる。本発明の完全消去コマンドを実装すれば、あるユーザに貸し出された後、別のユーザに貸し出すことも可能となる。

以上説明したとおり、本発明においては、不揮発性半導体記憶装置を用いた記憶媒体及び携帯端末において、個人情報等のセンシティブな内容であったり、厳格な秘密管理が必要な営業秘密を含む可能性のあるユーザデータが、所定時間経過後に完全消去コマンドによってファイル単位で確実に消去できる。その結果、ファイルの漏出事故を可及的に防止することができる。

６１〜６３ ステップ

Claims (10)

1. 不揮発性半導体記憶装置を用いた記憶媒体において、設定時間が経過すると前記記憶媒体に保存されたファイルに対応するデータが記憶されているメモリセルに対してすべてが同じ電子状態となるように書き込みをするか、前記メモリセルのデータを消去するよう制御手段を有することを特徴とする記憶媒体。
2. 請求項１記載の記憶媒体において、前記制御手段は設定時間の経過を示す時計を有することを特徴とする記憶媒体。
3. 請求項２記載の記憶媒体において、さらにバッテリーを有し、前記バッテリーは前記記憶媒体が他のデバイスと接続されているときに前記他のデバイスより充電を行い、前記他のデバイスとの接続が切れたときには前記不揮発性半導体記憶装置及び前記制御手段に電力を供給することを特徴とする記憶媒体。
4. 請求項２記載の記憶媒体において、さらに容量素子を有し、前記容量素子は前記記憶媒体が他のデバイスと接続されているときに前記他のデバイスより充電を行い、前記他のデバイスとの接続が切れたときには前記不揮発性半導体記憶装置及び前記制御手段に電力を供給することを特徴とする記憶媒体。
5. 請求項１記載の記憶媒体において、前記不揮発性半導体記憶装置に設定時間に対応する設定時間関連データを保持し、前記制御手段は、他のデバイスと接続されたときに設定時間関連データを読み出すとともに前記他のデバイスから時間を取得し、設定時間が経過していると判断した場合に前記記憶媒体に保存されたファイルに対応するデータが記憶されているメモリセルに対してすべてが同じ電子状態となるように書き込みをするか、前記メモリセルのデータを消去することを特徴とする記憶媒体。
6. 請求項５記載の記憶媒体において、前記設定時間は前記他のデバイスがインターネットを経由して取得した時間にもとづいて生成され、前記制御手段が前記他のデバイスから取得する時間もインターネットを経由して取得した時間であることを特徴とする記憶媒体。
7. 請求項５記載の記憶媒体において、前記制御手段は、前記書き込み又は消去を行った後でないと保存されたファイルの読み出しを行わないことを特徴とする記憶媒体。
8. 請求項１記載の記憶媒体において、前記不揮発性半導体記憶装置は装置固有の識別コードを保持し、前記制御手段は前記識別コードに対応した認証コードを保持し、前記識別コードと前記認証コードが一致した場合のみ前記不揮発性半導体記憶装置へのアクセスを可能とすることを特徴とする記憶媒体。
9. 請求項１〜８のいずれかに記載の記憶媒体を有することを特徴とする情報端末。
10. 請求項９記載の情報端末において、ユーザデータが前記記憶媒体に格納されることを特徴とする情報端末。