JP2014041923A - Manufacturing method and manufacturing apparatus of semiconductor device - Google Patents

Manufacturing method and manufacturing apparatus of semiconductor device Download PDF

Info

Publication number
JP2014041923A
JP2014041923A JP2012183487A JP2012183487A JP2014041923A JP 2014041923 A JP2014041923 A JP 2014041923A JP 2012183487 A JP2012183487 A JP 2012183487A JP 2012183487 A JP2012183487 A JP 2012183487A JP 2014041923 A JP2014041923 A JP 2014041923A
Authority
JP
Japan
Prior art keywords
semiconductor device
glass support
manufacturing
metal layer
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012183487A
Other languages
Japanese (ja)
Inventor
Seiya Fujii
誠也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012183487A priority Critical patent/JP2014041923A/en
Publication of JP2014041923A publication Critical patent/JP2014041923A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method and a manufacturing apparatus of a semiconductor device which can shorten the time required for a metal layer deposition process which needs heating, for example, a cooling process after a sputtering process or eliminate the need of the cooling process.SOLUTION: A manufacturing method of a semiconductor device includes the steps of: bonding a semiconductor substrate to a glass support through an adhesive bond; depositing a metal layer on the semiconductor substrate and the glass support; and placing a clamp including a cooling element in contact with the metal layer deposited on the glass support and performing cooling through the metal layer.

Description

本発明は、半導体装置の製造方法および製造装置に関する。   The present invention relates to a semiconductor device manufacturing method and a manufacturing apparatus.

従来の貫通電極(TSV:through silicon via)形成では、ウエハ(半導体基板)を接着剤を介してガラス支持体に貼り付けて加工している。バリア層Tiとシード層Cuとをスパッタリングする工程では、ガラス支持体は熱伝導率が低いため熱を持つ。接着剤は耐熱性が低いため、連続スパッタ処理が続くような場合、ガラス支持体が持つ熱などによって接着剤が過熱されないよう、スパッタリング後に冷却を行っている。   In conventional through silicon via (TSV) formation, a wafer (semiconductor substrate) is attached to a glass support via an adhesive and processed. In the step of sputtering the barrier layer Ti and the seed layer Cu, the glass support has heat because of its low thermal conductivity. Since the adhesive has low heat resistance, when continuous sputtering treatment continues, cooling is performed after sputtering so that the adhesive is not overheated by the heat of the glass support.

なお、特許文献1には、ペルチェ素子が取り付けられた搬送チャック上に、ウエハ底面を吸着させて冷却することが開示されている。   Japanese Patent Application Laid-Open No. H10-228688 discloses that the bottom surface of the wafer is adsorbed and cooled on a transfer chuck to which a Peltier element is attached.

また、特許文献2には、ウエハ底面を吸着するウエハチャックの吸着面にペルチェ素子を設けてウエハの温度分布を制御することが開示されている。   Japanese Patent Application Laid-Open No. H11-228688 discloses that the temperature distribution of the wafer is controlled by providing a Peltier element on the suction surface of the wafer chuck that sucks the bottom surface of the wafer.

特開平11−168131号公報Japanese Patent Laid-Open No. 11-168131 特開平5−13296号公報JP-A-5-13296

以下の分析は、本願発明者により与えられる。   The following analysis is given by the inventor.

しかしながら、スパッタリング後に冷却を行うと、スループットが低下するという問題がある。   However, when cooling is performed after sputtering, there is a problem in that throughput decreases.

また、特許文献1又は2に開示された二例とも、ウエハの底部のみを直接、ペルチェ素子で冷却するものである。特許文献1又は2には、ガラス支持体や、ガラス支持体にウエハを貼り付けるための接着剤は開示されていない。   In both examples disclosed in Patent Document 1 or 2, only the bottom of the wafer is directly cooled by a Peltier element. Patent Document 1 or 2 does not disclose a glass support or an adhesive for attaching a wafer to the glass support.

本発明の第1の視点による半導体装置の製造方法は、ガラス支持体に接着剤を介して半導体基板を貼り付ける工程と、前記半導体基板と前記ガラス支持体とに金属層を成膜する工程と、冷却素子を備えたクランプを前記ガラス支持体上に成膜された前記金属層に接触させ、前記金属層を介して冷却を行う工程と、を備えることを特徴とする。   A method of manufacturing a semiconductor device according to a first aspect of the present invention includes a step of attaching a semiconductor substrate to a glass support via an adhesive, and a step of forming a metal layer on the semiconductor substrate and the glass support. And a step of bringing a clamp provided with a cooling element into contact with the metal layer formed on the glass support and performing cooling through the metal layer.

本発明の第2の視点による半導体装置の製造方法は、ガラス支持体に接着剤を介して半導体基板を貼り付ける工程と、前記半導体基板と前記ガラス支持体とに金属層を成膜した後に、冷却素子を備えたクランプを少なくとも前記ガラス支持体の側面に直接又は間接的に接触させて、前記ガラス支持体を前記側面側から冷却する工程と、を備えることを特徴とする。   A method for manufacturing a semiconductor device according to a second aspect of the present invention includes a step of attaching a semiconductor substrate to a glass support via an adhesive, and after forming a metal layer on the semiconductor substrate and the glass support, A step of cooling the glass support from the side face by bringing a clamp provided with a cooling element into direct or indirect contact with at least the side face of the glass support.

本発明の第3の視点による半導体装置の製造装置は、半導体装置を搬送する搬送アームを備えた半導体装置の製造装置であって、前記搬送アームは、前記半導体装置の側面をクランプ自在であると共に冷却素子を有する複数のクランプを備える、ことを特徴とする。   A semiconductor device manufacturing apparatus according to a third aspect of the present invention is a semiconductor device manufacturing apparatus including a transfer arm for transferring a semiconductor device, and the transfer arm can clamp a side surface of the semiconductor device. It comprises a plurality of clamps having cooling elements.

本発明によれば、半導体基板が接着剤を介してガラス支持体に貼り付けられた状態の半導体装置をクランプして搬送する際、半導体装置に形成された熱伝導率の高い金属層を介して、乃至、接着剤に近接している半導体装置の側面を介して、クランプと冷却を同時に実行することができるため、耐熱性が低い接着剤への冷却効果が高く、加熱を要する金属層の成膜工程後の冷却工程に要する時間が短縮でき、或いは、この冷却工程自体を不要にできる。   According to the present invention, when clamping and transporting a semiconductor device in which a semiconductor substrate is bonded to a glass support via an adhesive, the metal substrate having a high thermal conductivity is formed on the semiconductor device. Clamping and cooling can be performed simultaneously through the side surface of the semiconductor device that is close to the adhesive, so that the cooling effect on the adhesive with low heat resistance is high, and the metal layer that requires heating is formed. The time required for the cooling process after the film process can be shortened, or the cooling process itself can be eliminated.

(A)は、本発明の一実施形態に係る半導体装置の製造方法のフローチャートであり、(B)は、(A)の製造方法を含む工程のフローチャートであり、(C)は、(B)の工程による半導体装置の断面図である。(A) is a flowchart of the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention, (B) is a flowchart of the process including the manufacturing method of (A), (C) is (B). It is sectional drawing of the semiconductor device by the process of. (A)〜(D)は、本発明の一実施形態に係る半導体装置の製造方法および製造装置の説明図であり、(A)は製造装置の部分上面図、(B)〜(D)は工程図である。(A)-(D) are explanatory drawings of the manufacturing method and manufacturing apparatus of the semiconductor device which concern on one Embodiment of this invention, (A) is a partial top view of a manufacturing apparatus, (B)-(D) It is process drawing. 図2(A)に示した部分を含むスパッタリング装置の全体を示す模式図である。It is a schematic diagram which shows the whole sputtering apparatus containing the part shown to FIG. 2 (A). (A)〜(D)は、本発明の他の実施形態に係る半導体装置の製造方法および製造装置の説明図であり、(A)は製造装置の部分下面図、(B)〜(D)は工程図である。(A)-(D) are explanatory drawings of the manufacturing method and manufacturing apparatus of the semiconductor device which concern on other embodiment of this invention, (A) is a partial bottom view of a manufacturing apparatus, (B)-(D). Is a process diagram. 図4(A)に示した部分を含むスパッタリング装置の全体を示す模式図である。It is a schematic diagram which shows the whole sputtering device containing the part shown to FIG. 4 (A).

本発明の一実施形態について、図面を参照して説明する。図1(A)は、本発明の一実施形態に係る半導体装置の製造方法の概要を説明するためのフローチャートである。   An embodiment of the present invention will be described with reference to the drawings. FIG. 1A is a flowchart for explaining an outline of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

図1(A)を参照すると、ステップS1では、ガラス支持体に接着剤を介して半導体基板を貼り付ける。ステップS2では、半導体基板とガラス支持体とに金属層をスパッタリング等によって成膜する。ステップS3では、冷却素子を備えたクランプをガラス支持体上に成膜された金属層に接触させ、金属層を介して冷却を行う。   Referring to FIG. 1A, in step S1, a semiconductor substrate is attached to a glass support via an adhesive. In step S2, a metal layer is formed on the semiconductor substrate and the glass support by sputtering or the like. In step S3, the clamp provided with the cooling element is brought into contact with the metal layer formed on the glass support, and cooling is performed through the metal layer.

或いは、ステップS2およびステップS3において、半導体基板とガラス支持体とに金属層を成膜した後に、冷却素子を備えたクランプを少なくともガラス支持体の側面に直接又は間接的に接触させて、ガラス支持体を前記側面側から冷却する。   Alternatively, in step S2 and step S3, after forming a metal layer on the semiconductor substrate and the glass support, a clamp provided with a cooling element is brought into direct or indirect contact with at least the side surface of the glass support to support the glass. The body is cooled from the side.

図1(B)は、図1(A)の製造方法を含む、半導体装置の製造方法の中間工程を示すフローチャートである。図1(B)のステップS11が図1(A)のステップS1に相当し、図1(B)のステップS16が図1(A)のステップS2およびステップS3に相当する。   FIG. 1B is a flowchart showing an intermediate process of the semiconductor device manufacturing method including the manufacturing method of FIG. Step S11 in FIG. 1B corresponds to step S1 in FIG. 1A, and step S16 in FIG. 1B corresponds to step S2 and step S3 in FIG.

図1(B)を参照すると、ステップS11では、半導体基板(ウエハ)の表面をガラス支持体に接着剤を用いて貼り付け、ステップS12では、裏面研削を行う。ステップS13では、半導体基板の裏面にシリコン窒化膜を成長させる。ステップS14では、半導体基板の裏面から貫通電極のパターンを形成するプロセスを行う。ステップS15では、裏面貫通電極のドライエッチングとレジスト剥離を行う。ステップS16では、半導体基板の裏面等およびガラス支持体の側面にCu/Ti膜(金属層)が形成されるようスパッタリングを行う。ステップS17では、半導体基板の裏面にパンプのパターンを形成するプロセスを行う。ステップS18では、半導体基板の裏面にCu、Au/Niめっきを行う。ステップS19では、半導体基板の裏面に形成されたパンプレジストを剥離し、シードCu/Ti除去を行う。   Referring to FIG. 1B, in step S11, the surface of the semiconductor substrate (wafer) is attached to a glass support using an adhesive, and in step S12, back grinding is performed. In step S13, a silicon nitride film is grown on the back surface of the semiconductor substrate. In step S14, a process of forming a through electrode pattern from the back surface of the semiconductor substrate is performed. In step S15, dry etching of the back surface through electrode and resist removal are performed. In step S16, sputtering is performed so that a Cu / Ti film (metal layer) is formed on the back surface of the semiconductor substrate and the side surface of the glass support. In step S17, a process of forming a pump pattern on the back surface of the semiconductor substrate is performed. In step S18, Cu and Au / Ni plating is performed on the back surface of the semiconductor substrate. In step S19, the bump resist formed on the back surface of the semiconductor substrate is peeled off and seed Cu / Ti removal is performed.

図1(C)は、図1(B)に示した工程によって作製された半導体装置の断面図である。図1(C)を参照すると、半導体装置1は、ガラス支持体2と、ガラス支持体2上に接着剤3を介して貼り付けられた半導体基板(ウエハ、例えばシリコン基板)4を有している。接着剤3とガラス支持体2の間には、介在層5が形成されている。介在層5は、半導体基板4をガラス支持体2に密着させ、又、半導体基板4のガラス支持体2からの剥離を容易とする。半導体基板4上には、デバイス層6、裏面シリコン窒化膜7、さらに、Cu/Ti膜8が形成されている。Cu/Ti膜8は、ステップS16のスパッタリングで成膜される金属層である。Cu/Ti膜8は、半導体装置1ないし半導体基板4の外周、詳細には、半導体基板4の裏面と側面、及びガラス支持体2の側面の一部を覆うよう形成されている。   FIG. 1C is a cross-sectional view of the semiconductor device manufactured through the process illustrated in FIG. Referring to FIG. 1C, a semiconductor device 1 includes a glass support 2 and a semiconductor substrate (wafer, for example, a silicon substrate) 4 attached on the glass support 2 with an adhesive 3 interposed therebetween. Yes. An intervening layer 5 is formed between the adhesive 3 and the glass support 2. The intervening layer 5 brings the semiconductor substrate 4 into close contact with the glass support 2 and facilitates peeling of the semiconductor substrate 4 from the glass support 2. A device layer 6, a backside silicon nitride film 7, and a Cu / Ti film 8 are formed on the semiconductor substrate 4. The Cu / Ti film 8 is a metal layer formed by sputtering in step S16. The Cu / Ti film 8 is formed so as to cover the outer periphery of the semiconductor device 1 to the semiconductor substrate 4, specifically, the back and side surfaces of the semiconductor substrate 4 and a part of the side surface of the glass support 2.

なお、スパッタリングによって形成される金属層は、Cu、Tiの他に、種々の金属を単独で、或いは、複数、積層ないし混合して形成することができる。   In addition, the metal layer formed by sputtering can be formed by laminating or mixing a plurality of various metals alone or in addition to Cu and Ti.

図2(A)は、本発明の一実施形態に係る半導体装置の製造装置の一部を模式的に示す図であって、ホルダを上から見た図である。図2(A)を参照すると、製造装置10は、半導体装置1を搬送する搬送アーム11を備えている。   FIG. 2A is a diagram schematically showing a part of the semiconductor device manufacturing apparatus according to one embodiment of the present invention, and is a view of the holder as viewed from above. Referring to FIG. 2A, the manufacturing apparatus 10 includes a transfer arm 11 that transfers the semiconductor device 1.

搬送アーム11は、半導体装置1の側面をクランプ自在であると共に冷却素子13を有する複数のクランプ(折り曲げ自在な可動部)12を備えている。複数のクランプ12は、半導体装置1(ガラス支持体2)の底面と対向するホルダ14の周縁部に配置されている。搬送アーム11は、複数のクランプ12によってクランプされた半導体装置1を処理室内に出し入れする。   The transfer arm 11 includes a plurality of clamps (foldable movable parts) 12 having a cooling element 13 that can clamp the side surface of the semiconductor device 1. The plurality of clamps 12 are disposed on the peripheral edge of the holder 14 facing the bottom surface of the semiconductor device 1 (glass support 2). The transfer arm 11 takes the semiconductor device 1 clamped by the plurality of clamps 12 in and out of the processing chamber.

製造装置10は、さらに、半導体装置1(ガラス支持体2)の底面に接触して半導体装置1を持ち上げるリフトピン15を有している。リフトピン15は、所定間隔で複数本配置されている。ホルダ14は、複数本のリフトピン15と干渉しない形状に形成され、切り欠きや開口を有している。   The manufacturing apparatus 10 further includes lift pins 15 that lift the semiconductor device 1 in contact with the bottom surface of the semiconductor device 1 (glass support 2). A plurality of lift pins 15 are arranged at predetermined intervals. The holder 14 is formed in a shape that does not interfere with the plurality of lift pins 15 and has a notch and an opening.

なお、冷却素子13には、例えば、Cu等の金属を含んで形成されたペルチェ素子を用いることができる。また、クランプは吸着によってもよい。   As the cooling element 13, for example, a Peltier element formed including a metal such as Cu can be used. The clamp may be by suction.

図2(B)〜(D)は、本発明の一実施形態に係る半導体装置の製造方法を説明するための工程図であって、図2(A)のA−A断面を示している。   2B to 2D are process diagrams for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention, and show a cross section taken along the line AA of FIG.

図2(B)を参照すると、ステージ17上で、半導体装置1の底面にリフトピン15を接触させて、半導体装置1を持ち上げる。半導体装置1においては、図1(B)に示したように、ガラス支持体2上に、接着剤3を介して半導体基板(ウエハ)4が貼り付けられ、半導体基板4の裏面側、特に、側面には、金属層としてCu/Ti膜8がスパッタリングされている。なお、金属層として、Tiのみをスパッタリングしてもよい。   Referring to FIG. 2B, the lift pin 15 is brought into contact with the bottom surface of the semiconductor device 1 on the stage 17 to lift the semiconductor device 1. In the semiconductor device 1, as shown in FIG. 1B, a semiconductor substrate (wafer) 4 is attached to the glass support 2 via an adhesive 3, and the back surface side of the semiconductor substrate 4, in particular, On the side surface, a Cu / Ti film 8 is sputtered as a metal layer. Note that only Ti may be sputtered as the metal layer.

図2(C)を参照すると、搬送アーム11を駆動して、ステージ17と半導体装置1の間に、ホルダ14を差し込み、ホルダ14をガラス支持体2の底面に接触させる。なお、ホルダ14には、搬送アーム11を通じて、複数のクランプ12および冷却素子13を駆動するための電気配線16が接続されている。なお、ホルダ14によって、ガラス支持体2の底面を冷却してもよい。   Referring to FIG. 2C, the transfer arm 11 is driven, the holder 14 is inserted between the stage 17 and the semiconductor device 1, and the holder 14 is brought into contact with the bottom surface of the glass support 2. Note that an electrical wiring 16 for driving the plurality of clamps 12 and the cooling element 13 is connected to the holder 14 through the transfer arm 11. Note that the holder 14 may cool the bottom surface of the glass support 2.

図2(D)を参照すると、複数のクランプ12をそれぞれ折り曲げるように駆動して、ガラス支持体2の底面の方から、半導体装置1ないしガラス支持体2の側面を下側からクランプしていく。これによって、冷却素子13をそれぞれ搭載している複数のクランプ12は、半導体装置1ないしガラス支持体2の側面に成膜されたCu/Ti膜8と接触する。すなわち、熱伝導率の高い金属層であるCu/Ti膜8が直接的に冷却され、又、耐熱性が低いため早急に冷却したい接着剤3に近接した部分が直接的に冷却される。したがって、本実施形態によれば、ガラス支持体2の側面に成膜された金属層を冷却することによって、ガラス支持体の底面を冷却する場合に比べて、高い冷却効果が得られる。本実施形態によれば、ガラス支持体の底面を冷却する場合に比べて、冷却時間を約半分に短縮することができ、装置スループットの低下を防止できる。   Referring to FIG. 2D, the plurality of clamps 12 are driven to be bent, and the side surfaces of the semiconductor device 1 and the glass support 2 are clamped from the bottom side of the glass support 2 from the lower side. . Accordingly, the plurality of clamps 12 each mounting the cooling element 13 are in contact with the Cu / Ti film 8 formed on the side surface of the semiconductor device 1 or the glass support 2. That is, the Cu / Ti film 8, which is a metal layer having a high thermal conductivity, is directly cooled, and the portion close to the adhesive 3 to be quickly cooled is directly cooled because of low heat resistance. Therefore, according to this embodiment, by cooling the metal layer formed on the side surface of the glass support 2, a higher cooling effect can be obtained as compared with the case of cooling the bottom surface of the glass support. According to this embodiment, compared with the case where the bottom surface of the glass support is cooled, the cooling time can be shortened to about half, and a reduction in apparatus throughput can be prevented.

なお、一般的に、ガラス支持体を構成するガラスの熱伝導率は1W/mKであるのに対して、半導体基板を構成するシリコンの熱伝導率は168W/mKであって、ガラス支持体の熱伝導率が非常に低い。よって、半導体基板をガラス支持体に貼り付けた半導体装置において、ガラス支持体の底面側からの冷却は効率が悪いことがわかる。   In general, the thermal conductivity of the glass constituting the glass support is 1 W / mK, whereas the thermal conductivity of silicon constituting the semiconductor substrate is 168 W / mK, The thermal conductivity is very low. Therefore, in the semiconductor device in which the semiconductor substrate is attached to the glass support, it is understood that the cooling from the bottom surface side of the glass support is inefficient.

図3は、本発明の一実施形態に係る半導体装置の製造装置、特に、図2(A)に示した部分を含むスパッタリング装置の全体を示す模式図である。   FIG. 3 is a schematic view showing the entire manufacturing apparatus for a semiconductor device according to one embodiment of the present invention, in particular, the entire sputtering apparatus including the portion shown in FIG.

図3を参照すると、スパッタリング装置20は、複数の処理室21〜25と、複数のロッドロック室26,27を備えている。複数の処理室21〜25と、複数のロッドロック室26,27は、図2(A)に示した搬送アーム11等の周囲に配置されている。搬送アーム11の駆動によって、クランプされた半導体装置1が、複数の処理室21〜25内および複数のロッドロック室26,27内に出し入れされ、以下に説明する順で所定のプロセスが実行される。   Referring to FIG. 3, the sputtering apparatus 20 includes a plurality of processing chambers 21 to 25 and a plurality of rod lock chambers 26 and 27. The plurality of processing chambers 21 to 25 and the plurality of rod lock chambers 26 and 27 are arranged around the transfer arm 11 and the like shown in FIG. By driving the transfer arm 11, the clamped semiconductor device 1 is taken in and out of the plurality of processing chambers 21 to 25 and the plurality of rod lock chambers 26 and 27, and a predetermined process is executed in the order described below. .

すなわち、第1のロードロック室26では、プリヒートが実行される。第4の処理室24では、冷却が実行される。第1の処理室21のステージ21a上では、RFエッチングが実行される。第4の処理室24では、冷却が実行される。第2の処理室22のステージ22a上では、Tiスパッタリングが実行されて、バリアTi膜が形成される。スパッタリング後、半導体装置1をクランプしている複数のクランプ12によって、半導体装置1は搬送されながら同時に冷却される。   That is, preheating is performed in the first load lock chamber 26. In the fourth processing chamber 24, cooling is performed. On the stage 21a of the first processing chamber 21, RF etching is performed. In the fourth processing chamber 24, cooling is performed. On the stage 22a of the second processing chamber 22, Ti sputtering is performed to form a barrier Ti film. After sputtering, the semiconductor device 1 is simultaneously cooled while being transported by the plurality of clamps 12 that clamp the semiconductor device 1.

第5の処理室25では、冷却が実行される。第3の処理室23のステージ23a上では、Cuスパッタリングが実行されて、シードCu膜が形成される。これによって、少なくとも、半導体装置1の側面にCu/Ti膜8が形成される。スパッタリング後、半導体装置1をクランプしている複数のクランプ12によって、半導体装置1は搬送されながら同時に冷却される。第5の処理室25では、冷却が実行される。第2のロードロック室27では、冷却が実行される。   In the fifth processing chamber 25, cooling is performed. On the stage 23a of the third processing chamber 23, Cu sputtering is performed to form a seed Cu film. Thereby, the Cu / Ti film 8 is formed at least on the side surface of the semiconductor device 1. After sputtering, the semiconductor device 1 is simultaneously cooled while being transported by the plurality of clamps 12 that clamp the semiconductor device 1. In the fifth processing chamber 25, cooling is performed. In the second load lock chamber 27, cooling is performed.

なお、第4の処理室24におけるスパッタリング処理前の冷却工程は、金属層をスパッタリング前に冷却しても冷却効果が小さいので、省略することも可能である。   Note that the cooling process before the sputtering process in the fourth processing chamber 24 can be omitted because the cooling effect is small even if the metal layer is cooled before the sputtering process.

本実施形態によれば、図2(D)に示した冷却によって、第5の処理室25における冷却時間が半減され、合計で冷却時間が2分程度短縮される。   According to the present embodiment, the cooling time in the fifth processing chamber 25 is halved by the cooling shown in FIG. 2D, and the cooling time is shortened by about 2 minutes in total.

以上説明した、本実施形態に係る半導体装置1の製造方法は、基本的に、ガラス支持体2に接着剤3を介して半導体基板4を貼り付ける工程と、半導体基板4とガラス支持体2とに金属層(Cu/Ti膜)8を成膜する工程と、冷却素子13を備えたクランプ(可動部)12をガラス支持体2上に成膜された金属層8に接触させ、金属層8を介して冷却を行う工程ないし冷却素子13を備えたクランプ12を少なくともガラス支持体2の側面に直接又は間接的に接触させて、ガラス支持体2の側面側から冷却する工程と、を備えている。   The manufacturing method of the semiconductor device 1 according to the present embodiment described above basically includes the step of attaching the semiconductor substrate 4 to the glass support 2 via the adhesive 3, the semiconductor substrate 4 and the glass support 2. The metal layer (Cu / Ti film) 8 is formed on the glass substrate 2, and the clamp (movable part) 12 having the cooling element 13 is brought into contact with the metal layer 8 formed on the glass support 2, so that the metal layer 8 And a step of cooling from the side surface side of the glass support 2 by directly or indirectly contacting the clamp 12 having the cooling element 13 directly or indirectly with the side surface of the glass support 2. Yes.

本実施形態の効果を下記に例示する。
(1)半導体装置1をクランプして搬送する際、半導体装置1に形成された熱伝導率の高い金属層(例えば、Cu/Ti膜8)を介して、クランプしながら冷却することができるため、耐熱性が低い接着剤3の冷却効果が高く、スパッタリング工程後のクーリング工程に要する時間が短縮又はこのクーリング工程が不要にできる。
(2)半導体装置1をクランプして搬送する際、半導体基板4をガラス支持体2に貼り付けている接着剤(貼り付け部)3に近接している半導体装置1ないしガラス支持体2の側面を介して、クランプしながら冷却することができるため、耐熱性が低い接着剤3の冷却効果が高く、スパッタリング工程後のクーリング工程に要する時間が短縮又はこのクーリング工程が不要にできる。
The effect of this embodiment is illustrated below.
(1) When the semiconductor device 1 is clamped and transported, the semiconductor device 1 can be cooled while being clamped via the metal layer (for example, the Cu / Ti film 8) having a high thermal conductivity formed on the semiconductor device 1. The cooling effect of the adhesive 3 having low heat resistance is high, and the time required for the cooling process after the sputtering process can be shortened or eliminated.
(2) When the semiconductor device 1 is clamped and transported, the side surfaces of the semiconductor device 1 or the glass support 2 that are close to the adhesive (sticking part) 3 that attaches the semiconductor substrate 4 to the glass support 2 Thus, the cooling effect of the adhesive 3 having low heat resistance is high, and the time required for the cooling process after the sputtering process can be shortened or eliminated.

次に、本発明の他の実施形態(実施形態2)を説明する。上述した前記実施形態(実施形態1)においては、半導体装置を底面側(ガラス支持体側)からクランプしたが、本実施形態(実施形態2)においては、半導体装置を上方(半導体基板側)からクランプする。なお、本実施形態と前記実施形態の共通点については、適宜、前記実施形態の欄を参照することができるものとする。   Next, another embodiment (Embodiment 2) of the present invention will be described. In the above-described embodiment (Embodiment 1), the semiconductor device is clamped from the bottom surface side (glass support side). However, in this embodiment (Embodiment 2), the semiconductor device is clamped from above (semiconductor substrate side). To do. In addition, regarding the common points between the present embodiment and the embodiment, the column of the embodiment can be referred to as appropriate.

図4(A)は、本発明の他の実施形態に係る半導体装置の製造装置の一部を模式的に示す図であって、ホルダを下からみた図である。図4(A)を参照すると、半導体装置の製造装置30は、半導体装置1を搬送する搬送アーム31を備えている。   FIG. 4A is a diagram schematically showing a part of a semiconductor device manufacturing apparatus according to another embodiment of the present invention, and is a view of the holder as viewed from below. Referring to FIG. 4A, the semiconductor device manufacturing apparatus 30 includes a transport arm 31 that transports the semiconductor device 1.

搬送アーム31は、半導体装置1の側面をクランプ自在であると共に冷却素子33を有する複数のクランプ(折り曲げ自在な可動部)32を備えている。複数のクランプ32は、半導体装置1の上面(半導体基板4の裏面)と対向するホルダ34の周縁部に配置されている。搬送アーム31は、複数のクランプ32によってクランプされた半導体装置1を処理室内に出し入れする。   The transfer arm 31 includes a plurality of clamps (foldable movable parts) 32 that can clamp the side surface of the semiconductor device 1 and have a cooling element 33. The plurality of clamps 32 are disposed on the peripheral edge of the holder 34 facing the upper surface of the semiconductor device 1 (the back surface of the semiconductor substrate 4). The transfer arm 31 takes the semiconductor device 1 clamped by the plurality of clamps 32 into and out of the processing chamber.

製造装置30は、さらに、半導体装置1の底面に接触して半導体装置1を持ち上げるリフトピン35を有している。リフトピン35は、所定間隔で複数本配置されている。   The manufacturing apparatus 30 further includes lift pins 35 that lift the semiconductor device 1 in contact with the bottom surface of the semiconductor device 1. A plurality of lift pins 35 are arranged at a predetermined interval.

図4(B)〜(D)は、本発明の他の実施形態に係る半導体装置の製造方法を説明するための工程図であって、図4(A)のA−A断面を示している。   4B to 4D are process diagrams for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention, and show a cross section taken along line AA of FIG. .

図4(B)を参照すると、ステージ37上で、半導体装置1の底面にリフトピン35を接触させて、半導体装置1を持ち上げる。半導体装置1においては、図1(B)に示したように、ガラス支持体2上に、接着剤3を介して半導体基板(ウエハ)4が貼り付けられ、半導体基板4の裏面側、特に、側面には、金属層としてCu/Ti膜8がスパッタリングされている。   Referring to FIG. 4B, the lift pin 35 is brought into contact with the bottom surface of the semiconductor device 1 on the stage 37 to lift the semiconductor device 1. In the semiconductor device 1, as shown in FIG. 1B, a semiconductor substrate (wafer) 4 is attached to the glass support 2 via an adhesive 3, and the back surface side of the semiconductor substrate 4, in particular, On the side surface, a Cu / Ti film 8 is sputtered as a metal layer.

図4(C)を参照すると、搬送アーム31を駆動して、半導体装置1の上側に、ホルダ34を位置させる。ホルダ34には、搬送アーム31を通じて、複数のクランプ32および冷却素子33を駆動するための電気配線36が接続されている。   Referring to FIG. 4C, the transfer arm 31 is driven to position the holder 34 on the upper side of the semiconductor device 1. Electrical wiring 36 for driving the plurality of clamps 32 and the cooling element 33 is connected to the holder 34 through the transport arm 31.

図4(D)を参照すると、複数のクランプ32をそれぞれ折り曲げるように駆動して、半導体装置1ないし半導体基板4の上側から側面をクランプしていく。これによって、冷却素子33をそれぞれ搭載している複数のクランプ32が、半導体装置1ないしガラス支持体2の側面に形成されたCu/Ti膜8と接触する。すなわち、本実施例によれば、熱伝導率の高い金属層であるCu/Ti膜8が直接冷却され、又、耐熱性が低いため早急に冷却したい接着剤3に近接した部分が直接的に冷却される。   Referring to FIG. 4D, the plurality of clamps 32 are driven to be bent, and the side surfaces are clamped from the upper side of the semiconductor device 1 to the semiconductor substrate 4. Accordingly, the plurality of clamps 32 each mounting the cooling element 33 come into contact with the Cu / Ti film 8 formed on the side surface of the semiconductor device 1 or the glass support 2. That is, according to the present embodiment, the Cu / Ti film 8 which is a metal layer having a high thermal conductivity is directly cooled, and the portion close to the adhesive 3 to be cooled quickly is directly affected by the low heat resistance. To be cooled.

さらに、図4(C)から図4(D)を参照すると、本実施形態によれば、半導体装置1ないし半導体基板4を上からクランプしていくため、半導体装置1の上側に位置するホルダ34や複数のクランプ32と、半導体装置1(ガラス支持体2)の底面側に位置するリフトピン35が干渉するおそれがない。したがって、図4(A)に示したように、冷却素子33を搭載したクランプ32の個数を増加させることができる。この結果、さらに高い冷却効果を得ることができる。また、ホルダ34の形状も、単純な形状、例えば、円板上に形成することができる。   Further, referring to FIG. 4C to FIG. 4D, according to the present embodiment, the semiconductor device 1 to the semiconductor substrate 4 are clamped from above, so that the holder 34 positioned on the upper side of the semiconductor device 1 is used. In addition, there is no possibility of interference between the plurality of clamps 32 and the lift pins 35 located on the bottom surface side of the semiconductor device 1 (glass support 2). Therefore, as shown in FIG. 4A, the number of clamps 32 on which the cooling element 33 is mounted can be increased. As a result, a higher cooling effect can be obtained. Moreover, the shape of the holder 34 can also be formed on a simple shape, for example, a disk.

図5は、本発明の一実施形態に係る半導体装置の製造装置、特に、図4(A)に示した部分を含むスパッタリング装置の全体を示す模式図である。   FIG. 5 is a schematic view showing the entire manufacturing apparatus for a semiconductor device according to an embodiment of the present invention, in particular, the entire sputtering apparatus including the portion shown in FIG.

図5を参照すると、スパッタリング装置40は、複数の処理室41〜45と、複数のロッドロック室46,47を備えている。複数の処理室41〜45と、複数のロッドロック室46,47は、図4(A)に示した搬送アーム31の周囲に配置されている。搬送アーム31の駆動によって、クランプされた半導体装置1が、複数の処理室41〜45内および複数のロッドロック室46,47内に出し入れされ、以下に説明する順で所定のプロセスが実行される。   Referring to FIG. 5, the sputtering apparatus 40 includes a plurality of processing chambers 41 to 45 and a plurality of rod lock chambers 46 and 47. The plurality of processing chambers 41 to 45 and the plurality of rod lock chambers 46 and 47 are arranged around the transfer arm 31 shown in FIG. By driving the transfer arm 31, the clamped semiconductor device 1 is taken in and out of the plurality of processing chambers 41 to 45 and the plurality of rod lock chambers 46 and 47, and a predetermined process is executed in the order described below. .

本実施形態によれば、冷却素子33をそれぞれ搭載した複数のクランプ32が多数個も受けられているため、スパッタリング後の第5の処理室45における冷却を省略することができる。その場合の処理フローは以下のようになる。   According to the present embodiment, since a plurality of clamps 32 each having a cooling element 33 mounted thereon are received, cooling in the fifth processing chamber 45 after sputtering can be omitted. The processing flow in that case is as follows.

第1のロードロック室46では、プリヒートが実行される。第4の処理室44では、冷却が実行される。第1の処理室41のステージ41a上では、RFエッチングが実行される。第4の処理室44では、冷却が実行される。第2の処理室42のステージ42a上では、Tiスパッタリングが実行される。スパッタリング後、半導体装置1をクランプしている多数のクランプ32によって、半導体装置1は搬送されながら同時に冷却される。   In the first load lock chamber 46, preheating is performed. In the fourth processing chamber 44, cooling is performed. RF etching is performed on the stage 41 a of the first processing chamber 41. In the fourth processing chamber 44, cooling is performed. Ti sputtering is performed on the stage 42 a of the second processing chamber 42. After sputtering, the semiconductor device 1 is simultaneously cooled while being transported by the multiple clamps 32 clamping the semiconductor device 1.

第3の処理室43のステージ43a上では、Cuスパッタリングが実行される。これによって、少なくとも、半導体装置1ないしガラス支持体2の側面にCu/Ti膜8が形成される。スパッタリング後、半導体装置1をクランプしている多数のクランプ32によって、半導体装置1は搬送されながら同時に冷却される。第2のロードロック室47では、冷却が実行される。   On the stage 43a of the third processing chamber 43, Cu sputtering is performed. As a result, the Cu / Ti film 8 is formed at least on the side surfaces of the semiconductor device 1 or the glass support 2. After sputtering, the semiconductor device 1 is simultaneously cooled while being transported by the multiple clamps 32 clamping the semiconductor device 1. In the second load lock chamber 47, cooling is performed.

なお、第4の処理室44におけるスパッタリング処理前の冷却工程は、金属膜をスパッタリング前に冷却しても冷却効果が少ないので、省略することも可能である。   Note that the cooling process before the sputtering process in the fourth process chamber 44 can be omitted because the cooling effect is small even if the metal film is cooled before the sputtering process.

本実施形態によれば、図4(D)に示した冷却によって、第5の処理室45における冷却時間が削減され、合計で冷却時間が4分程度短縮される。   According to this embodiment, the cooling time in the fifth processing chamber 45 is reduced by the cooling shown in FIG. 4D, and the cooling time is shortened by about 4 minutes in total.

上述した前記実施形態の効果に加えて得ることができる、本実施形態の効果を下記に例示する。
(3)半導体装置1ないし半導体基板4を上からクランプないし吸着することによって、リフトピン35を考慮することなく、冷却素子33を備えたクランプ32の設置個数を増加させることができるため、半導体装置1ないし半導体基板4の外周ないし側周全体を冷却して、接着剤3の過熱を高度に防止することができる。
The effects of this embodiment that can be obtained in addition to the effects of the above-described embodiment will be exemplified below.
(3) Since the semiconductor device 1 or the semiconductor substrate 4 is clamped or adsorbed from above, the number of the clamps 32 provided with the cooling elements 33 can be increased without considering the lift pins 35. Or the outer periphery or the entire side periphery of the semiconductor substrate 4 can be cooled to highly prevent the adhesive 3 from being overheated.

なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。   Note that, in the present application, where reference numerals are attached to the drawings, these are only for the purpose of helping understanding, and are not intended to be limited to the illustrated embodiments.

また、本発明の全開示(請求の範囲及び図面を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む)の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。   Further, within the scope of the entire disclosure (including claims and drawings) of the present invention, the embodiments and examples can be changed and adjusted based on the basic technical concept. Various combinations or selections of various disclosed elements (including each element of each claim, each element of each embodiment or example, each element of each drawing, etc.) are included within the scope of the claims of the present invention. Is possible. That is, the present invention naturally includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the drawings, and the technical idea.

1 半導体装置
2 ガラス支持体
3 接着剤
4 半導体基板(ウエハ)
5 介在層
6 デバイス層
7 裏面シリコン窒化膜
8 Cu/Ti膜(金属層)
10 半導体装置の製造装置(スパッタリング装置)
11 搬送アーム
12 クランプ(可動部)
13 冷却素子(ペルチェ素子)
14 ホルダ
15 リフトピン
16 電気配線
17 ステージ
20 スパッタリング装置
21〜25 複数の処理室
21a,22a,23a ステージ
26,27 複数のロッドロック室
30 半導体装置の製造装置(スパッタリング装置)
31 搬送アーム
32 クランプ(可動部)
33 冷却素子(ペルチェ素子)
34 ホルダ
35 リフトピン
36 電気配線
37 ステージ
40 スパッタリング装置
41〜45 複数の処理室
41a,42a,43a ステージ
46,47 複数のロッドロック室
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Glass support body 3 Adhesive 4 Semiconductor substrate (wafer)
5 Intervening layer 6 Device layer 7 Backside silicon nitride film 8 Cu / Ti film (metal layer)
10 Semiconductor device manufacturing equipment (sputtering equipment)
11 Transport arm 12 Clamp (movable part)
13 Cooling element (Peltier element)
14 Holder 15 Lift pin 16 Electrical wiring 17 Stage 20 Sputtering apparatus 21-25 Multiple processing chambers 21a, 22a, 23a Stages 26, 27 Multiple rod lock chambers 30 Semiconductor device manufacturing apparatus (sputtering apparatus)
31 Transfer arm 32 Clamp (movable part)
33 Cooling element (Peltier element)
34 Holder 35 Lift pin 36 Electrical wiring 37 Stage 40 Sputtering apparatus 41-45 Multiple processing chambers 41a, 42a, 43a Stages 46, 47 Multiple rod lock chambers

Claims (15)

ガラス支持体に接着剤を介して半導体基板を貼り付ける工程と、
前記半導体基板と前記ガラス支持体とに金属層を成膜する工程と、
冷却素子を備えたクランプを前記ガラス支持体上に成膜された前記金属層に接触させ、前記金属層を介して冷却を行う工程と、
を備えることを特徴とする半導体装置の製造方法。
Attaching the semiconductor substrate to the glass support via an adhesive;
Forming a metal layer on the semiconductor substrate and the glass support;
A step of bringing a clamp provided with a cooling element into contact with the metal layer formed on the glass support, and cooling through the metal layer;
A method for manufacturing a semiconductor device, comprising:
前記成膜がスパッタリングによることを特徴とする請求項1記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the film formation is performed by sputtering. 前記金属層は、少なくとも前記ガラス支持体の側面に成膜されることを特徴とする請求項1に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the metal layer is formed on at least a side surface of the glass support. 前記クランプを、前記ガラス支持体の側面に成膜された前記金属層に接触させることを特徴とする請求項3に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the clamp is brought into contact with the metal layer formed on the side surface of the glass support. 前記クランプは、前記ガラス支持体の底面の方から前記ガラス支持体の側面をクランプしていくことを特徴とする請求項3に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 3, wherein the clamp clamps a side surface of the glass support from a bottom surface of the glass support. さらに、前記ガラス支持体の底面を冷却することを特徴とする請求項5に記載の半導体装置の製造方法。   Furthermore, the bottom surface of the said glass support body is cooled, The manufacturing method of the semiconductor device of Claim 5 characterized by the above-mentioned. 前記クランプは、前記半導体基板の方から、前記ガラス支持体の側面をクランプしていくことを特徴とする請求項3に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 3, wherein the clamp clamps a side surface of the glass support from the semiconductor substrate. 前記冷却素子は、ペルチェ素子であることを特徴とする請求項1に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the cooling element is a Peltier element. 前記金属層は、銅またはチタンを少なくとも含むことを特徴とする請求項1に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the metal layer includes at least copper or titanium. ガラス支持体に接着剤を介して半導体基板を貼り付ける工程と、
前記半導体基板と前記ガラス支持体とに金属層を成膜した後に,冷却素子を備えたクランプを少なくとも前記ガラス支持体の側面に直接又は間接的に接触させて、前記ガラス支持体を前記側面側から冷却する工程と、
を備えることを特徴とする半導体装置の製造方法。
Attaching the semiconductor substrate to the glass support via an adhesive;
After forming a metal layer on the semiconductor substrate and the glass support, a clamp having a cooling element is brought into direct or indirect contact with at least a side surface of the glass support, and the glass support is moved to the side surface side. Cooling from
A method for manufacturing a semiconductor device, comprising:
前記冷却素子は、ペルチェ素子であることを特徴とする請求項10に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 10, wherein the cooling element is a Peltier element. 半導体装置を搬送する搬送アームを備えた半導体装置の製造装置であって、
前記搬送アームは、前記半導体装置の側面をクランプ自在であると共に冷却素子を有する複数のクランプを備える、ことを特徴とする半導体装置の製造装置。
A semiconductor device manufacturing apparatus including a transfer arm for transferring a semiconductor device,
The apparatus for manufacturing a semiconductor device, wherein the transfer arm includes a plurality of clamps capable of clamping a side surface of the semiconductor device and having a cooling element.
前記複数のクランプは、前記半導体装置の平面又は底面と対向するホルダの周縁部に配置されることを特徴とする請求項12記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 12, wherein the plurality of clamps are arranged on a peripheral portion of a holder facing a flat surface or a bottom surface of the semiconductor device. 前記複数のクランプは、前記半導体装置の側面に成膜された金属層を介して、前記半導体装置の側面をクランプすることを特徴とする請求項12に記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 12, wherein the plurality of clamps clamp a side surface of the semiconductor device via a metal layer formed on the side surface of the semiconductor device. 前記製造装置はスパッタリング装置であることを特徴とする請求項12に記載の半導体装置の製造装置。   13. The semiconductor device manufacturing apparatus according to claim 12, wherein the manufacturing apparatus is a sputtering apparatus.
JP2012183487A 2012-08-22 2012-08-22 Manufacturing method and manufacturing apparatus of semiconductor device Pending JP2014041923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012183487A JP2014041923A (en) 2012-08-22 2012-08-22 Manufacturing method and manufacturing apparatus of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012183487A JP2014041923A (en) 2012-08-22 2012-08-22 Manufacturing method and manufacturing apparatus of semiconductor device

Publications (1)

Publication Number Publication Date
JP2014041923A true JP2014041923A (en) 2014-03-06

Family

ID=50393955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183487A Pending JP2014041923A (en) 2012-08-22 2012-08-22 Manufacturing method and manufacturing apparatus of semiconductor device

Country Status (1)

Country Link
JP (1) JP2014041923A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007662A (en) 2016-07-13 2018-01-23 가부시키가이샤 무라타 세이사쿠쇼 Manufacturing method of circuit module and film formation apparatus
KR20180042800A (en) 2016-10-18 2018-04-26 가부시키가이샤 무라타 세이사쿠쇼 Method for manuracturing circuit modul and film forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007662A (en) 2016-07-13 2018-01-23 가부시키가이샤 무라타 세이사쿠쇼 Manufacturing method of circuit module and film formation apparatus
KR20180042800A (en) 2016-10-18 2018-04-26 가부시키가이샤 무라타 세이사쿠쇼 Method for manuracturing circuit modul and film forming apparatus

Similar Documents

Publication Publication Date Title
JP5027460B2 (en) Wafer bonding method, thinning method, and peeling method
KR101331372B1 (en) Wafer conveying tray and method of securing wafer on tray
TW202343661A (en) Dbi to si bonding for simplified handle wafer
US20080207094A1 (en) Method and apparatus for ultra thin wafer backside processing
US20080237844A1 (en) Microelectronic package and method of manufacturing same
JP2008034508A (en) Semiconductor device and its manufacturing method
JP4096636B2 (en) Wafer support jig and semiconductor element manufacturing method using the same
US20060164785A1 (en) Electrostatic bonding chuck with integrated radio frequency electrode and thermostatic means
TW201246386A (en) Metallic thermal joint for high power density chips
TWI528498B (en) Pre-cut wafer applied underfill film
US20070295482A1 (en) Heat spreader for use in conjunction with a semiconducting device and method of manufacturing same
JP2014041923A (en) Manufacturing method and manufacturing apparatus of semiconductor device
US20140076846A1 (en) Method and apparatus for ultra thin wafer backside processing
JP5299837B2 (en) SUPPORT DEVICE, HEAT / PRESSURE DEVICE, AND HEAT / PRESSURE METHOD
JP5913914B2 (en) Substrate processing apparatus and substrate processing method
JP2016115868A (en) Method of manufacturing semiconductor device
US8536709B1 (en) Wafer with eutectic bonding carrier and method of manufacturing the same
TWI506699B (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
US8008193B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing apparatus therefor
KR100916532B1 (en) Apparatus for transfer substrates
US20170117248A1 (en) Gallium arsenide devices with copper backside for direct die solder attach
US9177907B1 (en) High performance deposited die attach
CN114464529A (en) Preparation method of semiconductor device
JP5227554B2 (en) Substrate processing apparatus and substrate processing method
CN111244015B (en) Wafer bonding-releasing auxiliary carrier disc, bonding-releasing machine and bonding-releasing method