JP2014041473A - 除算装置及び除算方法 - Google Patents
除算装置及び除算方法 Download PDFInfo
- Publication number
- JP2014041473A JP2014041473A JP2012183418A JP2012183418A JP2014041473A JP 2014041473 A JP2014041473 A JP 2014041473A JP 2012183418 A JP2012183418 A JP 2012183418A JP 2012183418 A JP2012183418 A JP 2012183418A JP 2014041473 A JP2014041473 A JP 2014041473A
- Authority
- JP
- Japan
- Prior art keywords
- quotient
- circuit
- division
- value
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4873—Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
- G06F7/4917—Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
- G06F7/49957—Implementation of IEEE-754 Standard
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
Abstract
【解決手段】除算装置は、被除数及び除数となる浮動小数点数の仮数部の上位に連続するゼロの数を第1及び第2の計数値として計数する計数回路(803,804)と、第1及び第2の計数値だけ被除数及び除数の仮数部を左シフトするシフト回路(805,806)と、第1の計数値及び第2の計数値を基に商の桁数予測値を演算する桁数演算回路(808)と、シフト回路により左シフトされた被除数及び除数の仮数部を基に、桁単位で商及び剰余を順次出力する除算回路(816)と、被除数となる浮動小数点数の指数部から除数となる浮動小数点の指数部を減算した値を出力する減算回路(807)と、商の浮動小数点数の仮数部及び指数部を出力する制御回路(824)とを有する。
【選択図】図8
Description
図1は、固定小数点数の除算方法を説明するための図である。「001000」は、被除数となる固定小数点10進数である。「000030」は、除数となる固定小数点10進数である。第1のリーディングゼロカウント値P1は、被除数の「001000」の上位に連続するゼロの数であり、「2」である。第2のリーディングゼロカウント値P2は、除数の「000030」の上位に連続するゼロの数であり、「4」である。「1.00000」は、被除数の「001000」を第1のリーディングゼロカウント値P1の「2」だけ左シフトした正規化数である。「3.00000」は、除数の「000030」を第2のリーディングゼロカウント値P2の「4」だけ左シフトした正規化数である。「0.33333」は、被除数の正規化数の「1.00000」を除数の正規化数の「3.00000」で除算した商である。その右隣の値Pの「−2」は、P1−P2=2−4=−2で表される。商の「33.33330」は、商の「0.33333」を値Pの「−2」だけ右シフトした値である。商の出力OUT1は、「33」の固定小数点数である。「33」は、商の「33.33330」の整数部である。
図11は、第2の実施形態による除算装置の構成例を示す図である。図11の除算装置は、図8の除算装置に対して、セレクタ1101、デクリメント回路1102及びレジスタ1103を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
図13は、第3の実施形態による除算装置の構成例を示す図である。図13の除算装置は、図8の除算装置に対して、小数点数モード信号MDを追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
802,813,818〜822 レジスタ
803 第1のリーディングゼロカウント回路
804 第2のリーディングゼロカウント回路
805 第1の左シフト回路
806 第2の左シフト回路
807 減算回路
808 桁数演算回路
809 加算回路
810,812,815 セレクタ
811,814 デクリメント回路
816 除算ループ回路
817 左シフト回路
823 丸め処理回路
824 制御回路
Claims (9)
- 被除数となる浮動小数点数の仮数部の上位に連続するゼロの数を計数する第1の計数回路と、
除数となる浮動小数点数の仮数部の上位に連続するゼロの数を計数する第2の計数回路と、
前記第1の計数回路が計数した第1の計数値だけ前記被除数の仮数部を左シフトする第1のシフト回路と、
前記第2の計数回路が計数した第2の計数値だけ前記除数の仮数部を左シフトする第2のシフト回路と、
前記第1の計数値及び前記第2の計数値を基に商の桁数予測値を演算する桁数演算回路と、
前記第1のシフト回路により左シフトされた被除数の仮数部と、前記第2のシフト回路により左シフトされた除数の仮数部とを基に、桁単位で商及び剰余を順次出力する除算回路と、
前記被除数となる浮動小数点数の指数部から前記除数となる浮動小数点の指数部を減算した値を出力する減算回路と、
前記除算回路が出力する商の桁数が前記商の桁数予測値になり、かつ前記除算回路が出力する剰余がゼロになる場合、前記除算回路が出力する商を商の浮動小数点数の仮数部として出力し、前記減算回路により出力された値を商の浮動小数点数の指数部として出力する制御回路と
を有することを特徴とする除算装置。 - 前記制御回路は、前記除算回路が出力する商の桁数が前記商の桁数予測値になり、かつ前記除算回路が出力する剰余がゼロでない場合には、前記除算回路が出力する剰余がゼロになるまで、前記除算回路に桁単位の商及び剰余を出力させ続け、前記除算回路が出力する剰余がゼロになった場合には、前記除算回路が出力する商を商の浮動小数点数の仮数部として出力し、前記減算回路により出力された値から、前記商の桁数が前記商の桁数予測値を超えた値だけ減算した値を商の浮動小数点数の指数部として出力することを特徴とする請求項1記載の除算装置。
- さらに、前記除算回路が出力する商の桁数が固定精度の桁数になり、かつ前記除算回路が出力する剰余がゼロでない場合には、前記除算回路が出力する商に対して丸め処理を行い、前記丸め処理した商を商の浮動小数点数の仮数部として出力する丸め処理回路を有することを特徴とする請求項1又は2記載の除算装置。
- 前記制御回路は、前記商の桁数予測値がゼロより小さい場合には、前記減算回路により出力された値に対して前記商の桁数予測値を加算した値を演算し、前記加算した値から前記商の桁数だけ減算した値を商の浮動小数点数の指数部として出力することを特徴とする請求項1〜3のいずれか1項に記載の除算装置。
- さらに、前記被除数となる浮動小数点数の正負符号及び前記除数となる浮動小数点数の正負符号を入力し、両者の正負符号が同じであれば、商の浮動小数点数の正負符号を正として出力し、両者の正負符号が異なれば、商の浮動小数点数の正負符号を負として出力する正負符号演算回路を有することを特徴とする請求項1〜4のいずれか1項に記載の除算装置。
- 前記桁数演算回路は、前記第2の計数値に対して前記第1の計数値を減算して1を加算した値を前記商の桁数予測値として演算することを特徴とする請求項1〜5のいずれか1項に記載の除算装置。
- 前記制御回路は、固定レイテンシの計数値を計数後に、前記商の浮動小数点数の仮数部及び指数部を出力することを特徴とする請求項1〜6のいずれか1項に記載の除算装置。
- 固定小数点数モードでは、
前記第1の計数回路及び前記第1のシフト回路は、前記被除数の浮動小数点数の仮数部の代わりに、被除数の固定小数点数を入力し、
前記第2の計数回路及び前記第2のシフト回路は、前記除数の浮動小数点数の仮数部の代わりに、除数の固定小数点数を入力し、
前記制御回路は、前記商の浮動小数点数の仮数部の代わりに、商の固定小数点数を出力することを特徴とする請求項1〜7のいずれか1項に記載の除算装置。 - 第1の計数回路が、被除数となる浮動小数点数の仮数部の上位に連続するゼロの数を計数し、
第2の計数回路が、除数となる浮動小数点数の仮数部の上位に連続するゼロの数を計数し、
第1のシフト回路が、前記第1の計数回路が計数した第1の計数値だけ前記被除数の仮数部を左シフトし、
第2のシフト回路が、前記第2の計数回路が計数した第2の計数値だけ前記除数の仮数部を左シフトし、
桁数演算回路が、前記第1の計数値及び前記第2の計数値を基に商の桁数予測値を演算し、
除算回路が、前記第1のシフト回路により左シフトされた被除数の仮数部と、前記第2のシフト回路により左シフトされた除数の仮数部とを基に、桁単位で商及び剰余を順次出力し、
減算回路が、前記被除数となる浮動小数点数の指数部から前記除数となる浮動小数点の指数部を減算した値を出力し、
制御回路が、前記除算回路が出力する商の桁数が前記商の桁数予測値になり、かつ前記除算回路が出力する剰余がゼロになる場合には、前記除算回路が出力する商を商の浮動小数点数の仮数部として出力し、前記減算回路により出力された値を商の浮動小数点数の指数部として出力することを特徴とする除算方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012183418A JP5966763B2 (ja) | 2012-08-22 | 2012-08-22 | 除算装置及び除算方法 |
US13/921,238 US20140059096A1 (en) | 2012-08-22 | 2013-06-19 | Dividing device and dividing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012183418A JP5966763B2 (ja) | 2012-08-22 | 2012-08-22 | 除算装置及び除算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014041473A true JP2014041473A (ja) | 2014-03-06 |
JP5966763B2 JP5966763B2 (ja) | 2016-08-10 |
Family
ID=50148982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012183418A Active JP5966763B2 (ja) | 2012-08-22 | 2012-08-22 | 除算装置及び除算方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140059096A1 (ja) |
JP (1) | JP5966763B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009492A (ja) * | 2014-06-26 | 2016-01-18 | エイアールエム リミテッド | 効率的な除算実行のための装置及び方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9753694B2 (en) | 2015-04-21 | 2017-09-05 | Qualcomm Incorporated | Division and root computation with fast result formatting |
US10241757B2 (en) | 2016-09-30 | 2019-03-26 | International Business Machines Corporation | Decimal shift and divide instruction |
US10127015B2 (en) | 2016-09-30 | 2018-11-13 | International Business Machines Corporation | Decimal multiply and shift instruction |
US10599396B2 (en) * | 2017-03-03 | 2020-03-24 | Continental Automotive Systems, Inc. | Integer division circuit and method of performing integer division in hardware |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103740A (en) * | 1980-01-23 | 1981-08-19 | Toshiba Corp | Decimal divider |
JPH08147146A (ja) * | 1994-11-24 | 1996-06-07 | Fujitsu Ltd | 除算演算装置 |
JP2011028312A (ja) * | 2009-07-21 | 2011-02-10 | Fujitsu Ltd | 演算処理装置、その制御方法および演算処理プログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001034472A (ja) * | 1999-07-16 | 2001-02-09 | Mitsubishi Electric Corp | データ処理装置および除算、剰余算アルゴリズム |
US7539720B2 (en) * | 2004-12-15 | 2009-05-26 | Sun Microsystems, Inc. | Low latency integer divider and integration with floating point divider and method |
US8452831B2 (en) * | 2009-03-31 | 2013-05-28 | Oracle America, Inc. | Apparatus and method for implementing hardware support for denormalized operands for floating-point divide operations |
-
2012
- 2012-08-22 JP JP2012183418A patent/JP5966763B2/ja active Active
-
2013
- 2013-06-19 US US13/921,238 patent/US20140059096A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56103740A (en) * | 1980-01-23 | 1981-08-19 | Toshiba Corp | Decimal divider |
JPH08147146A (ja) * | 1994-11-24 | 1996-06-07 | Fujitsu Ltd | 除算演算装置 |
JP2011028312A (ja) * | 2009-07-21 | 2011-02-10 | Fujitsu Ltd | 演算処理装置、その制御方法および演算処理プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009492A (ja) * | 2014-06-26 | 2016-01-18 | エイアールエム リミテッド | 効率的な除算実行のための装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140059096A1 (en) | 2014-02-27 |
JP5966763B2 (ja) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105468331B (zh) | 独立的浮点转换单元 | |
CN107769791B (zh) | 用于定点到浮点的转换的装置和方法及2的负幂检测器 | |
JP5966763B2 (ja) | 除算装置及び除算方法 | |
KR102318494B1 (ko) | 곱셈 가산기 | |
JP4500358B2 (ja) | 演算処理装置および演算処理方法 | |
JP6410637B2 (ja) | 浮動小数点加算器、半導体装置及び浮動小数点加算器の制御方法 | |
CN104520807A (zh) | 用于具有指数按比例缩放的浮点融合乘法加法的微架构 | |
KR100203468B1 (ko) | 부동소수점수를 위한 산술연산장치 | |
US20080288571A1 (en) | Arithmetic device for performing division or square root operation of floating point number and arithmetic method therefor | |
CN104899004A (zh) | 一种用于将浮点操作数相乘的数据处理装置和方法 | |
CN109901813B (zh) | 一种浮点运算装置及方法 | |
WO1999040508A1 (en) | Fast adder/subtractor for signed floating point numbers | |
JP5966764B2 (ja) | 乗算装置及び乗算方法 | |
US20200183650A1 (en) | Radix-1000 decimal floating-point numbers and arithmetic units using a skewed representation of the fraction | |
EP3647939A1 (en) | Arithmetic processing apparatus and controlling method therefor | |
CN108153513B (zh) | 前导零预测 | |
KR920003493B1 (ko) | 부동 소숫점 표기를 기초로 하는 연산회로 | |
JP2558669B2 (ja) | 浮動小数点演算装置 | |
US20220253286A1 (en) | Arithmetic device and arithmetic circuit | |
JP2012221188A (ja) | 演算回路、演算処理装置、及び演算回路の制御方法 | |
JPH0283728A (ja) | 浮動小数点乗算装置 | |
CN112214196A (zh) | 浮点异常处理方法及装置 | |
JP2507183B2 (ja) | 浮動小数点加減算装置 | |
JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
JP3100868B2 (ja) | 浮動小数点数のための算術演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5966763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |