JP2014027281A - Substrate processing apparatus - Google Patents
Substrate processing apparatus Download PDFInfo
- Publication number
- JP2014027281A JP2014027281A JP2013156708A JP2013156708A JP2014027281A JP 2014027281 A JP2014027281 A JP 2014027281A JP 2013156708 A JP2013156708 A JP 2013156708A JP 2013156708 A JP2013156708 A JP 2013156708A JP 2014027281 A JP2014027281 A JP 2014027281A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main body
- processing apparatus
- substrate processing
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、基板処理装置に関する。 The present invention relates to a substrate processing apparatus.
通常、ウェハ一枚当たり数十個あるいは数百個のチップを形成することができるが、チップそのものでは、外部から電気の供給を受けて電気信号を送受信できないだけでなく、微細な回路を内蔵しているため、外部の衝撃によって損傷しやすい。そのため、チップを電気的に連結し、かつ外部の衝撃から保護するパッケージング技術が次第に発展した。 Usually, dozens or hundreds of chips can be formed per wafer, but the chips themselves are not only capable of receiving and receiving electrical signals from the outside but also sending and receiving electrical signals, as well as incorporating fine circuitry. Therefore, it is easily damaged by external impact. For this reason, packaging technology for electrically connecting chips and protecting them from external impacts has gradually developed.
近年、半導体装置の高集積化、メモリの容量の増加、多機能化および高密度実装の要求などが加速化しており、これらの要求を満たすために、ワイヤボンディング(Wire Bonding)接合構造からフリップチップバンプ(Flip Chip Bump)を利用する接合構造に拡大しており、このうちハイエンド(High End)級の機能を行う構造は、アセンブル収率向上のために、基板の状態でバンプを形成する。 In recent years, the demand for higher integration of semiconductor devices, increased memory capacity, multi-functionality, and high-density mounting has been accelerated, and in order to satisfy these demands, wire bonding bonding structures have been changed from flip chips. The bonding structure using a bump (Flip Chip Bump) has been expanded, and among these structures, a structure performing a high end (High End) function forms a bump in the state of the substrate in order to improve the assembly yield.
一方、半導体パッケージが益々軽薄短小化すると、基板を構成する層間の熱膨張係数の差により、基板に熱を加える際に、歪み(Warpage)などの変形が発生する。このような基板の歪み現象が発生すると、基板に実装される半導体チップが浮いてバンプの大きさが均一に形成されず、半導体チップと基板との電気的連結に誤りが生じるという問題点がある。 On the other hand, when the semiconductor package is becoming lighter, thinner, and shorter, deformation such as warpage occurs when heat is applied to the substrate due to a difference in thermal expansion coefficient between layers constituting the substrate. When such a distortion phenomenon of the substrate occurs, the semiconductor chip mounted on the substrate floats and the size of the bumps is not formed uniformly, and there is a problem that an error occurs in the electrical connection between the semiconductor chip and the substrate. .
このような問題点を解決するために、特許文献1のように、変形した基板を補正するなどの様々な方法が開発されている。 In order to solve such a problem, various methods such as correcting a deformed substrate have been developed as in Patent Document 1.
本発明の目的は、基板の歪みを補正できる基板処理装置を提供することにある。 An object of the present invention is to provide a substrate processing apparatus that can correct distortion of a substrate.
本発明の実施例によれば、内部にキャビティが形成されたチャンバと、前記キャビティに位置し、基板が実装され、上面が前記基板と対向する形態で形成された本体と、前記本体の内部に形成され、前記基板を前記本体の上面に吸着させる真空部と、前記本体の内部に形成され、前記基板を加熱する加熱部と、を含む基板処理装置が提供される。 According to an embodiment of the present invention, a chamber having a cavity formed therein, a body positioned in the cavity, a substrate is mounted, and an upper surface is formed so as to face the substrate; There is provided a substrate processing apparatus including a vacuum unit that is formed and adsorbs the substrate to an upper surface of the main body, and a heating unit that is formed inside the main body and heats the substrate.
前記本体の上面は、凹状に形成されることができる。 The upper surface of the main body may be formed in a concave shape.
前記本体の上面は、凸状に形成されることができる。 The upper surface of the main body may be formed in a convex shape.
前記真空部は、前記真空を発生させる真空発生部と、前記本体の上面を貫通するように形成され、前記真空発生部と連結されて前記基板を前記本体の上部に吸着させる真空ラインと、を含むことができる。 The vacuum part includes a vacuum generation part that generates the vacuum, and a vacuum line that is formed to penetrate the upper surface of the main body and is connected to the vacuum generation part to adsorb the substrate to the upper part of the main body. Can be included.
前記加熱部は、絶縁材またはソルダレジストのガラス転移温度(Glass Transition Temperature;Tg)以上に前記基板を加熱することができる。 The heating unit may heat the substrate to a glass transition temperature (Tg) or higher of an insulating material or a solder resist.
前記キャビティに位置し、前記加熱された基板を冷却させる冷却部をさらに含むことができる。 A cooling unit positioned in the cavity and cooling the heated substrate may be further included.
前記冷却部は、前記本体と分離され、前記本体の周りに形成されることができる。 The cooling unit may be separated from the main body and formed around the main body.
前記冷却部は、冷却ガスを用いて前記基板を冷却させることができる。 The cooling unit may cool the substrate using a cooling gas.
前記冷却ガスは、窒素またはアルゴンを含むことができる。 The cooling gas may include nitrogen or argon.
前記冷却部は、前記加熱された基板を室温まで冷却することができる。 The cooling unit may cool the heated substrate to room temperature.
本発明の実施例による基板処理装置は、基板の歪み方向と対向する形態で形成された本体を利用することにより、基板の歪みを効率的に補正することができる。 The substrate processing apparatus according to the embodiment of the present invention can efficiently correct the distortion of the substrate by using the main body formed in a form opposed to the distortion direction of the substrate.
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第1」、「第2」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。 Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments with reference to the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. The terms “one side”, “other side”, “first”, “second” and the like are used to distinguish one component from another component, and the component is the term It is not limited by. Hereinafter, in describing the present invention, detailed descriptions of known techniques that may obscure the subject matter of the present invention are omitted.
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の実施例による基板処理装置に係る断面図である。 FIG. 1 is a cross-sectional view of a substrate processing apparatus according to an embodiment of the present invention.
図1を参照すると、基板処理装置100は、チャンバ110と、本体120と、真空部130と、加熱部140と、冷却部150と、を含むものである。
Referring to FIG. 1, the
基板処理装置100は、バンプまたは回路などを形成する工程によって発生した基板(図示せず)の歪みを補正するための装置である。本発明の実施例によれば、基板処理装置100は、基板(図示せず)を真空で吸着固定した後に加熱および冷却を行うことで、基板(図示せず)の歪みを補正することができる。
The
チャンバ110は、基板(図示せず)の歪みを補正する環境を提供することができる。チャンバ110は、内部にキャビティ111が形成され、密閉された形態で形成することができる。チャンバ110の内部に形成されたキャビティ111には、基板(図示せず)の歪みを補正するための本体120と、真空部130と、加熱部140と、冷却部150とを配置することができる。
The
本体120には、基板(図示せず)を実装することができる。基板(図示せず)を配置する本体120の上面は、基板(図示せず)と対向する形態で形成することができる。本発明の実施例では、本体120の上面を凹状に形成することができる。しかし、本体120の上面の形態は、これに限定されない。例えば、基板(図示せず)が凹状に歪む場合、本体120の上面を凸状に形成することができる。あるいは、基板(図示せず)が凸状に歪む場合、本体120の上面を凹状に形成することができる。すなわち、本体120の上面の形態は、基板(図示せず)が歪む方向に応じて当業者によって容易に変更適用することができる。
A substrate (not shown) can be mounted on the
真空部130は、本体120の上面に実装された基板(図示せず)を、本体120の上面に吸着させることができる。
The
真空部130は、真空発生部131と、真空ライン132と、を含むことができる。
The
真空発生部131は、真空ライン132に真空圧を提供することができる。真空発生部131は、本体120の内部に形成することができる。しかし、真空発生部131が形成された位置は、これに限定されず、当業者によって容易に変更することができる。
The
真空ライン132は、本体120の内部に形成することができる。また、真空ライン132は、本体120の上面を貫通するように形成することができる。真空ライン132の一側は本体120の上面を貫通し、真空ライン132の他側は真空発生部131と連結することができる。真空ライン132は、真空発生部131で発生した真空圧の貫通する通路になることができる。すなわち、真空発生部131で発生した真空圧が、真空ライン132を介して基板(図示せず)に加えられることにより、基板(図示せず)を本体120の上面に吸着固定することができる。
The
加熱部140は、本体120の内部に形成することができる。加熱部140は、本体120の上面に吸着固定された基板(図示せず)を加熱することができる。すなわち、加熱部140は、本体120の上面に吸着固定された基板(図示せず)の歪みを除去するために、基板(図示せず)を加熱することができる。例えば、加熱部140は、ヒーター(Heater)で形成することができる。
The
冷却部150は、チャンバ110に形成されたキャビティ111に位置することができる。冷却部150は、本体120と分離して形成され、本体120の周りに配置することができる。本発明の実施例によれば、冷却部150は、本体120の上部に形成することができる。しかし、冷却部150の個数および配置は、これに限定されず、これは当業者によって容易に変更することができる。冷却部150は、加熱部140によって加熱された基板(図示せず)を冷却することができる。冷却部150は、冷却ガスを用いて基板(図示せず)を冷却することができる。冷却部150は、冷却ガスを用いて基板(図示せず)を室温に近い温度まで冷却することができる。基板(図示せず)を冷却する際に使用される冷却ガスとしては、基板(図示せず)に形成されたはんだバンプなどの酸化を抑制できる種類のものを用いることができる。例えば、冷却ガスは、窒素またはアルゴンを含む不活性ガスであってもよい。
The
本発明の実施例によれば、室温で発生する基板(図示せず)の歪み方向と反対方向に加工された本体120の上面に基板が吸着固定され、歪みを除去するための加熱および室温への冷却により、基板(図示せず)の歪みを補正することができる。
According to the embodiment of the present invention, the substrate is adsorbed and fixed to the upper surface of the
図2から図5は、本発明の実施例による基板処理装置において基板の歪みを補正する順序を示す例示図である。 2 to 5 are exemplary views illustrating an order of correcting the distortion of the substrate in the substrate processing apparatus according to the embodiment of the present invention.
図2を参照すると、基板処理装置100に基板200を実装することができる。
Referring to FIG. 2, the
基板処理装置100は、チャンバ110と、本体120と、真空部130と、加熱部140と、冷却部150と、を含むものである。
The
チャンバ110は、内部にキャビティ111が形成され、密閉された形態で形成することができる。
The
本体120には、歪みが発生した基板200を実装することができる。基板200が位置する本体120の上面は、基板200と対向する形態で形成することができる。本発明の実施例では、本体120の上面を凹状に形成されることができる。
A
図2に示したように、バンプや回路などが形成された基板200を、本体120の上面に実装することができる。基板200は、以前の多くの工程によって歪みが発生した状態であってもよい。例えば、基板200は、室温で凸状に歪みが発生する性質を有するものであってもよい。すなわち、室温状態で凸状に歪みが発生した基板200を、凹状の上面を有する本体120に実装することができる。
As shown in FIG. 2, the
図3を参照すると、基板処理装置100は、基板200に歪み補正を施すことができる。
Referring to FIG. 3, the
本体120の上面に実装された基板200は、真空部130によって吸着固定することができる。
The
真空部130は、真空発生部131と、真空ライン132と、を含むことができる。真空発生部131および真空ライン132は、本体120の内部に形成することができる。また、真空ライン132は、本体120の上面を貫通するように形成することができる。真空ライン132の一側が本体120の上面を貫通し、真空ライン132の他側が真空発生部131と連結することができる。本発明の実施例によれば、真空発生部131で発生した真空圧が真空ライン132を介して、基板200を本体120の上面に吸着および固定することができる。この際、基板200は、本体120の上面に対応する形態で固定することができる。すなわち、基板200は、本体120の凹状の上面により、本体120に凹状に固定することができる。
The
真空部130によって本体120の上面に凹状に固定された基板200は、加熱部140によって加熱することができる。ここで、加熱部140は、本体120の内部に形成することができる。加熱部140は、基板200に形成された絶縁材またはソルダレジスト(solder Resist)などのガラス転移温度(Glass Transition Temperature;Tg)以上の温度に基板200を加熱することができる。例えば、加熱部140は、基板200を150℃以上に加熱することができる。加熱部140の加熱温度に関する事項は、図4に関する説明において後述する。
The
加熱部140によって加熱された基板200は、冷却部150によって冷却することができる。本発明の実施例において、冷却部150は、チャンバ110の上部の内壁に固定されるように形成することができる。冷却部150は、加熱部140によって加熱された基板200を冷却ガスを用いて冷却することができる。この際、冷却部150は、基板200を室温に近い温度まで冷却することができる。基板200を冷却する際に使用される冷却ガスとしては、基板200に形成されたはんだバンプなどの酸化を抑制できる種類のものを用いることができる。例えば、冷却ガスは、窒素またはアルゴンを含む不活性ガスであってもよい。
The
図4を参照すると、歪みが発生した基板200の加熱温度による歪みの改善程度を確認することができる。
Referring to FIG. 4, it is possible to confirm the degree of improvement in distortion due to the heating temperature of the
本発明の実施例によれば、基板200の歪みの改善程度を確認するために、まず、基板200を50℃、100℃、150℃、200℃、および220℃の加熱温度で1分間加熱した。基板200を加熱した後、冷却ガスを用いて加熱された基板200に冷却を行った。この際、冷却ガスの温度は15℃に維持した。また、冷却ガスとしては窒素を用いた。このような基板200の歪み改善工程を経た後、初期の基板200の歪み程度と比較して基板200の歪みが改善した程度を確認すると、図4に示したようなグラフを確認することができる。
According to the embodiment of the present invention, in order to confirm the degree of improvement of the distortion of the
図4を確認すると、基板200を150℃以上の加熱温度で加熱した場合、基板200の急激な歪みの改善程度を確認することができる。ここで、急激な歪み改善が現れた150℃は、基板200に形成された絶縁材またはソルダレジスト(solder Resist)などのガラス転移温度(Glass Transition Temperature;Tg)に近い温度である。すなわち、基板200は、絶縁材またはソルダレジストなどのガラス転移温度(Glass Transition Temperature;Tg)以上の温度に加熱したときに歪み現象の改善程度が向上する。したがって、本発明の実施例による基板処理装置100の加熱部140は、基板200の歪みの改善程度を向上させるために、基板200を150℃以上の加熱温度で加熱することができる。
When FIG. 4 is confirmed, when the
図5を参照すると、室温に冷却後に歪みが改善した基板(図3の200)を確認することができる。 Referring to FIG. 5, a substrate (200 in FIG. 3) with improved distortion after cooling to room temperature can be identified.
室温で凸状に歪みが発生する基板200を凹状になるように基板処理装置(図3の100)に固定して加熱することができる。基板処理装置(図3の100)によって凹状に歪んで固定された加熱した基板200を室温にまた冷却することができる。このように凹状に固定された基板200は、室温に冷却する際に、室温でまた凸状に歪む恐れがある。すなわち、中心が下方に歪んだ基板200がまた上部に歪むことにより、結局基板200の歪みが除去されて、基板200を平坦な形態にすることができる。
The
本発明の実施例による基板処理装置は、基板の歪み方向と対向する形態で形成された本体を利用することで、効率的に基板の歪みを補正することができる。 The substrate processing apparatus according to the embodiment of the present invention can efficiently correct the distortion of the substrate by using the main body formed in a form opposed to the distortion direction of the substrate.
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。 As described above, the present invention has been described in detail based on the specific embodiments. However, the present invention is only for explaining the present invention, and the present invention is not limited thereto. It will be apparent to those skilled in the art that modifications and improvements within the technical idea of the present invention are possible.
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。 All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
本発明は、基板処理装置に適用可能である。 The present invention is applicable to a substrate processing apparatus.
100 基板処理装置
110 チャンバ
111 キャビティ
120 本体
130 真空部
131 真空発生部
132 真空ライン
140 加熱部
150 冷却部
200 基板
DESCRIPTION OF
Claims (10)
前記キャビティに位置し、基板が実装され、上面が前記基板と対向する形態で形成された本体と、
前記本体の内部に形成され、前記基板を前記本体の上面に吸着させる真空部と、
前記本体の内部に形成され、前記基板を加熱する加熱部と、を含む基板処理装置。 A chamber having a cavity formed therein;
A body located in the cavity, mounted with a substrate, and having an upper surface formed in a form facing the substrate;
A vacuum part formed inside the main body and adsorbing the substrate to the upper surface of the main body;
A substrate processing apparatus comprising: a heating unit that is formed inside the main body and heats the substrate.
前記真空を発生させる真空発生部と、
前記本体の上面を貫通するように形成され、前記真空発生部と連結されて前記基板を前記本体の上部に吸着させる真空ラインと、を含む請求項1に記載の基板処理装置。 The vacuum part is
A vacuum generating section for generating the vacuum;
The substrate processing apparatus according to claim 1, further comprising: a vacuum line that is formed so as to penetrate the upper surface of the main body and is connected to the vacuum generation unit to adsorb the substrate to the upper portion of the main body.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120083093A KR20140016046A (en) | 2012-07-30 | 2012-07-30 | Substrate processing device |
KR10-2012-0083093 | 2012-07-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014027281A true JP2014027281A (en) | 2014-02-06 |
Family
ID=50050542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013156708A Pending JP2014027281A (en) | 2012-07-30 | 2013-07-29 | Substrate processing apparatus |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2014027281A (en) |
KR (1) | KR20140016046A (en) |
CN (1) | CN103579050A (en) |
TW (1) | TW201405695A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024101155A1 (en) * | 2022-11-07 | 2024-05-16 | 株式会社村田製作所 | Shaping device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109041446A (en) * | 2018-09-25 | 2018-12-18 | 上海移远通信技术股份有限公司 | A kind of antidote of pcb board flatness defective products |
-
2012
- 2012-07-30 KR KR1020120083093A patent/KR20140016046A/en not_active Application Discontinuation
-
2013
- 2013-07-29 TW TW102127183A patent/TW201405695A/en unknown
- 2013-07-29 JP JP2013156708A patent/JP2014027281A/en active Pending
- 2013-07-30 CN CN201310325726.8A patent/CN103579050A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024101155A1 (en) * | 2022-11-07 | 2024-05-16 | 株式会社村田製作所 | Shaping device |
Also Published As
Publication number | Publication date |
---|---|
TW201405695A (en) | 2014-02-01 |
KR20140016046A (en) | 2014-02-07 |
CN103579050A (en) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6416454B2 (en) | 3D integrated electronic device structure with improved heat dissipation capability | |
TW202107651A (en) | Semiconductor device | |
US9997383B2 (en) | Bond head assemblies, thermocompression bonding systems and methods of assembling and operating the same | |
TWI434389B (en) | Integrated circuit device and method of forming the same | |
JP2015531993A (en) | Method for flip chip lamination | |
KR20120076424A (en) | Method for chip to wafer bonding | |
JP6283218B2 (en) | Substrate warpage correction apparatus and substrate warpage correction method | |
JP2014027281A (en) | Substrate processing apparatus | |
US9679861B1 (en) | Integrated circuit package with active warpage control printed circuit board mount | |
JP2016115711A (en) | Semiconductor package and manufacturing method of the same | |
EP2572372B1 (en) | Process for improving package warpage and connection reliability through use of a backside mold configuration (bsmc) | |
US8444043B1 (en) | Uniform solder reflow fixture | |
JP2010251625A (en) | Semiconductor device, and method of manufacturing the same | |
JP4380442B2 (en) | Manufacturing method of semiconductor device | |
US20160366774A1 (en) | Electronic component and method for manufacturing electronic module | |
JP2015053418A (en) | Semiconductor manufacturing apparatus | |
JP2010087277A (en) | Semiconductor device and method of manufacturing the same | |
JP2008204808A (en) | Airtight terminal for semiconductor device | |
KR102165503B1 (en) | Apparatus for preventing warpage of semiconductor package module | |
US20100123115A1 (en) | Interconnect And Method For Mounting An Electronic Device To A Substrate | |
JP2010103270A (en) | Semiconductor device and manufacturing method thereof | |
JP3794498B2 (en) | Mounting method of semiconductor device | |
KR20130033150A (en) | Substrate strip | |
JP4657262B2 (en) | Semiconductor device | |
JP2015056540A (en) | Semiconductor device and manufacturing method of the same |