JP2014026135A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2014026135A
JP2014026135A JP2012166632A JP2012166632A JP2014026135A JP 2014026135 A JP2014026135 A JP 2014026135A JP 2012166632 A JP2012166632 A JP 2012166632A JP 2012166632 A JP2012166632 A JP 2012166632A JP 2014026135 A JP2014026135 A JP 2014026135A
Authority
JP
Japan
Prior art keywords
pixel
thin film
source
wiring
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012166632A
Other languages
Japanese (ja)
Inventor
Teruhiko Ichimura
照彦 市村
Hiroaki Ito
弘晃 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012166632A priority Critical patent/JP2014026135A/en
Publication of JP2014026135A publication Critical patent/JP2014026135A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of reducing power consumption by a line inversion drive system and improving display qualities by suppressing generation of crosstalk.SOLUTION: In a liquid crystal display device 1, a first thin film transistor TFT1 is connected to a first source wiring line 224a between a first pixel P1 and a second pixel P2; a second thin film transistor TFT2 is connected to a second source wiring line 224b between the second pixel P2 and a third pixel P3; and a third thin film transistor TFT3 is connected to the first source wiring line 224a at an opposite side of the third pixel P3 to the second pixel P2.

Description

本発明は、携帯電話、デジタルカメラ、携帯ゲーム機または携帯型情報端末などの様々な用途に用いられる液晶表示装置に関する。   The present invention relates to a liquid crystal display device used for various applications such as a mobile phone, a digital camera, a portable game machine, or a portable information terminal.

液晶表示装置は、互いに対向する一対の基板と、一対の基板間に介在する液晶層とを備える。この一対の基板のうち一方の基板側には、Y方向に配列して設けられた複数のゲート配線と、Y方向と直交するX方向に配列して設けられた複数のソース配線と、複数のゲート配線と複数のソース配線とによって囲まれた画素ごとに設けられた複数の薄膜トランジスタと、画素に位置する信号電極とが設けられているとともに、他方の基板側には画素に位置する共通電極などが設けられている。   The liquid crystal display device includes a pair of substrates facing each other and a liquid crystal layer interposed between the pair of substrates. On one substrate side of the pair of substrates, a plurality of gate wirings arranged in the Y direction, a plurality of source wirings arranged in the X direction orthogonal to the Y direction, and a plurality of source wirings A plurality of thin film transistors provided for each pixel surrounded by a gate wiring and a plurality of source wirings and a signal electrode located in the pixel are provided, and a common electrode located in the pixel is provided on the other substrate side. Is provided.

各画素はY方向を長辺方向とする長方形状を成しており、Y方向に隣り合う各画素の薄膜トランジスタは同じソース配線に接続されている。このソース配線および薄膜トランジスタを介して信号電圧が画素に位置する信号電極に印加され、信号電極と共通電極との間で電界を発生させることで液晶層中の液晶分子の方向を制御する。   Each pixel has a rectangular shape with the Y direction as the long side direction, and the thin film transistors of the pixels adjacent in the Y direction are connected to the same source wiring. A signal voltage is applied to the signal electrode located in the pixel via the source wiring and the thin film transistor, and an electric field is generated between the signal electrode and the common electrode to control the direction of the liquid crystal molecules in the liquid crystal layer.

このような液晶表示装置では、ライン反転駆動方式が採用されている。ライン反転駆動方式では、図9(a)に示すように、全画素を1回走査する際に表示される画面(1フレームとよばれる)において各ソース配線に印加される信号電圧が正または負のいずれかの極性であり、次の1フレームに移行する際に各ソース配線に印加される信号電圧を異なる極性へ反転させる。さらに、ライン反転駆動方式では、1フレーム期間における隣り合うソース配線で印加される信号電圧の極性が反転している。これによって、X方向に隣り合う画素においては、印加される信号電圧の極性が反転されている。   In such a liquid crystal display device, a line inversion driving method is adopted. In the line inversion driving method, as shown in FIG. 9A, a signal voltage applied to each source wiring is positive or negative on a screen (called one frame) displayed when all pixels are scanned once. The signal voltage applied to each source wiring when shifting to the next one frame is inverted to a different polarity. Further, in the line inversion driving method, the polarity of the signal voltage applied by the adjacent source wiring in one frame period is inverted. As a result, the polarity of the applied signal voltage is inverted in pixels adjacent in the X direction.

しかしながら、ライン反転駆動方式では、Y方向に隣り合う画素間で同一極性の電圧分布が生じてしまい、クロストークが発生し、表示品質が低下するという問題点があった。   However, the line inversion driving method has a problem that a voltage distribution having the same polarity occurs between pixels adjacent in the Y direction, crosstalk occurs, and display quality deteriorates.

この問題点に対して、ドット反転駆動方式を採用している液晶表示装置がある(例えば、特許文献1参照)。ドット反転駆動方式では、図9(b)に示すように、1フレーム期間における各ソース配線に印加される信号電圧の極性を正負で交互に反転させており、1フレーム期間においてX方向およびY方向に隣り合う画素に印加される信号電圧の極性を反転させ、隣り合う画素での同一極性の電圧分布の発生を抑制し、クロストークの発生を低減している。   In order to solve this problem, there is a liquid crystal display device adopting a dot inversion driving method (for example, see Patent Document 1). In the dot inversion driving method, as shown in FIG. 9B, the polarity of the signal voltage applied to each source wiring in one frame period is alternately inverted between positive and negative, and the X direction and the Y direction in one frame period. The polarity of the signal voltage applied to the adjacent pixels is inverted, the occurrence of voltage distribution of the same polarity in the adjacent pixels is suppressed, and the occurrence of crosstalk is reduced.

特開2003−255905号公報JP 2003-255905 A

しかしながら、このような液晶表示装置では、図9(b)のように、1フレーム期間において各ソース配線での信号電圧の極性を繰り返し反転させているので、各ソース配線で充電および放電が何度も繰り返されることになり、液晶表示装置の消費電力が増加するという問題点がある。さらに、この問題点はソース配線の形成数が多くなればなるほど顕著になる。   However, in such a liquid crystal display device, as shown in FIG. 9B, since the polarity of the signal voltage in each source line is repeatedly inverted in one frame period, charging and discharging are repeated in each source line. Is repeated, and there is a problem that the power consumption of the liquid crystal display device increases. Further, this problem becomes more prominent as the number of source wirings is increased.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ライン反転駆動方式によって消費電力を低減するとともに、クロストークの発生を抑制して表示品位を向上させることができる液晶表示装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to reduce power consumption by a line inversion driving method and to improve display quality by suppressing the occurrence of crosstalk. It is to provide a display device.

本発明の液晶表示装置は、主面同士を対向させて配置された第1基板および第2基板と、前記第1基板および前記第2基板の間に配置された液晶層と、前記第2基板の前記主面上にY方向に順次配列して設けられた第1ゲート配線、第2ゲート配線、第3ゲート配線および第4ゲート配線と、前記第2基板の前記主面上にY方向に直交するX方向に順次配列して設けられた、前記第1ゲート配線〜前記第4ゲート配線の各々に交差する第1ソース配線および前記第2ソース配線と、前記第2ゲート配線上に位置する第1薄膜トランジスタと、前記第3ゲート配線上に位置する第2薄膜トランジスタと、前記第4ゲート配線上に位置する第3薄膜トランジスタと、前記第1ゲート配線〜前記第4ゲート配線、前記第1ソース配線、前記第2ソース配線および前記第1薄膜トランジスタ〜前記第3薄膜トランジスタを覆うように前記第2基板の前記主面上に設けられた絶縁膜と、該絶縁膜上に設けられた、前記第1薄膜トランジスタ〜前記第3薄膜トランジスタの各々に電気的に接続された複数の第1表示電極と、前記第1表示電極との間で電界を形成するための第2表示電極とを備え、前記第1ゲート配線、前記第2ゲート配線、前記第1ソース配線および前記第2ソース配線によって囲まれた、X方向を長辺方向とする長方形状の第1画素と、前記第2ゲート配線、前記第3ゲート配線、前記第1ソース配線および前記第2ソース配線によって囲まれた、X方向を長辺方向とする長方形状の第2画素と、前記第3ゲート配線、前記第4ゲート配線、前記第1ソース配線および前記第2ソース配線によって囲まれた、X方向を長辺方向とする長方形状の第3画素とを有し、前記第1薄膜トランジスタは、前記第1画素と前記第2画素との間で前記第1ソース配線に接続され、前記第2薄膜トランジスタは、前記第2画素と前記第3画素との間で前記第2ソース配線に接続され、前記第3薄膜トランジスタは、前記第3画素の前記第2画素と反対側で前記第1ソース配線に接続されていることを特徴とする。   The liquid crystal display device according to the present invention includes a first substrate and a second substrate disposed so that main surfaces thereof are opposed to each other, a liquid crystal layer disposed between the first substrate and the second substrate, and the second substrate. A first gate wiring, a second gate wiring, a third gate wiring, and a fourth gate wiring that are sequentially arranged on the main surface of the second substrate in the Y direction; and a Y gate on the main surface of the second substrate. The first source wiring and the second source wiring, which are arranged in order in the orthogonal X direction and intersect each of the first gate wiring to the fourth gate wiring, and are located on the second gate wiring. A first thin film transistor; a second thin film transistor positioned on the third gate wiring; a third thin film transistor positioned on the fourth gate wiring; the first gate wiring to the fourth gate wiring; and the first source wiring. The second saw An insulating film provided on the main surface of the second substrate so as to cover the wiring and the first thin film transistor to the third thin film transistor, and the first thin film transistor to the third thin film transistor provided on the insulating film A plurality of first display electrodes electrically connected to each of the first display electrodes and a second display electrode for forming an electric field between the first display electrodes, the first gate wiring, and the second gate A rectangular first pixel having a long side in the X direction surrounded by a wiring, the first source wiring, and the second source wiring; the second gate wiring; the third gate wiring; and the first source. A rectangular second pixel having a long side in the X direction surrounded by the wiring and the second source wiring; the third gate wiring; the fourth gate wiring; the first source wiring; A third pixel having a rectangular shape with a long side in the X direction surrounded by a source wiring; and the first thin film transistor is connected to the first source wiring between the first pixel and the second pixel. The second thin film transistor is connected to the second source line between the second pixel and the third pixel, and the third thin film transistor is opposite to the second pixel of the third pixel. And connected to the first source wiring.

本発明の液晶表示装置によれば、ライン反転駆動方式によって消費電力を低減するとともに、クロストークの発生を抑制して表示品位を向上させることができる。   According to the liquid crystal display device of the present invention, the power consumption can be reduced by the line inversion driving method, and the display quality can be improved by suppressing the occurrence of crosstalk.

本発明の第1の実施形態における液晶表示装置を示す平面図である。It is a top view which shows the liquid crystal display device in the 1st Embodiment of this invention. 図1のI−I線に沿った断面図である。It is sectional drawing along the II line | wire of FIG. 図1のK部分の拡大平面図である。FIG. 2 is an enlarged plan view of a portion K in FIG. 1. 各画素の第2基板上の配線、電極および薄膜トランジスタを示す平面図である。It is a top view which shows the wiring on the 2nd board | substrate of each pixel, an electrode, and a thin-film transistor. 図4のII−II線に沿った断面図である。It is sectional drawing along the II-II line of FIG. 図1の液晶表示装置における駆動時での各画素の極性を示す概略図である。FIG. 2 is a schematic diagram illustrating the polarity of each pixel during driving in the liquid crystal display device of FIG. 1. 本発明の第2の実施形態における液晶表示装置の要部を示す平面図である。It is a top view which shows the principal part of the liquid crystal display device in the 2nd Embodiment of this invention. 図7のIII−III線に沿った断面図である。It is sectional drawing along the III-III line of FIG. (a)はライン反転駆動方式におけるソース配線に印加される信号電圧の駆動波形を示す図である。(b)はドット反転駆動方式におけるソース配線に印加される信号電圧の駆動波形を示す図である。(A) is a figure which shows the drive waveform of the signal voltage applied to the source wiring in a line inversion drive system. (B) is a diagram showing a drive waveform of the signal voltage applied to the source wiring in the dot inversion drive method.

[第1の実施形態]
本発明の第1の実施形態における液晶表示装置1について、図1〜図6を参照しながら説明する。
[First Embodiment]
A liquid crystal display device 1 according to a first embodiment of the present invention will be described with reference to FIGS.

液晶表示装置1は、液晶パネル2と、液晶パネル2に向けて光を出射する光源装置3と、液晶パネル2上に配置される第1偏光板4と、液晶パネル2と光源装置3との間に配置される第2偏光板5とを備えている。   The liquid crystal display device 1 includes a liquid crystal panel 2, a light source device 3 that emits light toward the liquid crystal panel 2, a first polarizing plate 4 disposed on the liquid crystal panel 2, and the liquid crystal panel 2 and the light source device 3. And a second polarizing plate 5 disposed therebetween.

液晶パネル2では、第1基板21と第2基板22とが対向配置され、第1基板21と第2基板22との間に液晶層23が設けられているとともに、この液晶層23を取り囲むように第1基板21と第2基板22とを接合するシール材24が設けられている。   In the liquid crystal panel 2, the first substrate 21 and the second substrate 22 are disposed to face each other, and a liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22, so as to surround the liquid crystal layer 23. In addition, a sealing material 24 for joining the first substrate 21 and the second substrate 22 is provided.

第1基板21は、画像表示の際に表示面として用いられる第1主面21aと、第1主面21aとは反対側に位置する第2主面21bとを有している。第1基板21は、例えばガラス、プラスチックなどによって形成される。   The first substrate 21 has a first main surface 21a used as a display surface when displaying an image, and a second main surface 21b located on the opposite side of the first main surface 21a. The first substrate 21 is made of, for example, glass or plastic.

第1基板21の第2主面21b上には、遮光膜211、カラーフィルタ212、第1平坦化膜213
および共通電極214が設けられている。
On the second main surface 21b of the first substrate 21, a light shielding film 211, a color filter 212, and a first planarization film 213 are formed.
A common electrode 214 is provided.

遮光膜211は光を遮光する機能を有する。遮光膜211は、第1基板21の第2主面21b上に各画素Pの外周に沿って格子状に設けられている。遮光膜211の材料は、例えば、遮光性
の高い色(例えば黒色)の染料あるいは顔料が添加された樹脂、またはクロムなどの金属が挙げられる。なお、本実施形態における遮光膜211は第2主面21b上に格子状に形成さ
れているが、これには限られない。
The light shielding film 211 has a function of shielding light. The light shielding film 211 is provided in a lattice shape along the outer periphery of each pixel P on the second main surface 21 b of the first substrate 21. Examples of the material of the light shielding film 211 include a resin to which a dye or pigment having a high light shielding property (for example, black) is added, or a metal such as chromium. Although the light shielding film 211 in the present embodiment is formed in a lattice shape on the second main surface 21b, the present invention is not limited to this.

カラーフィルタ212は、可視光のうち特定の波長のみを透過させる機能を有する。複数
のカラーフィルタ212は、第1基板21の第2主面21b上に位置しており、各画素Pごとに
設けられている。各カラーフィルタ212は、赤(R)、緑(G)および青(B)のいずれ
かの色を有している。また、カラーフィルタ212は上記の色に限られず、例えば、黄色、
白色などのカラーフィルタ212を配置してもよい。カラーフィルタ212の材料としては、例えば染料あるいは顔料を添加した樹脂が挙げられる。
The color filter 212 has a function of transmitting only a specific wavelength of visible light. The plurality of color filters 212 are located on the second main surface 21 b of the first substrate 21 and are provided for each pixel P. Each color filter 212 has one of red (R), green (G), and blue (B). In addition, the color filter 212 is not limited to the above color, for example, yellow,
A color filter 212 such as white may be arranged. Examples of the material of the color filter 212 include a resin to which a dye or a pigment is added.

なお、図3に示すように、画素PはX方向を長辺方向とする長方形状を成している。また、カラーフィルタ212は、赤(R)、緑(G)および青(B)の順でY方向に配列して
いるが、これには限られず、青(B)、緑(G)および赤(R)の順にY方向に配列してもよい。
As shown in FIG. 3, the pixel P has a rectangular shape with the X direction as the long side direction. The color filter 212 is arranged in the Y direction in the order of red (R), green (G), and blue (B), but is not limited to this, and blue (B), green (G), and red You may arrange in the Y direction in the order of (R).

第1平坦化膜213は、遮光膜211およびカラーフィルタ212を覆うように設けられている
。第1平坦化膜213は、有機材料によって形成され、アクリル系樹脂、エポキシ系樹脂も
しくはポリイミド系樹脂などが挙げられる。第1平坦化膜213の膜厚は例えば1μm〜5
μmの範囲で設定されている。
The first planarizing film 213 is provided so as to cover the light shielding film 211 and the color filter 212. The first planarization film 213 is formed of an organic material, and examples thereof include an acrylic resin, an epoxy resin, and a polyimide resin. The film thickness of the first planarizing film 213 is, for example, 1 μm to 5
It is set in the range of μm.

共通電極214は、駆動IC(図示せず)から印加された電圧によって信号電極226との間で電界を発生させる機能を有する。共通電極214は第1平坦化膜213上に設けられている。共通電極214は、導電性を有する透明材料によって形成され、例えばITO、IZO、A
TO、AZO、酸化錫、酸化亜鉛または導電性高分子によって形成される。
The common electrode 214 has a function of generating an electric field with the signal electrode 226 by a voltage applied from a driving IC (not shown). The common electrode 214 is provided on the first planarization film 213. The common electrode 214 is formed of a conductive transparent material, for example, ITO, IZO, A
It is formed of TO, AZO, tin oxide, zinc oxide or a conductive polymer.

第2基板22は、第1基板21の第2主面21bに対向する第1主面22aと、第1主面22aの反対側に位置する第2主面22bとを有している。なお、第2基板22は第1基板21と同様の材料で形成できる。   The second substrate 22 has a first main surface 22a facing the second main surface 21b of the first substrate 21, and a second main surface 22b located on the opposite side of the first main surface 22a. The second substrate 22 can be formed of the same material as the first substrate 21.

第2基板22の第1主面22a上には、複数のゲート配線221が設けられており、複数のゲ
ート配線221を覆うようにゲート絶縁膜222が設けられている。ゲート絶縁膜222上にはソ
ース配線224が設けられており、複数のソース配線224を覆うように第1層間絶縁膜223が
設けられている。また、第1層間絶縁膜223上には第2平坦化膜225が設けられている。この第2平坦化膜225上には信号電極226が設けられている。
A plurality of gate wirings 221 are provided on the first main surface 22 a of the second substrate 22, and a gate insulating film 222 is provided so as to cover the plurality of gate wirings 221. A source wiring 224 is provided on the gate insulating film 222, and a first interlayer insulating film 223 is provided so as to cover the plurality of source wirings 224. A second planarizing film 225 is provided on the first interlayer insulating film 223. A signal electrode 226 is provided on the second planarization film 225.

ゲート配線221は、駆動IC(図示せず)から供給される電圧を薄膜トランジスタTFTに印加する機能を有する。図4に示すように、ゲート配線221は、第2基板22の第1主面22
a上にX方向に延在している。複数のゲート配線221はY方向に沿って配列されている。
ゲート配線221は、導電性を有する材料によって形成され、例えば、アルミニウム、モリ
ブデン、チタン、ネオジム、クロム、銅またはこれらを含む合金によって形成される。
The gate wiring 221 has a function of applying a voltage supplied from a driving IC (not shown) to the thin film transistor TFT. As shown in FIG. 4, the gate wiring 221 includes the first main surface 22 of the second substrate 22.
It extends in the X direction on a. The plurality of gate wirings 221 are arranged along the Y direction.
The gate wiring 221 is formed of a conductive material, for example, aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these.

図4には、複数のゲート配線221が記載されている。説明の便宜上、これらを第1ゲー
ト配線221a、第2ゲート配線221b、第3ゲート配線221c、第4ゲート配線221dおよび第5ゲート配線221eとする。
FIG. 4 shows a plurality of gate wirings 221. For convenience of explanation, these are referred to as a first gate wiring 221a, a second gate wiring 221b, a third gate wiring 221c, a fourth gate wiring 221d, and a fifth gate wiring 221e.

ゲート配線221は例えば下記方法によって形成される。   The gate wiring 221 is formed by the following method, for example.

まず、スパッタリング法、蒸着法または化学気相成長法によって、材料を第2基板22の第1主面22a上に膜として形成する。この膜の表面に対して感光性樹脂を塗布し、塗布した感光性樹脂に対して露光処理および現像処理を行なうことで、感光性樹脂に所望の形状のパターンを形成する。次いで、この膜を薬液でエッチングして、膜を所望の形状にした後、塗布した感光性樹脂を剥離する。このように、材料を成膜およびパターニングすることでゲート配線221を形成できる。   First, a material is formed as a film on the first main surface 22a of the second substrate 22 by sputtering, vapor deposition, or chemical vapor deposition. A photosensitive resin is applied to the surface of the film, and a pattern having a desired shape is formed on the photosensitive resin by performing an exposure process and a development process on the applied photosensitive resin. Next, this film is etched with a chemical solution to make the film into a desired shape, and then the applied photosensitive resin is peeled off. Thus, the gate wiring 221 can be formed by forming and patterning the material.

ゲート絶縁膜222はゲート配線221を覆うように第1主面22a上に設けられている。ゲート絶縁膜222は、窒化珪素、酸化珪素などの絶縁性を有する材料によって形成される。な
お、ゲート絶縁膜222は、上記のスパッタリング法、蒸着法または化学気相成長法などに
よって第2基板22の第1主面22a上に形成できる。
The gate insulating film 222 is provided on the first main surface 22a so as to cover the gate wiring 221. The gate insulating film 222 is formed using an insulating material such as silicon nitride or silicon oxide. The gate insulating film 222 can be formed on the first main surface 22a of the second substrate 22 by the above-described sputtering method, vapor deposition method, chemical vapor deposition method, or the like.

ソース配線224は、駆動ICから供給される信号電圧を薄膜トランジスタTFTを介して信号電極226に印加する機能を有する。図4に示すように、複数のソース配線224はY方向に延在している。また、複数のソース配線224はゲート絶縁膜222上にX方向に沿って配列されている。また、ソース配線224に供給される信号電圧は図9(a)に示すような駆動波
形をしており、1フレーム期間における各ソース配線224に印加される信号電圧が正また
は負のいずれかの極性であり、次の1フレーム期間に移行する際に各ソース配線224に印
加される信号電圧を負または正極性へ反転させている。また、1フレーム期間における隣り合うソース配線224で供給される信号電圧の極性は異なっている。なお、ソース配線224に印加される信号電圧の極性は、例えば共通電極214に印加される電圧を基準として、こ
の電圧より高い電圧であれば正極性、低い電圧であれば負極性とすることができる。
The source wiring 224 has a function of applying a signal voltage supplied from the driving IC to the signal electrode 226 through the thin film transistor TFT. As shown in FIG. 4, the plurality of source lines 224 extend in the Y direction. The plurality of source lines 224 are arranged on the gate insulating film 222 along the X direction. Further, the signal voltage supplied to the source wiring 224 has a driving waveform as shown in FIG. 9A, and the signal voltage applied to each source wiring 224 in one frame period is either positive or negative. The polarity is reversed, and the signal voltage applied to each source line 224 is inverted to negative or positive when shifting to the next one frame period. Further, the polarities of the signal voltages supplied from the adjacent source wirings 224 in one frame period are different. Note that the polarity of the signal voltage applied to the source wiring 224 is positive with respect to the voltage applied to the common electrode 214, for example, if it is higher than this voltage, and negative if it is lower. it can.

ソース配線224はゲート配線221と同様の材料で形成してもよい。ソース配線224はゲー
ト配線221と同様の方法によって形成できる。
The source wiring 224 may be formed using the same material as the gate wiring 221. The source wiring 224 can be formed by a method similar to that for the gate wiring 221.

図4には、複数のソース配線224が記載されている。説明の便宜上、これらを第1ソー
ス配線224a、第2ソース配線224bおよび第3ソース配線224cとする。
FIG. 4 shows a plurality of source wirings 224. For convenience of explanation, these are referred to as a first source line 224a, a second source line 224b, and a third source line 224c.

また、図4には、複数の画素Pが記載されている。説明の便宜上、第1ゲート配線221
a、第2ゲート配線221b、第1ソース配線224aおよび第2ソース配線224bによって囲
まれた領域を第1画素P1とし、第2ゲート配線221b、第3ゲート配線221c、第1ソース配線224aおよび第2ソース配線224bによって囲まれた領域を第2画素P2とし、第3ゲート配線221c、第4ゲート配線221d、第1ソース配線224aおよび第2ソース配線224
bによって囲まれた領域を第3画素P3とし、第4ゲート配線221d、第5ゲート配線221e、第1ソース配線224aおよび第2ソース配線224bによって囲まれた領域を第4画素P4とする。
Further, FIG. 4 shows a plurality of pixels P. For convenience of explanation, the first gate wiring 221
a, a region surrounded by the second gate wiring 221b, the first source wiring 224a, and the second source wiring 224b is the first pixel P1, and the second gate wiring 221b, the third gate wiring 221c, the first source wiring 224a, and the first source wiring 224a The region surrounded by the two source wirings 224b is the second pixel P2, and the third gate wiring 221c, the fourth gate wiring 221d, the first source wiring 224a and the second source wiring 224 are used.
A region surrounded by b is a third pixel P3, and a region surrounded by the fourth gate wiring 221d, the fifth gate wiring 221e, the first source wiring 224a and the second source wiring 224b is a fourth pixel P4.

なお、第1画素P1における第1基板21の第2主面21b上には赤色(R)のカラーフィルタ212が設けられており、第2画素P2には緑色(G)のカラーフィルタ212が設けられており、第3画素P3には青色(B)のカラーフィルタ212が設けられており、第4画素
P4には赤色(R)のカラーフィルタ212が設けられている。
A red (R) color filter 212 is provided on the second main surface 21b of the first substrate 21 in the first pixel P1, and a green (G) color filter 212 is provided on the second pixel P2. The third pixel P3 is provided with a blue (B) color filter 212, and the fourth pixel P4 is provided with a red (R) color filter 212.

第1層間絶縁膜223はソース配線224を覆うようにゲート絶縁膜222上に設けられている
。第1層間絶縁膜223は絶縁性を有する材料によって形成され、例えば、窒化珪素、酸化
珪素などの無機材料が挙げられる。
The first interlayer insulating film 223 is provided on the gate insulating film 222 so as to cover the source wiring 224. The first interlayer insulating film 223 is formed of an insulating material, and examples thereof include inorganic materials such as silicon nitride and silicon oxide.

薄膜トランジスタTFTは、アモルファスシリコン、ポリシリコンまたは酸化物半導体な
どの半導体層と、この半導体層上に設けられるとともに、ソース配線224に接続されたソ
ース電極と、ドレイン電極とを有する。薄膜トランジスタTFTはゲート配線221上に位置している。また、薄膜トランジスタTFTのドレイン電極はコンタクトホールを介して信号電
極226に接続されている。
The thin film transistor TFT includes a semiconductor layer such as amorphous silicon, polysilicon, or an oxide semiconductor, a source electrode provided on the semiconductor layer, connected to the source wiring 224, and a drain electrode. The thin film transistor TFT is located on the gate wiring 221. The drain electrode of the thin film transistor TFT is connected to the signal electrode 226 through a contact hole.

薄膜トランジスタTFTでは、ゲート配線221を介して半導体層に印加される電圧に応じてソース電極およびドレイン電極間の半導体層の抵抗が変化することで、信号電極226への
画像信号の書き込みまたは非書き込みが制御される。
In the thin film transistor TFT, the resistance of the semiconductor layer between the source electrode and the drain electrode changes in accordance with the voltage applied to the semiconductor layer through the gate wiring 221, thereby writing or non-writing the image signal to the signal electrode 226. Be controlled.

また、図4には、複数の薄膜トランジスタTFTが記載されている。説明の便宜上、第1
画素P1と第2画素P2との間で第1ソース配線224aに接続される薄膜トランジスタTFTを第1薄膜トランジスタTFT1とし、第2画素P2と第3画素P3との間で第2ソース配
線224bに接続される薄膜トランジスタTFTを第2薄膜トランジスタTFT2とし、第3画素
P3と第4画素P4との間で第1ソース配線224aに接続される薄膜トランジスタTFTを第3薄膜トランジスタTFT3とし、第4画素P4の第3画素P3と反対側で第2ソース配線224bに接続される薄膜トランジスタTFTを第4薄膜トランジスタTFT4とする。
FIG. 4 shows a plurality of thin film transistors TFT. For convenience of explanation, the first
A thin film transistor TFT connected to the first source line 224a between the pixel P1 and the second pixel P2 is a first thin film transistor TFT1, and is connected to the second source line 224b between the second pixel P2 and the third pixel P3. The thin film transistor TFT is a second thin film transistor TFT2, the thin film transistor TFT connected to the first source line 224a between the third pixel P3 and the fourth pixel P4 is a third thin film transistor TFT3, and the third pixel P3 of the fourth pixel P4. A thin film transistor TFT connected to the second source line 224b on the opposite side is referred to as a fourth thin film transistor TFT4.

第2平坦化膜225は有機材料によって形成され、アクリル系樹脂、エポキシ系樹脂また
はポリイミド系樹脂などが挙げられる。なお、第2平坦化膜225の膜厚は例えば1μm〜
5μmの範囲で設定されている。なお、寄生容量を低減させる観点では、第2平坦化膜225の膜厚を大きくするのが好ましい。
The second planarization film 225 is formed of an organic material, and examples thereof include an acrylic resin, an epoxy resin, and a polyimide resin. The film thickness of the second planarization film 225 is, for example, 1 μm to
It is set in the range of 5 μm. From the viewpoint of reducing the parasitic capacitance, it is preferable to increase the thickness of the second planarization film 225.

信号電極226は、駆動ICから印加された電圧によって共通電極214との間で電界を発生させる機能を有する。複数の信号電極226は第2平坦化膜225上に設けられており、画素Pごとに位置している。なお、信号電極226は共通電極214と同様の材料で形成してもよい。   The signal electrode 226 has a function of generating an electric field with the common electrode 214 by a voltage applied from the driving IC. The plurality of signal electrodes 226 are provided on the second planarization film 225 and are located for each pixel P. Note that the signal electrode 226 may be formed using the same material as the common electrode 214.

液晶表示装置1では、第1薄膜トランジスタTFT1は第1画素P1と第2画素P2との
間で第1ソース配線224aに接続され、第2薄膜トランジスタTFT2は第2画素P2と第3画素P3との間で第2ソース配線224bに接続され、第3薄膜トランジスタTFT3は第3画素P3と第4画素P4との間で第1ソース配線224aに接続され、第4薄膜トランジスタTFT4は第4画素P4の第3画素P3と反対側で第2ソース配線224bに接続されている。
これによって、隣り合う画素P間で極性を反転させる場合であっても、ライン反転駆動方式のように、1フレーム期間における各ソース配線224に印加される信号電圧を正または
負極性のいずれかの電圧とし、X方向に隣り合う第1ソース配線224aと第2ソース配線224bとに印加される信号電圧の極性を異ならせれば、Y方向に隣り合う第1画素P1と第2画素P2と、第2画素P2と第3画素P3と、第3画素P3と第4画素P4とに印加される信号電圧の極性を反転させることができる。したがって、したがって、第1ソース配線224aおよび第2ソース配線224bの各々で、1フレーム期間内で信号電圧の極性を繰り返し反転させる必要はなくなるので、ソース配線224における充電および放電が低減され、液晶表示装置1としての消費電力を削減できるとともに、X方向およびY方向に隣り合う画素P間で極性が反転しているので、クロストークの発生を抑制して表示品位を向上させることができる。
In the liquid crystal display device 1, the first thin film transistor TFT1 is connected to the first source line 224a between the first pixel P1 and the second pixel P2, and the second thin film transistor TFT2 is connected between the second pixel P2 and the third pixel P3. To the second source line 224b, the third thin film transistor TFT3 is connected to the first source line 224a between the third pixel P3 and the fourth pixel P4, and the fourth thin film transistor TFT4 is the third pixel of the fourth pixel P4. The other side of P3 is connected to the second source line 224b.
As a result, even when the polarity is inverted between adjacent pixels P, the signal voltage applied to each source line 224 in one frame period is either positive or negative, as in the line inversion driving method. If the polarities of the signal voltages applied to the first source wiring 224a and the second source wiring 224b adjacent in the X direction are different from each other in the X direction, the first pixel P1 and the second pixel P2 adjacent in the Y direction, The polarities of the signal voltages applied to the second pixel P2, the third pixel P3, the third pixel P3, and the fourth pixel P4 can be reversed. Therefore, there is no need to repeatedly invert the polarity of the signal voltage within one frame period in each of the first source line 224a and the second source line 224b, so that charging and discharging in the source line 224 are reduced, and the liquid crystal display The power consumption of the device 1 can be reduced, and the polarity is inverted between the pixels P adjacent in the X direction and the Y direction, so that the occurrence of crosstalk can be suppressed and the display quality can be improved.

図6は、液晶表示装置1における駆動時での各画素の極性を示した概略図である。図6(a)は、特定の1フレーム期間における各画素Pの極性を示した概略図であり、図6(b)は、図6(a)の次の1フレーム期間における各画素Pの極性を示した概略図である。なお、図6(a)および(b)では、+記号が正極性を表しているとともに、−記号は負極性を表している。   FIG. 6 is a schematic diagram illustrating the polarity of each pixel when the liquid crystal display device 1 is driven. 6A is a schematic diagram showing the polarity of each pixel P in a specific one frame period, and FIG. 6B is the polarity of each pixel P in the next one frame period in FIG. 6A. It is the schematic which showed. In FIGS. 6A and 6B, the + symbol represents positive polarity and the − symbol represents negative polarity.

図6(a)および(b)に示すように、Y方向に隣り合う画素P間において薄膜トランジスタTFTが接続されるソース配線224が異なっている。また、各ソース配線224に印加さ
れる信号電圧は図9(a)に示すような1フレーム期間において正または負極性のいずれかの電圧であり、X方向に隣り合うソース配線224では印加される信号電圧の極性が反転
している。これによって、液晶表示装置1では、図6(a)のような信号電圧の駆動波形であって1フレーム期間での隣り合うソース配線224に印加される信号電圧の極性を反転
させるライン反転駆動方式を採用しても、X方向に加えてY方向に隣り合う画素Pにおいても極性を反転させることが可能になる。そして、図6(b)に示すように、次のフレームに移行する際は各々のソース配線224に印加される信号電圧の極性を反転させるだけで
、X方向およびY方向に隣り合う画素Pにおいてその極性を反転させることができる。
As shown in FIGS. 6A and 6B, the source wiring 224 to which the thin film transistor TFT is connected differs between the pixels P adjacent in the Y direction. Further, the signal voltage applied to each source wiring 224 is either positive or negative voltage in one frame period as shown in FIG. 9A, and is applied to the source wiring 224 adjacent in the X direction. The polarity of the signal voltage is reversed. Accordingly, in the liquid crystal display device 1, a line inversion driving method is used for inverting the polarity of the signal voltage applied to the adjacent source line 224 in one frame period as shown in FIG. Even in the case of adopting, it is possible to reverse the polarity in the pixel P adjacent in the Y direction in addition to the X direction. Then, as shown in FIG. 6B, when shifting to the next frame, the polarity of the signal voltage applied to each source line 224 is simply reversed, and the pixel P adjacent in the X direction and the Y direction is used. Its polarity can be reversed.

また、液晶表示装置1では、画素PがX方向を長辺方向とする長方形状を成している。ここで、Y方向を長辺方向とする長方形状の画素の場合、RGBの3つの画素の各々にソース配線224を形成する必要があった。これに対して、液晶表示装置1では、画素PがX方向を長辺方向とする長方形状を成しているので、例えば、第1ソース配線224aおよび第2ソース配線224bによって第1画素P1(R)、第2画素P2(G)および第3画素P3(B)の3つの画素Pを駆動させることができる。すなわち、消費電力が大きくなりやすいソース配線224の形成数を削減できるので、液晶表示装置1の消費電力を低減できる。   Further, in the liquid crystal display device 1, the pixel P has a rectangular shape with the X direction as the long side direction. Here, in the case of a rectangular pixel whose long side is the Y direction, it is necessary to form the source wiring 224 in each of the three RGB pixels. On the other hand, in the liquid crystal display device 1, since the pixel P has a rectangular shape with the X direction as the long side direction, for example, the first pixel line P1 ( R), the second pixel P2 (G), and the third pixel P3 (B) can be driven. That is, since the number of source wirings 224 that tend to increase power consumption can be reduced, the power consumption of the liquid crystal display device 1 can be reduced.

液晶層23は、第1基板21と第2基板22との間に設けられている。液晶層23は、ネマティック液晶などの液晶分子を含んでいる。   The liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22. The liquid crystal layer 23 includes liquid crystal molecules such as nematic liquid crystal.

シール材24は、第1基板21と第2基板22とを貼り合わせる機能を有する。シール材24は第1基板21と第2基板22との間に設けられている。このシール材24はエポキシ樹脂などによって形成される。   The sealing material 24 has a function of bonding the first substrate 21 and the second substrate 22 together. The sealing material 24 is provided between the first substrate 21 and the second substrate 22. This sealing material 24 is formed of an epoxy resin or the like.

光源装置3は、液晶パネル2に向けて光を出射する機能を有する。光源装置3は、光源31および導光板32を有している。なお、本実施形態における光源装置3では、光源31にLEDなどの点光源を採用しているが、冷陰極管などの線光源を採用してもよい。   The light source device 3 has a function of emitting light toward the liquid crystal panel 2. The light source device 3 includes a light source 31 and a light guide plate 32. In the light source device 3 in the present embodiment, a point light source such as an LED is used as the light source 31, but a linear light source such as a cold cathode tube may be used.

第1偏光板4は、所定の振動方向の光を選択的に透過させる機能を有する。この第1偏光板4は、液晶パネル2の第1基板21の第1主面21aに対向するように配置されている。   The first polarizing plate 4 has a function of selectively transmitting light in a predetermined vibration direction. The first polarizing plate 4 is disposed so as to face the first main surface 21 a of the first substrate 21 of the liquid crystal panel 2.

第2偏光板5は、所定の振動方向の光を選択的に透過させる機能を有する。この第2偏光板5は、第2基板22の第2主面22bに対向するように配置されている。   The second polarizing plate 5 has a function of selectively transmitting light in a predetermined vibration direction. The second polarizing plate 5 is disposed so as to face the second main surface 22 b of the second substrate 22.

[第2の実施形態]
図7および図8は、第2の実施形態における液晶表示装置1Aの要部を示す図である。
[Second Embodiment]
7 and 8 are diagrams showing the main part of the liquid crystal display device 1A according to the second embodiment.

液晶表示装置1Aは、第1の実施形態における液晶表示装置1に比べて、信号電極226
上に第2層間絶縁膜227を介して共通電極214が形成されている点で異なる。
Compared to the liquid crystal display device 1 in the first embodiment, the liquid crystal display device 1A has a signal electrode 226.
The difference is that a common electrode 214 is formed thereon via a second interlayer insulating film 227.

第2層間絶縁膜227は信号電極226を覆うように第2平坦化膜225上に設けられている。第2層間絶縁膜227は絶縁性を有する材料によって形成され、例えば、窒化珪素、酸化珪素などの無機材料が挙げられる。   The second interlayer insulating film 227 is provided on the second planarization film 225 so as to cover the signal electrode 226. The second interlayer insulating film 227 is formed of an insulating material, and examples thereof include inorganic materials such as silicon nitride and silicon oxide.

共通電極214は第2層間絶縁膜227を介して信号電極226上に設けられている。また、共
通電極214にはスリットSが形成されている。信号電極226および共通電極214に対して電
圧を印加すると、信号電極226と共通電極214との間でスリットSを通して横電界を発生させ、この横電界によって液晶層23中の液晶分子の配向を制御することで、広視野角化を実現できる。
The common electrode 214 is provided on the signal electrode 226 via the second interlayer insulating film 227. In addition, a slit S is formed in the common electrode 214. When a voltage is applied to the signal electrode 226 and the common electrode 214, a horizontal electric field is generated between the signal electrode 226 and the common electrode 214 through the slit S, and the alignment of liquid crystal molecules in the liquid crystal layer 23 is controlled by the horizontal electric field. By doing so, a wide viewing angle can be realized.

なお、液晶表示装置1Aでは、信号電極226上に第2層間絶縁膜227を介して共通電極214を形成しているが、これには限定されない。信号電極226の下方に第2層間絶縁膜227を介して共通電極214を形成してもよく、この場合、信号電極226にスリットSが形成される。   In the liquid crystal display device 1A, the common electrode 214 is formed on the signal electrode 226 via the second interlayer insulating film 227, but the present invention is not limited to this. The common electrode 214 may be formed below the signal electrode 226 via the second interlayer insulating film 227. In this case, a slit S is formed in the signal electrode 226.

また、第2層間絶縁膜227を設けずに、第2平坦化膜225上に信号電極226および共通電
極214の両方を形成させてもよい。
Further, both the signal electrode 226 and the common electrode 214 may be formed on the second planarizing film 225 without providing the second interlayer insulating film 227.

本発明は上記の第1および第2の実施形態に特に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更および改良が可能である。   The present invention is not particularly limited to the first and second embodiments described above, and various modifications and improvements can be made without departing from the scope of the present invention.

1、1A 液晶表示装置
2 液晶パネル
21 第1基板
21a 第1主面
21b 第2主面(主面)
211 遮光膜
212 カラーフィルタ
213 第1平坦化膜
214 共通電極
22 第2基板
22a 第1主面(主面)
22b 第2主面
221 ゲート配線
221a 第1ゲート配線
221b 第2ゲート配線
221c 第3ゲート配線
221d 第4ゲート配線
221e 第5ゲート配線
222 ゲート絶縁膜
223 第1層間絶縁膜
224 ソース配線
224a 第1ソース配線
224b 第2ソース配線
224c 第3ソース配線
225 第2平坦化膜
226 信号電極
227 第2層間絶縁膜
TFT 薄膜トランジスタ
TFT1 第1薄膜トランジスタ
TFT2 第2薄膜トランジスタ
TFT3 第3薄膜トランジスタ
TFT4 第4薄膜トランジスタ
23 液晶層
24 シール材
4 第1偏光板
5 第2偏光板
3 光源装置
31 光源
32 導光板
S スリット
1, 1A liquid crystal display device 2 liquid crystal panel
21 First board
21a 1st main surface
21b Second main surface (main surface)
211 Shading film
212 Color filter
213 First planarization film
214 Common electrode
22 Second board
22a First main surface (main surface)
22b 2nd main surface
221 Gate wiring
221a First gate wiring
221b Second gate wiring
221c Third gate wiring
221d 4th gate wiring
221e 5th gate wiring
222 Gate insulation film
223 First interlayer insulating film
224 source wiring
224a First source wiring
224b Second source wiring
224c Third source wiring
225 Second planarization film
226 Signal electrode
227 Second interlayer insulating film
TFT thin film transistor
TFT1 first thin film transistor
TFT2 Second thin film transistor
TFT3 Third thin film transistor
TFT4 Fourth thin film transistor
23 Liquid crystal layer
24 Sealing material 4 First polarizing plate 5 Second polarizing plate 3 Light source device
31 Light source
32 Light guide plate S Slit

Claims (2)

主面同士を対向させて配置された第1基板および第2基板と、前記第1基板および前記第2基板の間に配置された液晶層と、前記第2基板の前記主面上にY方向に順次配列して設けられた第1ゲート配線、第2ゲート配線、第3ゲート配線および第4ゲート配線と、前記第2基板の前記主面上にY方向に直交するX方向に順次配列して設けられた、前記第1ゲート配線〜前記第4ゲート配線の各々に交差する第1ソース配線および前記第2ソース配線と、前記第2ゲート配線上に位置する第1薄膜トランジスタと、前記第3ゲート配線上に位置する第2薄膜トランジスタと、前記第4ゲート配線上に位置する第3薄膜トランジスタと、前記第1ゲート配線〜前記第4ゲート配線、前記第1ソース配線、前記第2ソース配線および前記第1薄膜トランジスタ〜前記第3薄膜トランジスタを覆うように前記第2基板の前記主面上に設けられた絶縁膜と、該絶縁膜上に設けられた、前記第1薄膜トランジスタ〜前記第3薄膜トランジスタの各々に電気的に接続された複数の第1表示電極と、前記第1表示電極との間で電界を形成するための第2表示電極とを備え、
前記第1ゲート配線、前記第2ゲート配線、前記第1ソース配線および前記第2ソース配線によって囲まれた、X方向を長辺方向とする長方形状の第1画素と、前記第2ゲート配線、前記第3ゲート配線、前記第1ソース配線および前記第2ソース配線によって囲まれた、X方向を長辺方向とする長方形状の第2画素と、前記第3ゲート配線、前記第4ゲート配線、前記第1ソース配線および前記第2ソース配線によって囲まれた、X方向を長辺方向とする長方形状の第3画素とを有し、
前記第1薄膜トランジスタは、前記第1画素と前記第2画素との間で前記第1ソース配線に接続され、前記第2薄膜トランジスタは、前記第2画素と前記第3画素との間で前記第2ソース配線に接続され、前記第3薄膜トランジスタは、前記第3画素の前記第2画素と反対側で前記第1ソース配線に接続されていることを特徴とする液晶表示装置。
A first substrate and a second substrate arranged with their main surfaces facing each other, a liquid crystal layer arranged between the first substrate and the second substrate, and a Y direction on the main surface of the second substrate First gate wiring, second gate wiring, third gate wiring, and fourth gate wiring, which are sequentially arranged, and sequentially arranged in the X direction orthogonal to the Y direction on the main surface of the second substrate. A first source line and a second source line that intersect with each of the first gate line to the fourth gate line, a first thin film transistor positioned on the second gate line, and the third gate line. A second thin film transistor positioned on a gate wiring; a third thin film transistor positioned on the fourth gate wiring; the first gate wiring to the fourth gate wiring; the first source wiring; the second source wiring; First thin film An insulating film provided on the main surface of the second substrate so as to cover the transistor to the third thin film transistor, and each of the first thin film transistor to the third thin film transistor provided on the insulating film is electrically connected A plurality of first display electrodes connected to each other and a second display electrode for forming an electric field between the first display electrodes,
A rectangular first pixel having a long side direction in the X direction surrounded by the first gate wiring, the second gate wiring, the first source wiring, and the second source wiring, and the second gate wiring, A rectangular second pixel having a long side direction in the X direction surrounded by the third gate line, the first source line, and the second source line; the third gate line; the fourth gate line; A rectangular third pixel surrounded by the first source line and the second source line and having a long side direction in the X direction;
The first thin film transistor is connected to the first source line between the first pixel and the second pixel, and the second thin film transistor is connected to the second pixel between the second pixel and the third pixel. A liquid crystal display device, wherein the liquid crystal display device is connected to a source line, and the third thin film transistor is connected to the first source line on the opposite side of the third pixel to the second pixel.
1フレーム期間において前記第1ソース配線には正極性の電圧のみが印加され、
前記1フレーム期間において前記第2ソース配線には負極性の電圧のみが印加される請求項1に記載の液晶表示装置。
Only a positive voltage is applied to the first source line in one frame period,
The liquid crystal display device according to claim 1, wherein only a negative voltage is applied to the second source line in the one frame period.
JP2012166632A 2012-07-27 2012-07-27 Liquid crystal display device Pending JP2014026135A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012166632A JP2014026135A (en) 2012-07-27 2012-07-27 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166632A JP2014026135A (en) 2012-07-27 2012-07-27 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2014026135A true JP2014026135A (en) 2014-02-06

Family

ID=50199816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012166632A Pending JP2014026135A (en) 2012-07-27 2012-07-27 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2014026135A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114283701A (en) * 2021-12-31 2022-04-05 厦门天马微电子有限公司 Display panel and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114283701A (en) * 2021-12-31 2022-04-05 厦门天马微电子有限公司 Display panel and display device
CN114283701B (en) * 2021-12-31 2023-12-19 厦门天马微电子有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
JP5627768B2 (en) Display device
US8736781B2 (en) Liquid crystal display device and method of driving the same
KR20020075304A (en) Liquid crystal display and manufacturing method of same
KR20150078248A (en) Display device
JP2014119746A (en) Liquid crystal display device
WO2015096258A1 (en) Pixel structure
JP2012255840A (en) Display device and electronic apparatus
JP2018063348A (en) Liquid crystal display panel and liquid crystal display device
US12026333B2 (en) Touch display device and display panel
JP5806383B2 (en) Liquid crystal display
TWI572963B (en) Display panel
CN108469696A (en) Array substrate and display panel
JP2017111396A (en) Display device
JP2009223167A (en) Liquid crystal display device
JP6494341B2 (en) Display device
US10871691B2 (en) Display device
JP2013134317A (en) Liquid crystal display device
JP2014106322A (en) Liquid crystal display device
JP2014026135A (en) Liquid crystal display device
KR102484901B1 (en) Organic Light Emitting Diode Display Device
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR101166578B1 (en) In plane switching mode liquid crystal display device and fabrication method thereof
WO2015096257A1 (en) Color filter substrate and liquid crystal display panel
KR102248643B1 (en) Array Substrate For Liquid Crystal Display Device
JP2014026061A (en) Liquid crystal display device