JP2014022654A - Print circuit board and electronic apparatus - Google Patents

Print circuit board and electronic apparatus Download PDF

Info

Publication number
JP2014022654A
JP2014022654A JP2012161836A JP2012161836A JP2014022654A JP 2014022654 A JP2014022654 A JP 2014022654A JP 2012161836 A JP2012161836 A JP 2012161836A JP 2012161836 A JP2012161836 A JP 2012161836A JP 2014022654 A JP2014022654 A JP 2014022654A
Authority
JP
Japan
Prior art keywords
layer
signal wiring
circuit board
ground
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012161836A
Other languages
Japanese (ja)
Other versions
JP2014022654A5 (en
Inventor
Daisuke Fujioka
大介 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012161836A priority Critical patent/JP2014022654A/en
Publication of JP2014022654A publication Critical patent/JP2014022654A/en
Publication of JP2014022654A5 publication Critical patent/JP2014022654A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a print circuit board which can effectively suppress EMI noise radiation without increasing circuit board costs.SOLUTION: In a print circuit board, a power supply layer 11 is laminated on one surface and a ground layer 12 is laminated on the other in the way that they have a core layer 10 in between. A signal wiring layer 14a adjacent to the power supply layer 11 is provided with a signal wiring pattern 15 where high frequency signals flow. In an area opposite to the signal wiring patter 15 of the power supply layer 11, a ground plane 16 for return current is formed, and on both sides of the signal wiring pattern 15, bypass capacitors 17a, 17b are provided for a signal wiring layer 14b positioned opposite the ground plane 16 with respect to the signal wiring pattern 15 respectively. The respective bypass capacitors 17a, 17b are electrically connected to the ground layer 12, the ground plane 16, and the power supply layer 11.

Description

本発明は、プリント基板、及び該プリント基板を有する電子機器に関する。   The present invention relates to a printed circuit board and an electronic apparatus having the printed circuit board.

デジタルカメラや携帯端末機器等の電子機器内には、IC等の電子部品等を搭載した多層構造のプリント基板が内蔵されている。   An electronic device such as a digital camera or a portable terminal device incorporates a multilayer printed circuit board on which electronic parts such as an IC are mounted.

ところで、近年、電子機器の処理能力の向上等にともなう信号伝送速度の高速化により、プリント基板に配線されている信号線において、クロック信号やデータバス信号など高速で動作する信号(高周波信号)はEMI(Electro Magnetic Interference:電磁妨害)ノイズの源となる。このため、この信号線に接続されるケーブルやこのプリント基板自らがアンテナとなって、増幅されたEMIノイズが放射されてしまう。   By the way, in recent years, due to the increase in signal transmission speed accompanying the improvement in processing capability of electronic devices, signals (high frequency signals) that operate at high speeds such as clock signals and data bus signals on signal lines wired to printed circuit boards It is a source of EMI (Electro Magnetic Interference) noise. For this reason, the cable connected to the signal line or the printed circuit board itself becomes an antenna, and amplified EMI noise is radiated.

前記EMIノイズの放射を抑制(低減)するための対策として、例えば、特許文献1に記載の技術では、多層構造のプリント基板において、電源層をグランド層によって両側から挟み込むとともに、両側の該グランド層の端部を互いに接続することによって、電源層とグランド層との間に発生したEMIノイズが外部に放射されるのを抑制している。   As a measure for suppressing (reducing) the emission of the EMI noise, for example, in the technique described in Patent Document 1, in a printed circuit board having a multilayer structure, a power supply layer is sandwiched from both sides by a ground layer, and the ground layers on both sides are arranged. By connecting the end portions of each other, the EMI noise generated between the power supply layer and the ground layer is prevented from being radiated to the outside.

ところで、近年のデジタルカメラや携帯端末機器等の電子機器は機能の増加等にともない、プリント基板内部の回路の増大化や信号伝送速度の更なる高速化が進んでいるため、ノイズ源となりうる信号線の本数も増加し、これにより、外部に放射されるEMIノイズが増加している。   By the way, as electronic devices such as digital cameras and portable terminal devices in recent years have increased in function, etc., the number of circuits inside the printed circuit board and the further increase in signal transmission speed have progressed. The number of lines is also increasing, which increases the EMI noise radiated to the outside.

このため、増加するEMIノイズの放射を抑えるには、前記特許文献1に記載のグランド層の数を更に増やしたり、グランド層のパターンを広く(大きく)することが有効である。しかしながら、積層されるグランド層の数を増やしたり、グランド層のパターンを広くすると、基板層数が増え、基板層の面積が増加するために、基板コストが高くなる。   For this reason, it is effective to further increase the number of ground layers described in Patent Document 1 or to widen (enlarge) the pattern of the ground layer in order to suppress the increase of EMI noise. However, increasing the number of stacked ground layers or widening the pattern of the ground layer increases the number of substrate layers and increases the area of the substrate layer, thereby increasing the substrate cost.

そこで、本発明は、基板コストを増加させることなく、EMIノイズの放射を効果的に抑制することができるプリント基板及び電子機器を提供することを目的とする。   Accordingly, an object of the present invention is to provide a printed circuit board and an electronic device that can effectively suppress the emission of EMI noise without increasing the substrate cost.

前記目的を達成するために本発明に係るプリント基板は、コア層を挟むようにして、一方の面に電源層、他方の面にグランド層が積層され、更に、少なくとも前記電源層側に、絶縁層を間に介在させて複数の信号配線層が積層された多層構造のプリント基板であって、前記複数の信号配線層のうち、前記電源層に隣接する信号配線層は高周波信号が流れる信号配線パターンが設けられており、前記電源層の前記信号配線パターンと対向する領域に、リターン電流用のグランドプレーンを形成して、前記信号配線パターンの両側側で、前記信号配線パターンに対して前記グランドプレーンと反対側に位置する信号配線層に2つのバイパスコンデンサをそれぞれ設け、前記各バイパスコンデンサが、前記グランド層と前記グランドプレーン、及び前記電源層に電気的に接続されていることを特徴としている。   In order to achieve the above object, the printed circuit board according to the present invention has a power supply layer on one surface and a ground layer on the other surface so as to sandwich the core layer, and further has an insulating layer at least on the power supply layer side. A printed circuit board having a multilayer structure in which a plurality of signal wiring layers are stacked with a signal wiring pattern in which a high-frequency signal flows in a signal wiring layer adjacent to the power supply layer among the plurality of signal wiring layers. A ground plane for return current is formed in a region of the power supply layer facing the signal wiring pattern, and the ground plane is formed with respect to the signal wiring pattern on both sides of the signal wiring pattern. Two bypass capacitors are respectively provided in the signal wiring layer located on the opposite side, and each bypass capacitor includes the ground layer, the ground plane, and It is characterized by being electrically connected to the serial power source layer.

本発明に係るプリント基板は、電源層の信号配線パターンと対向する領域に、リターン電流用のグランドプレーンを形成して、信号配線パターンの両側側で、この信号配線パターンに対してグランドプレーンと反対側に位置する信号配線層にバイパスコンデンサをそれぞれ設け、各バイパスコンデンサが、グランド層とグランドプレーン、及び電源層に電気的に接続されている。   In the printed circuit board according to the present invention, a ground plane for return current is formed in a region facing the signal wiring pattern of the power supply layer, and the signal wiring pattern is opposite to the ground plane on both sides of the signal wiring pattern. A bypass capacitor is provided in each of the signal wiring layers located on the side, and each bypass capacitor is electrically connected to the ground layer, the ground plane, and the power supply layer.

このような構造によって、基板コストを増加させることなく(グランド層の数を増やしたり、グランド層のパターンを広くすることなく)、信号配線パターンから放射されるEMIノイズを効果的に抑制することができる。   With such a structure, EMI noise radiated from the signal wiring pattern can be effectively suppressed without increasing the substrate cost (without increasing the number of ground layers or increasing the pattern of the ground layer). it can.

本発明の実施形態1に係る電子機器の一例としてのデジタルカメラの背面側を示す斜視図。1 is a perspective view showing a back side of a digital camera as an example of an electronic apparatus according to Embodiment 1 of the present invention. 図1のデジタルカメラ内に実装されたプリント基板を示す分解斜視図。FIG. 2 is an exploded perspective view showing a printed circuit board mounted in the digital camera of FIG. 1. 実施形態1におけるプリント基板の断面を示す図。FIG. 3 is a diagram illustrating a cross section of the printed circuit board according to the first embodiment. プリント基板の信号配線層に形成された高周波信号が流れる配線パターンの一例を示す図。The figure which shows an example of the wiring pattern through which the high frequency signal formed in the signal wiring layer of a printed circuit board flows. プリント基板の電源層に形成されたリターン電流用のグランドプレーンの一例を示す図。The figure which shows an example of the ground plane for return current formed in the power supply layer of a printed circuit board. 実施形態2におけるプリント基板の断面を示す図。FIG. 6 is a diagram illustrating a cross section of a printed circuit board according to a second embodiment. 比較用のプリント基板の断面を示す図。The figure which shows the cross section of the printed circuit board for a comparison.

以下、本発明を図示の実施形態に基づいて説明する。
〈実施形態1〉
図1は、本発明の実施形態1に係る電子機器の一例としてのデジタルコンパクトカメラ(以下、「デジタルカメラ」という)の背面側を示す斜視図、図2は、このデジタルカメラ内に搭載されたプリント基板を示す分解斜視図である。
Hereinafter, the present invention will be described based on the illustrated embodiments.
<Embodiment 1>
FIG. 1 is a perspective view showing the back side of a digital compact camera (hereinafter referred to as “digital camera”) as an example of an electronic apparatus according to Embodiment 1 of the present invention, and FIG. 2 is mounted in the digital camera. It is a disassembled perspective view which shows a printed circuit board.

図1、図2に示すように、本実施形態のデジタルカメラ1は、前部ケース2と後部ケース3の外周縁部を接合することでカメラ外枠が形成されており、この内部にカメラ動作制御等を行うためのIC等の電子部品4が複数実装されたプリント基板5などが配置されている(本発明の特徴であるプリント基板5の詳細については後述する)。   As shown in FIGS. 1 and 2, the digital camera 1 of the present embodiment has a camera outer frame formed by joining the outer peripheral edge portions of the front case 2 and the rear case 3, and the camera operation is performed inside this. A printed circuit board 5 on which a plurality of electronic components 4 such as ICs for performing control and the like are mounted is disposed (details of the printed circuit board 5 which is a feature of the present invention will be described later).

後部ケース3側には、モニタ画面6や操作ボタン7等が設けられている。また、このデジタルカメラ1の側面には、入出力インターフェースとしてUSBコネクタ8がプリント基板5に設けられており、このUSBコネクタ8には、プリンタ等の外部機器との間で信号を伝送するためのUSBケーブル9が着脱自在に接続される。USBコネクタ8にはカバーケース(不図示)が設けられており、USBケーブル9が接続されていないときはUSBコネクタ8の表面をこのカバーケースで覆っている。なお、前部ケース2の前面側には、撮影レンズ系を備えたレンズ鏡筒(不図示)等が設けられている。   On the rear case 3 side, a monitor screen 6, operation buttons 7 and the like are provided. Further, a USB connector 8 is provided on the printed circuit board 5 as an input / output interface on the side surface of the digital camera 1, and the USB connector 8 is used for transmitting a signal to / from an external device such as a printer. A USB cable 9 is detachably connected. The USB connector 8 is provided with a cover case (not shown). When the USB cable 9 is not connected, the surface of the USB connector 8 is covered with this cover case. A lens barrel (not shown) having a photographing lens system is provided on the front side of the front case 2.

(プリント基板5)
次に、本発明の実施形態1に係るプリント基板5の詳細について説明する。
(Printed circuit board 5)
Next, details of the printed circuit board 5 according to Embodiment 1 of the present invention will be described.

図3は、プリント基板5の断面を示す図である。図3に示すように、このプリント基板5は多層基板(図では6層基板)であり、コア層10を挟んで一方側(図の上側)に電源層11と他方側(図の下側)にグランド(GND)層12がそれぞれ積層されている。更に、電源層11の上面側には、絶縁層13a,13bを介して配線パターンが形成された信号配線層14a,14bがそれぞれ積層され、グランド層12の下面側にも、絶縁層13c,13dを介して配線パターンが形成された信号配線層14c,14dがそれぞれ積層されている。   FIG. 3 is a view showing a cross section of the printed circuit board 5. As shown in FIG. 3, this printed circuit board 5 is a multilayer board (six-layer board in the figure), and has a power supply layer 11 on one side (upper side in the figure) and the other side (lower side in the figure) across the core layer 10. In addition, a ground (GND) layer 12 is laminated. Further, signal wiring layers 14a and 14b each having a wiring pattern formed thereon are laminated on the upper surface side of the power supply layer 11, and the insulating layers 13c and 13d are also formed on the lower surface side of the ground layer 12. The signal wiring layers 14c and 14d having the wiring patterns formed thereon are laminated.

本実施形態では、電源層11のグランド層12と反対側に位置する信号配線層14aのうちの特に信号配線パターン15が、高周波信号が流れる信号配線であり、この信号配線パターン15がEMIノイズを放射する要因となるノイズ源(以下、この信号配線パターン15を「高速信号配線15」という)となる。   In the present embodiment, the signal wiring pattern 15 in the signal wiring layer 14a located on the opposite side of the power supply layer 11 from the ground layer 12 is a signal wiring through which a high-frequency signal flows, and the signal wiring pattern 15 generates EMI noise. It becomes a noise source that causes radiation (hereinafter, this signal wiring pattern 15 is referred to as “high-speed signal wiring 15”).

なお、例えば、図4のようなプリント基板の信号配線層において、高周波信号が流れる複数の信号配線30(前記高速信号配線15に相当)が配線パターンされている場合、この複数の信号配線30が、EMIノイズを放射する要因となるノイズ源となる。   For example, in the signal wiring layer of the printed circuit board as shown in FIG. 4, when a plurality of signal wirings 30 (corresponding to the high-speed signal wirings 15) through which high-frequency signals flow are patterned, the plurality of signal wirings 30 are This is a noise source that causes EMI noise to be emitted.

電源層11の前記高速信号配線15と対向する領域には、リターン電流用のグランドプレーン16が設けられている。グランドプレーン16の幅(図3の左右方向の幅)は、高速信号配線15の幅よりも広く形成されている。このグランドプレーン16とグランド層12は、両側側の2箇所でビア接続されている。   A return current ground plane 16 is provided in a region of the power supply layer 11 facing the high-speed signal wiring 15. The width of the ground plane 16 (the width in the left-right direction in FIG. 3) is formed wider than the width of the high-speed signal wiring 15. The ground plane 16 and the ground layer 12 are via-connected at two locations on both sides.

なお、例えば、図5のようなプリント基板の電源層において、中央部に設けたグランドプレーン31が前記リターン電流用のグランドプレーン16に相当する。   For example, in the power supply layer of the printed circuit board as shown in FIG. 5, the ground plane 31 provided in the center corresponds to the ground plane 16 for return current.

そして、本実施形態では、プリント基板5の表面層である信号配線層14bには、電源層11のグランドプレーン16の両側近傍と対向する位置にバイパスコンデンサ17a,17bがそれぞれ設けられている。バイパスコンデンサ17a,17bは、電源層11及びグランド層12、グランドプレーン16とビア接続されている。なお、表面層である信号配線層14bのバイパスコンデンサ17a,17bの両側には、絶縁パターン18が設けられている。   In the present embodiment, bypass capacitors 17 a and 17 b are provided on the signal wiring layer 14 b, which is the surface layer of the printed circuit board 5, at positions facing both sides of the ground plane 16 of the power supply layer 11. The bypass capacitors 17a and 17b are via-connected to the power supply layer 11, the ground layer 12, and the ground plane 16. An insulating pattern 18 is provided on both sides of the bypass capacitors 17a and 17b of the signal wiring layer 14b which is the surface layer.

このように、本実施形態のプリント基板5によれば、高速信号配線15に対してリターン電流用のグランドプレーン16を電源層11に設けることで、高速信号配線15のリターン電流を確保することができ、また、コア層10を挟むようにして電源層11とグランド層12を隣接させることで、コンデンサ極板を形成している。更に、信号配線層14bに設けたバイパスコンデンサ17a,17bが、電源層11とグランドプレーン16、グランド層12にビア接続されている。   As described above, according to the printed circuit board 5 of the present embodiment, the return current of the high-speed signal wiring 15 can be ensured by providing the ground plane 16 for the return current with respect to the high-speed signal wiring 15 in the power supply layer 11. In addition, the capacitor electrode plate is formed by adjoining the power supply layer 11 and the ground layer 12 with the core layer 10 interposed therebetween. Further, bypass capacitors 17 a and 17 b provided in the signal wiring layer 14 b are via-connected to the power supply layer 11, the ground plane 16, and the ground layer 12.

これにより、基板コストを増加させることなく(グランド層の数を増やしたり、グランド層のパターンを広くすることなく)、高速信号配線15から放射されるEMIノイズを効果的に抑制することができる。   As a result, EMI noise radiated from the high-speed signal wiring 15 can be effectively suppressed without increasing the substrate cost (without increasing the number of ground layers or widening the pattern of the ground layer).

更に、本実施形態のプリント基板5によれば、例えば、電源層11に設けるグランドプレーン16を物理的に広く取れない場合でも、信号配線層14bに設けたバイパスコンデンサ17a,17bを、電源層11とグランドプレーン16、グランド層12にビア接続しているので、安定したグランドを形成することができ、EMIノイズの放射を十分に抑制することができる。   Furthermore, according to the printed circuit board 5 of the present embodiment, for example, even when the ground plane 16 provided in the power supply layer 11 cannot be physically wide, the bypass capacitors 17a and 17b provided in the signal wiring layer 14b are connected to the power supply layer 11. Since the ground plane 16 and the ground layer 12 are via-connected, a stable ground can be formed and radiation of EMI noise can be sufficiently suppressed.

〈実施形態2〉
図6は、本発明の実施形態2に係るプリント基板の断面を示す図である。なお、図3に示した実施形態1のプリント基板と同一機能を有する部材には同一符号を付し、重複する説明は省略する。
<Embodiment 2>
FIG. 6 is a view showing a cross section of a printed circuit board according to Embodiment 2 of the present invention. In addition, the same code | symbol is attached | subjected to the member which has the same function as the printed circuit board of Embodiment 1 shown in FIG. 3, and the overlapping description is abbreviate | omitted.

図6に示すように、本実施形態のプリント基板5aは、表面層である信号配線層14bの、前記高速信号配線15と対向する位置にもリターン電流用のグランドパターン19を設けた構造である。このグランドパターン19は、グランドプレーン16と2箇所でビア接続されている。他の構造は実施形態1のプリント基板と同様である。   As shown in FIG. 6, the printed circuit board 5a of the present embodiment has a structure in which a ground pattern 19 for return current is provided at a position facing the high-speed signal wiring 15 in the signal wiring layer 14b as a surface layer. . The ground pattern 19 is via-connected to the ground plane 16 at two locations. Other structures are the same as those of the printed circuit board of the first embodiment.

このように、本実施形態のプリント基板5aによれば、表面層である信号配線層14bにグランドパターン19を設けることで、高速信号配線15に対して、その上下にそれぞれリターン電流用のグランドプレーン16とグランドパターン19を設けた構造となり、更に、グランドプレーン16とグランドパターン19は2箇所でビア接続されている。   As described above, according to the printed circuit board 5a of the present embodiment, the ground pattern 19 is provided on the signal wiring layer 14b which is the surface layer, so that the ground planes for return currents are provided above and below the high-speed signal wiring 15, respectively. 16 and a ground pattern 19 are provided, and the ground plane 16 and the ground pattern 19 are via-connected at two locations.

これにより、高速信号配線15は、該高速信号配線15の上下及び両側の4方向がシールドされるので、高速信号配線15から放射されるEMIノイズをより効果的に抑制することができる。   As a result, the high-speed signal wiring 15 shields the four directions on the upper and lower sides and both sides of the high-speed signal wiring 15, so that EMI noise radiated from the high-speed signal wiring 15 can be more effectively suppressed.

図7は、上記した本発明の実施形態1、2のプリント基板に対する比較用のプリント基板の断面を示す図である。なお、図3に示した実施形態1のプリント基板と同一機能を有する部材には同一符号を付し、重複する説明は省略する。   FIG. 7 is a view showing a cross section of a printed circuit board for comparison with the printed circuit boards according to the first and second embodiments of the present invention. In addition, the same code | symbol is attached | subjected to the member which has the same function as the printed circuit board of Embodiment 1 shown in FIG. 3, and the overlapping description is abbreviate | omitted.

図7に示すように、この比較用のプリント基板5bは、実施形態1、2のプリント基板の表面層である信号配線層14bに設けていたバイパスコンデンサ17a,17bや、グランドパターン19を設けていない。詳細には、実施形態1で説明したように、電源層11の前記高速信号配線15と対向する領域に、リターン電流用のグランドプレーン16が設けられているだけである。   As shown in FIG. 7, this comparative printed circuit board 5b is provided with the bypass capacitors 17a and 17b provided in the signal wiring layer 14b which is the surface layer of the printed circuit board of the first and second embodiments, and the ground pattern 19. Absent. Specifically, as described in the first embodiment, the ground plane 16 for return current is only provided in the region of the power supply layer 11 facing the high-speed signal wiring 15.

図7のような構造のプリント基板5bでは、高速信号配線15に対してリターン電流用のグランドプレーン16を電源層11に設けているので、高速信号配線15から放射されるEMIノイズを低減することできる。しかしながら、例えば、電源層11に設けるグランドプレーン16を物理的に広く取れない場合や、グランドプレーン16とグランド層12がビアで多点接続できない場合は、グランドプレーン16のインピーダンスを下げることができず、EMIノイズの放射を十分に抑制することができない。   In the printed circuit board 5b having the structure as shown in FIG. 7, the ground plane 16 for return current is provided in the power supply layer 11 with respect to the high-speed signal wiring 15, so that EMI noise radiated from the high-speed signal wiring 15 is reduced. it can. However, for example, when the ground plane 16 provided in the power supply layer 11 cannot be physically widened or when the ground plane 16 and the ground layer 12 cannot be connected at multiple points by vias, the impedance of the ground plane 16 cannot be lowered. , Radiation of EMI noise cannot be sufficiently suppressed.

以下の表1は、前記実施形態1に係るプリント基板5の構造によるEMIノイズ(EMI放射ノイズ)の計測結果(NO.1〜7)を示したものである。   Table 1 below shows measurement results (NO. 1 to 7) of EMI noise (EMI radiation noise) by the structure of the printed circuit board 5 according to the first embodiment.

このノイズ計測では、前記実施形態1に係る構造を有するプリント基板を搭載した電子機器をそれぞれ異なる周波数で動作させ(NO.1:67.63MHz〜NO.7:934.99MHz)、EMIノイズのCISPR22基準を満たすか否かについて、EMIノイズ(ノイズレベル)を計測した。   In this noise measurement, electronic devices equipped with the printed circuit board having the structure according to the first embodiment are operated at different frequencies (NO.1: 67.63 MHz to NO.7: 934.99 MHz), and the EMI noise CISPR22 standard is set. EMI noise (noise level) was measured as to whether or not it was satisfied.

前記高速信号配線15(図4の信号配線30)が要因と思われるEMIノイズは、一般的に動作周波数27MHzの倍数で計測された。なお、27MHzの倍数で計測されたEMIノイズ(ノイズレベル)は、表1の188.99MHz(NO.3)、323.74MHz(NO.5)、350.73MHz(NO.6)である。   The EMI noise that seems to be caused by the high-speed signal wiring 15 (signal wiring 30 in FIG. 4) was generally measured at a multiple of the operating frequency of 27 MHz. The EMI noise (noise level) measured at a multiple of 27 MHz is 188.999 MHz (NO.3), 323.74 MHz (NO.5), and 350.73 MHz (NO.6) in Table 1.

この計測結果から明らかなように、NO.3、5、6の周波数以外での27MHzの倍数のEMIノイズは抑制されて、計測できない程度のレベルであった。   As is apparent from this measurement result, EMI noise of multiples of 27 MHz other than the frequencies of No. 3, 5, and 6 was suppressed, and the level was such that measurement was not possible.

また、NO.3、5、6の周波数においても、表1の右側のEMIノイズのCISPR22基準値の規制値に対するマージン値は、計測に使用したアンテナの水平偏波・垂直偏波ともに、最低でも8.5dB以上あり、EMIノイズに対して十分な本発明の効果が得られた。   In addition, at the frequencies of NO.3, 5, and 6, the margin value for the regulation value of the CISPR22 reference value for EMI noise on the right side of Table 1 is at least for both the horizontal and vertical polarization of the antenna used for measurement. It was 8.5 dB or more, and the effect of the present invention sufficient for EMI noise was obtained.

なお、前記した各実施形態は、デジタルカメラに内蔵されているプリント基板の例であったが、これ以外にも、例えば携帯端末機器等の電子機器に内蔵されているプリント基板においても、同様に本発明を適用することができる。   Each embodiment described above is an example of a printed circuit board built in a digital camera. However, in addition to this, for example, a printed circuit board built in an electronic device such as a mobile terminal device is similarly used. The present invention can be applied.

1 デジタルカメラ(電子機器)
2 前部ケース
3 後部ケース
4 電子部品
5、5a、5b プリント基板
10 コア層
11 電源層
12 グランド層
15 高速信号配線(信号配線パターン)
16 グランドプレーン
17a,17b バイパスコンデンサ
19 グランドパターン
1 Digital camera (electronic equipment)
2 Front case 3 Rear case 4 Electronic component 5, 5a, 5b Printed circuit board 10 Core layer 11 Power supply layer 12 Ground layer 15 High-speed signal wiring (signal wiring pattern)
16 Ground plane 17a, 17b Bypass capacitor 19 Ground pattern

特開2003−218541号公報JP 2003-218541 A

Claims (4)

コア層を挟むようにして、一方の面に電源層、他方の面にグランド層が積層され、更に、少なくとも前記電源層側に、絶縁層を間に介在させて複数の信号配線層が積層された多層構造のプリント基板であって、
前記複数の信号配線層のうち、前記電源層に隣接する信号配線層は高周波信号が流れる信号配線パターンが設けられており、
前記電源層の前記信号配線パターンと対向する領域に、リターン電流用のグランドプレーンを形成して、
前記信号配線パターンの両側側で、前記信号配線パターンに対して前記グランドプレーンと反対側に位置する信号配線層にバイパスコンデンサをそれぞれ設け、
前記各バイパスコンデンサが、前記グランド層と前記グランドプレーン、及び前記電源層に電気的に接続されていることを特徴とするプリント基板。
A multilayer in which a power layer is laminated on one surface and a ground layer is laminated on the other surface so that the core layer is sandwiched, and a plurality of signal wiring layers are laminated at least on the power layer side with an insulating layer interposed therebetween A printed circuit board having a structure,
Among the plurality of signal wiring layers, a signal wiring layer adjacent to the power supply layer is provided with a signal wiring pattern through which a high-frequency signal flows,
In a region facing the signal wiring pattern of the power supply layer, a ground plane for return current is formed,
A bypass capacitor is provided on each side of the signal wiring pattern on the signal wiring layer located on the opposite side of the ground plane with respect to the signal wiring pattern,
The printed circuit board, wherein each bypass capacitor is electrically connected to the ground layer, the ground plane, and the power supply layer.
前記グランド層と前記グランドプレーンは、少なくとも2箇所においてビア接続されていることを特徴とする請求項1記載のプリント基板。   The printed circuit board according to claim 1, wherein the ground layer and the ground plane are via-connected in at least two places. 前記各バイパスコンデンサが設けられた信号配線層に、該各バイパスコンデンサの間に位置するようにしてグランドパターンを形成し、前記信号配線パターンの周囲を囲むようにして前記グランドプレーンと前記グランドパターンとが少なくとも2箇所においてビア接続されていることを特徴とする請求項1又は2記載のプリント基板   A ground pattern is formed in the signal wiring layer provided with each bypass capacitor so as to be positioned between the respective bypass capacitors, and the ground plane and the ground pattern are surrounded at least by surrounding the signal wiring pattern. 3. The printed circuit board according to claim 1, wherein vias are connected at two locations. 請求項1乃至3のいずれか一項に記載のプリント基板が搭載されていることを特徴とする電子機器。   An electronic apparatus comprising the printed circuit board according to any one of claims 1 to 3.
JP2012161836A 2012-07-20 2012-07-20 Print circuit board and electronic apparatus Pending JP2014022654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012161836A JP2014022654A (en) 2012-07-20 2012-07-20 Print circuit board and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161836A JP2014022654A (en) 2012-07-20 2012-07-20 Print circuit board and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2014022654A true JP2014022654A (en) 2014-02-03
JP2014022654A5 JP2014022654A5 (en) 2015-07-09

Family

ID=50197186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012161836A Pending JP2014022654A (en) 2012-07-20 2012-07-20 Print circuit board and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2014022654A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799397A (en) * 1993-09-29 1995-04-11 Toshiba Corp Printed board structure
JP2001127387A (en) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd Printed-wiring board
JP2012138471A (en) * 2010-12-27 2012-07-19 Kyocer Slc Technologies Corp Wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799397A (en) * 1993-09-29 1995-04-11 Toshiba Corp Printed board structure
JP2001127387A (en) * 1999-10-29 2001-05-11 Fuji Xerox Co Ltd Printed-wiring board
JP2012138471A (en) * 2010-12-27 2012-07-19 Kyocer Slc Technologies Corp Wiring board

Similar Documents

Publication Publication Date Title
KR101385167B1 (en) Printed circuit board
US9326370B2 (en) Printed circuit board
JPH05502977A (en) Multilayer circuit board to suppress radio frequency interference from high frequency signals
JP2001160663A (en) Circuit substrate
JP2010050298A (en) Printed circuit board
JP2006190873A (en) Printed circuit board and electronic device comprising the same
JP2020021808A (en) Circuit board, and electronic apparatus with the circuit board
JP5686630B2 (en) Printed wiring board, optical communication module, optical communication device, module device, and arithmetic processing device
JP5638808B2 (en) Flexible printed circuit board
US20140132371A1 (en) Noise suppression device and multilayer printed circuit board carrying same
US8125794B2 (en) Multilayer printed wiring board and electronic device using the same
JP4671333B2 (en) Multilayer printed circuit board and electronic equipment
JP2007335618A (en) Printed circuit board
JPH11220263A (en) Printed wiring board
JP2014022654A (en) Print circuit board and electronic apparatus
CN111935901B (en) Circuit printed board and electronic apparatus
TW201611675A (en) Improved method for structure of circuit board
JP2015154544A (en) Controller for power converter
JP3799949B2 (en) Printed board
JP2009302190A (en) Printed board and image formation apparatus
JP6336714B2 (en) Electronic equipment
JP2007158243A (en) Multilayer printed circuit board
JP4433882B2 (en) Noise emission suppression memory module
WO2012153835A1 (en) Printed wiring board
JP2018207019A (en) Printed circuit board unit and connection method of printed circuit board

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160927