JP2014011259A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2014011259A
JP2014011259A JP2012145737A JP2012145737A JP2014011259A JP 2014011259 A JP2014011259 A JP 2014011259A JP 2012145737 A JP2012145737 A JP 2012145737A JP 2012145737 A JP2012145737 A JP 2012145737A JP 2014011259 A JP2014011259 A JP 2014011259A
Authority
JP
Japan
Prior art keywords
electrode
electrode pad
semiconductor device
solder bump
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012145737A
Other languages
Japanese (ja)
Inventor
Shingo Sato
慎吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012145737A priority Critical patent/JP2014011259A/en
Publication of JP2014011259A publication Critical patent/JP2014011259A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can inhibit voids in interfaces among an electrode pad and an electrode and a solder bump, which are generated by electromigration.SOLUTION: A semiconductor device comprises: an insulating substrate having a top face including a mounting part 1a of a semiconductor element; an electrode pad 2 provided on the mounting part 1a; a semiconductor element 11 which is mounted on the insulating substrate 1 such that a principal surface where an electrode 12a is provided is opposed to the mounting part 1a; and a solder bump 3 sandwiched between the electrode pad 2 and the electrode 12. At least one of the electrode pad 2 and the electrode 12 includes reduction parts 2a, 12a on a periphery, for reducing a current density of a current transmitted to and received from the solder bump 3. Because the current density is reduced by the reduction part, generation of voids due to electromigration is inhibited.

Description

本発明は、半導体素子の電極と絶縁基板の電極パッドとが、はんだバンプを介して接続されてなる半導体装置に関するものである。   The present invention relates to a semiconductor device in which electrodes of a semiconductor element and electrode pads of an insulating substrate are connected via solder bumps.

半導体集積回路素子（ＩＣ）等の半導体素子は、一般に、半導体素子搭載用の配線基板に搭載されて半導体装置となり、コンピュータや通信機器，センサ機器等の電子機器を構成する外部の電気回路（マザーボード等）に実装されて使用されている。   A semiconductor element such as a semiconductor integrated circuit element (IC) is generally mounted on a wiring board for mounting a semiconductor element to form a semiconductor device, and an external electric circuit (motherboard) constituting an electronic device such as a computer, a communication device, or a sensor device. Etc.) and used.

半導体素子は、一般に、シリコン等の半導体基板の主面に微細な回路配線が設けられてなる。半導体基板の主面には、その電子回路と電気的に接続された電極が設けられている。   A semiconductor element is generally provided with fine circuit wiring on the main surface of a semiconductor substrate such as silicon. An electrode electrically connected to the electronic circuit is provided on the main surface of the semiconductor substrate.

配線基板は、例えばセラミック基板等の絶縁基板の上面に、半導体素子の電極の配置に対応して電極パッドが形成された構造である。半導体素子の電極と絶縁基板の電極パッドとが対向し合い、両者がはんだバンプ等を介して互いに接続されて、半導体装置が構成されている。はんだバンプは、例えばスズ−銀やスズ−銀−ビスマス等のはんだ材料からなる。   The wiring board has a structure in which electrode pads are formed on the upper surface of an insulating substrate such as a ceramic substrate corresponding to the arrangement of the electrodes of the semiconductor element. An electrode of the semiconductor element and an electrode pad of the insulating substrate face each other, and both are connected to each other through a solder bump or the like to constitute a semiconductor device. The solder bump is made of a solder material such as tin-silver or tin-silver-bismuth.

電極パッドは、搭載部から絶縁基板の下面等の外表面にかけて設けられた配線導体を介して、絶縁基板の下面等に電気的に導出されている。配線導体のうち絶縁基板の下面等に設けられた部分は外部電気回路にはんだ等の導電性接続材を介して接合される。これにより、半導体素子と外部電気回路とが配線基板を介して電気的に接続される。   The electrode pad is electrically led to the lower surface of the insulating substrate through a wiring conductor provided from the mounting portion to the outer surface such as the lower surface of the insulating substrate. A portion of the wiring conductor provided on the lower surface of the insulating substrate is joined to an external electric circuit via a conductive connecting material such as solder. Thereby, the semiconductor element and the external electric circuit are electrically connected via the wiring board.

半導体装置は、上記電子機器の基板に実装され、外部の電気回路から貫通導体、電極パッドおよびはんだバンプを通って半導体素子の電極に各種の信号としての電流が通電される。   The semiconductor device is mounted on the substrate of the electronic device, and currents as various signals are passed from the external electric circuit to the electrodes of the semiconductor element through the through conductors, the electrode pads, and the solder bumps.

特開平11−102988号公報Japanese Patent Laid-Open No. 11-102988 特開2010−103501号公報JP 2010-103501 A

しかしながら、上記従来技術の半導体装置においては、電極と電極パッドとの間で通電されたときに、電極および電極パッドの少なくとも一方において、はんだバンプとの接続界面においてボイド（空隙）が発生する可能性があるという問題点があった。   However, in the above-described conventional semiconductor device, when current is passed between the electrode and the electrode pad, at least one of the electrode and the electrode pad may cause a void (void) at the connection interface with the solder bump. There was a problem that there was.

これは、電極および電極パッドを形成しているニッケルまたは銅等の金属が、電極と電極パッドとの間を流れる電流（電子の流れ）に伴うエレクトロマイグレーションによって、部分的にはんだ内に拡散する可能性があることによる。このような空隙が生じると、電極または電極パッドとはんだバンプとの間で局部的な電気抵抗の増加や断線等の不具合を生じる。   This is because the metal such as nickel or copper forming the electrode and electrode pad can partially diffuse into the solder due to electromigration associated with the current (electron flow) flowing between the electrode and the electrode pad. Because there is sex. When such a gap is generated, a problem such as a local increase in electrical resistance or disconnection occurs between the electrode or electrode pad and the solder bump.

特に、近年、半導体素子の高速化に伴い、電極と電極パッドとの間を流れる電流の電流密度が著しく増える傾向にあるため、エレクトロマイグレーションによる空隙がさらに発
生しやすくなってきている。 In particular, with the recent increase in the speed of semiconductor devices, the current density of the current flowing between the electrode and the electrode pad tends to increase remarkably, so that voids due to electromigration are more likely to occur.

本発明は、上記従来技術の問題点に鑑み完成されたものであり、エレクトロマイグレーションによる、電極パッドおよび電極とはんだバンプとの界面における空隙の発生を抑制することが可能な半導体装置を提供することにある。   The present invention has been completed in view of the above problems of the prior art, and provides a semiconductor device capable of suppressing the generation of voids at the interface between an electrode pad and an electrode and a solder bump due to electromigration. It is in.

本発明の一つの態様による半導体装置は、半導体素子の搭載部を含む上面を有する絶縁基板と、前記搭載部に設けられた電極パッドと、電極が設けられた主面を有しており、該主面が前記搭載部に対向して前記絶縁基板に搭載された半導体素子と、前記電極パッドと前記電極との間に介在しているはんだバンプとを備えており、前記電極パッドおよび前記電極の少なくとも一方は、その外周部に、前記はんだバンプとの間で送受される電流の電流密度が低減される低減部を有していることを特徴とする。   A semiconductor device according to an aspect of the present invention includes an insulating substrate having an upper surface including a mounting portion for a semiconductor element, an electrode pad provided on the mounting portion, and a main surface on which an electrode is provided, The main surface includes a semiconductor element mounted on the insulating substrate facing the mounting portion, and a solder bump interposed between the electrode pad and the electrode, and the electrode pad and the electrode At least one has a reduction part on the outer periphery thereof, in which the current density of current transmitted to and received from the solder bump is reduced.

本発明の一つの態様による半導体装置によれば、上記低減部を有していることから、電極パッドおよび電極とはんだバンプとの間で電流が流れたときに、その電流の電流密度が低減部において低減される。そのため、その電流による、電極パッドおよび電極の少なくとも一方におけるエレクトロマイグレーションが抑制される。したがって、エレクトロマイグレーションによる、電極パッドおよび電極とはんだバンプとの界面における空隙の発生を抑制することが可能な半導体装置を提供することができる。   According to the semiconductor device of one aspect of the present invention, since the reduction portion is included, when a current flows between the electrode pad and the electrode and the solder bump, the current density of the current is reduced. Is reduced. Therefore, electromigration in at least one of the electrode pad and the electrode due to the current is suppressed. Therefore, it is possible to provide a semiconductor device capable of suppressing the generation of voids at the electrode pad and the interface between the electrode and the solder bump due to electromigration.

（ａ）は本発明の第１の実施形態の半導体装置を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。(A) is a top view which shows the semiconductor device of the 1st Embodiment of this invention, (b) is sectional drawing in the AA of (a). 図１に示す半導体装置の要部を拡大して示す断面図である。FIG. 2 is an enlarged cross-sectional view showing a main part of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の変形例における要部を拡大して示す平面図である。FIG. 10 is an enlarged plan view showing a main part in a modification of the semiconductor device shown in FIG. 1. 本発明の第２の実施形態の半導体装置における要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part in the semiconductor device of the 2nd Embodiment of this invention. 図４に示す半導体装置の変形例における要部を拡大して示す平面図である。FIG. 5 is an enlarged plan view showing a main part in a modification of the semiconductor device shown in FIG. 4.

本発明の実施形態の半導体装置を、添付の図面を参照して説明する。なお、以下の説明における上下の区別は便宜的なものであり、実際に半導体装置が用いられるときの上下を限定するものではない。   A semiconductor device according to an embodiment of the present invention will be described with reference to the accompanying drawings. Note that the distinction between the upper and lower sides in the following description is for convenience, and does not limit the upper and lower sides when the semiconductor device is actually used.

（第１の実施形態）
図１（ａ）は本発明の第１の実施形態の半導体装置を示す平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線における断面図である。また、図２は、図１に示す半導体装置の要部を拡大して示す断面図である。 (First embodiment)
FIG. 1A is a plan view showing a semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. FIG. 2 is an enlarged cross-sectional view showing a main part of the semiconductor device shown in FIG.

半導体素子の搭載部１ａを含む上面を有する絶縁基板１と、搭載部１ａにおいて絶縁基板１の上面に設けられた電極パッド２と、電極12が設けられた主面を有し、その主面が絶縁基板１の上面に対向して搭載部１ａに搭載された半導体素子11と、電極パッド２と電極12との間に介在しているはんだバンプ３とによって半導体装置が基本的に構成されている。   An insulating substrate 1 having an upper surface including a mounting portion 1a for a semiconductor element, an electrode pad 2 provided on the upper surface of the insulating substrate 1 in the mounting portion 1a, and a main surface on which an electrode 12 is provided. The semiconductor device is basically constituted by the semiconductor element 11 mounted on the mounting portion 1a so as to face the upper surface of the insulating substrate 1, and the solder bumps 3 interposed between the electrode pad 2 and the electrode 12. .

この第１の実施の形態において、電極パッド２は、ビア導体（符号なし）を含む配線導体４が外周部の一部に電気的に接続されている。配線導体４は、電極パッド２を絶縁基板１の下面等に電気的に導出するためのものである。配線導体４の一部は絶縁基板１の下面
に設けられている。半導体素子11は、例えば半導体集積回路素子（ＩＣ）等であり、電極12が設けられた主面を有している。図１および図２に示す例においては、半導体素子11の主面が下向きになって絶縁基板１の上面に対向している。つまり、この例の半導体装置においては、半導体素子11の下面に電極12が設けられている。搭載部１ａに搭載された半導体素子11の電極12と絶縁基板１の電極パッド２とが、はんだバンプ３を介して電気的に接続されて半導体装置が形成されている。 In the first embodiment, the electrode pad 2 has a wiring conductor 4 including a via conductor (no symbol) electrically connected to a part of the outer peripheral portion. The wiring conductor 4 is for electrically leading the electrode pad 2 to the lower surface of the insulating substrate 1 or the like. A part of the wiring conductor 4 is provided on the lower surface of the insulating substrate 1. The semiconductor element 11 is a semiconductor integrated circuit element (IC), for example, and has a main surface on which an electrode 12 is provided. In the example shown in FIGS. 1 and 2, the main surface of the semiconductor element 11 faces downward and faces the upper surface of the insulating substrate 1. That is, in the semiconductor device of this example, the electrode 12 is provided on the lower surface of the semiconductor element 11. The electrode 12 of the semiconductor element 11 mounted on the mounting portion 1a and the electrode pad 2 of the insulating substrate 1 are electrically connected via the solder bump 3 to form a semiconductor device.

絶縁基板１は、例えば、ガラスセラミック焼結体や酸化アルミニウム質焼結体，ムライト質焼結体，窒化アルミニウム質焼結体等の絶縁材料によって形成されている。絶縁基板１は、その上面に半導体素子の搭載部１ａを有し、この搭載部１ａに電極パッド２が設けられている。   The insulating substrate 1 is formed of an insulating material such as a glass ceramic sintered body, an aluminum oxide sintered body, a mullite sintered body, or an aluminum nitride sintered body. The insulating substrate 1 has a semiconductor element mounting portion 1a on its upper surface, and an electrode pad 2 is provided on the mounting portion 1a.

絶縁基板１は、例えば、ガラスセラミック焼結体からなる場合であれば、次のようにして製作することができる。即ち、ホウケイ酸系ガラス等のガラス成分と酸化アルミニウム等のセラミック成分とを主成分し、焼結助剤等を添加して作製した原料粉末に適当な有機バインダおよび有機溶剤を添加混合して泥漿状とし、これをドクターブレード法やリップコータ法等のシート成形技術を採用してシート状に成形することにより複数枚のセラミックグリーンシートを得て、その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約800〜1000℃の温度で焼成することによって製
作される。 If the insulating substrate 1 is made of, for example, a glass ceramic sintered body, it can be manufactured as follows. That is, a glass component such as borosilicate glass and a ceramic component such as aluminum oxide are main components, and an appropriate organic binder and organic solvent are added to and mixed with the raw material powder prepared by adding a sintering aid or the like. This is formed into a sheet shape by using a sheet forming technique such as a doctor blade method or a lip coater method to obtain a plurality of ceramic green sheets, and then the ceramic green sheets are appropriately cut and punched. A plurality of these are laminated, and finally the laminated ceramic green sheets are fired at a temperature of about 800 to 1000 ° C. in a reducing atmosphere.

絶縁基板１は、例えば四角板状であり、その上面の中央部の四角形状等の領域が半導体素子の搭載部１ａとなっている。この搭載部１ａに、半導体素子11の電極12がそれぞれ電気的に接続される複数の電極パッド２が設けられている。   The insulating substrate 1 has, for example, a square plate shape, and a region such as a square shape at the center of the upper surface thereof serves as a semiconductor element mounting portion 1a. The mounting portion 1a is provided with a plurality of electrode pads 2 to which the electrodes 12 of the semiconductor element 11 are electrically connected.

複数の電極パッド２は、搭載部１ａに、半導体素子11の主面（図１の例では下面）に設けられた複数の電極12とそれぞれに対向し合うように配置されている。電極パッド２と半導体素子11の電極12とがはんだバンプ３を介して互いに接続されることによって、半導体装置が形成されている。はんだバンプ３は、例えばスズ−銀系材料等のいわゆる鉛フリーはんだ材料等のはんだであり、スズを含んでいる。はんだバンプ３は、はんだ材料がいったん溶融した後に固化して設けられたものであり、その側面は、はんだ材料の表面張力によって外側に凸状に湾曲している。言い換えれば、縦（上下）方向の断面視において、はんだバンプ３の側面は、外側に凸の円弧状になっている。   The plurality of electrode pads 2 are arranged on the mounting portion 1a so as to face the plurality of electrodes 12 provided on the main surface (lower surface in the example of FIG. 1) of the semiconductor element 11, respectively. The electrode pad 2 and the electrode 12 of the semiconductor element 11 are connected to each other through the solder bump 3 to form a semiconductor device. The solder bump 3 is a solder such as a so-called lead-free solder material such as a tin-silver material, and contains tin. The solder bump 3 is provided after the solder material is once melted and solidified, and its side surface is curved outwardly by the surface tension of the solder material. In other words, the side surface of the solder bump 3 has a circular arc shape protruding outward in the longitudinal (vertical) sectional view.

半導体素子11の電極12は、例えば電源電極、接地電極および信号電極を含んでいる。半導体素子11の電極12と接続されている電極パッド２は、例えば電源電極と接続される電源用電極パッドと、接地電極と接続される接地用電極パッドとを含んでいる。電源電極と電源用電極パッドとの間の電流の方向と、接地電極と接地用電極パッドとの間の電流の方向とは、互いに反対方向になる。   The electrode 12 of the semiconductor element 11 includes, for example, a power supply electrode, a ground electrode, and a signal electrode. The electrode pad 2 connected to the electrode 12 of the semiconductor element 11 includes, for example, a power electrode pad connected to the power electrode and a ground electrode pad connected to the ground electrode. The direction of the current between the power supply electrode and the power supply electrode pad is opposite to the direction of the current between the ground electrode and the ground electrode pad.

半導体素子11は、シリコンやガリウム砒素リン，ゲルマニウム，ヒ化ガリウム，窒化ガリウム，炭化珪素等の半導体材料からなる半導体基板によって形成されている。半導体素子は、例えば、１辺の長さが約３〜10ｍｍ程度の四角板状のシリコン基板であり、その主面に銅やアルミニウム等からなる電極12が形成されている。   The semiconductor element 11 is formed of a semiconductor substrate made of a semiconductor material such as silicon, phosphorus gallium arsenide, germanium, gallium arsenide, gallium nitride, or silicon carbide. The semiconductor element is, for example, a rectangular plate-like silicon substrate having a side length of about 3 to 10 mm, and an electrode 12 made of copper, aluminum, or the like is formed on the main surface thereof.

電極12は、半導体素子11の回路配線（集積回路）（図１および図２では図示せず）を配線基板10に電気的に接続させるためのものである。電極12は、例えば銅やアルミニウム，銀，パラジウム，ニッケル等の金属材料によって形成されている。なお、電極12の形状および寸法は、電子回路の配置位置等に応じて適宜設定され、例えば、直径が約100〜300μ
ｍの円形状等に形成されている。 The electrode 12 is for electrically connecting a circuit wiring (integrated circuit) (not shown in FIGS. 1 and 2) of the semiconductor element 11 to the wiring substrate 10. The electrode 12 is formed of a metal material such as copper, aluminum, silver, palladium, or nickel. The shape and dimensions of the electrode 12 are appropriately set according to the arrangement position of the electronic circuit, for example, the diameter is about 100 to 300 μm.
It is formed in a circular shape of m.

半導体素子11は、例えば半導体基板（シリコンウエハ等）の主面にシリコンの酸化膜（符号なし）を形成した後、アルミニウムや銅を、所定の電子回路や電極12のパターンに、蒸着法およびフォトリソグラフ法等の微細加工技術で形成することによって作製されている。半導体基板のうち電極12等の導体同士の間には、ポリイミド樹脂等の絶縁材料からなるパッシベーション層（図示せず）が形成されている。   For example, after forming a silicon oxide film (no symbol) on the main surface of a semiconductor substrate (such as a silicon wafer), the semiconductor element 11 is formed by depositing aluminum or copper into a predetermined electronic circuit or electrode 12 pattern by vapor deposition and photo It is manufactured by forming with a fine processing technique such as a lithographic method. A passivation layer (not shown) made of an insulating material such as polyimide resin is formed between conductors such as electrodes 12 in the semiconductor substrate.

上記半導体素子11を含む半導体装置は、例えばコンピュータや通信機器，検査装置等の各種の電子機器に部品として実装される。電子機器が備えるマザーボード等の回路が外部の電気回路に相当する。   The semiconductor device including the semiconductor element 11 is mounted as a component in various electronic devices such as a computer, a communication device, and an inspection device. A circuit such as a motherboard provided in the electronic device corresponds to an external electric circuit.

電極パッド２は、例えば、銅、銀、パラジウム、金、白金、タングステン、モリブデンまたはマンガン等の金属材料、またはこれらの金属材料を主成分とする金属材料によって設けられている。また、これらの金属材料のうち複数のものが積層されて設けられている。なお、これらの金属材料および合金材料は、ガラス粒子やセラミック粒子等の、金属以外の成分を含んでいても構わない。   The electrode pad 2 is provided by a metal material such as copper, silver, palladium, gold, platinum, tungsten, molybdenum, or manganese, or a metal material containing these metal materials as a main component. In addition, a plurality of these metal materials are provided by being laminated. These metal materials and alloy materials may contain components other than metals, such as glass particles and ceramic particles.

電極パッド２は、はんだバンプ３の接合性（接合の強度およびはんだ材料の濡れ性等）を考慮すれば、少なくとも、はんだバンプ３と直接に接合されている最上層が銅からなるものが好ましい。   In consideration of the bondability of the solder bump 3 (bonding strength, wettability of the solder material, etc.), at least the uppermost layer directly bonded to the solder bump 3 is preferably made of copper.

このような電極パッド２は、例えば、絶縁基板１との同時焼成によって設けられた銅からなるメタライズ層である。また、電極パッド２は、絶縁基板１との同時焼成によって設けられたタングステン等の金属材料からなる下地層（図示せず）上に、めっき法等の方法で銅が層状に被着されてなるものであってもよい。   Such an electrode pad 2 is, for example, a metallized layer made of copper provided by simultaneous firing with the insulating substrate 1. The electrode pad 2 is formed by depositing copper in a layered manner on a base layer (not shown) made of a metal material such as tungsten provided by simultaneous firing with the insulating substrate 1 by a method such as plating. It may be a thing.

電極パッド２が銅のメタライズ層からなる場合であれば、以下の方法で電極パッド２が設けられる。すなわち、銅の粉末を有機溶剤およびバインダ等とともに混練して金属ペーストを作製する。この金属ペーストを、絶縁基板１となるセラミックグリーンシートの表面にスクリーン印刷法等の方法で所定パターンに印刷し、同時焼成することによって、電極パッド２を設けることができる。   If the electrode pad 2 is made of a copper metallized layer, the electrode pad 2 is provided by the following method. That is, a copper paste is kneaded with an organic solvent and a binder to produce a metal paste. The electrode pad 2 can be provided by printing this metal paste on the surface of the ceramic green sheet to be the insulating substrate 1 in a predetermined pattern by a method such as a screen printing method and simultaneously firing the pattern.

配線導体４についても、例えば電極パッド２と同様の材料を用い、同様の方法で設けることができる。すなわち、例えば銅の金属ペーストを、絶縁基板１となるセラミックグリーンシートの表面またはあらかじめ設けておいた貫通孔内に印刷する。印刷した金属ペーストをセラミックグリーンシートと同時焼成することによって、配線導体４を設けることができる。   The wiring conductor 4 can also be provided by the same method using the same material as that of the electrode pad 2, for example. That is, for example, a copper metal paste is printed on the surface of a ceramic green sheet to be the insulating substrate 1 or in a through-hole provided in advance. The wiring conductor 4 can be provided by firing the printed metal paste simultaneously with the ceramic green sheet.

電極パッド２は、はんだバンプ３との間で送受される、上記電源用や接地用等の電流密度が低減される低減部２ａを有している。低減部２ａは、図１および図２に示すように、電極パッド２の外周部の一部が外側に突出した凸状部である。つまり、上記電流の流れる方向に対して直交する方向（以下、単に断面方向という）における電極パッド２とはんだバンプ３との接続面積が、電流密度が大きくなる傾向がある電極パッド２の外周部に存在する。   The electrode pad 2 has a reduction portion 2a that is transmitted to and received from the solder bump 3 and that reduces the current density for the power source and the ground. As shown in FIGS. 1 and 2, the reduction portion 2 a is a convex portion in which a part of the outer peripheral portion of the electrode pad 2 protrudes outward. That is, the connection area between the electrode pad 2 and the solder bump 3 in a direction orthogonal to the current flow direction (hereinafter simply referred to as the cross-sectional direction) is on the outer periphery of the electrode pad 2 where the current density tends to increase. Exists.

この場合、凸状の低減部２ａに接合された部分において、はんだバンプ３の電極パッド２に対する接触角（縦断面視においてはんだバンプ３の表面と電極パッド２の上面の延長線とのなす角θ）は鈍角になっている。言い換えれば、低減部２ａにおいてはんだバンプ３がいわゆる裾広がりの形状になっている。そのため、電極パッド２の外周部におけるは
んだバンプ３と電極パッド２との上記断面方向における接続面積が、効果的に大きくなっている。この接触角は、上記接続面積を大きくする上で、例えば約140〜170度程度であればよい。 In this case, the contact angle of the solder bump 3 with respect to the electrode pad 2 (the angle θ formed between the surface of the solder bump 3 and the extended line of the upper surface of the electrode pad 2 in a longitudinal sectional view) at the portion joined to the convex reduction portion 2a. ) Is obtuse. In other words, the solder bump 3 has a so-called flared shape in the reduced portion 2a. Therefore, the connection area in the cross-sectional direction between the solder bump 3 and the electrode pad 2 at the outer peripheral portion of the electrode pad 2 is effectively increased. The contact angle may be about 140 to 170 degrees, for example, in order to increase the connection area.

上記のように、電極パッド２とはんだバンプ３との間で、電極パッド２の銅等の成分のエレクトロマイグレーションを生じるような程度に電流密度が大きくなることが抑制される。したがって、上記エレクトロマイグレーションに起因した、電極パッド２とはんだバンプ３との界面における空隙の発生が効果的に抑制される。   As described above, the current density is suppressed from increasing to such an extent that electromigration of components such as copper of the electrode pad 2 occurs between the electrode pad 2 and the solder bump 3. Therefore, the generation of voids at the interface between the electrode pad 2 and the solder bump 3 due to the electromigration is effectively suppressed.

低減部２ａは、例えば電極パッド２または配線導体４と同様の材料（銅等）からなる。低減部２ａは、例えば銅のメタライズ層からなる場合であれば、電極パッド２と同様に、銅の金属ペーストを所定の低減部２ａのパターン（電極パッド２の外周の一部につながった、長方形状の凸状パターン）で印刷し、これを絶縁基板１となるセラミックグリーンシートおよび電極パッド２となる銅の金属ペースト等と同時焼成することによって設けることができる。   The reduction part 2a is made of the same material (copper or the like) as the electrode pad 2 or the wiring conductor 4, for example. If the reduction portion 2a is made of, for example, a copper metallized layer, like the electrode pad 2, a copper metal paste is connected to a predetermined pattern of the reduction portion 2a (a rectangular shape connected to a part of the outer periphery of the electrode pad 2). In the shape of a convex pattern), and this is simultaneously fired with a ceramic green sheet serving as the insulating substrate 1 and a copper metal paste serving as the electrode pad 2.

平面視における低減部２ａの大きさ（面積）は、はんだバンプ３を形成しているはんだ材料の種類、電極パッド２の形状および寸法、隣り合う電極パッド２同士の間の距離、対向し合う電極パッド２と電極12との間の距離等の条件等を考慮して、適宜設定すればよい。   The size (area) of the reduced portion 2a in plan view is the type of solder material forming the solder bump 3, the shape and size of the electrode pad 2, the distance between adjacent electrode pads 2, the opposing electrodes What is necessary is just to set suitably in consideration of conditions, such as the distance between the pad 2 and the electrode 12.

なお、はんだバンプ３を形成するはんだ材料としては、スズ−銀系の材料以外に、スズ−鉛（Ｓｎ−Ｐｂ）はんだ、スズ−亜鉛（Ｓｎ−Ｚｎ）はんだ、スズ−ビスマス（Ｓｎ−Ｂｉ）はんだ、およびスズ−銀−ビスマス（Ｓｎ−Ａｇ−Ｂｉ）はんだ等が挙げられる。また、これらのはんだ材料の２種類以上の組み合わせでも構わない。これらのはんだ材料の種類によらず、上記のような電流密度の低減によるエレクトロマイグレーションの抑制の効果が得られる。   As a solder material for forming the solder bump 3, in addition to a tin-silver material, tin-lead (Sn-Pb) solder, tin-zinc (Sn-Zn) solder, tin-bismuth (Sn-Bi) Examples thereof include solder, tin-silver-bismuth (Sn-Ag-Bi) solder, and the like. A combination of two or more of these solder materials may be used. Regardless of the type of these solder materials, the effect of suppressing electromigration by reducing the current density as described above can be obtained.

この実施形態の半導体装置において、はんだバンプ３は、凸状の低減部２ａに接合された部分以外では、側面が外側に凸状に湾曲している。そのため、電極パッド２と電極12との間ではんだバンプ３の体積（量）が十分に確保されている。したがって、はんだバンプ３を介した電極パッド２と電極12との接合強度が高い。つまり、半導体素子11が絶縁基板１の搭載部１ａに強固に固定されている。   In the semiconductor device of this embodiment, the side surfaces of the solder bumps 3 are curved outwardly except for the portion joined to the convex reduction portion 2a. Therefore, a sufficient volume (amount) of the solder bump 3 is ensured between the electrode pad 2 and the electrode 12. Therefore, the bonding strength between the electrode pad 2 and the electrode 12 through the solder bump 3 is high. That is, the semiconductor element 11 is firmly fixed to the mounting portion 1 a of the insulating substrate 1.

凸状の低減部２ａについては、長方形状に限らず、台形状や三角形状、楕円弧状等の他の形状でもよい。また、凸状の低減部２ａは、電極パッド２の外周側における幅が、これと反対側（先端側）における幅よりも大きいものであることが好ましい。言い換えれば、凸状の低減部２ａは、接続パッド２の外周部から外側に、同じ幅で延びるか、または漸次幅が狭くなるように延びるものであることが好ましい。   The convex reduction portion 2a is not limited to a rectangular shape, but may be other shapes such as a trapezoidal shape, a triangular shape, or an elliptical arc shape. Moreover, it is preferable that the convex reduction part 2a is a thing in which the width | variety in the outer peripheral side of the electrode pad 2 is larger than the width | variety on the opposite side (tip side). In other words, it is preferable that the convex reduction portion 2a extends from the outer peripheral portion of the connection pad 2 to the outside with the same width or so that the width gradually decreases.

これは、低減部２の幅が先端側で広くなると、はんだバンプ３を形成するはんだ材料のうち低減部２ａに接合される量が多くなるため、はんだバンプ３の側面が凸状に湾曲したものではなくなる可能性があることによる。   This is because when the width of the reduced portion 2 becomes wider on the tip side, the amount of solder material forming the solder bump 3 that is bonded to the reduced portion 2a increases, and therefore the side surface of the solder bump 3 is curved in a convex shape. Because it may disappear.

なお、電流密度の低減部は、上記のように電極パッド２の外周の一部が外側に突出した凸状のもの（凸状部）に限らず、例えば、電極パッド２の外周部が他の部分よりも電気抵抗（抵抗率）が高い材料からなるものとされたものでもよい。この場合、外周部に電流が流れにくくなるため、電流の一部が外周部以外に導かれ、外周部における電流密度が抑制され得る。   Note that the current density reduction portion is not limited to a convex shape (a convex portion) in which a part of the outer periphery of the electrode pad 2 protrudes outward as described above. It may be made of a material having a higher electrical resistance (resistivity) than the portion. In this case, since it becomes difficult for current to flow to the outer peripheral portion, a part of the current is guided to other than the outer peripheral portion, and the current density in the outer peripheral portion can be suppressed.

図３は、図１に示す半導体装置の変形例における要部を拡大して示す平面図である。図３において図１および図２と同様の部位には同様の符号を付している。   FIG. 3 is an enlarged plan view showing a main part in a modification of the semiconductor device shown in FIG. In FIG. 3, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals.

図３に示す例においては、絶縁基板１の上面に配線導体４の一部が設けられている。絶縁基板１の上面に設けられた配線導体４は、被覆材５によって被覆されている。被覆材５は、配線導体４の腐食の抑制等の機能を有する。   In the example shown in FIG. 3, a part of the wiring conductor 4 is provided on the upper surface of the insulating substrate 1. The wiring conductor 4 provided on the upper surface of the insulating substrate 1 is covered with a covering material 5. The covering material 5 has functions such as suppression of corrosion of the wiring conductor 4.

被覆材５は、例えば絶縁基板１と同様の材料（ガラスセラミック焼結体や酸化アルミニウム質焼結体等）からなる。被覆材５は、例えば絶縁基板１と同様のガラスセラミック焼結体からなる場合であれば、絶縁基板１を作製するのと同様のセラミック粉末を有機溶剤およびバインダとともに混練して作製したセラミックペーストを、配線導体４となる金属ペーストを被覆するように印刷する。これらのセラミックペーストおよび金属ペーストを、絶縁基板１となるセラミックグリーンシートと同時焼成すれば、被覆材５で覆われた配線導体４を絶縁基板１の上面に設けることができる。   The covering material 5 is made of, for example, the same material as the insulating substrate 1 (a glass ceramic sintered body, an aluminum oxide sintered body, or the like). If the covering material 5 is made of, for example, a glass ceramic sintered body similar to that of the insulating substrate 1, a ceramic paste prepared by kneading ceramic powder similar to that for manufacturing the insulating substrate 1 together with an organic solvent and a binder is used. Then, printing is performed so as to cover the metal paste to be the wiring conductor 4. If these ceramic paste and metal paste are fired simultaneously with the ceramic green sheet to be the insulating substrate 1, the wiring conductor 4 covered with the covering material 5 can be provided on the upper surface of the insulating substrate 1.

なお、被覆材５で被覆された配線導体４が電極パッド２に電気的に接続されている形態においては、配線導体４と低減部とが、同じ金属ペーストによって同時に（１回の印刷で）形成されたものであってもよい。この場合、低減部２は、配線導体４のうち被覆材５で被覆されていない部分であるとみなすこともできる。このような形態であれば、配線導体４および低減部２の形成が容易であるため、半導体装置としての生産性の点で有利である。   In the form in which the wiring conductor 4 covered with the covering material 5 is electrically connected to the electrode pad 2, the wiring conductor 4 and the reduced portion are formed simultaneously (by one printing) with the same metal paste. It may be what was done. In this case, the reduction part 2 can be regarded as a part of the wiring conductor 4 that is not covered with the covering material 5. Such a configuration is advantageous in terms of productivity as a semiconductor device because it is easy to form the wiring conductor 4 and the reduced portion 2.

図３に示す例において、電流密度の低減部２ａは、配線導体４の端部と電極パッド２との間に介在して設けられている。この場合、配線導体４から電極パッド２を経てはんだバンプ３に流れる電流の経路上（電流の通り道）に低減部２ａが位置するため、電流密度の低減に対してより有効である。   In the example shown in FIG. 3, the current density reduction portion 2 a is provided between the end portion of the wiring conductor 4 and the electrode pad 2. In this case, since the reduction part 2a is located on the path (current path) of the current flowing from the wiring conductor 4 through the electrode pad 2 to the solder bump 3, it is more effective for reducing the current density.

（第２の実施形態）
図４は、本発明の第２の実施形態の半導体装置における要部を拡大して示す断面図である。図４において図１および図２と同様の部位には同様の符号を付している。 (Second Embodiment)
FIG. 4 is an enlarged cross-sectional view showing a main part of the semiconductor device according to the second embodiment of the present invention. 4, parts similar to those in FIGS. 1 and 2 are denoted by the same reference numerals.

図４に示す例において、半導体素子11の電極12も、電流密度の低減部12ａを有している点が、上記第１の実施形態の半導体装置と異なる。これ以外の点において第２の実施形態の半導体装置は第１の実施形態の半導体装置と同様である。第２の実施形態の半導体装置について、第１の実施形態の半導体装置と同様の点についての説明は省略する。   In the example shown in FIG. 4, the electrode 12 of the semiconductor element 11 is also different from the semiconductor device of the first embodiment in that it includes a current density reducing portion 12a. In other respects, the semiconductor device of the second embodiment is the same as the semiconductor device of the first embodiment. With respect to the semiconductor device of the second embodiment, the description of the same points as the semiconductor device of the first embodiment will be omitted.

第２の実施形態の半導体装置において、電極12における低減部12ａは、例えば電極パッド２における電流密度の低減部２ａと同様に、電極12の外周部の一部が外側に凸状に突出することによって設けられている。   In the semiconductor device according to the second embodiment, the reduction part 12a in the electrode 12 is such that, for example, a part of the outer peripheral part of the electrode 12 protrudes outwardly in a convex manner, like the current density reduction part 2a in the electrode pad 2. Is provided by.

このように電極12が低減部12ａを有している場合には、半導体素子11の電極12の外周部において、電極12およびはんだバンプ３（上端部分）におけるエレクトロマイグレーションが効果的に抑制される。そのため、電極12とはんだバンプ３との界面における空隙の発生が抑制され得る。   Thus, when the electrode 12 has the reduction part 12a, the electromigration in the electrode 12 and the solder bump 3 (upper end part) is effectively suppressed in the outer peripheral part of the electrode 12 of the semiconductor element 11. Therefore, the generation of voids at the interface between the electrode 12 and the solder bump 3 can be suppressed.

図４に示す第２の実施形態の例においては、電極パッド２および電極12の両方がそれぞれ低減部２ａ、12ａを有している。そのため、電極パッド２および電極12の両方において、はんだバンプ３との間の空隙の発生が抑制され得る。   In the example of the second embodiment shown in FIG. 4, both the electrode pad 2 and the electrode 12 have the reduction portions 2a and 12a, respectively. Therefore, in both the electrode pad 2 and the electrode 12, generation | occurrence | production of the space | gap between the solder bumps 3 can be suppressed.

電極12における低減部12ａは、上記のように電極12の外周部の一部が外側に凸状に突出
してなるものに限らない。例えば、電極12の外周部の一部における電気抵抗を中央部等に比べて高くし、この外周部への電流の集中を抑制するようにした低減部（図示した）であってもよい。 The reduction part 12a in the electrode 12 is not limited to one in which a part of the outer peripheral part of the electrode 12 protrudes outwardly as described above. For example, a reduction unit (illustrated) may be used in which the electrical resistance in a part of the outer peripheral portion of the electrode 12 is higher than that in the central portion or the like, and current concentration on the outer peripheral portion is suppressed.

図５は、図４に示す半導体装置の変形例における要部を示す平面図である。図５において図４と同様の部位には同様の符号を付している。図５に示す例においては、半導体素子11の電極12が設けられた主面に回路配線14が設けられ、回路配線14と電極12との間に低減部12ａが介在している。回路配線14は、例えば半導体素子11の主面に設けられた半導体集積回路である。回路配線14は、シリコンの酸化膜等からなる被覆層15によって被覆されている。半導体素子11における被覆層15は、回路配線14の酸化の抑制等のために設けられている。   FIG. 5 is a plan view showing the main part of a modification of the semiconductor device shown in FIG. 5, parts similar to those in FIG. 4 are denoted by the same reference numerals. In the example shown in FIG. 5, the circuit wiring 14 is provided on the main surface of the semiconductor element 11 on which the electrode 12 is provided, and the reduction portion 12 a is interposed between the circuit wiring 14 and the electrode 12. The circuit wiring 14 is a semiconductor integrated circuit provided on the main surface of the semiconductor element 11, for example. The circuit wiring 14 is covered with a covering layer 15 made of a silicon oxide film or the like. The covering layer 15 in the semiconductor element 11 is provided for suppressing oxidation of the circuit wiring 14.

図５に示す例においても、上記電極パッド２における場合と同様に、回路配線14から電極12を経てはんだバンプ３に流れる電流の経路上（電流の通り道）に低減部12ａが位置するため、電流密度の低減に対してより有効である。   Also in the example shown in FIG. 5, since the reduction portion 12a is located on the path of current flowing from the circuit wiring 14 to the solder bump 3 via the electrode 12 (current path) as in the case of the electrode pad 2, It is more effective for reducing the density.

なお、電極パッド２および電極12の低減部２ａ、12ａは、電流の流れる方向に応じて、いずれか一方のみに設けるようにしてもよい。例えば、それぞれ複数の電極パッド２および電極12について、電流が電極12から電極パッド２に向かう部位においては電極12のみが低減部12ａを有し、電流が電極パッド２から電極に向かう部位においては電極パッド２のみが低減部２ａを有していてもよい。   Note that the electrode pad 2 and the reduction portions 2a and 12a of the electrode 12 may be provided in only one of them depending on the direction of current flow. For example, for each of the plurality of electrode pads 2 and 12, only the electrode 12 has the reduction portion 12 a at the portion where the current goes from the electrode 12 to the electrode pad 2, and the electrode at the portion where the current goes from the electrode pad 2 to the electrode Only the pad 2 may have the reduction part 2a.

（実施例１）
下記の半導体装置素子と、電極パッドを設けた絶縁基板とを準備し、半導体素子の電極と電極パッドとをスズ−銀はんだからなるはんだバンプを介して互いに電気的および機械的に接続して、実施例の半導体装置および比較例の半導体装置を作製した。実施例の半導体装置は電流密度の集中を緩和する部分（低減部、以下の説明では緩和部という）低減を有するものとし、比較例の半導体装置は電流密度を緩和する部分を有していないものとした。 Example 1
The following semiconductor device element and an insulating substrate provided with an electrode pad are prepared, and the electrode of the semiconductor element and the electrode pad are electrically and mechanically connected to each other via a solder bump made of tin-silver solder, The semiconductor device of the example and the semiconductor device of the comparative example were manufactured. The semiconductor device of the example has a portion that reduces the concentration of current density (reduction portion, referred to as a relaxation portion in the following description), and the semiconductor device of the comparative example does not have a portion that reduces the current density It was.

半導体素子：半導体基板として、辺の長さが５×５ｍｍの正方形板状のシリコン基板を用い、この半導体基板の主面にシリコンの酸化膜を介してアルミニウムからなる電子回路と銅および銅を被覆するニッケル層からなる電極を配置したものを用いた。電極は、直径が約100μｍの円形状であり、半導体基板の主面に縦横の並びに64個（８×８）配列させ
た。 Semiconductor element: As a semiconductor substrate, a silicon substrate of a square plate shape with a side length of 5 × 5 mm is used, and the main surface of the semiconductor substrate is covered with an electronic circuit made of aluminum and copper and copper via a silicon oxide film. An electrode having a nickel layer is disposed. The electrodes were circular with a diameter of about 100 μm, and 64 (8 × 8) arrays were arranged vertically and horizontally on the main surface of the semiconductor substrate.

絶縁基板および電極パッド：ガラスセラミック焼結体を用いて作製した、各辺の長さが約10×10×１ｍｍの正方形板状の絶縁基板の上面に、銅のメタライズ層からなる直径が約150μｍの円形状の電極パッドを設けた。電極パッドは、上記電極と同じ個数とし、それ
ぞれ電極と互いに対向し合う位置に設けた。電極パッドは、厚みが約15μｍの純銅（銅の含有率が99.99質量％以上）からなるものであった。 Insulating substrate and electrode pad: The diameter of the copper metallized layer is approximately 150 μm on the upper surface of a square plate-shaped insulating substrate having a side length of approximately 10 × 10 × 1 mm. The circular electrode pad was provided. The number of electrode pads was the same as the number of the electrodes, and was provided at positions facing each other. The electrode pad was made of pure copper (copper content of 99.99% by mass or more) having a thickness of about 15 μm.

はんだバンプ：スズ−銀−銅（Ｓｎ−３Ａｇ−0.5Ｃｕ）はんだを用いた。はんだバン
プの形成は、上記組成のはんだボールを半導体素子の電極上に載せて、約260℃でリフロ
ーして凸状に接合させることによって行なった。 Solder bump: Tin-silver-copper (Sn-3Ag-0.5Cu) solder was used. The solder bumps were formed by placing solder balls having the above composition on the electrodes of the semiconductor element and reflowing them at about 260 ° C. to join them in a convex shape.

電流密度集中の緩和部：上記電極パッドの外周部に、長辺の長さが約0.1ｍｍで、短辺
の長さが約0.05ｍｍの長方形状の凸状部を設けて、これを緩和部とした。緩和は、短辺側の端部を電極パッドの外周部に接続させた。また、緩和部は、電極パッドと同じ材料によ
り、同じ方法で設けた。すなわち、電極パッドとなる銅のペーストを印刷する時に、実施例の半導体装置に用いた電極パッドのみ、上記、長方形状の凸状部のパターンを同時に印刷して形成した。 Current density concentration relaxation part: A rectangular convex part having a long side length of about 0.1 mm and a short side length of about 0.05 mm is provided on the outer periphery of the electrode pad, and this is the relaxation part. It was. For relaxation, the end on the short side was connected to the outer periphery of the electrode pad. Moreover, the relaxation part was provided by the same method with the same material as an electrode pad. That is, when printing the copper paste to be the electrode pad, only the electrode pad used in the semiconductor device of the example was formed by simultaneously printing the pattern of the rectangular convex portions.

以上の実施例および比較例、それぞれの半導体装置について、プリント回路基板に実装した後、配線基板と半導体素子との間で通電しながら、電極パッドと電極との間における通電前後の抵抗値の上昇率を算出し、上昇率20％以上で故障と判定した。各電極パッドにおける通電量（配線基板の各貫通導体から電極パッドを通ってはんだバンプ、さらに電極にかけて流れる電流の、それぞれの電極パッドにおける大きさ）は約0.8Ａとした。半導
体素子の電極においても同様に約0.8Ａの電流を通電させた。電極パッドにおける電流密
度は約4527Ａ／ｃｍ２であり、電極における電流密度は約10185Ａ／ｃｍ２であった。 Regarding the above examples and comparative examples, each semiconductor device is mounted on a printed circuit board and then energized between the wiring board and the semiconductor element, while the resistance value between the electrode pad and the electrode increases before and after energization. The rate was calculated, and it was determined that there was a failure with an increase rate of 20% or more. The amount of energization at each electrode pad (the magnitude at each electrode pad of the current flowing from each through conductor of the wiring board through the electrode pad to the solder bump and further to the electrode) was about 0.8 A. Similarly, a current of about 0.8 A was applied to the electrodes of the semiconductor element. The current density at the electrode pad was about 4527 A / cm 2 and the current density at the electrode was about 10185 A / cm 2 .

その結果、通電時間が2000時間における比較例の半導体装置の故障は44／64個（故障率69％）であったが実施例の半導体装置における故障は０／64個（故障率０％）であった。   As a result, the failure of the semiconductor device of the comparative example at the energization time of 2000 hours was 44/64 (failure rate 69%), but the failure of the semiconductor device of the example was 0/64 (failure rate 0%). there were.

また、通電時間が3000時間における比較例の半導体装置の故障は64／64個（故障率100
％）であったが実施例の半導体装置における故障は０／64個（故障率０％）であった。 In addition, 64/64 failures of the semiconductor device of the comparative example when the energization time is 3000 hours (failure rate of 100
However, the number of failures in the semiconductor device of the example was 0/64 (failure rate 0%).

以上の結果、3000時間経過時において、実施例の半導体装置では故障発生が見られなかったのに対し、比較例の半導体装置では100％の電極パッドにおいて故障が発生していた
。これにより、本発明の配線基板を用いて作製した半導体装置における、電源電極と電源用電極パッドとの間、および接地電極と接地用電極パッドとの間におけるエレクトロマイグレーションの発生を抑制する効果を確認することができた。 As a result, no failure occurred in the semiconductor device of the example when 3000 hours had elapsed, whereas failure occurred in 100% of the electrode pads in the semiconductor device of the comparative example. This confirms the effect of suppressing the occurrence of electromigration between the power supply electrode and the power supply electrode pad and between the ground electrode and the grounding electrode pad in the semiconductor device manufactured using the wiring board of the present invention. We were able to.

（実施例２）
はんだバンプとして、実施例１におけるスズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）はんだの代わりに以下のはんだ材料を用い、他の条件は実施例１と同様にして試験を行なった。 (Example 2)
As solder bumps, the following solder materials were used in place of the tin-silver-copper (Sn-Ag-Cu) solder in Example 1, and other conditions were tested in the same manner as in Example 1.

はんだ材料：スズ−鉛（Ｓｎ−Ｐｂ）はんだ（ａ）、スズ−亜鉛（Ｓｎ−Ｚｎ）はんだ（ｂ）、スズ−ビスマス（Ｓｎ−Ｂｉ）はんだ（ｃ）、およびスズ−銀−ビスマス（Ｓｎ−Ａｇ−Ｂｉ）はんだ（ｄ）。   Solder materials: tin-lead (Sn-Pb) solder (a), tin-zinc (Sn-Zn) solder (b), tin-bismuth (Sn-Bi) solder (c), and tin-silver-bismuth (Sn) -Ag-Bi) Solder (d).

以上のはんだａ〜ｄを用いてはんだバンプを形成した実施例２の半導体装置においては、ａ〜ｄのいずれにおいても故障率０％であった。   In the semiconductor device of Example 2 in which solder bumps were formed using the above-described solders a to d, the failure rate was 0% in all of a to d.

１・・・絶縁基板
１ａ・・搭載部
２・・・電極パッド
２ａ・・低減部
３・・・はんだバンプ
４・・・配線導体
５・・・被覆層
11・・・半導体素子
12・・・電極
14・・・回路配線
15・・・被覆層 DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 1a ... Mounting part 2 ... Electrode pad 2a ... Reduction part 3 ... Solder bump 4 ... Wiring conductor 5 ... Covering layer
11 ... Semiconductor element
12 ... Electrodes
14 ... Circuit wiring
15 ... Coating layer

Claims (4)

半導体素子の搭載部を含む上面を有する絶縁基板と、
前記搭載部に設けられた電極パッドと、
電極が設けられた主面を有しており、該主面が前記搭載部に対向して前記絶縁基板に搭載された半導体素子と、
前記電極パッドと前記電極との間に介在しているはんだバンプとを備えており、
前記電極パッドおよび前記電極の少なくとも一方は、その外周部に、前記はんだバンプとの間で送受される電流の電流密度が低減される低減部を有していることを特徴とする半導体装置。 An insulating substrate having an upper surface including a mounting portion of a semiconductor element;
An electrode pad provided on the mounting portion;
A semiconductor element having a main surface provided with electrodes, the main surface facing the mounting portion and mounted on the insulating substrate;
A solder bump interposed between the electrode pad and the electrode;
At least one of the electrode pad and the electrode has a reduction portion on the outer peripheral portion thereof, in which a current density of current transmitted to and received from the solder bump is reduced. 前記低減部は、前記電極パッドおよび前記電極の少なくとも一方の外周部の一部が外側に突出してなる凸状部であり、
前記はんだバンプの側面が凸状に湾曲しているとともに、前記低減部における前記はんだバンプの前記電極パッドまたは前記電極に対する接触角が鈍角であることを特徴とする請求項１記載の半導体装置。 The reduction part is a convex part formed by protruding a part of the outer peripheral part of at least one of the electrode pad and the electrode,
2. The semiconductor device according to claim 1, wherein a side surface of the solder bump is convexly curved, and a contact angle of the solder bump with the electrode pad or the electrode in the reduction portion is an obtuse angle. 配線導体が前記絶縁基板の前記上面に設けられており、前記配線導体と前記電極パッドとが互いに電気的に接続されており、前記低減部が、前記電極パッドと前記配線導体との間に介在していることを特徴とする請求項２に記載の半導体装置。 A wiring conductor is provided on the upper surface of the insulating substrate, the wiring conductor and the electrode pad are electrically connected to each other, and the reduction portion is interposed between the electrode pad and the wiring conductor. The semiconductor device according to claim 2, wherein: 回路配線が前記半導体基板の前記主面に設けられており、前記回路配線と前記電極とが互いに電気的に接続されており、前記低減部が、前記電極と前記回路配線との間に介在していることを特徴とする請求項２または請求項３に記載の半導体装置。 Circuit wiring is provided on the main surface of the semiconductor substrate, the circuit wiring and the electrode are electrically connected to each other, and the reduction portion is interposed between the electrode and the circuit wiring. The semiconductor device according to claim 2, wherein the semiconductor device is provided.
JP2012145737A 2012-06-28 2012-06-28 Semiconductor device Pending JP2014011259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012145737A JP2014011259A (en) 2012-06-28 2012-06-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145737A JP2014011259A (en) 2012-06-28 2012-06-28 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2014011259A true JP2014011259A (en) 2014-01-20

Family

ID=50107692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145737A Pending JP2014011259A (en) 2012-06-28 2012-06-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2014011259A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150374A (en) * 2020-03-17 2021-09-27 株式会社東芝 Semiconductor device and inspection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150374A (en) * 2020-03-17 2021-09-27 株式会社東芝 Semiconductor device and inspection device
JP7305587B2 (en) 2020-03-17 2023-07-10 株式会社東芝 Semiconductor equipment and inspection equipment

Similar Documents

Publication Publication Date Title
JP5212462B2 (en) Conductive material, conductive paste, circuit board, and semiconductor device
JP2007043065A (en) Semiconductor device
JP2009094224A (en) Circuit substrate, semiconductor device and method of manufacturing semiconductor device
KR20050022303A (en) Circuit device
JP2015106654A (en) Joining method, method for manufacturing semiconductor device, and semiconductor device
JP2007242900A (en) Electron device, and its manufacturing method
JP2009071299A (en) Wiring board
JP5169354B2 (en) Joining material and joining method using the same
JP2013214721A (en) Wiring board
JP5848139B2 (en) Wiring board, wiring board with solder bump, and semiconductor device
JP2013175578A (en) Wiring board and semiconductor device
JP6154110B2 (en) Mounting board
JP2014011259A (en) Semiconductor device
JP2014078627A (en) Wiring board, wiring board with solder bumps and semiconductor device
JP2013153060A (en) Wiring board, wiring board with solder bump, and semiconductor device
JP2002057444A (en) Wiring board
JP5630060B2 (en) Solder bonding method, semiconductor device and manufacturing method thereof
JP2012142488A (en) Semiconductor device
JP2014063827A (en) Wiring board, wiring board with solder bump and semiconductor device
JP2012151351A (en) Wiring board, wiring board with solder bumps, and semiconductor device
JP6219695B2 (en) WIRING BOARD AND SEMICONDUCTOR DEVICE HAVING THE SAME
JP4174407B2 (en) Electronic component storage package
JP6075606B2 (en) Wiring board and electronic device
JP2017135275A (en) Electronic component module, circuit module, manufacturing method of electronic component module, and manufacturing method of circuit module
JP2012156467A (en) Wiring substrate, wiring substrate with solder bump, and semiconductor device