JP2013535832A - Compensation for stress-induced resistance variation - Google Patents
Compensation for stress-induced resistance variation Download PDFInfo
- Publication number
- JP2013535832A JP2013535832A JP2013521220A JP2013521220A JP2013535832A JP 2013535832 A JP2013535832 A JP 2013535832A JP 2013521220 A JP2013521220 A JP 2013521220A JP 2013521220 A JP2013521220 A JP 2013521220A JP 2013535832 A JP2013535832 A JP 2013535832A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- semiconductor
- stress
- metal
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
- G01D3/036—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves
- G01D3/0365—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure on measuring arrangements themselves the undesired influence being measured using a separate sensor, which produces an influence related signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L1/00—Measuring force or stress, in general
- G01L1/26—Auxiliary measures taken, or devices used, in connection with the measurement of force, e.g. for preventing influence of transverse components of force, for preventing overload
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Abstract
本発明によれば、半導体抵抗素子の抵抗値の応力起因変動を補償する方法を提供し、該方法は、半導体抵抗素子及び基準構成部を有する半導体デバイスを設ける半導体デバイス準備ステップであって、基準構成部は、金属基準抵抗及び半導体基準抵抗を有するものとした、該半導体デバイス準備ステップと、金属基準抵抗及び半導体基準抵抗の抵抗値における応力起因変化、又はそれに機能的に関連する少なくとも1つの量における応力起因変化を測定するステップと、及び補償パラメータを使用して半導体抵抗素子の抵抗の応力起因変動を補償するステップとを有する。According to the present invention, there is provided a method for compensating for stress-induced variation in resistance value of a semiconductor resistance element, the method comprising a semiconductor device preparation step of providing a semiconductor device having a semiconductor resistance element and a reference component, wherein The component has a metal reference resistance and a semiconductor reference resistance, the semiconductor device preparation step, a stress-induced change in the resistance value of the metal reference resistance and the semiconductor reference resistance, or at least one quantity functionally related thereto Measuring a stress-induced change in the semiconductor device and compensating a stress-induced variation in resistance of the semiconductor resistance element using the compensation parameter.
Description
本発明は、半導体抵抗素子の抵抗値の応力起因変動を補償する装置、及び前記半導体抵抗素子(とくに、RC発振器に関連するが、決してこれに限定されない)の抵抗値の応力起因変動を補償する関連方法に関する。 The present invention compensates for a stress-induced variation in resistance value of a semiconductor resistance element, and compensates for a stress-induced variation in resistance value of the semiconductor resistance element (particularly, but not limited to, an RC oscillator). Concerning related methods.
シリコンチップのような半導体デバイスは、使用中又は製造プロセスの結果、応力下に置かれうる。例えば、シリコンチップのパッケージングは内部に応力を発生し、その応力の大きさ及び向きの双方について予測は困難な状況である。応力は、パッケージ、リードフレーム、硬化材料、硬化温度及び多くの別要因の性質によって決定される。この応力は、シリコンダイの歪みを生成し、応力変化は、その応力変化が加わる前の値に比べて、抵抗値を変化させうる。応力変化及び関連する歪みは、温度変化、シリコンチップのプリント回路基板上への実装のような機械的手段、又はパッケージング材料の性質の緩慢な変化のような、別の手段によっても引き起こされうる。 Semiconductor devices such as silicon chips can be under stress during use or as a result of a manufacturing process. For example, packaging of a silicon chip generates stress inside, and it is difficult to predict both the magnitude and direction of the stress. Stress is determined by the nature of the package, lead frame, curing material, curing temperature and many other factors. This stress generates strain of the silicon die, and the stress change can change the resistance value compared to the value before the stress change is applied. Stress changes and associated strains can also be caused by other means, such as temperature changes, mechanical means such as mounting a silicon chip on a printed circuit board, or slow changes in the properties of the packaging material. .
集積回路上で実現できる半導体デバイスの特定例は、RC発振器のような電子振動子である。上述の考察から明らかなように、シリコンチップに応力が加わると、パッケージRC発振器には周波数がシフトし、この周波数シフトは、半導体チップの応力印加前に精密に校正されたか否かに無関係に生ずる。自然発生するウェーハ毎に発生するプロセス変動を排除するために、RC発振器を精密に校正することは既知である。典型的には、この校正(calibration)プロセスは製造プロセス中又は直後、例えばウェーハプローブ検査時に行うことができる。この時、温度に関する装置の応答を校正してその後の温度依存変動を排除できるように、温度掃引(スイープ)を実行することが既知である。しかし、これらの既知の校正手法は、シリコンチップのパッケージングにより引き起こされる応力変化に起因するRC製品中のその後の変化を考慮していない。 A specific example of a semiconductor device that can be realized on an integrated circuit is an electronic oscillator such as an RC oscillator. As is clear from the above discussion, when stress is applied to the silicon chip, the package RC oscillator shifts in frequency, and this frequency shift occurs regardless of whether the semiconductor chip is calibrated accurately before stress is applied. . It is known to precisely calibrate RC oscillators to eliminate process variations that occur for each naturally occurring wafer. Typically, this calibration process can be performed during or immediately after the manufacturing process, eg, during wafer probe inspection. At this time, it is known to perform a temperature sweep so that the temperature response of the device can be calibrated to eliminate subsequent temperature dependent variations. However, these known calibration techniques do not take into account subsequent changes in the RC product due to stress changes caused by silicon chip packaging.
パッケージ起因応力を完全に予測するのは容易ではなく、本発明は、パッケージ応力の補償には、適切な補償を行う前にパッケージ応力又はその影響を監視するシステムが必要である、という原則に基づいている。応力起因歪みの機械的測定のために歪みゲージを用いることは既知であるが、典型的には、これらデバイスは、歪んでいる1以上のコンポーネント(構成要素)と比較される歪みがない基準コンポーネントに依存している。代案として、電圧又は電流のような既知の基準量を用いて歪みゲージ特性を測定することができる。このことは、シリコンダイ上への実装に対する主要な妨げを意味しており、これはすなわち、ダイ上の全てのコンポーネントには何らかの応力が加わっており、理想的な基準コンポーネント又は基準量は存在しないからである。 It is not easy to fully predict package-induced stress, and the present invention is based on the principle that package stress compensation requires a system that monitors package stress or its impact before making appropriate compensation. ing. Although it is known to use strain gauges for mechanical measurements of stress-induced strains, typically these devices are reference components that are free of strain compared to one or more straining components. Depends on. Alternatively, strain gauge characteristics can be measured using known reference quantities such as voltage or current. This means a major hindrance to mounting on the silicon die, which means that all components on the die are under some stress and there is no ideal reference component or quantity. Because.
本発明は、少なくとも幾つかの実施形態において、上述の問題及び要求に対処する。特に、本発明は、RC発振器における応力起因変動を補償する方法及び装置を提供する。しかし、より一般的には、本発明は、別の目的に使用される半導体抵抗素子の抵抗値における応力起因変動の補償に適用できる。例えば、本発明はバンドギャップ基準システム、ピエゾ抵抗デバイス、センサ、又は抵抗値の微細制御を要する別の半導体デバイスに使用できる。 The present invention addresses the above-mentioned problems and needs in at least some embodiments. In particular, the present invention provides a method and apparatus for compensating for stress-induced variations in RC oscillators. However, more generally, the present invention can be applied to compensation for stress-induced variations in the resistance value of a semiconductor resistance element used for another purpose. For example, the present invention can be used in band gap reference systems, piezoresistive devices, sensors, or other semiconductor devices that require fine control of resistance values.
本発明の第1の態様によれば、半導体抵抗素子の抵抗値の応力起因変動を補償する方法を提供し、その方法は、
前記半導体抵抗素子及び基準構成部を含む半導体デバイスを設ける半導体デバイス準備ステップであって、前記基準構成部は金属基準抵抗及び半導体基準抵抗を有する構成とした、該半導体デバイス準備ステップと、
前記金属基準抵抗及び前記半導体基準抵抗の抵抗値における前記応力起因変化、又はそれに機能的に関連する少なくとも1つの量における前記応力起因変化を測定することにより補償パラメータを生成する、補償パラメータ生成ステップと、及び
前記補償パラメータを使用して前記半導体抵抗素子における抵抗値の応力起因変動を補償する、補償パラメータ使用ステップと、
を有することを特徴とする。
According to a first aspect of the present invention, there is provided a method for compensating for stress-induced fluctuations in the resistance value of a semiconductor resistance element, the method comprising:
A semiconductor device preparation step for providing a semiconductor device including the semiconductor resistance element and a reference component, wherein the reference component includes a metal reference resistor and a semiconductor reference resistor.
Generating a compensation parameter by measuring the stress-induced change in resistance values of the metal reference resistance and the semiconductor reference resistance, or the stress-induced change in at least one quantity functionally related thereto; And using a compensation parameter to compensate for stress-induced variations in resistance value in the semiconductor resistance element using the compensation parameter;
It is characterized by having.
本発明は、金属及び半導体材料が示す応力に対しての異なる感度を利用して、応力により誘発される抵抗値変化を決定し、また定量化する。 The present invention utilizes different sensitivities to the stress exhibited by metal and semiconductor materials to determine and quantify the resistance change induced by stress.
典型的には、前記半導体抵抗素子及び前記半導体基準抵抗は、同一の半導体材料から形成する。有利には、少なくとも前記半導体基準抵抗、及び随意に前記金属基準抵抗を、前記半導体抵抗素子の位置の近傍に配置する。 Typically, the semiconductor resistance element and the semiconductor reference resistance are formed from the same semiconductor material. Advantageously, at least the semiconductor reference resistor and optionally the metal reference resistor are arranged in the vicinity of the position of the semiconductor resistance element.
有利には、前記補償パラメータは、前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との第1の比を測定することにより生成する。好都合には、前記補償パラメータは、前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との第2の比であって、基準条件下で決定される該第2の基準の比に、前記第1の比を比較することにより生成する。一般的には、前記第2の基準の比は、製造時、又はウェーハプローブ検査時のような製造直後に決定する。これは、温度依存校正を含むことができるより大きな校正プロセスの一部として行うことができる。好適な実施形態において、前記補償パラメータは、前記第2の比に対する前記第1の比、又はそれに機能的に関連する量を得ることにより生成する。 Advantageously, the compensation parameter is generated by measuring a first ratio between a resistance value of the metal reference resistor and a resistance value of the semiconductor reference resistor. Conveniently, the compensation parameter is a second ratio of the resistance value of the metal reference resistor and the resistance value of the semiconductor reference resistor, the ratio of the second reference determined under reference conditions, It is generated by comparing the first ratio. In general, the ratio of the second reference is determined at the time of manufacture or immediately after manufacture, such as at the time of wafer probe inspection. This can be done as part of a larger calibration process that can include temperature dependent calibration. In a preferred embodiment, the compensation parameter is generated by obtaining the first ratio relative to the second ratio, or a quantity functionally related thereto.
有利には、前記補償パラメータ生成ステップは、前記金属基準抵抗及び前記半導体基準抵抗の測定抵抗値における温度起因変動を補償する温度補償ステップを有するものとする。こうして、温度変化に起因する測定抵抗値の変動を考慮することができる。残りの抵抗値変動は、基準条件下で存在しない別の応力の存在に関与するものとすることができる。好適には、前記温度補償ステップは、金属基準抵抗及び半導体基準抵抗の温度の関数とした抵抗値のデータベース又は数学的モデルに関連して行う。一実施形態において、温度校正手続を行って前記金属基準抵抗の抵抗値と前記半導体基準抵抗の抵抗値との比(又はそれぞれに機能的に関連する少なくとも1つの量間の比)の温度依存性を曲線適合法(フィッティング)により決定する。前記補償パラメータ生成ステップは、前記金属基準抵抗及び前記半導体基準抵抗のゲージ率の比を修正するステップを含むことができる。 Advantageously, the compensation parameter generating step comprises a temperature compensation step for compensating for temperature-induced variations in measured resistance values of the metal reference resistance and the semiconductor reference resistance. In this way, fluctuations in the measured resistance value due to temperature changes can be taken into account. The remaining resistance variation can be attributed to the presence of another stress that does not exist under the reference conditions. Preferably, the temperature compensation step is performed in connection with a database or mathematical model of resistance values as a function of the temperature of the metal reference resistance and the semiconductor reference resistance. In one embodiment, the temperature dependence of the ratio of the resistance value of the metal reference resistance to the resistance value of the semiconductor reference resistance (or the ratio between at least one quantity functionally associated with each) by performing a temperature calibration procedure. Is determined by curve fitting (fitting). The compensation parameter generation step may include a step of correcting a ratio of a gauge factor of the metal reference resistance and the semiconductor reference resistance.
ゲージ率(G)は、関係式ΔR/R=G(ΔL/L)により定義される。ここで、ΔRは印加応力変化に起因する抵抗値変化、Rは応力変化前の抵抗値、ΔLは印加応力変化に起因する長さ変化、及びLは応力変化前の長さであり、つまり、ΔL/Lは軸歪みを表している。 The gauge factor (G) is defined by the relational expression ΔR / R = G (ΔL / L). Here, ΔR is a resistance value change caused by the applied stress change, R is a resistance value before the stress change, ΔL is a length change caused by the applied stress change, and L is a length before the stress change. ΔL / L represents axial strain.
好適な実施形態において、補正因子は以下の関係式から得られる。
随意に、項GM/GS及びΔSM/ΔSSの1つ又は両方を無視できる。しかし、これらの比の1つ又は両方を考慮することにより、より正確な抵抗値補償を得ることができる。特に、項GM/GSを計上することができる。 Optionally, one or both of the terms G M / G S and ΔS M / ΔS S can be ignored. However, more accurate resistance compensation can be obtained by considering one or both of these ratios. In particular, it is possible to record the section G M / G S.
補正因子は、以下の関係から得られる。
この関係は、2次以上の展開項を無視することにより、式(1)から得ることができる。しかし、補正因子は、本明細書に記載する別の手法(アプローチ)を用いて得ることができる。 This relationship can be obtained from equation (1) by ignoring the expansion terms of the second and higher order. However, the correction factor can be obtained using another technique (approach) described herein.
有利には、金属基準抵抗及び半導体基準抵抗は、直列接続する。この構成は、これら素子における抵抗値の比の簡便測定を可能にする。しかし、別の構成及び関連する測定技法を実装することができる。 Advantageously, the metal reference resistor and the semiconductor reference resistor are connected in series. This configuration enables simple measurement of the ratio of resistance values in these elements. However, other configurations and associated measurement techniques can be implemented.
好適には、前記半導体抵抗素子はRC発振器の一部を形成し、前記補償パラメータ使用ステップは、前記補償パラメータを前記半導体抵抗素子の抵抗値における応力起因変動の指標として使用するステップと、前記応力起因変動の指標を考慮し、前記RC発振器を調整して所望の出力周波数を達成するステップとを含むものとする。 Preferably, the semiconductor resistance element forms part of an RC oscillator, and the step of using the compensation parameter uses the compensation parameter as an index of a stress-induced variation in the resistance value of the semiconductor resistance element; And adjusting the RC oscillator to achieve a desired output frequency, taking into account an index of causal variation.
しかし、前記補償パラメータを任意の適切な様式で使用して、多くの別の用途に使用される1以上の半導体抵抗素子の抵抗値における応力起因変動を補償できる。 However, the compensation parameters can be used in any suitable manner to compensate for stress-induced variations in the resistance values of one or more semiconductor resistance elements used in many other applications.
本発明の第2の態様によれば、半導体抵抗素子の抵抗値の応力起因変動を補償する装置を提供し、該装置は、
前記半導体抵抗素子及び基準構成部を有する半導体デバイスであって、前記基準構成部は金属基準抵抗及び半導体基準抵抗を有する、該半導体デバイスと、
前記金属基準抵抗及び前記半導体基準抵抗の抵抗値における応力起因変化、又はそれに機能的に関連する少なくとも1つの量における応力起因変化を測定する測定構成部を有し、該測定構成部により測定された前記応力起因変化から補償パラメータを生成する補償パラメータ生成器と、
前記補償パラメータを使用して前記半導体抵抗素子の抵抗値の応力起因変動を補償する補償器と、
を備える。
According to a second aspect of the present invention, there is provided an apparatus for compensating for stress-induced fluctuations in the resistance value of a semiconductor resistance element, the apparatus comprising:
A semiconductor device having the semiconductor resistance element and a reference component, wherein the reference component has a metal reference resistor and a semiconductor reference resistor; and
A measurement component that measures a stress-induced change in resistance values of the metal reference resistance and the semiconductor reference resistance, or a stress-induced change in at least one quantity that is functionally related thereto, and is measured by the measurement configuration unit A compensation parameter generator for generating a compensation parameter from the stress-induced change;
A compensator that compensates for stress-induced variations in the resistance value of the semiconductor resistive element using the compensation parameter;
Is provided.
好適には、前記半導体装置は集積回路とする。好都合には、集積回路において、前記金属基準抵抗は、前記集積回路における複数のビアを接続することにより形成する。ビアは直列接続するが、別の構成も利用することができる。 Preferably, the semiconductor device is an integrated circuit. Conveniently, in an integrated circuit, the metal reference resistor is formed by connecting a plurality of vias in the integrated circuit. The vias are connected in series, but other configurations can be used.
金属基準抵抗は、タングステン又はタングステン合金から形成できる。タングステンは、低いゲージ率、及びポリシリコンのような多くの半導体材料よりも低い弾性率であるという利点を有し、その結果、応力により誘発される歪みは、このような半導体材料よりも小さく、従って、式(1)の括弧内の第2項はより小さい。本発明の特定の簡便な実施形態において、金属基準抵抗は、集積回路における接続された複数のタングステンビアから形成する。 The metal reference resistance can be formed from tungsten or a tungsten alloy. Tungsten has the advantage of a low gauge modulus and a lower elastic modulus than many semiconductor materials such as polysilicon, so that the stress-induced strain is smaller than such semiconductor materials, Therefore, the second term in parentheses in equation (1) is smaller. In certain simple embodiments of the present invention, the metal reference resistor is formed from a plurality of connected tungsten vias in an integrated circuit.
半導体基準抵抗は、ポリシリコン又はドープしたシリコンのような任意の適切な半導体材料から形成することができる。典型的には、半導体基準抵抗及び前記半導体抵抗素子は、同一の半導体材料から形成する。 The semiconductor reference resistor can be formed from any suitable semiconductor material, such as polysilicon or doped silicon. Typically, the semiconductor reference resistor and the semiconductor resistance element are formed from the same semiconductor material.
好適には、半導体デバイスはRC発振器を有し、また半導体抵抗素子が前記RC発振器の一部を形成するものとする。これらの実施形態において、補償器は、補償パラメータを半導体抵抗素子の抵抗値における応力起因変動の指標として使用し、応力起因変動の指標を考慮してRC発振器を調整して所望の出力周波数を達成することができる。 Preferably, the semiconductor device has an RC oscillator, and the semiconductor resistance element forms part of the RC oscillator. In these embodiments, the compensator uses the compensation parameter as an indicator of stress-induced variation in the resistance value of the semiconductor resistive element, and adjusts the RC oscillator to achieve the desired output frequency in view of the indicator of stress-induced variation. can do.
補償パラメータ生成器は、金属基準抵抗及び半導体基準抵抗の測定抵抗値における温度起因変動を補償する温度補償器を有することができる。温度補償器は、金属基準抵抗及び半導体基準抵抗の温度の関数とした抵抗値のデータベースを有する、又は金属参照抵抗及び半導体基準抵抗の温度の関数とした抵抗値の数学的モデルを利用するよう構成することができ、また温度補償器は、さらに、温度を測定する温度測定デバイスと、該温度測定デバイスにより測定された温度を前記データベース又は前記数学的モデルに対する基準データとして使用して、前記測定構成部により測定された抵抗値を、前記データベース又は数学的モデルと比較する比較器とを有する構成とする。 The compensation parameter generator can include a temperature compensator that compensates for temperature-induced variations in measured resistance values of the metal reference resistance and the semiconductor reference resistance. The temperature compensator has a database of resistance values as a function of metal reference resistance and semiconductor reference resistance temperature, or is configured to utilize a mathematical model of resistance values as a function of metal reference resistance and semiconductor reference resistance temperature. And the temperature compensator further includes a temperature measurement device for measuring temperature, and using the temperature measured by the temperature measurement device as reference data for the database or the mathematical model, the measurement configuration And a comparator for comparing the resistance value measured by the unit with the database or the mathematical model.
本発明は上記の通りであるが、本発明は、上記の態様、あるいは以下の説明、図面又は特許請求の範囲における任意の発明の組み合わせに及ぶ。例えば、本発明による第1の態様の要素を、本発明による第2の態様に組み込むことができ、又はその逆も可能である。
以下に、本発明による装置及び方法の実施形態を添付図面につき説明する。
The present invention is as described above, but the present invention extends to the above-described embodiments or any combination of inventions in the following description, drawings, or claims. For example, an element of the first aspect according to the present invention can be incorporated into a second aspect according to the present invention, or vice versa.
In the following, embodiments of the apparatus and method according to the present invention will be described with reference to the accompanying drawings.
図1は、本発明による集積回路10の模式図であり、この集積回路10は、プログラマブルRC発振器12、該RC発振器12のための制御構成部14、補償パラメータ生成器16、及び温度センサ18を備える。補償パラメータ生成器16は、測定構成部16aと補償パラメータ計算器16bとを有する。測定構成部16aは、金属基準抵抗と半導体基準抵抗(図1に示さず)とを含む。当業者であれば容易に理解できるように、プログラマブルRC発振器12は複数のキャパシタ及び抵抗を備え、これらキャパシタ及び抵抗は相互接続して、RC製品によりほぼ決定される所望周波数の出力信号を供給できるようにする。RC発振器におけるキャパシタ及び抵抗の構成部は、制御構成部14により制御できる。プログラマブルRC発振器12における抵抗、並びに測定構成部16aにおける金属基準抵抗及び半導体基準抵抗は全て集積回路10上に配置しており、従ってほぼ同一の応力を受ける。有利には、少なくとも半導体基準抵抗は、RC発振器12の抵抗の位置に近接させて集積回路上に物理的に配置する。以下により詳細に説明するように、補償パラメータ計算器16bは、測定構成部16aにおける金属基準抵抗と半導体基準抵抗との比の測定値を利用して、補償パラメータを導き出し、この補償パラメータは、集積回路が受ける応力により誘発される抵抗率変化の指標である。
FIG. 1 is a schematic diagram of an
本発明は、金属材料及び半導体材料が示す、応力に対する異なる感度を利用する。このことは、材料のゲージ率として理解でき、また定量化できる。ゲージ率は、応力を受けたときの3次元固体の幾何学的形状(ジオメトリ)的変形に起因する。印加応力の変化はΔL/Lの歪みを引き起こし、ひいてはこの歪みがポアソン比v(v=軸方向歪み/横方向歪み)により定義される物理的固体の断面積の変化を引き起こす。 The present invention takes advantage of the different sensitivities to stress exhibited by metallic and semiconductor materials. This can be understood and quantified as the gauge factor of the material. The gauge factor is due to the geometric deformation of the three-dimensional solid when subjected to stress. The change in applied stress causes a ΔL / L strain, which in turn causes a change in the cross-sectional area of the physical solid defined by the Poisson's ratio v (v = axial strain / lateral strain).
小さな変形に対しては、材料の伸張は体積に関して、
ΔV/V=(1−2v)ΔL/L
と表すことができる。
For small deformations, material stretching is in terms of volume,
ΔV / V = (1-2v) ΔL / L
It can be expressed as.
歪みは抵抗素子のジオメトリを変化させる。0.5のポアソン比を有する固体は、変化する応力条件下で一定の体積を維持するが、形状変化を示すであろう。このことを図2に示し、図2aは軸方向応力変化前の素子20の斜視図及び断面図を示し、図2bは軸方向応力変化が軸歪みを引き起こした後の素子20の斜視図及び断面図を示す。軸歪みは素子の長さを増加させるが、断面積を低減させることが分かる。例として、歪みを受けて1%伸張している金属抵抗は、1%小さな断面積も有し、従って1%の歪みに対して約2%の抵抗変化を示す。ゲージ率は、抵抗値の微小変化を長さの微小変化に関連させ、また関係式G=(ΔR/R)/(ΔL/L)により定義される。ここで、ΔRは印加応力変化に起因する抵抗値変化、Rは応力変化前の抵抗値、ΔLは付加応力変化に起因する長さ変化、Lは応力変化前の長さであり、つまりΔL/Lは軸歪みを表す。ほとんどの金属は2に近いゲージ率を有しているが、これはなぜなら、これら材料が歪みの下でほぼ一定体積を保持するものの、比較的小さな応力下では目立った抵抗値変更効果を示さないからである。これに対して、ポリシリコンのような半導体材料は、より高いゲージ率を有している。これは、長さ及び断面積の変化を引き起こすのに加えて、これら材料の歪みが、半導体材料内の少数キャリアの数及びキャリア移動度の変化をも引き起こすからである。例として、ポリシリコンのゲージ率は約20である。
Strain changes the geometry of the resistive element. A solid with a Poisson's ratio of 0.5 will maintain a constant volume under varying stress conditions, but will exhibit a shape change. This is shown in FIG. 2, where FIG. 2a shows a perspective view and a cross-sectional view of the
本発明は、半導体基準抵抗の挙動を金属基準抵抗の挙動と比較することにより、金属及び半導体材料の異なるゲージ率を利用する。金属抵抗の抵抗値は、半導体抵抗に比べて歪みに影響されないので、金属基準抵抗及び半導体基準抵抗の抵抗値の微分解析から、歪みの影響に由来し得る抵抗値の変動を得ることができる。理想的なシステムにおいては、基準抵抗の1つはゲージ率がゼロであり、またその結果、歪み不感基準として作用するものとする。本発明は、この理想的な基準抵抗は存在しないことを認識しているだけでなく、差動抵抗構成を用いて優れた補償を達成できることも認識している。約2のゲージ率を有する金属基準抵抗、及びゲージ率が約20であるポリシリコン半導体基準抵抗を用いる場合、抵抗値変化の約90%が印加応力により誘発されたものであると容易に見なすことができる。これは優れた抵抗値補正を提供でき、例えば500ppmの非補償の応力起因抵抗変化を50ppmまで容易に低減できる。しかし、以下により詳細に説明するように、基準抵抗の既知のゲージ率に対する更なる補償により、これを容易に改善できる。これらの実施形態において、補正における主要な誤差は、追加の補償のために使用されるゲージ率のあらゆる誤差に起因し、またこの残差は、基準抵抗の実際のゲージ率を考慮するための補正を何ら行わない実施形態に関連する誤差よりも著しく小さいと予想される。 The present invention utilizes different gauge factors for metals and semiconductor materials by comparing the behavior of the semiconductor reference resistance with the behavior of the metal reference resistance. Since the resistance value of the metal resistor is not affected by the strain as compared with the semiconductor resistor, it is possible to obtain a variation in the resistance value that can be derived from the influence of the strain from the differential analysis of the resistance values of the metal reference resistor and the semiconductor reference resistor. In an ideal system, one of the reference resistors should have a gauge factor of zero and consequently act as a strain insensitive reference. The present invention not only recognizes that this ideal reference resistor does not exist, but also recognizes that excellent compensation can be achieved using a differential resistor configuration. When using a metal reference resistance having a gauge factor of about 2 and a polysilicon semiconductor reference resistor having a gauge factor of about 20, it is easy to assume that about 90% of the resistance change is induced by applied stress. Can do. This can provide excellent resistance correction, for example, a 500 ppm uncompensated stress-induced resistance change can be easily reduced to 50 ppm. However, as will be explained in more detail below, this can easily be improved by further compensation for the known gauge factor of the reference resistance. In these embodiments, the main error in correction is due to any error in the gauge factor used for additional compensation, and this residual is a correction to account for the actual gauge factor of the reference resistance. It is expected to be significantly less than the error associated with embodiments that do nothing.
図3は、図1の測定構成部16aにおける金属基準抵抗30及び半導体基準抵抗32のあり得る構成を示す。図3に示す構成において、金属基準抵抗30及び半導体基準抵抗32は直列に配置されている。適切な電源電流が抵抗30及び32に供給されると、電圧比V1/V2を容易に測定でき、ここで、V1は半導体基準抵抗32にかかる電圧であり、V2は金属基準抵抗30にかかる電圧である。この電圧比は、抵抗32及び30の抵抗値の比を表しており、電源電流に独立である。基準抵抗からデータを得るこの方法は便利であるが、当業者であれば、周知技術を用いた多くの別の比較方法が存在することを理解するであろう。例えば、抵抗を並列接続し、電流ミラー回路により得られる同一電流を供給することができる。
FIG. 3 shows a possible configuration of the
電圧比を一方の電圧を基準レベルとして使用し、他方をアナログ−デジタル変換器用の入力レベルとして使用することにより測定してもよい。別の適切な技術も当業者には明らかであろう。 The voltage ratio may be measured by using one voltage as a reference level and the other as an input level for an analog-to-digital converter. Other suitable techniques will be apparent to those skilled in the art.
応力がない場合、半導体基準抵抗の抵抗値Rsemi及び金属基準抵抗の抵抗値Rmetalは、
Rsemi=R1・f1(T)及び
Rmetal=R2・f2(T)
と記載でき、その結果、抵抗比は、
R semi = R 1 · f 1 (T) and R metal = R 2 · f 2 (T)
As a result, the resistance ratio is
f1(T)及びf2(T)は、個々の抵抗値の温度依存性を表し、RR(T)は、抵抗比の温度依存性を表す。抵抗比の温度依存性は、多くの方法で決定できる。例えば、抵抗の温度依存挙動又は抵抗比の直接測定は、集積回路のパッケージング前に決定することができる。典型的には、RC発振器は集積回路のパッケージング前に校正し、また好都合には、抵抗比の温度依存性はこの時点又はこの時点前後で決定できる。その関係性を確立するために、曲線フィッティングを行うことができる。金属の温度係数は、半導体材料よりも大きく、また、したがって、Rsemi値がRmetal値よりも極めて大きく、その結果、抵抗値の温度起因変化が類似した程度の大きさとなり、Rsemiの応力起因変化が、Rmetalの温度起因変化によって圧倒されないことを確実にするのが望ましい。 f 1 (T) and f 2 (T) represent the temperature dependence of individual resistance values, and RR (T) represents the temperature dependence of the resistance ratio. The temperature dependence of the resistance ratio can be determined in a number of ways. For example, a temperature-dependent behavior of resistance or a direct measurement of resistance ratio can be determined prior to packaging of the integrated circuit. Typically, the RC oscillator is calibrated prior to packaging the integrated circuit, and conveniently the temperature dependence of the resistance ratio can be determined at or around this point. Curve fitting can be performed to establish that relationship. The temperature coefficient of the metal is larger than that of the semiconductor material, and therefore, the R semi value is much larger than the R metal value, and as a result, the temperature-induced change in the resistance value becomes a similar magnitude, and the stress of R semi It is desirable to ensure that the resulting change is not overwhelmed by the temperature-induced change in R metal .
パッケージング後、集積回路が受ける応力変化は、Rsemi及びRmetalの変化を誘起し、その結果、抵抗比は、
抵抗値の微小変化をδRで示し、半導体抵抗値の微小変化に対する金属抵抗値の微小変化の比をkで示し、ここでkが
式(2)を用いて、近似の程度を変化させて応力起因抵抗変化の補償パラメータを導出できる。金属抵抗値の変化は半導体抵抗値の変化よりもはるかに小さいことが既知であり、よってkは極めて小さいため、式(2)の分母の第1項は完全に無視できる。その代わりに、金属及び半導体材料のゲージ率の比が既知であるか、又は決定できる場合、より高い精度を得ることができる。例えば、上述のように、金属/ポリシリコンに対する比GM/GSは約0.1であることが既知である。印加応力が金属基準抵抗及び半導体基準抵抗に類似した歪みレベルを生ずる(つまり、ΔSS〜ΔSM)と仮定する場合、kを0.1で近似できる。kのより正確な値を得るために、金属材料及び半導体材料の弾性率の知識を利用することにより、実際の比ΔSM/ΔSSをより高精度にして考慮できる。元の抵抗比に対する応力変化後の抵抗比の比から半導体抵抗値の応力起因変化に対する値を得るために、様々な方法を実装してもよいことが分かる。この値は、図1に示すような適切に構成された補償パラメータ計算器16bを用いて計算できる。図1に示したプログラマブルRC発振デバイスがある状況で、値errsは、応力の効果を補償するために発振器のプログラミングコードに適用する必要がある変化を表す。その値は、補償パラメータ計算器16bからプログラマブルRC発振器に対する制御構成部14に送信できる。制御構成部14は、値δRSを受信し、またその値を使用して、RC発振器が所望の周波数出力を生成するのを確実にできるようにする。制御構成部14は、受信値に応答して当業者が容易に想到するであろう多くの方法でプログラマブルRC発振器12の動作を制御できる。例えば、制御構成部14は、抵抗値の応力起因変化が検出されない状況に対して、抵抗とキャパシタとの異なる組み合わせ、及び/又は異なる相互接続手法を相対的に使用することを確実にできる。付加的に、又は代替的に、プログラマブル発振器12により出力された信号の周波数を微調整するために、ディザリング手法を実装してもよい。
Using Equation (2), it is possible to derive the compensation parameter for the stress-induced resistance change by changing the degree of approximation. It is known that the change in the metal resistance value is much smaller than the change in the semiconductor resistance value, and therefore k is very small, so that the first term of the denominator of Equation (2) can be completely ignored. Instead, higher accuracy can be obtained if the ratio of the gauge factor of the metal and semiconductor material is known or can be determined. For example, as described above, the ratio G M / G S for metal / polysilicon is known to be about 0.1. If it is assumed that the applied stress produces a strain level similar to the metal reference resistance and the semiconductor reference resistance (that is, ΔS S to ΔS M ), k can be approximated by 0.1. In order to obtain a more accurate value of k, the actual ratio ΔS M / ΔS S can be considered with higher accuracy by using knowledge of the elastic modulus of the metal and semiconductor materials. It can be seen that various methods may be implemented to obtain the value for the stress-induced change in the semiconductor resistance value from the ratio of the resistance ratio after the stress change to the original resistance ratio. This value can be calculated using an appropriately configured
様々な金属を使用して金属基準抵抗を作製することができる。選択した金属の抵抗値は、応力に対して低い感度を示し、また半導体基準抵抗に使用する半導体材料に近い温度依存性を有することが好ましい。半導体基準抵抗をポリシリコンから形成するとき、使用できる金属の例としては特にタングステンであるが、これに限定されない。利点は、低いゲージ率及びポリシリコンよりも低い弾性率(弾性率はポリシリコンの約1/3)にあり、その結果、共通応力により誘発される歪みはより小さくなる。このことは、式(2)の分母における項kがより小さく、またこの結果として、この項の値における誤差が計算された半導体抵抗値の変化に与える影響がより小さくなるという効果を有する。 Various metal can be used to make the metal reference resistance. The resistance value of the selected metal preferably exhibits low sensitivity to stress and has a temperature dependence close to that of the semiconductor material used for the semiconductor reference resistance. An example of a metal that can be used when the semiconductor reference resistor is formed of polysilicon is tungsten, but is not limited thereto. The advantage lies in a low gauge modulus and a lower modulus than polysilicon (modulus is about 1/3 that of polysilicon), resulting in less strain induced by common stress. This has the effect that the term k in the denominator of equation (2) is smaller and, as a result, the effect of the error in the value of this term on the change in the calculated semiconductor resistance value is smaller.
金属基準抵抗は、種々の方法で形成できる。多くの標準シリコンウェーハは、100μΩ/□オーダーの典型的なシート抵抗値を有する金属抵抗を提供する。このような構造に関連する抵抗値は、多くの用途に好ましいものよりも小さい傾向にあるが、金属基準抵抗はこれらの標準的な金属抵抗を用いて製造できる。より大きなシート抵抗値の金属抵抗を有するシリコンウェーハを採用するのが有利である。代替的アプローチにおいて、ビア構造の新規の使用が提案される。多くの標準シリコンウェーハは、絶縁層間の孔に満たされた導電材料の小ポストであるビア構造を有し、その結果、ビアの上方及び下方の導電層が電気的に接続される。図4は、集積回路の一部の断面図を示し、第1絶縁層40上に第2絶縁層を形成した状況を示す。第1絶縁層40に隣接して導電層44を設け、また他の導電層46を第2絶縁層42上に形成する。図4は、第2絶縁層42に形成された開孔内に位置するビア構造48を示す。ビア48は、金属材料から形成し、導電層44及び46を電気的に接続することが分かる。
The metal reference resistance can be formed by various methods. Many standard silicon wafers provide a metal resistance with a typical sheet resistance value on the order of 100 μΩ / □. Although resistance values associated with such structures tend to be smaller than preferred for many applications, metal reference resistors can be manufactured using these standard metal resistors. It is advantageous to employ a silicon wafer having a higher sheet resistance metal resistance. In an alternative approach, a new use of via structure is proposed. Many standard silicon wafers have via structures that are small posts of conductive material filled with holes between insulating layers, so that the conductive layers above and below the vias are electrically connected. FIG. 4 is a cross-sectional view of a part of the integrated circuit, and shows a situation where the second insulating layer is formed on the first insulating
様々な材料を使用してビア48を形成できるが、一般的にはタングステンで形成する。本発明者らは、複数のビアを互いに接続して、簡便な方法で金属基準抵抗を形成することができ、これら金属基準抵抗を標準シリコンウェーハとしての設計体に容易に集積できることに気付いた。金属基準抵抗は、複数のビアの直列構成により簡便に形成できる。タングステンビアの構成をこの目的のために用いるのが特に好ましく、これは、上で議論したタングステンの有利な特性のせいであり、また各タングステンビアの抵抗値は典型的には約5Ωであり、従って、利用可能な抵抗値(例えば、約数kΩ)を有する金属基準抵抗が、標準シリコンウェーハを使用して容易に製造できるからである。しかし、金属基準抵抗を形成する別の方法、及び金属基準抵抗に使用する別の適切な金属も、業者であれば、本明細書に記載した原理を用いて容易に想到するであろう。 A variety of materials can be used to form the via 48, but is typically formed from tungsten. The present inventors have found that a metal reference resistor can be formed by a simple method by connecting a plurality of vias to each other, and these metal reference resistors can be easily integrated into a design body as a standard silicon wafer. The metal reference resistor can be easily formed by a serial configuration of a plurality of vias. It is particularly preferred to use a tungsten via configuration for this purpose, which is due to the advantageous properties of tungsten discussed above, and the resistance value of each tungsten via is typically about 5Ω, Therefore, a metal reference resistor having an available resistance value (for example, about several kΩ) can be easily manufactured using a standard silicon wafer. However, other methods of forming a metal reference resistance and other suitable metals for use in the metal reference resistance will be readily conceived by those skilled in the art using the principles described herein.
Claims (19)
前記半導体抵抗素子及び基準構成部を有する半導体デバイスを設ける半導体デバイス準備ステップであり、前記基準構成部は金属基準抵抗及び半導体基準抵抗を有するものとした、該半導体デバイス準備ステップと、
前記金属基準抵抗及び半導体基準抵抗の抵抗値における前記応力起因変化、又はそれに機能的に関連する少なくとも1つの量における前記応力起因変化を測定することにより補償パラメータを生成する、補償パラメータ生成ステップと、及び
前記補償パラメータを使用して前記半導体抵抗素子の抵抗値の応力起因変動を補償する、補償パラメータ使用ステップと、
を有することを特徴とする、方法。 A method for compensating for stress-induced variation in resistance value of a semiconductor resistance element, the method comprising:
A semiconductor device preparation step for providing a semiconductor device having the semiconductor resistance element and a reference component, wherein the reference component has a metal reference resistor and a semiconductor reference resistor; and
Generating a compensation parameter by measuring the stress-induced change in the resistance values of the metal reference resistance and the semiconductor reference resistance, or the stress-induced change in at least one quantity functionally related thereto; And using a compensation parameter to compensate for stress-induced variations in the resistance value of the semiconductor resistance element using the compensation parameter;
A method characterized by comprising:
前記半導体抵抗素子及び基準構成部を有する半導体デバイスであり、前記基準構成部は金属基準抵抗及び半導体基準抵抗とを有する、該半導体デバイスと、
前記金属基準抵抗及び前記半導体基準抵抗の抵抗値における応力起因変化、又はそれに機能的に関係する少なくとも1つの量における応力起因変化を測定する測定構成部を有し、該測定構成部により測定された前記応力起因変化から補償パラメータを生成する補償パラメータ生成器と、
前記補償パラメータを用いて前記半導体抵抗素子の抵抗値の応力起因変動を補償する補償器と、
を備えた、ことを特徴とする、装置。 An apparatus for compensating for stress-induced variation in resistance value of a semiconductor resistance element, the apparatus comprising:
A semiconductor device having the semiconductor resistance element and a reference component, wherein the reference component has a metal reference resistor and a semiconductor reference resistor;
A measurement component that measures a stress-induced change in resistance values of the metal reference resistance and the semiconductor reference resistance, or a stress-induced change in at least one quantity that is functionally related thereto, and is measured by the measurement configuration unit A compensation parameter generator for generating a compensation parameter from the stress-induced change;
A compensator that compensates for stress-induced variations in the resistance value of the semiconductor resistance element using the compensation parameter;
An apparatus comprising:
温度を測定する温度測定デバイスと、該温度測定デバイスにより測定された温度を前記データベース又は前記数学的モデルの基準データとして使用して、前記測定構成部により測定された抵抗値を、前記データベース又は数学的モデルと比較する比較器とを有する構成とした、装置。 19. The apparatus of claim 18, wherein the temperature compensator has a database of resistance values as a function of the temperature of the metal reference resistance and the semiconductor reference resistance, or the resistance as a function of the temperature of the metal reference resistance and the semiconductor reference resistance. Configured to utilize a mathematical model of values, and the temperature compensator further comprises:
A temperature measuring device for measuring the temperature, and using the temperature measured by the temperature measuring device as reference data for the database or the mathematical model, the resistance value measured by the measuring component is converted to the database or mathematics. A device having a comparator for comparison with a static model.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1012656.3 | 2010-07-28 | ||
GB201012656A GB201012656D0 (en) | 2010-07-28 | 2010-07-28 | Compensation for stress induced resistance variations |
PCT/GB2011/051434 WO2012013977A1 (en) | 2010-07-28 | 2011-07-27 | Compensation for stress induced resistance variations |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013535832A true JP2013535832A (en) | 2013-09-12 |
Family
ID=42799221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013521220A Withdrawn JP2013535832A (en) | 2010-07-28 | 2011-07-27 | Compensation for stress-induced resistance variation |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2599119A1 (en) |
JP (1) | JP2013535832A (en) |
CN (1) | CN103125021A (en) |
GB (1) | GB201012656D0 (en) |
WO (1) | WO2012013977A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090139A (en) * | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | Resistance correction circuit, resistance correction method, and semiconductor device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2993983A1 (en) | 2012-07-30 | 2014-01-31 | St Microelectronics Rousset | METHOD FOR COMPENSATING MECHANICAL STRESS EFFECTS IN A MICROCIRCUIT |
DE102015202694A1 (en) * | 2015-02-13 | 2016-08-18 | Infineon Technologies Ag | Stress compensated oscillator circuitry and integrated circuit using same |
EP3262058A1 (en) | 2015-02-23 | 2018-01-03 | Universität Wien | A compound for preparing polypeptides |
CN106960067B (en) * | 2016-01-08 | 2021-11-12 | 中兴通讯股份有限公司 | Electronic device, and method and system for compensating stress sensitive parameters |
US10107873B2 (en) * | 2016-03-10 | 2018-10-23 | Allegro Microsystems, Llc | Electronic circuit for compensating a sensitivity drift of a hall effect element due to stress |
US10162017B2 (en) | 2016-07-12 | 2018-12-25 | Allegro Microsystems, Llc | Systems and methods for reducing high order hall plate sensitivity temperature coefficients |
IT201600077188A1 (en) * | 2016-07-22 | 2018-01-22 | St Microelectronics Srl | PROCEDURE FOR COMPENSATING SUBSTRATE STRESS EFFECTS IN SEMICONDUCTOR AND CORRESPONDING DEVICES |
US10520559B2 (en) | 2017-08-14 | 2019-12-31 | Allegro Microsystems, Llc | Arrangements for Hall effect elements and vertical epi resistors upon a substrate |
CN112838023B (en) * | 2019-11-25 | 2022-12-16 | 中芯国际集成电路制造(天津)有限公司 | Compensation adjustment method, device and system for semiconductor manufacturing equipment |
CN114141461B (en) * | 2021-10-25 | 2022-08-05 | 深圳技术大学 | Flexible electronic device manufacturing method based on femtosecond laser and flexible strain sensor |
CN114114091B (en) * | 2021-11-24 | 2023-08-08 | 苏州纳芯微电子股份有限公司 | Stress compensation circuit and magnetic field sensing system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5477082A (en) * | 1977-12-02 | 1979-06-20 | Hitachi Ltd | Semiconductor displacement transducer |
CN1384914A (en) * | 1999-04-29 | 2002-12-11 | 罗得岛及普罗维登斯属地高等教育管理委员会 | Self-compensated ceramic strain gage for use at high temperature |
KR100446305B1 (en) * | 2002-08-20 | 2004-09-01 | 삼성전자주식회사 | Power supply voltage-, temperature-independent R-C oscillator using controllable Schmitt trigger |
DE102004003853B4 (en) * | 2004-01-26 | 2009-12-17 | Infineon Technologies Ag | Device and method for compensation of piezo influences on an integrated circuit arrangement |
DE102005029464B4 (en) * | 2005-06-24 | 2009-11-26 | Infineon Technologies Ag | Device and method for determining a compensation signal for compensating piezo influences on a semiconductor integrated circuit |
-
2010
- 2010-07-28 GB GB201012656A patent/GB201012656D0/en not_active Ceased
-
2011
- 2011-07-27 JP JP2013521220A patent/JP2013535832A/en not_active Withdrawn
- 2011-07-27 CN CN201180046664.6A patent/CN103125021A/en active Pending
- 2011-07-27 WO PCT/GB2011/051434 patent/WO2012013977A1/en active Application Filing
- 2011-07-27 EP EP11754462.7A patent/EP2599119A1/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014090139A (en) * | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | Resistance correction circuit, resistance correction method, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
GB201012656D0 (en) | 2010-09-15 |
CN103125021A (en) | 2013-05-29 |
WO2012013977A1 (en) | 2012-02-02 |
EP2599119A1 (en) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013535832A (en) | Compensation for stress-induced resistance variation | |
US7483795B2 (en) | Pressure and temperature compensation algorithm for use with a piezo-resistive strain gauge type pressure sensor | |
US20090255736A1 (en) | Load cell unit, weight checker, electronic balance, and balance | |
CN108291847B (en) | Sensor element for a pressure sensor | |
JP2009294175A (en) | Multi-point type weighing equipment and manufacturing method for the same | |
CN103051285B (en) | For revising circuit and the method for the temperature dependency of the frequency of piezoresistive oscillator | |
US20220084896A1 (en) | Method and apparatus for on-chip stress detection | |
US20060288795A1 (en) | Strain gage with off axis creep compensation feature | |
CN108036804B (en) | Device for adjusting output of resistance strain gauge | |
US7191072B2 (en) | Pressure and temperature measurement of a piezo-resistive device using differential channel of a ratiometric analog to digital converter | |
US7918137B2 (en) | Method for temperature compensation of a piezoresistive gaged metal diaphragm | |
US11112350B2 (en) | Method for determining a strength of a bond and/or a material as well as a bond tester apparatus | |
JP2016075683A (en) | Sensor chip calibration method and manufacturing line for calibrated sensor chip | |
CN102313609B (en) | There is the temperature-detecting device of diode and A/D converter | |
JP2018200301A (en) | Component including minute mechanical sensor module | |
CN114521233A (en) | Strain gauge type pressure sensing | |
KR101617094B1 (en) | Load measuring device capable of output characteristic compensation | |
RU2244970C1 (en) | Method for manufacturing temperature-compensated resistive-strain sensor | |
TWI502179B (en) | Apparatus and method for measuring the internal stress of electronic construction | |
KR102215844B1 (en) | Method for detecting isolation and true value of sensor resistance on metal device by lamination technique | |
KR101503642B1 (en) | Load measuring device capable of output characteristic comoensation | |
KR20150112756A (en) | Load measuring device capable of output characteristic comoensation | |
Pandey et al. | LTCC based Passive Compensation Circuits for High Temperature Sensors | |
JP6850566B2 (en) | Strain resistance film and its manufacturing method, and high temperature strain sensor and its manufacturing method | |
JP4179214B2 (en) | Sensor temperature characteristics inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |