JP2013525917A5 - - Google Patents

Claims (14)

1. 情報を記憶するための複数のセクタを有するエミュレーションメモリ、および制御手段を有するシステムにおける方法であって、
   使用されるアドレスの数を前記エミュレーションメモリの所定のアドレス範囲内の有効レコードの数で除算する計算を行って分数を算出すること、
   前記エミュレーションメモリの現在使用されている空間内の情報を記憶するために使用されていない残りのアドレスの量を計算すること、
   計算された前記分数が第１の所定の数よりも大きいか否かを判定し、かつ前記残りのアドレスの量が第２の所定の数よりも大きいか否かを判定すること、
   前記分数が前記第１の所定の数よりも大きく、かつ前記残りのアドレスの量が前記第２の所定の数よりも大きい場合には、前記エミュレーションメモリの前記現在使用されている空間を使用して任意の後続の更新要求に応答し、前記分数が前記第１の所定の数よりも小さいか、又は前記残りのアドレスの量が前記第２の所定の数よりも小さい場合は前記エミュレーションメモリの圧縮が必要であると判断し、有効データを前記エミュレーションメモリの利用可能なセクタにコピーすることを備える、方法。
2. 前記エミュレーションメモリの前記複数のセクタを２つのセクタとして実装することであって、前記２つのセクタのうちの第１のセクタは、利用されているアドレス指定済みの空間から成る第１の部分および残りのアドレスから成る第２の部分を有する、前記エミュレーションメモリの前記現在使用されている空間であり、前記２つのセクタのうちの第２のセクタは空の記憶空間である、前記実装することをさらに含む、請求項１に記載の方法。
3. 多重セクタによって、前記エミュレーションメモリの前記複数のセクタを実装することであって、前記エミュレーションメモリの第１の部分はデータを保持していない複数のセクタを有し、前記エミュレーションメモリの前記複数のセクタのうちの１つまたは複数は前記エミュレーションメモリの前記現在使用されている空間として割り当てられ、前記現在使用されている空間の一部は、情報を記憶するために使用されていない前記残りのアドレスの量である、前記実装することをさらに含む、請求項１に記載の方法。
4. 前記第１の所定の数を、現在情報を記憶していない前記エミュレーションメモリの前記現在使用されている空間内の前記残りの有効アドレスの量の関数である数として決定することをさらに含む、請求項１に記載の方法。
5. 前記第２の所定の数を、前記計算された分数の関数である数として決定することをさらに含む、請求項１に記載の方法。
6. 前記エミュレーションメモリ内のレコードの更新を求める要求に応答して前記使用されるアドレスの数を前記有効レコードの数で除算する計算を行うとともに、前記残りのアドレスの量を計算することをさらに含む、請求項１に記載の方法。
7. さらに、前記圧縮が、前記複数のセクタのうちの最も古いフルセクタを消去すること、および、前記消去に続いて有効情報を前記最も古いフルセクタにコピーすることをさらに含む、請求項１に記載の方法。
8. システムであって、
   情報を順次記憶するための複数のセクタを有するエミュレーションメモリと、
   前記エミュレーションメモリに結合されるメモリコントローラとを備え、
   前記メモリコントローラは、
   使用されるアドレスの数を前記エミュレーションメモリの所定のアドレス範囲内の有効レコードの数で除算する計算を行って分数を算出し、
   前記エミュレーションメモリの現在使用されている空間内の情報を記憶するために使用されていない残りのアドレスの量を計算し、
   計算された分数の割合が第１の所定の数よりも大きいか否かを判定し、
   前記残りのアドレスの量が第２の所定の数よりも大きいか否かを判定し、
   前記分数の割合が前記第１の所定の数よりも大きく、かつ前記残りのアドレスの量が前記第２の所定の数よりも大きい場合には、前記メモリコントローラは、前記エミュレーションメモリの前記現在使用されている空間を使用して任意の後続の更新要求に応答し、
   前記分数の割合が前記第１の所定の数よりも小さいか、または前記残りのアドレスの量が前記第２の所定の数よりも小さい場合には、前記メモリコントローラは、前記エミュレーションメモリの圧縮が必要であると判断し、有効データを前記エミュレーションメモリの利用可能なセクタにコピーする、システム。
9. 前記エミュレーションメモリはさらに２つのセクタを含み、
   前記２つのセクタのうちの第１のセクタは、利用されているアドレス指定済みの空間から成る第１の部分および残りのアドレスから成る第２の部分を有する、前記エミュレーションメモリの前記現在使用されている空間であり、
   前記２つのセクタのうちの第２のセクタは空の記憶空間である、請求項８に記載のシステム。
10. 前記エミュレーションメモリは多重セクタをさらに含み、
    前記エミュレーションメモリの第１の部分はデータを保持していない複数のセクタを有し、
    前記エミュレーションメモリの前記複数のセクタのうちの１つまたは複数のセクタは前記エミュレーションメモリの前記現在使用されている空間として割り当てられ、
    前記現在使用されている空間の一部は、情報を記憶するために使用されていない前記残りのアドレスの量である、請求項８に記載のシステム。
11. 前記メモリコントローラは、前記第１の所定の数を、現在情報を記憶していない前記エミュレーションメモリの前記現在使用されている空間内の前記残りの有効アドレスの量の関数である数として決定する、請求項８に記載のシステム。
12. 前記メモリコントローラは、前記第２の所定の数を、前記分数の割合の関数である数として決定する、請求項８に記載のシステム。
13. 前記メモリコントローラは、前記エミュレーションメモリ内のレコードの更新を求める要求に応答して前記計算を実行する、請求項８に記載のシステム。
14. 前記メモリコントローラは、前記圧縮を、前記複数のセクタのうちの最も古いフルセクタを消去すること、および、前記消去に続いて有効情報を前記最も古いフルセクタにコピーすることによって実行する、請求項８に記載のシステム。