JP2013524388A - アクセスレイテンシを低減するバスアービトレーション技法 - Google Patents
アクセスレイテンシを低減するバスアービトレーション技法 Download PDFInfo
- Publication number
- JP2013524388A JP2013524388A JP2013505149A JP2013505149A JP2013524388A JP 2013524388 A JP2013524388 A JP 2013524388A JP 2013505149 A JP2013505149 A JP 2013505149A JP 2013505149 A JP2013505149 A JP 2013505149A JP 2013524388 A JP2013524388 A JP 2013524388A
- Authority
- JP
- Japan
- Prior art keywords
- request
- bus master
- shared memory
- latency
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
本特許出願は、以下の同時係属米国特許出願に関する。
本出願の譲受人に譲渡され、参照により明白に本明細書に組み込まれる、本明細書と同時に出願された代理人整理番号091984のWang Fengによる「METHODS OF BUS ARBITRATION FOR LOW POWER MEMORY ACCESS」。
M2 バスマスタ
MN バスマスタ
100 共用メモリシステム
102 相互接続
104 バスアービタ
106 スレーブメモリコントローラ
108 ダブルデータレート(DDR)メモリ
200 メモリシステム
204 バスアービタ
205 レイテンシ予測器
206 メモリコントローラ
208 共用メモリ
210 コマンド待ち行列
212 並べ替えユニット
214 メモリ待ち行列
Claims (21)
- 処理システムにおける共用メモリへのアクセスを求めるバスマスタからの要求をアービトレーションする方法であって、
前記共用メモリへの現在スケジュールされているアクセスをルックアヘッドするステップと、
前記現在スケジュールされているアクセスの特性に基づいて、バスマスタからの前記要求のレイテンシを予測するステップと、
前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするステップと
を含む方法。 - 前記現在スケジュールされているアクセスの前記特性は、前記要求を処理するためにアクセスされる必要がある前記共用メモリのページである、請求項1に記載の方法。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするステップは、ページヒット率を高めるようにバスマスタからの前記要求をスケジュールするステップを含む、請求項1に記載の方法。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするステップは、前記共用メモリに対する読取りトランザクションと書込みトランザクションとのバランスをとるようにバスマスタからの前記要求をスケジュールするステップを含む、請求項1に記載の方法。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするステップは、バスマスタからの前記要求の一部分を選択するステップを含む、請求項1に記載の方法。
- 前記共用メモリへのアクセスを開始する前に、前記処理システムのスレーブ側で前記要求の前記選択された一部分を並べ替えるステップをさらに含む、請求項5に記載の方法。
- 共用メモリシステムと、
前記共用メモリシステムにアクセスすることを求める将来の要求を生成するように構成されたバスマスタと、
現在スケジュールされている要求を処理するように構成されたメモリコントローラと、
前記メモリコントローラによって現在スケジュールされている要求の特性に基づいてレイテンシを予測するように構成されたレイテンシ予測器と、
前記予測されたレイテンシに少なくとも部分的に基づいて、前記将来の要求の少なくとも一部分を選択するように構成されたアービタと
を含む処理システム。 - 現在スケジュールされている要求の前記特性は、前記要求を処理するためにアクセスされる必要がある前記共用メモリのページである、請求項7に記載の処理システム。
- 前記予測されたレイテンシに少なくとも部分的に基づいて前記将来の要求の少なくとも一部分を選択し、それにより前記選択された一部分がページヒット率を高めるように前記アービタが構成される、請求項7に記載の処理システム。
- 前記予測されたレイテンシに少なくとも部分的に基づいて前記将来の要求の少なくとも一部分を選択し、それにより前記選択された一部分が、前記共用メモリに対する読取りトランザクションと書込みトランザクションとのバランスをとるように前記アービタが構成される、請求項7に記載の処理システム。
- 前記メモリコントローラは、
前記選択された要求を、前記要求が前記アービタから受信された順序で記憶するためのコマンド待ち行列と、
ページヒット率が高まるように、前記コマンド待ち行列に記憶された要求の前記順序を並べ替えるための並べ替えユニットと、
前記共用メモリへの現在のアクセスをステージングするためのメモリ待ち行列と
をさらに含む、請求項7に記載の処理システム。 - 共用メモリへのアクセスを求めるバスマスタからの要求をアービトレーションするための処理システムであって、
前記共用メモリへの現在スケジュールされているアクセスをルックアヘッドするための手段と、
前記現在スケジュールされているアクセスの特性に基づいて、バスマスタからの前記要求のレイテンシを予測するための手段と、
前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするための手段と
を含む処理システム。 - 前記現在スケジュールされているアクセスの前記特性は、前記共用メモリのページである、請求項12に記載の処理システム。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするための手段は、ページヒット率を高めるようにバスマスタからの前記要求をスケジュールするための手段を含む、請求項12に記載の処理システム。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするための手段は、前記共用メモリに対する読取りトランザクションと書込みトランザクションとのバランスをとるようにバスマスタからの前記要求をスケジュールするための手段を含む、請求項12に記載の処理システム。
- 前記共用メモリへのアクセスを開始する前に、前記処理システムのスレーブ側で前記要求の選択された一部分を並べ替えるための手段をさらに含む、請求項12に記載の処理システム。
- 処理システムにおける共用メモリへのアクセスを求めるバスマスタからの要求をアービトレーションする方法であって、
前記共用メモリへの現在スケジュールされているアクセスをルックアヘッドするためのステップと、
前記現在スケジュールされているアクセスの特性に基づいて、バスマスタからの前記要求のレイテンシを予測するためのステップと、
前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするためのステップと
を含む方法。 - 前記現在スケジュールされているアクセスの前記特性は、前記共用メモリのページである、請求項17に記載の方法。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするためのステップは、ページヒット率を高めるようにバスマスタからの前記要求をスケジュールするためのステップを含む、請求項17に記載の方法。
- 前記予測されたレイテンシに少なくとも部分的に基づいて、バスマスタからの前記要求をスケジュールするためのステップは、前記共用メモリに対する読取りトランザクションと書込みトランザクションとのバランスをとるようにバスマスタからの前記要求をスケジュールするためのステップを含む、請求項17に記載の方法。
- 前記共用メモリへのアクセスを開始する前に、前記処理システムのスレーブ側で前記要求の選択された一部分を並べ替えるためのステップをさらに含む、請求項17に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/760,298 US8539129B2 (en) | 2010-04-14 | 2010-04-14 | Bus arbitration techniques to reduce access latency |
US12/760,298 | 2010-04-14 | ||
PCT/US2011/032544 WO2011130547A1 (en) | 2010-04-14 | 2011-04-14 | Bus arbitration techniques to reduce access latency |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013524388A true JP2013524388A (ja) | 2013-06-17 |
JP5552569B2 JP5552569B2 (ja) | 2014-07-16 |
Family
ID=44114304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013505149A Expired - Fee Related JP5552569B2 (ja) | 2010-04-14 | 2011-04-14 | アクセスレイテンシを低減するバスアービトレーション技法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8539129B2 (ja) |
EP (1) | EP2558943A1 (ja) |
JP (1) | JP5552569B2 (ja) |
KR (2) | KR101461449B1 (ja) |
CN (1) | CN102834816B (ja) |
TW (1) | TW201202939A (ja) |
WO (1) | WO2011130547A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533005A (ja) * | 2012-10-26 | 2015-11-16 | ミリキーニ,グラッツィアーノ | 可変レイテンシを有するメモリオペレーションのための装置及び方法 |
JP2015536503A (ja) * | 2012-10-26 | 2015-12-21 | マイクロン テクノロジー, インク. | 可変レイテンシを有するメモリオペレーションのための装置及び方法 |
WO2016117190A1 (ja) * | 2015-01-22 | 2016-07-28 | ソニー株式会社 | メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法 |
US10223263B2 (en) | 2013-08-14 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
JP2020520019A (ja) * | 2017-05-15 | 2020-07-02 | ザイリンクス インコーポレイテッドXilinx Incorporated | メモリ要求の適応スケジューリング |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101699784B1 (ko) | 2010-10-19 | 2017-01-25 | 삼성전자주식회사 | 버스 시스템 및 그것의 동작 방법 |
US8819379B2 (en) | 2011-11-15 | 2014-08-26 | Memory Technologies Llc | Allocating memory based on performance ranking |
US9135195B2 (en) | 2012-07-24 | 2015-09-15 | Freescasle Semiconductor, Inc. | Prediction of electronic component behavior in bus-based systems |
US9224452B2 (en) * | 2013-01-17 | 2015-12-29 | Qualcomm Incorporated | Heterogeneous memory systems, and related methods and computer-readable media for supporting heterogeneous memory access requests in processor-based systems |
US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
US9372818B2 (en) * | 2013-03-15 | 2016-06-21 | Atmel Corporation | Proactive quality of service in multi-matrix system bus |
KR102034626B1 (ko) * | 2013-06-26 | 2019-10-21 | 삼성전자 주식회사 | 메모리 동작을 제어하는 방법 및 장치 |
US11768689B2 (en) | 2013-08-08 | 2023-09-26 | Movidius Limited | Apparatus, systems, and methods for low power computational imaging |
US9934043B2 (en) * | 2013-08-08 | 2018-04-03 | Linear Algebra Technologies Limited | Apparatus, systems, and methods for providing computational imaging pipeline |
US9459676B2 (en) * | 2013-10-28 | 2016-10-04 | International Business Machines Corporation | Data storage device control with power hazard mode |
WO2015067295A1 (en) | 2013-11-05 | 2015-05-14 | Huawei Technologies Co., Ltd. | Method and arrangement for controlling requests to a shared electronic resource |
CN104794079B (zh) * | 2015-03-31 | 2017-12-29 | 华为技术有限公司 | 一种总线仲裁的方法、装置及系统 |
US9639280B2 (en) * | 2015-06-18 | 2017-05-02 | Advanced Micro Devices, Inc. | Ordering memory commands in a computer system |
KR102360214B1 (ko) | 2015-08-26 | 2022-02-08 | 삼성전자주식회사 | 실시간 공유 인터페이스를 포함하는 시스템 온 칩의 스케쥴링 방법 |
CN105243033B (zh) * | 2015-09-28 | 2018-05-25 | 北京联想核芯科技有限公司 | 数据处理方法及电子设备 |
KR102396309B1 (ko) | 2015-11-06 | 2022-05-10 | 삼성전자주식회사 | 데이터 요청을 제어하기 위한 장치 및 방법 |
USD797085S1 (en) | 2015-12-10 | 2017-09-12 | Samsung Electronics Co., Ltd. | Television receiver |
KR102500821B1 (ko) | 2015-12-29 | 2023-02-17 | 삼성전자주식회사 | 복수의 회로들 및 복수의 회로들을 연결하는 버스를 포함하는 반도체 장치 및 반도체 장치의 동작 방법 |
CN106776390A (zh) * | 2016-12-06 | 2017-05-31 | 中国电子科技集团公司第三十二研究所 | 多设备访问存储器的实现方法 |
US10496577B2 (en) * | 2017-02-09 | 2019-12-03 | Hewlett Packard Enterprise Development Lp | Distribution of master device tasks among bus queues |
US10275352B1 (en) | 2017-12-28 | 2019-04-30 | Advanced Micro Devices, Inc. | Supporting responses for memory types with non-uniform latencies on same channel |
US10990321B2 (en) | 2019-02-20 | 2021-04-27 | Micron Technology, Inc. | Memory sub-system for supporting deterministic and non-deterministic commands based on command expiration and the state of the intermediate command queue |
US20210200694A1 (en) * | 2019-12-27 | 2021-07-01 | Advanced Micro Devices, Inc. | Staging buffer arbitration |
CN111459414B (zh) * | 2020-04-10 | 2023-06-02 | 上海兆芯集成电路有限公司 | 存储器调度方法及存储器控制器 |
US11372703B1 (en) | 2021-02-19 | 2022-06-28 | International Business Machines Corporation | Reduced system memory latency via a variable latency interface |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030033493A1 (en) * | 2001-08-09 | 2003-02-13 | Cismas Sorin C. | Random access memory controller with out of order execution |
US20050097265A1 (en) * | 2003-11-05 | 2005-05-05 | Denali Software, Inc. | Reactive placement controller for interfacing with banked memory storage |
JP2008287528A (ja) * | 2007-05-18 | 2008-11-27 | Renesas Technology Corp | リクエスト調停装置及びメモリコントローラ |
US20090204771A1 (en) * | 2008-02-12 | 2009-08-13 | Isao Kawamoto | Device for controlling access from a plurality of masters to shared memory composed of a plurality of banks each having a plurality of pages |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385708B1 (en) * | 1998-11-16 | 2002-05-07 | Infineon Technologies Ag | Using a timing-look-up-table and page timers to determine the time between two consecutive memory accesses |
US7127573B1 (en) | 2000-05-04 | 2006-10-24 | Advanced Micro Devices, Inc. | Memory controller providing multiple power modes for accessing memory devices by reordering memory transactions |
US6564304B1 (en) * | 2000-09-01 | 2003-05-13 | Ati Technologies Inc. | Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching |
US6785793B2 (en) * | 2001-09-27 | 2004-08-31 | Intel Corporation | Method and apparatus for memory access scheduling to reduce memory access latency |
US7069399B2 (en) * | 2003-01-15 | 2006-06-27 | Via Technologies Inc. | Method and related apparatus for reordering access requests used to access main memory of a data processing system |
KR100518576B1 (ko) * | 2003-05-24 | 2005-10-04 | 삼성전자주식회사 | 버스 중재기 및 버스 중재방법 |
US7206866B2 (en) * | 2003-08-20 | 2007-04-17 | Microsoft Corporation | Continuous media priority aware storage scheduler |
US7581073B2 (en) | 2006-08-09 | 2009-08-25 | International Business Machines Corporation | Systems and methods for providing distributed autonomous power management in a memory system |
US20080162852A1 (en) * | 2006-12-28 | 2008-07-03 | Surya Kareenahalli | Tier-based memory read/write micro-command scheduler |
US7724602B2 (en) | 2007-07-10 | 2010-05-25 | International Business Machines Corporation | Memory controller with programmable regression model for power control |
KR101228934B1 (ko) | 2007-08-28 | 2013-02-01 | 삼성전자주식회사 | 컴퓨터 시스템, 그 제어 방법 및 데이터 처리 장치 |
US7734854B2 (en) * | 2008-01-04 | 2010-06-08 | International Business Machines Corporation | Device, system, and method of handling transactions |
US8032678B2 (en) * | 2008-11-05 | 2011-10-04 | Mediatek Inc. | Shared resource arbitration |
CN101639817B (zh) * | 2009-03-13 | 2012-01-25 | 青岛海信信芯科技有限公司 | 一种存储器的控制方法、存储器控制器和存储器控制系统 |
US8380916B2 (en) * | 2009-06-04 | 2013-02-19 | Micron Technology, Inc. | Control of page access in memory |
US9842068B2 (en) * | 2010-04-14 | 2017-12-12 | Qualcomm Incorporated | Methods of bus arbitration for low power memory access |
-
2010
- 2010-04-14 US US12/760,298 patent/US8539129B2/en not_active Expired - Fee Related
-
2011
- 2011-04-14 JP JP2013505149A patent/JP5552569B2/ja not_active Expired - Fee Related
- 2011-04-14 EP EP11717407A patent/EP2558943A1/en not_active Withdrawn
- 2011-04-14 TW TW100113024A patent/TW201202939A/zh unknown
- 2011-04-14 KR KR1020147005598A patent/KR101461449B1/ko not_active IP Right Cessation
- 2011-04-14 WO PCT/US2011/032544 patent/WO2011130547A1/en active Application Filing
- 2011-04-14 KR KR1020127029868A patent/KR101426461B1/ko not_active IP Right Cessation
- 2011-04-14 CN CN201180018226.9A patent/CN102834816B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030033493A1 (en) * | 2001-08-09 | 2003-02-13 | Cismas Sorin C. | Random access memory controller with out of order execution |
US20050097265A1 (en) * | 2003-11-05 | 2005-05-05 | Denali Software, Inc. | Reactive placement controller for interfacing with banked memory storage |
JP2008287528A (ja) * | 2007-05-18 | 2008-11-27 | Renesas Technology Corp | リクエスト調停装置及びメモリコントローラ |
US20090204771A1 (en) * | 2008-02-12 | 2009-08-13 | Isao Kawamoto | Device for controlling access from a plurality of masters to shared memory composed of a plurality of banks each having a plurality of pages |
JP2009193107A (ja) * | 2008-02-12 | 2009-08-27 | Panasonic Corp | メモリアクセス装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533005A (ja) * | 2012-10-26 | 2015-11-16 | ミリキーニ,グラッツィアーノ | 可変レイテンシを有するメモリオペレーションのための装置及び方法 |
JP2015536503A (ja) * | 2012-10-26 | 2015-12-21 | マイクロン テクノロジー, インク. | 可変レイテンシを有するメモリオペレーションのための装置及び方法 |
US10223263B2 (en) | 2013-08-14 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
US10860482B2 (en) | 2013-08-14 | 2020-12-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
WO2016117190A1 (ja) * | 2015-01-22 | 2016-07-28 | ソニー株式会社 | メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法 |
US10318210B2 (en) | 2015-01-22 | 2019-06-11 | Sony Corporation | Memory controller, storage device, information processing system, and method of controlling memory |
JP2020520019A (ja) * | 2017-05-15 | 2020-07-02 | ザイリンクス インコーポレイテッドXilinx Incorporated | メモリ要求の適応スケジューリング |
JP7084422B2 (ja) | 2017-05-15 | 2022-06-14 | ザイリンクス インコーポレイテッド | メモリ要求の適応スケジューリング |
Also Published As
Publication number | Publication date |
---|---|
US20110258353A1 (en) | 2011-10-20 |
EP2558943A1 (en) | 2013-02-20 |
KR20130031258A (ko) | 2013-03-28 |
WO2011130547A1 (en) | 2011-10-20 |
CN102834816B (zh) | 2016-01-20 |
US8539129B2 (en) | 2013-09-17 |
KR101426461B1 (ko) | 2014-08-05 |
TW201202939A (en) | 2012-01-16 |
JP5552569B2 (ja) | 2014-07-16 |
KR20140046040A (ko) | 2014-04-17 |
KR101461449B1 (ko) | 2014-11-18 |
CN102834816A (zh) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5552569B2 (ja) | アクセスレイテンシを低減するバスアービトレーション技法 | |
CN107078959B (zh) | 用于减轻分布式非核结构中的业务量引导低效的系统和方法 | |
CN100472494C (zh) | 支持多总线多类型存储器的内存仲裁实现系统和方法 | |
US8190801B2 (en) | Interconnect logic for a data processing apparatus | |
CN111742305A (zh) | 调度具有不统一等待时间的存储器请求 | |
EP2558944B1 (en) | Methods of bus arbitration for low power memory access | |
JP5498505B2 (ja) | データバースト間の競合の解決 | |
KR102106541B1 (ko) | 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템 | |
CN107003962B (zh) | 保持计算系统中高速缓存一致性的方法、装置和计算系统 | |
TWI603198B (zh) | 以複數個引擎作資源與互連結構的分散式分配以支援指令序列的執行 | |
CN111684430A (zh) | 支持同一信道上对不统一等待时间的存储器类型的响应 | |
US9984014B2 (en) | Semiconductor device | |
US8930601B2 (en) | Transaction routing device and method for routing transactions in an integrated circuit | |
US8667199B2 (en) | Data processing apparatus and method for performing multi-cycle arbitration | |
CN110059035B (zh) | 半导体装置和总线发生器 | |
JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
JP5382113B2 (ja) | 記憶制御装置及びその制御方法 | |
Jun et al. | Slack-based bus arbitration scheme for soft real-time constrained embedded systems | |
US20040243770A1 (en) | Data transfer system | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
KR101013769B1 (ko) | 버스 중재방법 및 장치 | |
JP2007219821A (ja) | 共有経路調停方法及びマルチシステム | |
Hassan et al. | Off-Chip SDRAM Access Through Spidergon STNoC | |
JP2006172164A (ja) | バス調停システム及びバス調停方法 | |
JP2011242928A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5552569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |