JP2013522959A - 応答時間が高速なスイッチト・キャパシタ・ノッチ・フィルタ - Google Patents

応答時間が高速なスイッチト・キャパシタ・ノッチ・フィルタ Download PDF

Info

Publication number
JP2013522959A
JP2013522959A JP2012557049A JP2012557049A JP2013522959A JP 2013522959 A JP2013522959 A JP 2013522959A JP 2012557049 A JP2012557049 A JP 2012557049A JP 2012557049 A JP2012557049 A JP 2012557049A JP 2013522959 A JP2013522959 A JP 2013522959A
Authority
JP
Japan
Prior art keywords
differential
switch
sampling capacitor
filter
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012557049A
Other languages
English (en)
Other versions
JP5624162B2 (ja
Inventor
ロメロ，エルナン・デー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allegro Microsystems LLC
Original Assignee
Allegro Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allegro Microsystems LLC filed Critical Allegro Microsystems LLC
Publication of JP2013522959A publication Critical patent/JP2013522959A/ja
Application granted granted Critical
Publication of JP5624162B2 publication Critical patent/JP5624162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0488—Notch or bandstop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

多数の非重複時間期間中に、多数のサンプリング・キャパシタを使用して入力信号をサンプリングするスイッチト・キャパシタ・ノッチ・フィルタ。１つの非重複時間中に、１組のサンプリング・キャパシタからの電荷を平均化して、フィルタ出力に転送し、第２の非重複時間期間中に、他の１組のサンプリング・キャパシタからの電荷を平均化してフィルタ出力に転送する。
【選択図】図１

Description

[0001] 本発明は、一般的には、電子フィルタに関し、更に特定すれば、サンプリングおよび平均化機能を含む電子ノッチ・フィルタに関するものである。
従来技術
[0002] ノッチ・フィルタは、個々の回路の特定周波数範囲内における望ましくない信号成分を除去するために使用されることが多い。ノッチ・フィルタの用途の１つに、チョッパ安定化ホール効果センサがあり、この用途では、ノッチ・フィルタはシンク・フィルタ（sinc filter)と呼ばれることもあり、変調オフセット信号成分のような、望ましくない成分を除去するために使用することができる。変調オフセット信号成分は、リップルとして発生し、多極フィルタ手法を必要としないチョッピング動作によって生じ、センサ出力信号に対して容認できない時間遅延を招く虞れがある。センサにおけるオフセットは、そのセンサの最小検出可能信号に制限を加える虞れがあるので望ましくない。このような構成の１つが、"Chopped Hall Effect Sensor"（チョップト・ホール効果センサ）と題し２００８年９月１６日に本発明の譲受人である、ＭＡ．WorcesterのAllegro MicroSystems, Inc.（アレグロ・マイクロシステムズ社）に発行された、米国特許第７，４２５，８２１号に記載されている。
[0003] ノッチ・フィルタの中には、入力信号をサンプリングし、その平均を取るものがある。典型的な実施態様では、２つのサンプリング段を使用して、過剰な残余高調波成分を回避する。第１段では、任意の時点で(some time)サンプルおよびホールド機能を実行する。第２段では、第１段に対して９０度位相ずれで、第１段の出力をサンプリングして、第１段における理想的でないサンプリング・パルスから生成されるｄＶ／ｄｔを回避する。第２サンプリング段の出力は、平均化段に供給される。平均化段は、抵抗平均化、多重ゲート／ベース平均化、または電荷再分配平均化技法を採用することができる。最初の２つの手法は、連続時間手法であり、電荷再分配は離散時間手法である。連続時間手法は、通常、４〜１０ピコファラッド程度というような、比較的大きなサンプリング・キャパシタ・サイズである２つのサンプリング段と、かなりの面積を占める可能性がある平均化段から、サンプリング段を分離する出力バッファとを必要とする。平均化段だけでなく、このバッファ段もオフセットを回路に混入させる虞れがある。加えて、バッファ段は、そのオフセットの回路に対する寄与を動的に解消するのに適していない場合もある。電荷分配離散時間手法は、第２サンプリング段を電荷再分配平均化段として使用し、同様に、４〜１０ピコファラッド程度というような、比較的大きなサンプリング・キャパシタ・サイズの２つのサンプリング段と、平均化信号を保持するキャパシタを回路の他の部分から分離する出力バッファとを必要とする。この出力バッファも面積を占め、回路に対するそのオフセット寄与を除去するために動的なオフセット解消技法を使用するのには適していない。
[0004] ２００９年６月１９日に出願され、本発明の譲受人である、ＭＡ．WorcesterのAllegro MicroSystems,Inc.に譲渡された、"Switched Capacitor Notch Filter"（スイッチト・キャパシタ・ノッチ・フィルタ）と題する米国特許出願第１２／４８７，９６５号では、サンプリングおよび平均化ノッチ・フィルタについて記載されており、サンプリング・キャパシタからの電荷が同時に平均化されてフィルタ出力に転送されることによって、サンプリング段と平均化段との間における従来のバッファリングの必要性をなくし、そしてそれに伴う欠点を排除する。しかしながら、固定フィードバック・キャパシタの使用により、ある程度の応答時間の制約が存在する場合がある。
[0005] 他のノッチ・フィルタでは、チョッパ動作によって生ずる望ましくないリップルをチョッパ・クロック周期毎に積分してゼロにするように、チョッパ・クロックと同期されているチョップト信号(chopped signal)のような入力信号をサンプリングし積分する（平均化するのではなく）。しかしながら、この手法の精度は、チョッパ・クロックに対する積分クロックの位相に大きく依存し、電荷注入やクロック・フィード・スルー(clock feed-through)のような、サンプリングの理想的でない影響を受けやすいが、このような影響は、平均化を代わりに使用すると低減する。
[0006] ノッチ・フィルタを使用するときには、このノッチ・フィルタによって除去されない（または生成される）高周波残余成分を更に減衰させるために、ポスト・フィルタ段が必要となる場合がある。一例として、ポスト・フィルタ段は、ロー・パス・フィルタのトポロジで実現することができる。このトポロジは、演算増幅器フィードバック・ネットワークにおいて固定キャパシタと並列な抵抗器で構成することができる。この抵抗器は、回路のサイズを縮小するために、スイッチト・キャパシタ・トポロジで実現することができる。
[0007] 本発明によるスイッチト・キャパシタ・ノッチ・フィルタは、第１サンプリング・キャパシタと、第２サンプリング・キャパシタと、第３サンプリング・キャパシタと、第４サンプリング・キャパシタと、演算増幅器とを含む。各サンプリング・キャパシタは、それぞれの１組のスイッチに結合されており、これらのスイッチは、第１時間期間中共通ノードと増幅器の出力ノードとの間に第３および第４スイッチング・キャパシタが並列に接続されるように制御され、第２の非重複時間期間中共通ノードと増幅器の出力ノードとの間に第１および第２サンプリング・キャパシタが並列に接続されるように制御される。更に、これらのスイッチは、第３時間期間中、第２サンプリング・キャパシタがフィルタへの入力によって充電されるように制御され、第６時間期間中第４サンプリング・キャパシタがそのフィルタ入力によって充電されるように制御される。
[0008] 更に特定すると、このようなスイッチト・キャパシタ・ノッチ・フィルタは、共通ノードに結合されている第１入力ノードと、第２入力ノードと、フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、第１スイッチによって入力信号に選択的に結合される第１端子を有し、第２スイッチによって前記共通ノードに選択的に結合される第２端子を有する第１サンプリング・キャパシタと、第３スイッチによって前記入力信号に選択的に結合される第１端子を有し、第４スイッチによって前記共通ノードに選択的に結合される第２端子を有する第２サンプリング・キャパシタと、前記第１サンプリング・キャパシタの第２端子と基準ノードとの間に結合されている第１基準スイッチと、前記第１サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第２基準スイッチと、前記第２サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第３基準スイッチと、前記第２サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第４基準スイッチと、第５スイッチによって前記入力信号に選択的に結合される第１端子を有し、第６スイッチによって前記共通ノードに選択的に結合される第２端子を有する第３サンプリング・キャパシタと、第７スイッチによって前記入力に選択的に結合される第１端子を有し、第８スイッチによって前記共通ノードに選択的に結合される第２端子を有する第４サンプリング・キャパシタと、前記第３サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第５基準スイッチと、前記第３サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第６基準スイッチと、前記第４サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第７基準スイッチと、前記第４サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第８基準スイッチとを備えている。このフィルタは、更に、各クロック・サイクルの第１部分の間第６スイッチ、第６基準スイッチ、第８スイッチ、および第８基準スイッチを閉じるために、第１クロック信号を供給し、更に各クロック・サイクルの第２部分の間第２スイッチ、第２基準スイッチ、第４スイッチ、および第４基準スイッチを閉じるために第２クロック信号を供給するクロック信号発生器を備えることもでき、第１および第２クロック信号は非重複であるとよい。更に、クロック信号発生器は、第１スイッチおよび第１基準スイッチを閉じるために第３クロック信号を供給し、第３スイッチおよび第３基準スイッチを閉じるために第４クロック信号を供給し、第５スイッチおよび第５基準スイッチを閉じるために第５クロック信号を供給し、第７スイッチおよび第７基準スイッチを閉じるために第６クロック信号を供給することができ、第３および第４クロック信号は第１クロック信号と重複し、第５および第６クロック信号は第２クロック信号と重複する。
[0009] 一般に、前述のフィルタは、少なくとも２つのスイッチト・キャパシタ・サンプリング・ネットワークを備えている少なくとも２つのサンプリングおよび平均化処理部(averaging portion)を含み、このようなネットワークの各々は、それぞれのサンプリング・キャパシタおよび付随するスイッチ、ならびに演算増幅器を備えている。実施形態の中には、このサンプリングおよび平均化処理部が、２つのスイッチト・キャパシタ・サンプリング・ネットワークを含むとよく、一方他の実施形態では、このサンプリングおよび平均化処理部が、２つよりも多いスイッチト・キャパシタ・サンプリング・ネットワークを含んでもよいものもある。
[0010] このようなスイッチト・キャパシタ・ノッチ・フィルタは、共通ノードに結合されている第１入力ノードと、第２入力ノードと、フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、第１時間期間中入力信号を交互にサンプリングするために、入力信号と基準ノードとの間に選択的に結合され、第２時間期間中共通ノードと演算増幅器の出力ノードとの間に結合される第１組の少なくとも２つのサンプリング・キャパシタと、第２時間期間中入力信号を交互にサンプリングするために、入力信号と基準ノードとの間に選択的に結合され、第１時間期間中共通ノードと演算増幅器の出力ノードとの間に結合される第２組の少なくとも２つのサンプリング・キャパシタとを備えている。ノッチ・フィルタへの入力信号は、磁場変換器によって供給されるとよく、この磁場変換器は、チョップト・ホール・センサであるとよい。一実施形態では、前述のフィルタは、少なくとも８つのサンプリング・キャパシタを備えている。
[0011] この構成では、第１組の少なくとも２つのサンプリング・キャパシタからの電荷は、１回の時間期間中に同時に平均化され増幅器出力に転送され、一方、第１時間期間と重複する別の時間期間において、第２組の少なくとも２つのサンプリング・キャパシタによって入力がサンプリングされる。更に、第２時間期間中、第２組の少なくとも２つのサンプリング・キャパシタからの電荷が同時に平均化され増幅器出力に転送され、一方、第２時間期間と重複する別の時間期間において、第１組の少なくとも２つのサンプリング・キャパシタによって入力がサンプリングされ、これによって平均化クロック・サイクルの必要性、即ち、ノッチ・フィルタのサンプリング段および平均化段間における従来のバッファリングの必要性、ならびにそれに伴う欠点を排除する。
[0012] 他の実施形態では、第５および第６サンプリング・キャパシタ、ならびに付随する１組の制御スイッチが前述のフィルタに追加され、第１および第２時間期間とは重複しない第３時間期間中に、共通ノードと増幅器の出力ノードとの間に第５および第６サンプリング・キャパシタが並列に接続されるようになっている。更に、これらのスイッチは、第４時間期間中では第３および第５サンプリング・キャパシタがフィルタへの入力によって充電され、第５時間期間中では第１および第６サンプリング・キャパシタが、フィルタへの入力によって充電され、第６時間期間中では第２および第４サンプリング・キャパシタがフィルタ入力によって充電されるように制御される。
[0013] 更に特定すると、第５および第６サンプリング・キャパシタを有するこのようなフィルタは、更に、各クロック・サイクルの第２部分の間、共通ノードと演算増幅器の出力ノードとの間で第１および第２サンプリング・キャパシタと並列に結合されている第５サンプリング・キャパシタおよび第６サンプリング・キャパシタを備えており、更に、各クロック・サイクルの第１部分の間、共通ノードと演算増幅器の出力との間で第３サンプリング・キャパシタおよび第４サンプリング・キャパシタと並列に結合されている第７サンプリング・キャパシタおよび第８サンプリング・キャパシタを備えている。クロック信号発生器は、更に、第５サンプリング・キャパシタを入力端子に結合するために第６クロック信号を供給し、第６サンプリング・キャパシタを入力端子に結合するために第８クロック信号を供給し、第７サンプリング・キャパシタを入力端子に結合するために第９クロック信号を供給し、第８サンプリング・キャパシタを入力端子に結合するために第１０クロック信号を供給することができ、第７および第８クロック信号は第１クロック信号と重複し、第９および第１０クロック信号は第２クロック信号と重複する。あるいは、第５および第６サンプリング・キャパシタを有するこのようなフィルタにおいて、クロック信号発生器は、更に、各クロック・サイクルの第３部分の間、共通ノードと演算増幅器の出力ノードとの間で第５サンプリング・キャパシタおよび第６サンプリング・キャパシタを並列に結合するために、第３クロック信号を供給することもでき、第１、第２、および第３クロック信号は非重複であるとよい。
[0014] 各サンプリング・キャパシタの端子を基準ノードに選択的に結合するために、基準スイッチが設けられる。実施形態の中には、基準ノードにおいて共通の基準電圧が供給される場合がある。
[0015] 差動型の実施態様では、前述のスイッチト・キャパシタ・ノッチ・フィルタは、更に、第１差動サンプリング・キャパシタと、第２差動サンプリング・キャパシタと、第３差動サンプリング・キャパシタと、第４差動サンプリング・キャパシタと、差動演算増幅器とを含む。各サンプリング・キャパシタおよび差動サンプリング・キャパシタは、それぞれの１組のスイッチに結合されている。これらのスイッチは、第３および第４サンプリング・キャパシタが、共通ノードと差動増幅器の第１出力ノードとの間に並列に接続され、第３および第４差動サンプリング・キャパシタが、差動共通ノードと差動増幅器の第２出力ノードとの間に並列に接続されるように制御され、第１時間期間中および第２の非重複時間期間中、第１および第２サンプリング・キャパシタが、共通ノードと差動増幅器の第１出力ノードとの間に並列に接続され、第１および第２差動サンプリング・キャパシタが、差動共通ノードと差動増幅器の第２出力ノードとの間に並列に接続されるように制御される。更に、これらのスイッチは、第３時間期間中、第１サンプリング・キャパシタおよび第１差動サンプリング・キャパシタが、それぞれ、フィルタへの入力および差動入力によって充電されるように制御され、第４時間期間中、第２サンプリング・キャパシタおよび第２差動サンプリング・キャパシタが、それぞれ、フィルタへの入力および差動入力によって充電されるように制御され、第５時間期間中、第３サンプリング・キャパシタおよび第３差動サンプリング・キャパシタが、それぞれ、フィルタ入力および差動入力によって充電されるように制御され、第６時間期間中、第４サンプリング・キャパシタおよび第４差動サンプリング・キャパシタが、それぞれ、フィルタ入力および差動入力によって充電されるように制御される。
[0016] 更に特定すれば、このような差動スイッチト・キャパシタ・ノッチ・フィルタでは、演算増幅器が第２出力ノードと基準ノードとを有し、前述のフィルタは、更に、第１差動スイッチによって第２入力信号に選択的に結合される第１端子を有し、第２差動スイッチによって差動共通ノードに選択的に結合される第２端子を有する第１差動サンプリング・キャパシタと、第３差動スイッチによって前記第２入力信号に選択的に結合される第１端子を有し、第４差動スイッチによって前記差動共通ノードに選択的に結合される第２端子を有する第２差動サンプリング・キャパシタと、前記第１差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第１差動基準スイッチと、前記第１差動サンプリング・キャパシタの第１端子と前記演算増幅器の前記第２出力ノードとの間に結合されている第２差動基準スイッチと、前記第２差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第３差動基準スイッチと、前記第２差動サンプリング・キャパシタの第１端子と前記演算増幅器の前記第２出力ノードとの間に結合されている第４差動基準スイッチと、第５差動スイッチによって前記第２入力信号に選択的に結合される第１端子と、第６差動スイッチによって前記差動共通ノードに選択的に結合される第２端子を有する第３差動サンプリング・キャパシタと、第７差動スイッチによって前記第２入力信号に選択的に結合される第１端子を有し、第８差動スイッチによって前記差動共通ノードに選択的に結合される第２端子を有する第４差動サンプリング・キャパシタと、前記第３差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第５差動基準スイッチと、前記第３差動サンプリング・キャパシタの第１端子と前記演算増幅器の前記第２出力ノードとの間に結合されている第６差動基準スイッチと、前記第４差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第７差動基準スイッチと、前記第４差動サンプリング・キャパシタの第１端子と、前記演算増幅器の前記第２出力ノードとの間に結合されている第８差動基準スイッチとを備えている。クロック信号発生器は、各クロックの第１部分の間、前記第６差動スイッチ、前記第６差動基準スイッチ、前記第８差動スイッチ、および前記第８差動基準スイッチを閉じるために第１クロック信号を供給し、各クロック・サイクルの第２部分の間、前記第２差動スイッチ、前記第２差動基準スイッチ、前記第４差動スイッチ、および前記第４差動基準スイッチを閉じるために第２クロック信号を供給することができ、第１および第２クロック信号は非重複であるとよい。このクロック信号発生器は、更に、前記第１差動スイッチおよび前記第１差動基準スイッチを閉じるために第３クロック信号を供給し、前記第３差動スイッチおよび前記第３差動基準スイッチを閉じるために第４クロック信号を供給し、前記第５差動スイッチおよび前記第５差動基準スイッチを閉じるために第５クロック信号を供給し、前記第７差動スイッチおよび前記第７差動基準スイッチを閉じるために第６クロック信号を供給することができ、前記第３および第４クロック信号は前記第１クロック信号と重複し、前記第５および第６クロック信号は前記第２クロック信号と重複し、前記第２クロック信号は前記第１クロック信号の逆であってもよい。更に、このフィルタは、各クロック・サイクルの前記第２部分の間、前記差動共通ノードと前記演算増幅器の第２出力ノードとの間で、前記第１および第２差動サンプリング・キャパシタと並列に結合されている第５差動サンプリング・キャパシタおよび第６差動サンプリング・キャパシタを備えることもでき、更に、各クロック・サイクルの前記第１部分の間、前記差動共通ノードと前記演算増幅器の第２出力ノードとの間で、前記第３差動サンプリング・キャパシタおよび前記第４差動サンプリング・キャパシタと並列に結合されている第７差動サンプリング・キャパシタおよび第８差動サンプリング・キャパシタを備えることもできる。更に、クロック信号発生器は、前記第５差動サンプリング・キャパシタを前記第２入力端子に結合するために第７クロック信号を供給し、前記第６差動サンプリング・キャパシタを前記第２入力端子に結合するために第８クロック信号を供給し、前記第７差動サンプリング・キャパシタを前記第２入力端子に結合するために第９クロック信号を供給し、前記第８サンプリング・キャパシタを前記第２入力端子に結合するために第１０クロック信号を供給することができ、前記第７および第８クロック信号は前記第１クロック信号と重複し、前記第９および第１０クロック信号は前記第２クロック信号と重複する。第１および第２入力信号は、磁場センサ回路によって、前記ノッチ・フィルタに供給されるのであってもよく、この磁場検知回路は、スイッチト・ホール回路を含むこともできる。このフィルタは、第５差動サンプリング・キャパシタと、第６差動サンプリング・キャパシタとを備えることもでき、前記クロック信号発生器は、更に、各クロック・サイクルの第３部分の間前記差動共通ノードと前記演算増幅器の第２出力ノードとの間に、前記第５差動サンプリング・キャパシタおよび前記第６差動サンプリング・キャパシタを並列に結合するために第３クロック信号を供給し、第１、第２、および第３クロック信号は非重複であるとよい。
[0017] 本発明の以上の特徴、および本発明自体は、以下の図面の詳細な説明から一層深く理解することができよう。
[0018]図１は、本発明によるスイッチト・キャパシタ・ノッチ・フィルタの模式図である。 [0019]図１Ａは、図１のフィルタに対する例示的なクロック図を示す。 [0020]図１Ｂは、第１動作状態の間における図１のスイッチト・キャパシタ・ノッチ・フィルタの模式図である。 [0021]図１Ｃは、第２動作状態の間における図１のスイッチト・キャパシタ・ノッチ・フィルタの模式図である。 [0022]図１Ｄは、フィルタへの入力および出力信号の一例を示す。 [0023]図１Ｅは、図１のフィルタにおいて使用するための、ｎ個のサンプリング・キャパシタを有する、代わりのサンプリングおよび平均化処理部を示す。 [0024]図１Ｆは、図１Ｅのスイッチト・キャパシタ・サンプリング・ネットワークに対する例示的なクロック図を示す。 [0025]図１Ｇは、四入力サンプリング・キャパシタの場合について、フィルタへの入力および出力信号の一例を示す。 [0026]図１Ｈは、フィルタの移動平均実施形態の一例を示す。 [0027]図１Ｉは、図１Ｈの回路に対する例示的なクロック信号を示す。 [0028]図２は、差動スイッチト・キャパシタ・ノッチ・フィルタの実施形態の模式図である。 [0029]図２Ａは、図２に示した差動サンプリング・ネットワーク２０１および２０２の模式図である。 [0030]図３は、スイッチト・キャパシタ・ノッチ・フィルタを含むチョップト・ホール・センサの模式図である。
[0031] 図１を参照すると、シングル・エンド・スイッチト・キャパシタ・ノッチ・フィルタ１００は、入力信号１８１（図１Ｄ）を受けるように構成されている(adapted)入力ノード１１１と、少なくとも２つのサンプリングおよび平均化処理部１０１、１０２と、共通ノード１１３と、増幅器１０５とを含む。増幅器１０５は、フィルタ出力ノードを設ける出力ノード１０５ｃと、共通ノード１１３に結合されている負入力ノード１０５ａと、基準電圧に接続されている正入力ノード１０５ｂとを有する。基準電圧は、例えば、接地、または個々の回路設計に基づく接地よりも高い何らかの電圧値である。各サンプリングおよび平均化処理部１０１および１０２は、それぞれ、少なくとも２つのスイッチト・キャパシタ・サンプリング・ネットワーク１０１ａ、１０１ｂおよび１０２ａ、１０２ｂを含む。各部１０１、１０２におけるサンプリング・ネットワークの数は、処理される（例えば、平均化される）入力信号サンプルの数に対応する。例えば、４つのサンプルの平均を取る場合、各サンプリング部１０１、１０２は、各々、４つのサンプリング・ネットワークを有し、フィルタにおけるサンプリング・キャパシタは合計８つとなる。２つよりも多いサンプリング・ネットワークを内蔵するノッチ・フィルタのサンプリングおよび平均化処理部の例が、先に引用した米国特許出願第１２／４８７，９６５号に記載されており、図１Ｅおよび図１Ｆと関連付けて以下で説明する。
[0032] 各スイッチト・キャパシタ・サンプリング・ネットワーク１０１ａ、１０１ｂ、１０２ａ、１０２ｂは、それぞれのサンプリング・キャパシタと、付随するスイッチとを備えている。更に特定すると、第１スイッチト・キャパシタ・サンプリング・ネットワーク１０１ａは、第１サンプリング・キャパシタ１２０ａと、付随するスイッチ１２２、１２２Ｒ、１２４、および１２４Ｒとを含む。第２スイッチト・キャパシタ・サンプリング・ネットワーク１０１ｂは、第２サンプリング・キャパシタ１２０ｂと、付随するスイッチ１２６、１２６Ｒ、１２８、および１２８Ｒとを含む。第３スイッチト・キャパシタ・サンプリング・ネットワーク１０２ａは、第３サンプリング・キャパシタ１４０ａと、付随するスイッチ１４２、１４２Ｒ、１４４、および１４４Ｒとを含む。そして、第４スイッチト・キャパシタ・サンプリング・ネットワーク１０２ｂは、第４サンプリング・キャパシタ１４０ｂと、付随するスイッチ１４６、１４６Ｒ、１４８、および１４８Ｒとを含む。第１サンプリング・キャパシタ１２０ａは、当該第１サンプリング・キャパシタを入力ノード１１１に選択的に結合するために第１スイッチ１２２に結合されている第１端子１３０ａと、第１サンプリング・キャパシタを共通ノード１１３に選択的に結合するために第２スイッチ１２４に結合されている第２端子１３２ａとを有する。第１サンプリング・キャパシタ１２０ａの第２端子１３２ａは、第１基準スイッチ１２２Ｒによって基準ノード１１７にも選択的に結合される。第１サンプリング・キャパシタ１２０ａの第１端子１３０ａは、第２基準スイッチ１２４Ｒによって、増幅器１０５の出力ノード１０５ｃに選択的に結合される。
[0033] 第２サンプリング・キャパシタ１２０ｂは、第２サンプリング・キャパシタ１２０ｂを入力ノード１１１に選択的に結合するために第３スイッチ１２６に結合されている第１端子１３０ｂと、第２サンプリング・キャパシタ１２０ｂを共通ノード１１３に選択的に結合するために第４スイッチ１２８に結合されている第２端子１３２ｂとを有する。第２サンプリング・キャパシタ１２０ｂの第２端子１３２ｂは、第３基準スイッチ１２６によって、基準ノード１１７にも選択的に結合される。第２サンプリング・キャパシタ１２０ｂの第１端子１３０ｂは、第４基準スイッチ１２８Ｒによって、増幅器１０５の出力ノード１０５ｃに選択的に結合される。
[0034] 第３サンプリング・キャパシタ１４０ａは、当該第３サンプリング・キャパシタを入力ノード１１１に選択的に結合するために第５スイッチ１４２に結合されている第１端子１５０ａと、第３サンプリング・キャパシタ１４０ａを共通ノード１１３に選択的に結合するために第６スイッチ１４４に結合されている第２端子１５２ａとを有する。第３サンプリング・キャパシタ１４０ａの第２端子１５２ａは、第５基準スイッチ１４２Ｒによって基準ノード１１７にも選択的に結合される。第３サンプリング・キャパシタ１４０ａの第１端子１５０ａは、第６基準スイッチ１４４Ｒによって、増幅器１０５の出力ノード１０５ｃに選択的に結合される。
[0035] 第４サンプリング・キャパシタ１４０ｂは、第４サンプリング・キャパシタ１４０ｂを入力ノード１１１に選択的に結合するために第７スイッチ１４６に結合されている第１端子１５０ｂと、第４サンプリング・キャパシタ１４０ｂを共通ノード１１３に選択的に結合するために第８スイッチ１４８に結合されている第２端子１５２ｂとを有する。第４サンプリング・キャパシタ１４０ｂの第２端子１５２ｂは、第７基準スイッチ１４６Ｒによって、基準ノード１１７にも選択的に結合される。第２サンプリング・キャパシタ１４０ｂの第１端子１５０ｂは、第８基準スイッチ１４８Ｒによって、増幅器１０５の出力ノード１０５ｃに選択的に結合される。
[0036] フィルタ１００は、更に、種々のスイッチを制御するためにクロック信号を供給するように構成されているクロック信号発生器１０７も含む。具体的には、第１クロック信号１７１は、各クロック信号の第１部分の間、第６スイッチ１４４、第６基準スイッチ１４４Ｒ、第８スイッチ１４８、および第８基準スイッチ１４８Ｒを閉じるために供給される。
[0037] 更に、クロック信号発生器１０７は、各クロック・サイクルの第３部分の間第１スイッチ１２２および第１基準スイッチ１２２Ｒを閉じるために第２クロック信号１７２を供給し、各クロック・サイクルの第４部分の間第３スイッチ１２６および第３基準スイッチ１２６Ｒを閉じるために第３の非重複クロック信号１７３を供給する。クロック信号１７２および１７３は、クロック信号１７１がアクティブである間、 双方共アクティブである。
[0038] 更に、クロック信号発生器は、各クロック・サイクルの第２部分の間、第２スイッチ１２４、第２基準スイッチ１２４Ｒ、第３スイッチ１２８、および第４基準スイッチ１２８Ｒを閉じるために第４クロック信号１７６を供給する。各クロック・サイクルの第５部分の間第５スイッチ１４２および第５基準スイッチ１４２Ｒを閉じるために、第５クロック信号１７７を供給し、各クロック／サイクルの第６部分の間、第７スイッチ１４６および第７基準スイッチ１４６Ｒを閉じるために、第６の非重複クロック信号１７８を供給する。クロック信号１７７および１７８は、クロック信号１７６がアクティブである間、双方共アクティブである。
[0039] 動作において、各クロック・サイクルの第１部分の間、サンプリング・キャパシタ１２０ａ、１０２ｂが、非重複時間期間において交互に充電され、一方キャパシタ１４０ａ、１４０ｂは平均化され、それらの平均電荷がフィルタ出力に転送される。同様に、各クロック・サイクルの第２部分の間（第１部分に関して非重複である）、サンプリング・キャパシタ１４０ａ、１０４ｂは、非重複時間期間において交互に充電され、一方キャパシタ１２０ａ、１２０ｂにおける電荷は平均化され、それらの平均電荷はフィルタ出力に転送される。
[0040] 図１Ａおよび図１Ｄを参照すると、例示的なスイッチ制御信号が、入力ノード１１１に結合する例示的なフィルタ入力信号１８１と、クロック・サイクルの次の平均化フェーズの間に出力に転送される現周期の入力信号の平均１８２と、第５出力ノード１０５ｃにおいて供給される例示的なフィルタ出力信号１８７と共に示されている。
[0041] 各クロックサイクルＴｃｋの第１部分Ｔ１（ここでは、第１時間期間）の間、第１クロック信号１７１はある論理状態、ここではハイになっており、被制御スイッチ１４４、１４４Ｒ、１４８、１４８Ｒを閉じる。第３および第４サンプリング・キャパシタ１４０ａ、１４０ｂ上の電荷が平均化されつつ、同時に電荷がこれらのサンプリング・キャパシタからフィルタ出力１１５に転送されるのは、第１時間期間Ｔ１の間である。言い換えると、この第１時間期間において、サンプリング・キャパシタ１４０ａ、１０４ｂは、共通ノード１１３から増幅器出力１１５までの間で並列に結合されるので、演算増幅器１０５のフィードバック・ネットワークは、図１Ｂに示すように、増幅器の入力ノード１０５ａと出力ノード１０５ｃとの間に結合されたサンプリング・キャパシタ１４０ａ、１４０ｂを含むことになる。
[0042] 各クロック・サイクルの第２部分Ｔ２（ここでは、第２時間期間）の間、第２クロック信号１７６はある論理状態、ここではハイになっており、被制御スイッチ１２４、１２４Ｒ、１２８、１２８Ｒを閉じる。第１および第２サンプリング・キャパシタ１２０ａ、１２０ｂ上の電荷が平均化されつつ、同時にこの電荷がこれらのサンプリング・キャパシタからフィルタ出力１１５に転送されるのは、第２時間期間Ｔ２の間である。言い換えると、第２時間期間において、サンプリング・キャパシタ１２０ａ、１２０ｂは共通ノード１１３から増幅器の出力１１５までの間で並列に結合されるので、演算増幅器１０５のフィードバック・ネットワークは、図１Ｃに示すように、増幅器の入力ノード１０５ａと出力ノード１０５ｃとの間に結合されたサンプリング・キャパシタ１２０ａ、１２０ｂを含むことになる。
[0043] 各クロック・サイクルの第３部分Ｔ３（ここでは、第３時間期間）の間、第４クロック信号１７３はある論理状態、ここではハイになっており、被制御スイッチ１２６、１２６Ｒを閉じる。つまり、第４時間期間Ｔ３において、第１サンプリング・キャパシタ１２０ａは入力ノード１１１および基準ノード１１７に結合されている。
[0044] 各クロック・サイクルＴｃｋの第４部分Ｔ４（ここでは、第４時間期間）の間、第４クロック信号１７３はある論理状態、ここではハイになっており、被制御スイッチ１２６、１２６Ｒを閉じる。このため、第４時間期間Ｔ４において、第２サンプリング・キャパシタ１２０ｂは入力ノード１１１および基準ノード１１７に結合されている。したがって、第３時間期間Ｔ３において、サンプリング・キャパシタ１２０ａが入力信号１８１によって充電され、第４時間期間Ｔ４において、サンプリング・キャパシタ１２０ｂが入力信号１８１によって充電される。
[0045] 第２時間期間Ｔ２中に現れる各クロック・サイクルの第５部分Ｔ５（ここでは、第５時間期間）の間、クロック信号１７７はスイッチ１４２および１４２Ｒを閉じる。したがって、第５時間期間Ｔ５において、第３サンプリング・キャパシタ１４０ａは入力ノード１１１と基準ノード１１７との間に結合されている。
[0046] 各クロック・サイクルＴｃｋの第６部分Ｔ６（ここでは、第６時間期間）の間、第６クロック信号１７８はある論理状態、ここではハイになっており、被制御スイッチ１４６、１４６Ｒを閉じる。このため、第６時間期間Ｔ６において、第４サンプリング・キャパシタ１４０ｂは入力ノード１１１および基準ノード１１７に結合されている。したがって、第５時間期間Ｔ５において、サンプリング・キャパシタ１４０ａが入力信号１８１によって充電され、第６時間期間Ｔ６において、サンプリング・キャパシタ１４０ｂが入力信号１８１によって充電される。
[0047] 以上で述べたノッチ・フィルタ１００は、所定の周波数を有する信号の濾波を行う（即ち、ノッチ機能）ことに加えて、ロー・パス・フィルタ特性も備えている。何故なら、サンプリング・キャパシタは、時間期間Ｔ１およびＴ２において、出力ノードと基準電圧との間に接続されているからである。ロー・パス・フィルタ特性は、フィルタ入力１１１の変化に対するフィルタ出力１１５の応答時間を最短にするためには、できるだけ広帯域にしなければならない。
[0048] キャパシタ１２０ａ、１２０ｂ、１４０ａ、および１４０ｂに対する典型的な容量値(capacitor value)は、０．１〜１ｐＦ程度である。本発明において使用するサンプリング・キャパシタの容量値は、背景において論じた従来のキャパシタと比較して、小さくすることができ、その結果、典型的な二段階サンプリングおよび平均化回路よりも、面積の節約になる。何故なら、本発明におけるキャパシタは、スイッチト・キャパシタに使用される浮遊容量不感応構成におけるように、フローティングであるからである。
[0049] ノッチ・フィルタ１００の動作周波数、平均周波数、またはノッチ周波数ｆｃｋは、期間Ｔ１およびＴ２の頻度、即ち、１／Ｔ１または１／Ｔ２によって決定される。最大クロック周波数は、個々のフィルタの実施形態において使用されるサンプリング・キャパシタの数と、付随するスイッチの静定時間とによって、各サンプリング・キャパシタが入力をサンプリングし、次いで増幅器のフィードバック・ループに組み入れられる前に静定するように決定される。つまり、より多くのサンプリング・キャパシタが追加される程、スイッチの静定時間が一定のままであるであるならば、最大クロック周波数は増々低下する。典型的な動作周波数、またはノッチ・フィルタ周波数、あるいは用途によっては変調周波数は、２ｋＨｚ〜２ＭＨｚの範囲であるとよいが、これらの周波数はフィルタ回路の正確な用途に応じて、高くなっても低くなってもよい。例示的な一実施形態では、フィルタ１００の動作周波数は、約１００ｋＨｚ〜４００ｋＨｚとするとよい。クロック・サイクル毎に４つのサンプルが得られる、即ち、サンプリングおよび平均化処理部１０１、１０２に４つのサンプリング・キャパシタがあるこの特定的な実施形態では、有効サンプリング周波数は約４００ｋＨｚ〜１６００ｋＨｚとなる。ノッチ・フィルタ１００が変調周波数において周波数成分を濾波する用途では、最低ノッチ周波数は、変調周波数によって制限される場合もある。最大ノッチ周波数は、通例、演算増幅器の利得−帯域幅の積によって制限され、利得−帯域幅の積は、回路を組み立てるために使用される製作技術に左右される。
[0050] サンプリングおよび平均化に使用されるスイッチおよびキャパシタに伴う静定時間から、異なるパルス幅（即ち、クロック信号１７１の時間期間Ｔ１、クロック信号１７２の時間期間Ｔ３、クロック信号１７３の時間期間Ｔ４、クロック信号１７６の時間期間Ｔ２、クロック信号１７７の時間期間Ｔ５、およびクロック信号１７８の時間期間Ｔ６）の必要な長さ(required duration)が決定される。高調波歪みおよび利得損を最小限に抑えるためには、クロック・パルスの幅以内で信号が９９．９％に静定するように、または個々のフィルタに許容できる誤差限度を得るために必要とされるいずれのパーセンテージにでも静定するように、スイッチおよびサンプリング・キャパシタの抵抗の時定数の大きさを決めなければならない。クロック・パルスの幅は、一旦サンプリング・キャパシタおよびスイッチの大きさが所与のフィルタ設計において決められたなら、調節することができる。
[0051] 実施形態の中には、クロック信号１７１および１７６が互いの逆数であるとよい、例えば、クロック信号１７１を反転器に通過させることによってクロック信号１７６を生成する(implement)とよい場合がある。このような実施形態では、増幅器が不安定になるのを防止するために、キャパシタを増幅器のフィードバック・ループに入れるときの、反転器からのあらゆる時間遅延を十分に小さくすることが必要となる。スイッチがフィードバック・パスを開いたままにする場合、またはフィードバック・パスの中にサンプリング・キャパシタがない場合、例えば、以上の例において１７１および１７６の双方がロー即ち「ＯＦＦ」状態にある場合、あるいはサンプリング・キャパシタへの双方の組のスイッチがクロック・サイクルＴｃｋの相当な時間開いている即ち「オフ」状態にある場合、出力が不安定になる虞れがある。これは、前述のように、所与のフィルタの実施形態において、フィードバック・パスが開いている時間を十分に短くすれば、回避することができる。他の実施形態では、双方のクロック信号１７１および１７６が同じ状態、例えば、ロー状態にある場合、増幅器は瞬時的にオープル・ループ構成で動作する可能性がある。これは、２つの信号が同じ状態にある（例えば、１７１および１７６双方がロー状態にある）時間期間が、数十ミリ秒未満の時間というように、十分に短ければ、容認できる。
[0052] 基準ノード１１７は、通例、接地に結合されていればよく、あるいは本発明のノッチ・フィルタを使用する所与の回路設計に適した他の基準電圧に結合されてもよい。
[0053] 他の実施形態では、サンプリングおよび平均化処理部１０１および１０２毎に、２つよりも多いスイッチト・キャパシタ・サンプリング・ネットワークがあるのでもよい。図１におけるノッチ・フィルタ１００のサンプリングおよび平均化処理部１０１および１０２は、ｎ個のサンプリング・キャパシタ・ネットワークを有することができる。例えば、サンプリングおよび平均化処理部１０１を、図１Ｅに示すような、サンプリング・キャパシタ・ネットワーク１０１’ａ、１０１’ｂ、．．．、１０１’（ｎ−１）、および１０１’ｎを有するサンプリングおよび平均化処理部１０１’と置き換えることもできる。各サンプリングおよび平均化ネットワークは、非重複時間期間Ｔ１７４ａ〜Ｔ１７４ｎの間、サンプリング・キャパシタ１２０ａを入力ノード１１１と基準ノード１１７との間に結合するために、スイッチ１２２ａ〜１２２ｎおよび１２２ａＲ〜１２２ｎＲを有する。これらの非重複時間期間は、図１のクロックＴ１がハイ即ち「ＯＮ」状態にある時間に現れる。同様に、各サンプリング・キャパシタ１２０ａ〜１２０ｎは、１対のスイッチ１２４ａ〜１２４ｎおよび１２４ａＲ〜１２４ｎＲを有する。これらのスイッチは、図１Ｆにおける信号１７６によって表される時間期間Ｔ２中に、当該サンプリング・キャパシタを出力ノード１０５ｃと共通ノード１１３との間に接続する。また、図１Ｅに示すサンプリング・キャパシタの数に合わせて、回路１０２も同様に変更して、回路１０２’を作成する必要がある。図１Ｆにおける信号１７９ａ〜１７９ｎは、回路１０２’のタイミング配列(arrangement)を表す。回路１０２’は、前述の回路１０１’について説明したのと同様に動作するが、信号１７６がハイになっている時間期間Ｔ２の間だけである。図１Ｇは、スイッチト・キャパシタ・サンプリング・ネットワークが４つ（ｎ＝４）ある場合の入力信号１８１の一例、入力の平均１８２の一例、および出力信号１８７を示す。
[0054] 本発明の他の実施形態には、移動平均バージョンがあり、サンプリングおよび平均化処理部１０１、１０２、１０１’、または１０２’におけるサンプリング・キャパシタは、異なる時間期間中に充電され、異なる時間期間において平均化される。このような実施形態の一例を図１Ｈに示し、関連するタイミング図を図１Ｉに示す。回路１０１および１０２は、ノッチ・フィルタにおいて、回路１０１”、１０２”、および１０３”と置き換えられている。回路１０１”は、スイッチのタイミングが変更されていることを除いて、回路１０１と動作が似ている。クロック信号１９３は、第１時間期間ＴＡ中サンプリング・キャパシタ１２０ａおよび１２０ｂを共通ノード１１３および増幅器の出力に接続するスイッチを制御する。入力信号１８１は、ノード１１１を通って、回路部１０１”によって２回の異なるサンプリング時点においてサンプリングされる。サンプリング・キャパシタ１２０ａは、信号１９８によって表される第５期間Ｔえ中入力ノード１１１に接続されており、サンプリング・キャパシタ１２０ｂは、信号１９８によって表される第６時間期間Ｔｆ中入力ノードに接続されている。
[0055] 回路１０２”のサンプリング・キャパシタ１４０ａおよび１４０ｂは、第２時間期間ＴＢおよびその信号１９４の間、共通ノード１１３および出力ノード１０５ｃに接続されている。入力信号１８１は、ノード１１１を通って、回路部１０２”によって２回の異なるサンプリング時点においてサンプリングされる。サンプリング・キャパシタ１４０ａは、信号１９６によって表される第４期間Ｔｄ中入力ノード１１１に接続されており、サンプリング・キャパシタ１４０ｂは、信号１９８によって表される第６時間期間Ｔｆ中入力ノードに接続されている。
[0056] 回路１０３”のサンプリング・キャパシタ１６０ａおよび１６０ｂは、第３時間期間ＴＣおよびその信号１９５の間、共通ノード１１３および出力ノード１１５に接続されている。入力信号１８１は、ノード１１１を通って、回路１０３”によって２回の異なるサンプリング時点においてサンプリングされる。サンプリング・キャパシタ１６０ａは、信号１９６によって表される第４時間Ｔｄ中入力ノード１１１に接続されており、サンプリング・キャパシタ１６０ｂは、信号１９７によって表される第５時間期間Ｔｅ中入力ノードに接続されている。スイッチ１６２、１６２Ｒ、１６４、１６４Ｒ、１６６、１６６Ｒ、１６８、および１６８Ｒは、サンプリング・キャパシタ・ネットワーク１０１および１０２について既に説明したスイッチと同様に動作するが、図１Ｈに示すように、異なるタイミングの入力１９５〜１９７で動作する。
[0057] このように、いずれの１つのサンプリング部分Ｔｄ、Ｔｅ、またはＴｆの間にも、２つのサンプリング・キャパシタが入力ノード１１１によって充電される。平均化処理部分ＴＡ、ＴＢ、またはＴＣの間に、平均化されるサンプリング・キャパシタは、異なる入力期間からノード１１５におけるノッチ・フィルタの出力までの間で平均化される。移動平均の実施形態は、全時間期間Ｔｃｋの完了よりも早く、出力が部分的に更新されるという利点がある。ある種の実施形態では、１つの期間ＴＡ、ＴＢ、またはＴＣにおいて出力を変化させる。この期間は、期間Ｔｃｋの約１／３である。
[0058] 本発明の更に別の態様によれば、差動実施態様のノッチ・フィルタ２００が図２および図２Ａに示されている。これらの図において、同様の要素は同様の参照番号で引用することとする。差動の実施形態では、演算増幅器１０５は、ノード１１５および２１５において差動出力を有する。ノード１１７は、基準ノードであり、例えば、接地またはＶＣＣ／２に等しい基準電圧である。ここで、ＶＣＣは回路への供給電圧である。フィルタ２００は、図１Ｂに示した入力信号１８１と同様の入力信号を受けるように構成されている第２入力ノード２１１と、少なくとも２つの差動サンプリングおよび平均化処理部２０１、２０２と、演算増幅器１０５の入力１０５ｂに結合されている差動共通ノード２１３とを含む。各差動サンプリングおよび平均化処理部２０１および２０２は、それぞれ、少なくとも２つの差動スイッチト・キャパシタ・サンプリング・ネットワーク２０１ａ、２０１ｂ、２０２ａ、２０２ｂを含む。各部２０１、２０２におけるサンプリング・ネットワークの数は、処理される（即ち、平均化される）入力信号サンプルの数に対応する。
[0059] 各スイッチト・キャパシタ・サンプリング・ネットワーク２０１ａ、２０１ｂ、２０２ａ、２０２ｂは、それぞれの差動サンプリング・キャパシタおよび付随する差動スイッチを備えている。更に特定すれば、第１差動スイッチト・キャパシタ・サンプリング・ネットワーク２０１ａは、第１差動サンプリング・キャパシタ２２０ａと、付随する差動スイッチ２２２、２２２Ｒ、２２４、および２２４Ｒとを含む。第２差動スイッチト・キャパシタ・サンプリング・ネットワーク２０１ｂは、第２差動サンプリング・キャパシタ２２０ｂと、付随する差動スイッチ２２６、２２６Ｒ、２２８、および２２８Ｒとを含む。第３差動スイッチト・キャパシタ・サンプリング・ネットワーク２０２ａは、第３差動サンプリング・キャパシタ２４０ａと、付随する差動スイッチ２４２、２４２Ｒ、２４４、および２４４Ｒとを含む。そして、第４差動スイッチト・キャパシタ・サンプリング・ネットワーク２０２ｂは、第４差動サンプリング・キャパシタ２４０ｂと、付随する差動スイッチ２４６、２４６Ｒ、２４８、および２４８Ｒとを含む。第１差動サンプリング・キャパシタ２２０ａは、当該第１差動サンプリング・キャパシタを第２入力端子２１１に選択的に結合するために第１差動スイッチ２２２に結合されている第１端子２３０ａと、第１差動サンプリング・キャパシタを差動共通ノード２１３に選択的に結合するために第２差動スイッチ２２４に結合されている第２端子２３２ａとを有する。第１差動サンプリング・キャパシタ２２０ａの第２端子２３２ａは、第１差動基準スイッチ２２２Ｒによって、差動基準ノード２１７にも選択的に結合される。第１差動サンプリング・キャパシタ２２０ａの第１端子２３０ａは、第２差動基準スイッチ２２４Ｒによって、増幅器１０５の第２出力ノード２１５に選択的に結合される。実施形態の中には、差動基準ノード２１７および基準ノード１１７が同じ電位になっているものもある。
[0060] 第２差動サンプリング・キャパシタ２２０ｂは、第２差動サンプリング・キャパシタ２２０ｂを第２入力端子２１１に選択的に結合するために第３差動スイッチ２２６に結合されている第１端子２３０ｂと、第２差動サンプリング・キャパシタ２２０ｂを差動共通ノード２１３に選択的に結合するために第４差動スイッチ２２８に結合されている第２端子２３２ｂとを有する。第２差動サンプリング・キャパシタ２２０ｂの第２端子２３２ｂは、第３差動基準スイッチ２２６Ｒによって、差動基準ノード２１７にも選択的に結合される。第２差動サンプリング・キャパシタ２２０ｂの第１端子２３０ｂは、第４差動基準スイッチ２２８Ｒによって、増幅器１０５の第２出力ノード２１５に選択的に結合される。
[0061] 第３差動サンプリング・キャパシタ２４０ａは、当該第３差動サンプリング・キャパシタを第２入力端子２１１に選択的に結合するために第５差動スイッチ２４２に結合されている第１端子２５０ａと、第３差動サンプリング・キャパシタ２４０ａを差動共通ノード２１３に選択的に結合するために第６差動スイッチ２４４に結合されている第２端子２５２ａとを有する。第３差動サンプリング・キャパシタ２４０ａの第２端子２５２ａは、第５差動基準スイッチ２４２Ｒによって差動基準ノード２１７にも選択的に結合される。第３差動サンプリング・キャパシタ２４０ａの第１端子２５０ａは、第６差動基準スイッチ２４４Ｒによって、増幅器１０５の第２出力ノード２１５に選択的に結合される。
[0062] 第４差動サンプリング・キャパシタ２４０ｂは、第４差動サンプリング・キャパシタ２４０ｂを第２入力端子２１１に選択的に結合するために、第７差動スイッチ２４６に結合されている第１端子２５０ｂと、第４差動サンプリング・キャパシタ２４０ｂを差動共通ノード２１３に選択的に結合するために、第８差動スイッチ２４８に結合されている第２端子２５２ｂとを有する。第４差動サンプリング・キャパシタ２４０ｂの第２端子２５２ｂは、第７差動基準スイッチ２４６Ｒによって、差動基準ノード２１７にも選択的に結合される。第２差動サンプリング・キャパシタ２４０ｂの第１端子２５０ｂは、第８差動基準スイッチ２４８Ｒによって、増幅器１０５の第２出力ノード２１５に選択的に結合される。
[0063] 更に、フィルタ２００は、図１Ａと関連付けて先に示し説明した例示的な信号のような、種々のスイッチを制御するためのクロック信号を供給するように構成されているクロック発生器１０７も含む。具体的には、各クロック・サイクルの第１部分の間、第６差動スイッチ２４４、第６差動基準スイッチ２４４Ｒ、第８差動スイッチ２４８、および第８差動基準スイッチ２４８Ｒを閉じるために、第１クロック信号１７１を供給する。
[0064] 更に、クロック信号発生器１０７は、各クロック・サイクルの第３部分の間、第１差動スイッチ２２２および第１差動基準スイッチ２２２Ｒを閉じるために第２クロック信号１７２を供給し、各クロック・サイクルの第４部分の間、第３差動スイッチ２２６および第３差動基準スイッチ２２６Ｒを閉じるために、第３の非重複クロック信号１７３を供給する。クロック信号１７２および１７３は、クロック信号１７１がアクティブである時間中、双方ともアクティブである。
[0065] 更に、クロック信号発生器１０７は、各クロック・サイクルの第２部分の間、第２差動スイッチ２２４、第２差動基準スイッチ２２４Ｒ、第４差動スイッチ２２８、および第４差動基準スイッチ２２８Ｒを閉じるために第４クロック信号１７６を供給する。各クロック・サイクルの第５部分の間、第５差動スイッチ２４２および第５差動基準スイッチ２４２Ｒを閉じるために、第５クロック信号１７７を供給し、各クロック・サイクルの第６部分の間、第７差動スイッチ２４６および第７差動基準スイッチ２４６Ｒを閉じるために、第６の非重複クロック信号１７８を供給する。クロック信号１７７および１７８は、クロック信号１７６がアクティブである間、双方ともアクティブである。
[0066] 動作において、各クロック・サイクルの第１部分の間、差動サンプリング・キャパシタ２２０ａ、２２０ｂは、非重複時間期間中に交互に充電され、一方差動キャパシタ２４０ａ、２４０ｂは平均化され、それらの平均電荷がフィルタ出力に転送される。同様に、各クロック・サイクルの第２部分（第１部分に対して非重複である）の間、差動サンプリング・キャパシタ２４０ａ、２４０ｂは、非重複時間期間中に交互に充電され、一方差動キャパシタ２２０ａ、２２０ｂにおける電荷が平均化されて、それらの平均化電荷がフィルタ出力に転送される。
[0067] 更に特定すると、各クロック・サイクルＴｃｋの第１部分Ｔ１（ここでは、第１時間期間）の間、第１クロック信号１７１はある論理状態、ここではハイになっており、被制御差動スイッチ２４４、２４４Ｒ、２４８、２４８Ｒを閉じる。第３および第４差動サンプリング・キャパシタ２４０ａ、２４０ｂ上の電荷が平均化され、この電荷が同時に差動サンプリング・キャパシタから第２フィルタ出力２１５に転送されるのは、第１時間期間Ｔ１中である。言い換えると、第１時間期間中に、差動サンプリング・キャパシタ２４０ａ、２４０ｂは、差動共通ノード２１４から第２増幅器出力２１５までの間で並列に結合されるので、演算増幅器１０５のフィードバック・ネットワークは、増幅器の入力ノード１０５ｂと第２出力ノード１０５ｄとの間に結合された差動サンプリング・キャパシタ２４０ａ、２４０ｂを含むことになる。
[0068] 各クロック・サイクルの第２部分Ｔ２（ここでは、第２時間期間）の間、第２クロック信号１７６はある論理状態、ここではハイになっており、被制御差動スイッチ２２４、２２４Ｒ、２２８、２２８Ｒを閉じる。第１および第２差動差サンプリング・キャパシタ２２０ａ、２２０ｂ上の電荷が平均化され、この電荷が同時にこれらのサンプリング・キャパシタから第２フィルタ出力２１５に転送されるのは、第２時間期間Ｔ２中である。言い換えると、第２時間期間中に、差動サンプリング・キャパシタ２２０ａ、２２０ｂは、差動共通ノード２１３から第２増幅器出力２１５までの間で並列に結合されるので、演算増幅器１０５のフィードバック・ネットワークは、増幅器の入力ノード１０５ｂと第２出力ノード１０５ｄとの間に結合された差動サンプリング・キャパシタ２２０ａ、２２０ｂを含むことになる。
[0069] 第１時間期間Ｔ１中に現れる各クロック・サイクルの第３部分Ｔ３（ここでは、第３時間期間）の間、クロック信号１７２は差動スイッチ２２２および２２２Ｒを閉じる。このため、第３時間期間Ｔ３の間、第１差動サンプリング・キャパシタ２２０ａは、差動入力端子２１１と差動基準ノード２１７との間に結合されている。
[0070] 各クロックＴｃｋの第４部分Ｔ４（ここでは、第４時間期間）の間、第４クロック信号１７３はある論理状態、ここではハイになっており、被制御差動スイッチ２２６、２２６Ｒを閉じる。このため、第４時間期間Ｔ４中、第２差動サンプリング・キャパシタ２２０ｂは、第２入力端子２１１および差動基準ノード２１７に結合されている。したがって、第３時間期間Ｔ３中、差動サンプリング・キャパシタ２２０ａが端子２１１における差動入力信号によって充電される。この入力信号は、図１Ｄまたは図１Ｇからの入力信号１８１と同様である。そして、第４時間期間Ｔ４中、差動サンプリング・キャパシタ２２０ｂが端子２１１における差動入力信号によって充電される。
[0071] 第２時間期間Ｔ２中に現れる各クロック・サイクルの第５部分Ｔ５（ここでは、第５時間期間）の間、クロック信号１７７は差動スイッチ２４２および２４２Ｒを閉じる。このため、第５時間期間Ｔ５中、第３差動サンプリング・キャパシタ２４０ａは、第２入力端子２１１と差動基準ノード２１７との間に結合されている。
[0072] 各クロック・サイクルＴｃｋの第６部分Ｔ６（ここでは、第６時間期間）の間、第６クロック信号１７８はある論理状態、ここではハイになっており、被制御差動スイッチ２４６、２４６Ｒを閉じる。このため、第６時間期間Ｔ６中、第４差動サンプリング・キャパシタ２４０ｂは、第２入力端子２１１および差動基準ノード２１７に結合されている。したがって、第５時間期間Ｔ５中、差動サンプリング・キャパシタ２４０ａが端子２１１における差動入力信号によって充電され、第６時間期間Ｔ６中、差動サンプリング・キャパシタ２４０ｂが端子２１１における差動入力信号によって充電される。
[0073] 尚、差動ノッチ・フィルタの実施形態は、各入力端子１１１、２１１に結合されている２つのスイッチト・キャパシタ・サンプリング・ネットワークを有するように示されているが、他の数のスイッチト・キャパシタ・サンプリング・ネットワークを使用してもよいことは、当業者には認められよう。更に、各サンプリング・ネットワーク１０１ａ、１０１ｂ、２０１ａ、２０１ｂは、２つのサンプリング・キャパシタを含むように示されているが、各サンプリング・ネットワークでは、それよりの多いサンプリング・キャパシタを使用できることは言うまでもない。
[0074] 周知のように、磁場検知エレメントには、ホール効果エレメントを含むがこれに限定されない種々のタイプがある。ホール効果エレメントには、例えば、平面ホール・エレメントおよび垂直ホール・エレメントが含まれる。ホール効果エレメントは、磁場に比例する出力電圧を発生する。ホール・エレメントに使用される材料には、Ｓｉ、ＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＳｂ、ＩｎＡｓ、Ｇｅ、ＳｉＧｅ、または他の半導体材料を含むことができるが、これらに限定されるのではない。
[0075] 磁場センサ、即ち、磁場検知エレメントを使用する回路は、種々の用途において使用される。これらの用途には、電流搬送導体によって搬送される電流によって発生する磁場を検知する電流センサ、磁場の強さに比例するアナログまたはディジタル出力を発生する線形磁気センサ、強磁性体の近接を検知する磁気スイッチ、強磁性物体、例えば、環状磁石の磁気領域の通過を検知する回転検出器、および磁場の磁場密度を検知する磁場センサが含まれるが、これらに限定されるのではない。
[0076] ホール効果エレメントを含む多くの変換器は、種々の要因によってその精度が損なわれる傾向がある。その要因には、ホール効果エレメントからの出力信号のＤＣオフセットが含まれるが、これに限定されるのではない。ＤＣオフセットがあると、ホール効果エレメントまたは磁気抵抗エレメントのようなその他の磁場は、ゼロの磁場があるときに、ゼロでない磁場を表す出力信号を発生する。特に、検知された磁場が小さい場合、このオフセットは重大な誤差を招く可能性がある。
[0077] 磁場検知エレメントに伴うＤＣオフセットを低減するために種々の技術が使用されており、例えば、１９９７年４月１５日に発行され、"Chopped Hall Sensor with Synchronously Chopped Sample and Hold Circuit"（同期チョップ・サンプルおよびホールド回路を有するチョップト・ホール・センサ）と題する米国特許第５，６２１，３１９号に記載されている技法、２００８年９月１６日に発行され、"Chopped Hall Effect Sensor" （チョップト・ホール効果センサ）と題する米国特許第７，４２５，８２１号に記載されている技法、２００９年１０月２０日に発行され、"Chopper-Stabilized Amplifier and Magnetic Field Sensor"（チョッパ安定化増幅器および磁場センサ）と題する米国特許第７，６０５，６４７号に記載されている技法に記載されている技法がある。これらの各々は本発明の譲受人に譲渡されており、これらの各々をここで引用したことにより、その全体が本願にも含まれるものとする。
[0078] チョップト・ホール効果センサの性能を向上させるために、例えば、米国特許第７，４２５，８２１号に記載されているように、シンク・フィルタ、またはノッチ・フィルタを使用することができる。本発明のノッチ・フィルタは、これまでのこのようなフィルタと比較すると、サイズを縮小することができるので、特に望ましい。このサイズ縮小は、キャパシタ電荷の同時平均化および転送によるものであり（これによって、バッファリング段の必要性を排除する）、更に記載したノッチ・フィルタによって得られるロー・パス・フィルタ機能で十分な用途では、恐らくはスムージング・フィルタの排除によるものである。加えて、サンプリングおよび電荷平均化または転送が同時に行われるので、記載したノッチ・フィルタは、これまでに達成可能であった応答時間よりも速い応答時間を有することができる。サンプリング・ネットワーク２０１ａおよび２０１ｂが入力をサンプリングしている時間中に、ネットワーク１０１ａ、１０１ｂは、電荷を転送するためにフィルタのフィードバックの中に置かれ、これによって１組のサンプリング・ネットワークによって入力のサンプリングが行われ、その間に別の１組のネットワークによって、電荷の転送および平均化が行われる。
[0079] これより図３を参照すると、チョップト・ホール効果センサ３００は、差動ノッチ・フィルタ２００（図２）およびホール・プレート回路３０１を含む。ここではホール・エレメントとして示す変換器３０３は、平面ホール・エレメントまたは垂直ホール・エレメントを含むことができるが、これらに限定されるのではない。あるいは、このホール・エレメントを磁気抵抗エレメント（例えば、異方性磁気抵抗（ＡＭＲ）エレメント、巨大磁気抵抗（ＧＭＲ）エレメント、トンネリング磁気抵抗エレメント（ＴＭＲ）を含むがこれらに限定されるのではない）、または一般的な変換器（例えば、加速度計、流量センサ、または圧力センサ）と置き換えることもできる。ホール・エレメント３０３は、検知された磁場にしたがって変化する出力３１３を有し、ホール変調回路３０５は、出力３１３に応答して、変調回路出力信号を出力３１５に供給する。ホール・エレメント３０３およびホール変調回路３０５が組み合わされて、スイッチト・ホール・プレート３０６を形成する。変調回路出力信号３１５は、増幅段３０７の入力に結合されており、増幅段３０７はチョップト増幅器を含むことができる。実施形態の中には、増幅器の出力３１７と差動ノッチ・フィルタ２００の入力１１１および２１１との間に、アンチ・エリアシング・フィルタ３０９を結合するとよい場合もある。アンチ・エリアシング・フィルタ３０９は、変調周波数よりも高い周波数成分を除去し、ノッチ・フィルタがノイズ信号に対してナイキスト規準を満たすことを保証する。ノッチ・フィルタ２００のノッチ即ち動作周波数は、変調されたオフセット信号成分（リップル）を除去するように選択され、つまり、オフセット信号成分がノッチ・フィルタに到達したときにこれが変調される変調周波数に同調される。実施形態の中には、ホール変調回路３０５がオフセット信号成分ではなく磁気信号成分を変調するもののように、米国特許第７，４２５，８２１号に記載されているように、１組の復調スイッチ（図示せず）が、増幅器３０７とアンチ・エリアシング・フィルタ３０９との間に必要となる場合もある。
[0080] 他の実施形態では、四相チョッパ・ホール効果回路を実装することもできる。この場合、各サンプリング・ネットワーク１０１および２０１には、４つのスイッチト・キャパシタ・サンプリング・ネットワークがあることになる。
[0081] 本明細書において引用した全ての引例は、引用したことによって、その内容全体が本願にも含まれるものとする。
[0082] 以上、本発明の好ましい実施形態について説明したので、その概念を組み込んだ他の実施形態も使用できることは、当業者には今や明白であろう。したがって、これらの実施形態を開示した実施形態に限定すべきではなく、添付した請求項の主旨および範囲によってのみ限定されるべきことと考える。

Claims (24)

  1. スイッチト・キャパシタ・ノッチ・フィルタであって、
    共通ノードに結合されている第１入力ノードと、第２入力ノードと、前記フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、
    第１スイッチによって入力信号に選択的に結合される第１端子を有し、第２スイッチによって前記共通ノードに選択的に結合される第２端子を有する第１サンプリング・キャパシタと、
    第３スイッチによって前記入力信号に選択的に結合される第１端子を有し、第４スイッチによって前記共通ノードに選択的に結合される第２端子を有する第２サンプリング・キャパシタと、
    前記第１サンプリング・キャパシタの第２端子と基準ノードとの間に結合されている第１基準スイッチと、
    前記第１サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第２基準スイッチと、
    前記第２サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第３基準スイッチと、
    前記第２サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第４基準スイッチと、
    第５スイッチによって前記入力信号に選択的に結合される第１端子を有し、第６スイッチによって前記共通ノードに選択的に結合される第２端子を有する第３サンプリング・キャパシタと、
    第７スイッチによって前記入力に選択的に結合される第１端子を有し、第８スイッチによって前記共通ノードに選択的に結合される第２端子を有する第４サンプリング・キャパシタと、
    前記第３サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第５基準スイッチと、
    前記第３サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第６基準スイッチと、
    前記第４サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第７基準スイッチと、
    前記第４サンプリング・キャパシタの第１端子と前記演算増幅器の前記出力ノードとの間に結合されている第８基準スイッチと、
    を備えている、スイッチト・キャパシタ・ノッチ・フィルタ。
  2. 請求項１記載のフィルタであって、更に、各クロック・サイクルの第１部分の間前記第６スイッチ、前記第６基準スイッチ、前記第８スイッチ、および前記第８基準スイッチを閉じるために第１クロック信号を供給し、更に各クロック・サイクルの第２部分の間前記第２スイッチ、前記第２基準スイッチ、前記第４スイッチ、および前記第４基準スイッチを閉じるために第２クロック信号を供給するクロック信号発生器を備えている、フィルタ。
  3. 請求項２記載のフィルタにおいて、前記第１および第２クロック信号が非重複である、フィルタ。
  4. 請求項２記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第１スイッチおよび前記第１基準スイッチを閉じるために第３クロック信号を供給し、前記第３スイッチおよび前記第３基準スイッチを閉じるために第４クロック信号を供給し、前記第５スイッチおよび前記第５基準スイッチを閉じるために第５クロック信号を供給し、前記第７スイッチおよび前記第７基準スイッチを閉じるために第６クロック信号を供給し、前記第３および第４クロック信号が前記第１クロック信号と重複し、前記第５および第６クロック信号が前記第２クロック信号と重複する、フィルタ。
  5. 請求項３記載のフィルタにおいて、前記第２クロック信号が、前記第１クロック信号の逆である、フィルタ。
  6. 請求項４記載のフィルタであって、更に、各クロック・サイクルの前記第２部分の間、前記共通ノードと前記演算増幅器の出力ノードとの間で、前記第１および第２サンプリング・キャパシタと並列に結合されている第５サンプリング・キャパシタおよび第６サンプリング・キャパシタを備えており、更に、各クロック・サイクルの前記第１部分の間、前記共通ノードと前記演算増幅器の出力との間で、前記第３サンプリング・キャパシタおよび前記第４サンプリング・キャパシタと並列に結合されている第７サンプリング・キャパシタおよび第８サンプリング・キャパシタを備えている、フィルタ。
  7. 請求項６記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第５サンプリング・キャパシタを前記入力端子に結合するために第６クロック信号を供給し、前記第６サンプリング・キャパシタを前記入力端子に結合するために第８クロック信号を供給し、前記第７サンプリング・キャパシタを前記入力端子に結合するために第９クロック信号を供給し、前記第８サンプリング・キャパシタを前記入力端子に結合するために第１０クロック信号を供給し、前記第７および第８クロック信号が前記第１クロック信号と重複し、前記第９および第１０クロック信号が前記第２クロック信号と重複する、フィルタ。
  8. 請求項２記載のフィルタであって、更に、第５サンプリング・キャパシタと、第６サンプリング・キャパシタとを備えており、前記クロック信号発生器が、更に、各クロック・サイクルの第３部分の間、前記共通ノードと前記演算増幅器の出力ノードとの間で、前記第５サンプリング・キャパシタおよび前記第６サンプリング・キャパシタを並列に結合するために、第３クロック信号を供給する、フィルタ。
  9. 請求項８記載のフィルタにおいて、前記第１、第２、および第３クロック信号が非重複である、フィルタ。
  10. 請求項１記載のフィルタにおいて、前記演算増幅器が、第２出力ノードと、基準ノードとを有し、前記フィルタが、更に、
    第１差動スイッチによって第２入力信号に選択的に結合される第１端子を有し、第２差動スイッチによって差動共通ノードに選択的に結合される第２端子を有する第１差動サンプリング・キャパシタと、
    第３差動スイッチによって前記第２入力信号に選択的に結合される第１端子を有し、第４差動スイッチによって前記差動共通ノードに選択的に結合される第２端子を有する第２差動サンプリング・キャパシタと、
    前記第１差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第１差動基準スイッチと、
    前記第１差動サンプリング・キャパシタの第１端子と前記演算増幅器の前記第２出力ノードとの間に結合されている第２差動基準スイッチと、
    前記第２差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第３差動基準スイッチと、
    前記第２差動サンプリング・キャパシタの第１端子と前記演算増幅器の前記第２出力ノードとの間に結合されている第４差動基準スイッチと、
    第５差動スイッチによって前記第２入力信号に選択的に結合される第１端子と、第６差動スイッチによって前記差動共通ノードに選択的に結合される第２端子を有する第３差動サンプリング・キャパシタと、
    第７差動スイッチによって前記第２入力信号に選択的に結合される第１端子を有し、第８差動スイッチによって前記差動共通ノードに選択的に結合される第２端子を有する第４差動サンプリング・キャパシタと、
    前記第３差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第５差動基準スイッチと、
    前記第３差動サンプリング・キャパシタの第１端子と前記演算増幅器の前記第２出力ノードとの間に結合されている第６差動基準スイッチと、
    前記第４差動サンプリング・キャパシタの第２端子と前記基準ノードとの間に結合されている第７差動基準スイッチと、
    前記第４差動サンプリング・キャパシタの第１端子と、前記演算増幅器の前記第２出力ノードとの間に結合されている第８差動基準スイッチと、
    を備えている、フィルタ。
  11. 請求項１０記載のフィルタであって、更に、各クロックの第１部分の間、前記第６差動スイッチ、前記第６差動基準スイッチ、前記第８差動スイッチ、および前記第８差動基準スイッチを閉じるために第１クロック信号を供給し、各クロック・サイクルの第２部分の間、前記第２差動スイッチ、前記第２差動基準スイッチ、前記第４差動スイッチ、および前記第４差動基準スイッチを閉じるために第２クロック信号を供給するクロック信号発生器を備えている、フィルタ。
  12. 請求項１１記載のフィルタにおいて、前記第１および第２クロック信号が、非重複である、フィルタ。
  13. 請求項１１記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第１差動スイッチおよび前記第１差動基準スイッチを閉じるために第３クロック信号を供給し、前記第３差動スイッチおよび前記第３差動基準スイッチを閉じるために第４クロック信号を供給し、前記第５差動スイッチおよび前記第５差動基準スイッチを閉じるために第５クロック信号を供給し、前記第７差動スイッチおよび前記第７差動基準スイッチを閉じるために第６クロック信号を供給し、前記第３および第４クロック信号が前記第１クロック信号と重複し、前記第５および第６クロック信号が前記第２クロック信号と重複する、フィルタ。
  14. 請求項１２記載のフィルタにおいて、前記第２クロック信号が、前記第１クロック信号の逆である、フィルタ。
  15. 請求項１３記載のフィルタであって、更に、各クロック・サイクルの前記第２部分の間、前記差動共通ノードと前記演算増幅器の第２出力ノードとの間で、前記第１および第２差動サンプリング・キャパシタと並列に結合されている第５差動サンプリング・キャパシタおよび第６差動サンプリング・キャパシタを備えており、更に、各クロック・サイクルの前記第１部分の間、前記差動共通ノードと前記演算増幅器の第２出力ノードとの間で、前記第３差動サンプリング・キャパシタおよび前記第４差動サンプリング・キャパシタと並列に結合されている第７差動サンプリング・キャパシタおよび第８差動サンプリング・キャパシタを備えている、フィルタ。
  16. 請求項１５記載のフィルタにおいて、前記クロック信号発生器が、更に、前記第５差動サンプリング・キャパシタを前記第２入力端子に結合するために第７クロック信号を供給し、前記第６差動サンプリング・キャパシタを前記第２入力端子に結合するために第８クロック信号を供給し、前記第７差動サンプリング・キャパシタを前記第２入力端子に結合するために第９クロック信号を供給し、前記第８サンプリング・キャパシタを前記第２入力端子に結合するために第１０クロック信号を供給し、前記第７および第８クロック信号が前記第１クロック信号と重複し、前記第９および第１０クロック信号が前記第２クロック信号と重複する、フィルタ。
  17. 請求項１６記載のフィルタにおいて、前記第１および第２入力信号が、磁場センサ回路によって、前記ノッチ・フィルタに供給される、フィルタ。
  18. 請求項１７記載のフィルタにおいて、前記磁場検知回路が、スイッチト・ホール回路を含む、フィルタ。
  19. 請求項１０記載のフィルタであって、更に、第５差動サンプリング・キャパシタと、第６差動サンプリング・キャパシタとを備えており、前記クロック信号発生器が、更に、各クロック・サイクルの第３部分の間前記差動共通ノードと前記演算増幅器の第２出力ノードとの間に、前記第５差動サンプリング・キャパシタおよび前記第６差動サンプリング・キャパシタを並列に結合するために第３クロック信号を供給する、フィルタ。
  20. 請求項１９記載のフィルタにおいて、前記第１、第２、および第３クロック信号が、非重複である、フィルタ。
  21. スイッチト・キャパシタ・ノッチ・フィルタであって、
    共通ノードに結合されている第１入力ノードと、第２入力ノードと、前記フィルタの出力信号が供給される出力ノードとを有する演算増幅器と、
    第１時間期間中入力信号を交互にサンプリングするために前記入力信号と基準ノードとの間に選択的に結合され、第２時間期間中前記共通ノードと前記演算増幅器の出力ノードとの間に結合される第１組の少なくとも２つのサンプリング・キャパシタと、
    前記第２時間期間中前記入力信号を交互にサンプリングするために前記入力信号と基準ノードとの間に選択的に結合され、前記第１時間期間中前記共通ノードと前記演算増幅器の出力ノードとの間に結合される第２組の少なくとも２つのサンプリング・キャパシタと、
    を備えている、スイッチト・キャパシタ・ノッチ・フィルタ。
  22. 請求項２１記載のノッチ・フィルタにおいて、前記ノッチ・フィルタへの前記入力信号が、磁場変換器によって供給される、ノッチ・フィルタ。
  23. 請求項２２記載のノッチ・フィルタにおいて、前記磁場変換器が、チョップト・ホール・センサである、ノッチ・フィルタ。
  24. 請求項２１記載のノッチ・フィルタにおいて、当該フィルタが、少なくとも８つのサンプリング・キャパシタを備えている、ノッチ・フィルタ。
JP2012557049A 2010-03-12 2011-01-28 応答時間が高速なスイッチト・キャパシタ・ノッチ・フィルタ Active JP5624162B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/722,753 US8416014B2 (en) 2010-03-12 2010-03-12 Switched capacitor notch filter with fast response time
US12/722,753 2010-03-12
PCT/US2011/022831 WO2011112290A1 (en) 2010-03-12 2011-01-28 Switched capacitor notch filter with fast response time

Publications (2)

Publication Number Publication Date
JP2013522959A true JP2013522959A (ja) 2013-06-13
JP5624162B2 JP5624162B2 (ja) 2014-11-12

Family

ID=43920386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557049A Active JP5624162B2 (ja) 2010-03-12 2011-01-28 応答時間が高速なスイッチト・キャパシタ・ノッチ・フィルタ

Country Status (4)

Country Link
US (1) US8416014B2 (ja)
JP (1) JP5624162B2 (ja)
DE (1) DE112011100892B4 (ja)
WO (1) WO2011112290A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI457000B (zh) * 2010-10-05 2014-10-11 Aten Int Co Ltd 訊號延伸器系統及其訊號延伸器以及其傳送與接收模組
CN102612279A (zh) * 2011-01-19 2012-07-25 鸿富锦精密工业（深圳）有限公司 服务器机柜
BR112014015644A8 (pt) * 2011-12-21 2017-07-04 Intel Corp circuito silenciador de baixa potência
US8766669B1 (en) 2012-09-10 2014-07-01 Google Inc. Sampling network
US9389060B2 (en) 2013-02-13 2016-07-12 Allegro Microsystems, Llc Magnetic field sensor and related techniques that provide an angle error correction module
US9400164B2 (en) 2013-07-22 2016-07-26 Allegro Microsystems, Llc Magnetic field sensor and related techniques that provide an angle correction module
US10120042B2 (en) 2013-12-23 2018-11-06 Allegro Microsystems, Llc Magnetic field sensor and related techniques that inject a synthesized error correction signal into a signal channel to result in reduced error
US9574867B2 (en) 2013-12-23 2017-02-21 Allegro Microsystems, Llc Magnetic field sensor and related techniques that inject an error correction signal into a signal channel to result in reduced error
US9547048B2 (en) * 2014-01-14 2017-01-17 Allegro Micosystems, LLC Circuit and method for reducing an offset component of a plurality of vertical hall elements arranged in a circle
WO2015163971A2 (en) * 2014-02-09 2015-10-29 The Trustees Of Columbia University In The City Of New York Circuits for low noise amplifiers with interferer reflecting loops
WO2016040958A1 (en) 2014-09-12 2016-03-17 Kinget Peter R Circuits and methods for detecting interferers
US9762273B2 (en) 2014-09-12 2017-09-12 The Trustees Of Columbia University In The City Of New York Circuits and methods for detecting interferers
CN104868867A (zh) * 2015-06-12 2015-08-26 浙江大学 一种六路开关电容带通滤波器
US11163022B2 (en) 2015-06-12 2021-11-02 Allegro Microsystems, Llc Magnetic field sensor for angle detection with a phase-locked loop
US10008928B2 (en) * 2015-08-14 2018-06-26 Intersil Americas LLC Enhanced switched capacitor filter (SCF) compensation in DC-DC converters
US11374599B2 (en) 2016-10-23 2022-06-28 The Trustees Of Columbia University In The City Of New York Circuits for identifying interferers using compressed-sampling
US10270428B1 (en) 2018-01-22 2019-04-23 Allegro Microsystems, Llc Filter circuit with dynamic parameter generation
RU180799U1 (ru) * 2018-01-25 2018-06-22 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" Режекторный фильтр
US10866289B2 (en) 2018-03-27 2020-12-15 Allegro Microsystems, Llc Magnetic field sensor and associated methods including differential chopping
US11402458B2 (en) 2018-05-22 2022-08-02 The Trustees Of Columbia University In The City Of New York Circuits and methods for using compressive sampling to detect direction of arrival of a signal of interest
US10746814B2 (en) * 2018-06-21 2020-08-18 Allegro Microsystems, Llc Diagnostic methods and apparatus for magnetic field sensors
RU188003U1 (ru) * 2018-12-24 2019-03-26 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" Перестраиваемый активный rc-фильтр
US11047933B2 (en) 2019-04-02 2021-06-29 Allegro Microsystems, Llc Fast response magnetic field sensors and associated methods for removing undesirable spectral components
US10873320B2 (en) * 2019-04-26 2020-12-22 Allegro Microsystems, Llc Methods and apparatus for reducing filter delay
US10985720B2 (en) 2019-06-10 2021-04-20 Allegro Microsystems, Llc Capacitive amplifier circuit with high input common mode voltage and method for using the same
JP7563675B2 (ja) * 2020-04-09 2024-10-08 ミネベアミツミ株式会社 信号処理回路
US11408945B2 (en) 2020-11-18 2022-08-09 Allegro Microsystems, Llc Magnetic field sensor with stacked transducers and capacitive summing amplifier
US11561257B2 (en) 2020-12-22 2023-01-24 Allegro Microsystems, Llc Signal path monitor
US11802922B2 (en) 2021-01-13 2023-10-31 Allegro Microsystems, Llc Circuit for reducing an offset component of a plurality of vertical hall elements arranged in one or more circles
US11256288B1 (en) 2021-02-02 2022-02-22 Allegro Microsystems, Llc Clock monitoring using a switched capacitor
US11473935B1 (en) 2021-04-16 2022-10-18 Allegro Microsystems, Llc System and related techniques that provide an angle sensor for sensing an angle of rotation of a ferromagnetic screw
US11463053B1 (en) 2021-04-21 2022-10-04 Allegro Microsystems, Llc Ultra-low noise capacitively-coupled auto-zeroed and chopped amplifier with sensor offset compensation
US11768259B1 (en) 2022-09-08 2023-09-26 Allegro Microsystems, Llc Multichannel magnetic field sensor with multiplexed signal path

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10511533A (ja) * 1995-10-20 1998-11-04 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 差動切替キャパシタのフィルタ処理

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671194B2 (ja) 1982-12-28 1994-09-07 株式会社東芝 スイツチド・キヤパシタ・フイルタ
JPH0793553B2 (ja) * 1983-11-18 1995-10-09 株式会社日立製作所 スイッチド・キャパシタ・フィルタ
US4593250A (en) * 1985-08-26 1986-06-03 Hughes Aircraft Company Operational amplifier compensation technique for biquadratic notch active filters
JPH04312014A (ja) * 1991-04-11 1992-11-04 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタおよびその回路
US5331218A (en) * 1992-07-13 1994-07-19 Allegro Microsystems, Inc. Switched-capacitor notch filter with programmable notch width and depth
US5514997A (en) * 1993-04-14 1996-05-07 U.S. Philips Corporation Inverting delay circuit
US5621319A (en) * 1995-12-08 1997-04-15 Allegro Microsystems, Inc. Chopped hall sensor with synchronously chopped sample-and-hold circuit
KR100256251B1 (ko) * 1997-06-30 2000-05-15 김영환 이중 샘플링 아날로그 저역 통과 필터
US6320459B2 (en) * 1997-11-24 2001-11-20 Mccullough Rob Notch filter implemented using analog sampling
US6301965B1 (en) * 1999-12-14 2001-10-16 Sandia Corporation Microelectromechanical accelerometer with resonance-cancelling control circuit including an idle state
US6559689B1 (en) * 2000-10-02 2003-05-06 Allegro Microsystems, Inc. Circuit providing a control voltage to a switch and including a capacitor
US6995606B2 (en) * 2004-05-27 2006-02-07 Allegro Microsystems, Inc. High pass filter using insulated gate field effect transistors
EP1637898A1 (en) * 2004-09-16 2006-03-22 Liaisons Electroniques-Mecaniques Lem S.A. Continuously calibrated magnetic field sensor
US7695647B2 (en) 2005-06-09 2010-04-13 University Of Maryland Electrically conductive metal impregnated elastomer materials and methods of forming electrically conductive metal impregnated elastomer materials
US7292095B2 (en) * 2006-01-26 2007-11-06 Texas Instruments Incorporated Notch filter for ripple reduction in chopper stabilized amplifiers
US7425821B2 (en) * 2006-10-19 2008-09-16 Allegro Microsystems, Inc. Chopped Hall effect sensor
US7495508B2 (en) * 2007-03-12 2009-02-24 Texas Instruments Incorporated Switched capacitor notch filter circuits
US7605647B1 (en) * 2008-04-29 2009-10-20 Allegro Microsystems, Inc. Chopper-stabilized amplifier and magnetic field sensor
US7990209B2 (en) * 2009-06-19 2011-08-02 Allegro Microsystems, Inc. Switched capacitor notch filter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10511533A (ja) * 1995-10-20 1998-11-04 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 差動切替キャパシタのフィルタ処理

Also Published As

Publication number Publication date
DE112011100892T5 (de) 2012-12-27
DE112011100892B4 (de) 2015-12-31
WO2011112290A1 (en) 2011-09-15
US20110221518A1 (en) 2011-09-15
US8416014B2 (en) 2013-04-09
JP5624162B2 (ja) 2014-11-12

Similar Documents

Publication Publication Date Title
JP5624162B2 (ja) 応答時間が高速なスイッチト・キャパシタ・ノッチ・フィルタ
US7990209B2 (en) Switched capacitor notch filter
KR101035344B1 (ko) 자동영점화 전류 피드백 기기 증폭기
US7425821B2 (en) Chopped Hall effect sensor
EP2728369B1 (en) Hall electromotive force signal detection circuit and current sensor thereof
US8378745B2 (en) Current sensing
JP2013178229A (ja) ホール起電力信号検出回路及びその電流センサ
US10873320B2 (en) Methods and apparatus for reducing filter delay
US8164873B2 (en) Integrator and circuit-breaker having an integrator
US20200412308A1 (en) Capacitive-coupled chopper instrumentation amplifiers and associated methods
US20230370032A1 (en) Amplifier circuits and method for operating amplifier circuits
US9837997B2 (en) Comparison circuit and sensor device
US11953565B2 (en) Electrical offset compensating in a bridge using more than four magnetoresistance elements
US11463053B1 (en) Ultra-low noise capacitively-coupled auto-zeroed and chopped amplifier with sensor offset compensation
JP6110639B2 (ja) センサ閾値決定回路
WO2022176523A1 (ja) センサ装置
US20220190797A1 (en) Chopper amplifier circuits and method for operating chopper amplifier circuits
US11609283B2 (en) Electrical offset compensating in a magnetoresistance bridge
US20220278660A1 (en) Amplifier circuitry and current sensor having the same
Pastre et al. Implementation of the Hall microsystem with continuous calibration

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140925

R150 Certificate of patent or registration of utility model

Ref document number: 5624162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250