JP2013258457A - テスト回路、テスト方法、プログラム、および電子装置 - Google Patents

テスト回路、テスト方法、プログラム、および電子装置 Download PDF

Info

Publication number
JP2013258457A
JP2013258457A JP2012131678A JP2012131678A JP2013258457A JP 2013258457 A JP2013258457 A JP 2013258457A JP 2012131678 A JP2012131678 A JP 2012131678A JP 2012131678 A JP2012131678 A JP 2012131678A JP 2013258457 A JP2013258457 A JP 2013258457A
Authority
JP
Japan
Prior art keywords
adc
reference signal
output
analysis unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012131678A
Other languages
English (en)
Inventor
Takeo Maru
武雄 丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012131678A priority Critical patent/JP2013258457A/ja
Publication of JP2013258457A publication Critical patent/JP2013258457A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】ADCの性能をより正確に評価する。
【解決手段】第１の側面であるテスト回路２０は、ADC１０を評価するためのテスト回路において、リファレンス信号を発生するリファレンス信号発生部３１と、正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部３０と、前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部４０とを備える。ADCが搭載されたあらゆる電子装置に適用することができる。
【選択図】図１

Description

本開示は、テスト回路、テスト方法、プログラム、および電子装置に関し、特に、ADC(Analog Digital Converter)の性能を評価する場合に用いて好適なテスト回路、テスト方法、プログラム、および電子装置に関する。
アナログデータをデジタルデータに変換するADCは、取り扱うデータの種類に拘わらず様々な電子装置に搭載されている。該電子装置には、該ADCの性能や動作状態などを検証するためのテスト回路(ADC BIST)も搭載しているものがある。
ADCを検証するための従来のテスト回路としては、外部からリファレンス信号としての正弦波信号を入力し、ゲイン補正、オフセット補正、位相補正を行い、リファレンス信号とADCの出力信号との差分信号を自乗加算することでノイズパワーを算出するものがある（例えば、非特許文献１参照）。
また、テスト回路の内部にリファレンス信号となる正弦波発生器を搭載しているものも存在する（例えば、特許文献１参照）。
特開２００８−４２３９３号公報
H.Mattes，S.Sattler，Claus Dworski，"CONTROLLED SINE WAVE FITTING FOR ADC TEST"，ITC INTERNATIONAL TEST CONFERENCE，0-7803-8580-2/04 $20.00 Copyright 2004 IEEE
非特許文献１に記載のテスト回路では、ゲイン補正に際して、ノイズが含まれている絶対値からゲインを算出しているために正確なゲインを測定して補正することができない。また、位相補正に際しては、ADCとの差分信号から位相を算出しているので、正確な位相を検出して補正することができない。
特許文献１に記載のテスト回路では、非特許文献１に記載のテスト回路と同様に、ノイズが含まれている信号から振幅を検出し、リファレンス信号との差分を自乗平均しているので、ノイズの影響により正確な信号成分の抽出が行なわれない。
したがって、上述した従来のテスト回路からの出力に基づいて、ADCの性能を表す各種の評価値を演算した場合、それがADCの性能を正確に表していないことがある。
本開示はこのような状況に鑑みてなされたものであり、ADCの性能をより正確に評価できるようにするものである。
本開示の第１の側面であるテスト回路は、ADCを評価するためのテスト回路において、リファレンス信号を発生するリファレンス信号発生部と、正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部と、前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部とを備える。
前記フーリエ解析部は、前記ADC出力信号と前記リファレンス信号との離散フーリエ変換を行なう離散フーリエ変換部と、前記離散フーリエ変換部の出力から位相成分を抽出する位相抽出部と、前記離散フーリエ変換部の出力から入力信号振幅を抽出するゲイン抽出部と、前記離散フーリエ変換部の出力からオフセット成分を抽出するオフセット抽出部とを有することができる。
前記ノイズパワー解析部は、前記オフセット成分に基づいて補正された前記ADC出力信号と、前記位相成分および前記入力信号振幅に基づいて補正された前記リファレンス信号の差分をノイズ信号として算出し、前記ノイズ信号を自乗して積算することにより前記ノイズパワーを算出することができる。
本開示の第１の側面であるテスト回路は、前記前記フーリエ解析部の出力と、前記ノイズパワー解析部の出力に基づいて前記ADCの評価値を演算する評価値演算部をさらに備えることができる。
前記評価値演算部は、前記前記フーリエ解析部の出力と、前記ノイズパワー解析部の出力に基づいて前記ADCの評価値として、SINAD，THDまたはSNRのうちの少なくとも１つを演算することができる。
本開示の第１の側面であるテスト回路は、前記ADC出力信号に生じているエラーを解析するリニアリティビットエラー解析部をさらに備えることができる。
前記リニアリティビットエラー解析部は、前記ADC出力信号の出力コードのヒストグラムを生成し、前記ヒストグラムに基づいてDNL、INL，VRTまたはVRBの少なくとも１つを演算することができる。
前記リニアリティビットエラー解析部は、予め設定した期待値と前記ADC出力信号との比較結果に基づいてエラーを検出してカウントすることができる。
本開示の第１の側面であるテスト方法は、ADCを評価するためのテスト回路のテスト方法において、前記テスト回路による、リファレンス信号を発生するリファレンス信号発生ステップと、正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析ステップと、前記フーリエ解析ステップの出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析ステップの出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析ステップとを含む。
本開示の第１の側面であるプログラムは、コンピュータを、リファレンス信号を発生するリファレンス信号発生部と、正弦波をADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部と、前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部として機能させる。
本開示の第１の側面においては、リファレンス信号が発生され、正弦波をADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換が行なわれ、前記離散フーリエ変換の出力に基づいて補正された前記ADC出力信号と、前記離散フーリエ変換の出力に基づいて補正された前記リファレンス信号からノイズパワーが解析される。
本開示の第２の側面である電子装置は、ADCと、リファレンス信号を発生するリファレンス信号発生部と、正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部と、前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部とを備える。
本開示の第２の側面においては、リファレンス信号が発生され、正弦波をADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換が行なわれ、前記離散フーリエ変換の出力に基づいて補正された前記ADC出力信号と、前記離散フーリエ変換の出力に基づいて補正された前記リファレンス信号からノイズパワーが解析される。
本開示の第１の側面によれば、ADCの性能をより正確に評価することができる。
本開示の第２の側面によれば、搭載されているADCの性能をより正確に評価することができる。
本開示を適用したADCテスト回路の構成例を示すブロック図である。 位相成分抽出、振幅抽出、およびオフセット抽出を説明する図である。 正弦波フィッティング法によるノイズパワー算出を説明する図である。 評価値算出処理を説明するフローチャートである。 ADCテスト回路の他の構成例を示すブロック図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜１．実施の形態＞
［ADCテスト回路の構成例］
図１は、実施の形態であるADCテスト回路の構成例を示している。このADCテスト回路２０は、ADC１０の性能を評価するための各種の評価値を演算するためのものである。
ADCテスト回路２０は、フーリエ解析部３０、ノイズパワー解析部４０、および評価値演算部５０を有する。
フーリエ解析部３０は、リファレンス信号発生部３１、離散フーリエ変換部３２、位相抽出部３３、ゲイン抽出部３４、およびオフセット抽出部３５から構成される。
リファレンス信号発生部３１は、位相抽出、補正時において、ADC１０に対する入力信号としての正弦波と同じ周波数の余弦波をリファレンス信号として発生して離散フーリエ変換部３２に出力する。また、リファレンス信号発生部３１は、入力信号振幅（ゲイン）抽出時において、ADC１０に対する入力信号としての正弦波と同じ周波数の正弦波をリファレンス信号として発生して離散フーリエ変換部３２に出力する。さらに、リファレンス信号発生部３１は、オフセット抽出時において、固定値１のリファレンス信号を発生して離散フーリエ変換部３２に出力する。またさらに、リファレンス信号発生部３１は、任意高周波成分振幅抽出時において、ADC１０に対する入力信号としての正弦波の定数倍の周波数の正弦波をリファレンス信号として発生して離散フーリエ変換部３２に出力する。なお、リファレンス信号発生部３１は、後述するノイズパワー解析部４０にも属する。
離散フーリエ変換部３２は、ADC１０からのADC出力信号（ADC１０による入力信号の正弦波のＡＤ変換結果）と、リファレンス信号発生部３１からのリファレンス信号を畳み込み積分し、演算結果を位相抽出部３３、ゲイン抽出部３４、またはオフセット抽出部３５に出力する。また、離散フーリエ変換部３２は、ADC１０からのADC出力信号と、入力信号の定数倍のリファレンス信号を畳み込み積分し、任意高周波成分振幅を抽出する。
図２は、離散フーリエ変換部３２において畳み込み積分されるADC出力信号と、リファレンス信号との関係を示している。
位相抽出部３３は、図２Ａに示される離散フーリエ変換部３２による、ADC出力信号と余弦波のリファレンス信号との畳み込み積分の演算結果から位相成分を抽出（余弦波成分が０となる位相をバイナリサーチにより検出）してリファレンス信号発生部３１に出力される。ゲイン抽出部３４は、図２Ｂに示される離散フーリエ変換部３２による、ADC出力信号と正弦波のリファレンス信号との位相が合った状態での畳み込み積分の演算結果から入力信号振幅（ゲイン）を抽出し、ゲイン補正部４１に出力する。オフセット抽出部３５は、図２Ｃに示される離散フーリエ変換部３２による、ADC出力信号と固定値１のリファレンス信号と畳み込み積分の演算結果からオフセット成分を抽出し、オフセット補正部４２に出力する。
なお、フーリエ解析部３０の各部にて抽出されたオフセット成分、入力信号振幅、任意周波数成分振幅は、評価値演算部５０にも出力される。
ノイズパワー解析部４０は、正弦波フィッティング法によりノイズパワーを算出するものであり、リファレンス信号発生部３１、ゲイン補正部４１、オフセット補正部４２、差分抽出部４３、およびノイズパワー演算部４４から構成される。
リファレンス信号発生部３１は、位相抽出部３３により抽出された位相成分に基づいて発生するリファレンス信号の位相を補正し、補正後のリファレンス信号をゲイン補正部４１にも出力する。ゲイン補正部４１は、ゲイン抽出部３４により抽出された入力信号振幅に基づき、位相が補正されたリファレンス信号のゲインを補正して差分抽出部４３に出力する。オフセット補正部４２は、オフセット抽出部３５からのオフセット成分に基づき、ADC出力信号をオフセット補正して差分抽出部４３に出力する。
差分抽出部４３は、図３に示されるように、ゲイン補正部４１からのゲイン補正後のリファレンス信号と、オフセット補正部４２からのオフセット補正後の差分を算出し、この算出結果をノイズ信号としてノイズパワー演算部４４に出力する。
ノイズパワー演算部４４は、ノイズ信号を自乗して積算することによりノイズパワーを演算して評価値演算部５０に出力する。
評価値演算部５０は、フーリエ解析部３０からの入力信号振幅と、ノイズパワー解析部４０からのノイズパワーを次式（１）に適用してSINAD(Signal to Noise and Distortion ratio)を演算する。
SINAD＝１０＊log（入力信号振幅＾２／ノイズパワー） ・・・（１）
また、評価値演算部５０は、フーリエ解析部３０からの入力信号振幅と高周波成分振幅を次式（２）に適用してTHD(total harmonic distortion)を演算する。
THD＝１０＊log（Σ（高周波成分振幅＾２）／入力信号振幅＾２） ・・・（２）
さらに、評価値演算部５０は、フーリエ解析部３０からの入力信号振幅と高周波成分振幅、ノイズパワー解析部４０からのノイズパワーを次式（３）に適用してSNR(Signal to Noise ratio)を演算する。
SNR＝１０＊log（入力信号振幅＾２／（ノイズパワー−Σ（高周波成分振幅＾２）））
・・・（３）
［評価値算出処理の説明］
次に、ADCテスト回路２０による評価値算出処理について説明する。図４は評価値算出処理を説明するフローチャートである。
ステップＳ１において、ADC１０に入力信号としての正弦波が入力され、ADC１０からADC出力信号が後段に出力される。
ステップＳ２において、リファレンス信号発生部３１は、入力信号の正弦波と同じ周波数の余弦波をリファレンス信号として発生して離散フーリエ変換部３２に出力する。離散フーリエ変換部３２は、ADC出力信号とリファレンス信号を畳み込み積分し、演算結果を位相抽出部３３に出力する。位相抽出部３３は、図２Ａに示される離散フーリエ変換部３２による、ADC出力信号と余弦波のリファレンス信号との畳み込み積分の演算結果から位相成分を抽出してリファレンス信号発生部３１に出力される。この位相成分に応じ、リファレンス信号発生部３１は、発生するリファレンス信号の位相を補正する。
次に、リファレンス信号発生部３１は、固定値１のリファレンス信号を発生して離散フーリエ変換部３２に出力する。離散フーリエ変換部３２は、ADC出力信号とリファレンス信号を畳み込み積分し、演算結果をオフセット抽出部３５に出力する。オフセット抽出部３５は、畳み込み積分の演算結果からオフセットを抽出する。
さらに、リファレンス信号発生部３１は、入力信号の正弦波と同じ周波数の、位相が補正されている正弦波をリファレンス信号として発生して離散フーリエ変換部３２に出力する。離散フーリエ変換部３２は、ADC出力信号とリファレンス信号を畳み込み積分し、演算結果をゲイン抽出部３４に出力する。ゲイン抽出部３４は、畳み込み積分の演算結果から信号振幅成分（ゲイン）を抽出する。
またさらに、リファレンス信号発生部３１は、入力信号の正弦波の定数倍の周波数の正弦波をリファレンス信号として発生して離散フーリエ変換部３２に出力する。離散フーリエ変換部３２は、ADC出力信号とリファレンス信号を畳み込み積分し、演算結果から任意高周波成分振幅を抽出する。
ステップＳ３において、ゲイン補正部４１は、ゲイン抽出部３４により抽出された入力信号振幅成分に基づき、位相が補正されたリファレンス信号のゲインを補正して差分抽出部４３に出力する。オフセット補正部４２は、オフセット抽出部３５からのオフセット成分に基づき、ADC出力信号をオフセット補正して差分抽出部４３に出力する。
ステップＳ４において、差分抽出部４３は、ゲイン補正部４１からのゲイン補正後のリファレンス信号と、オフセット補正部４２からのオフセット補正後の差分を算出し、この算出結果をノイズ信号としてノイズパワー演算部４４に出力する。ステップＳ５において、ノイズパワー演算部４４は、ノイズ信号を自乗して積算し、その演算結果のノイズパワーを評価値演算部５０に出力する。ステップＳ６において、評価値演算部５０は、SINAD，THD，SNRなどの評価値を演算する。
以上で評価値算出処理は終了される。
［ADCテスト回路２０の変形例］
次に図５は、ADCテスト回路２０の変形例を示している。図５に示される変形例は、図１の構成例に、リニアリティビットエラーレート解析部６０を追加したものであり、その他の図１と共通な構成要素については、図１と同一の番号を付している。
図５の構成例におけるリニアリティビットエラーレート解析部６０は、出力コード比較部６１、ヒストグラム生成部６２、および判定部６３から構成される。
出力コード比較部６１は、ADC１０に低周波の正弦波を入力したときに得られるADC出力信号を一時記憶して、そのうちの１乃至１６個前のデータをエラーカウント時の期待値として使用する。エラーカウント時においては、期待値とADC出力信号との差分が、予め設定されている閾値コード差よりも大きい場合にはエラーとしてカウントする。
ヒストグラム生成部６２は、ADC出力信号を出力コード毎にカウントしてヒストグラムを生成する。判定部６３は、生成されたヒストグラムのトップコードとボトムコードを除外した出力コードの平均頻度値を算出し、各出力コードの頻度値を平均頻度値で除算することによりDNL(Differential non-linearity error)を算出する。さらにDNLを積算してINL(Integral non-linearity error)を算出する。また、判定部６３は、DNL，INL、トップコードの頻度値、およびボトムコードの頻度値を後段に出力する。なお、判定部６３にて、後述するVRTおよびVRBを演算するようにしてもよい。
図５の場合における評価値演算部５０は、図１の場合の各種評価値の演算に追加して、トップコードの頻度値に基づくVRTの演算、およびボトムコードの頻度値に基づくVRBの演算を行なうことができる。
図１または図５に示されたADCテスト回路２０によれば、巨大なメモリや高性能のDSPを用いることなく、リファレンス信号の位相補正、およびゲイン補正をより正確に行うことができるとともに、ADC出力信号のオフセット補正をより正確に行うことができる。よって、入力信号振幅、任意高周波成分振幅、およびノイズパワーなどをより正確に算出できる。したがって、ADC１０を評価するための各種の評価値をより正確に演算することできる。
また、図１または図５に示されたADCテスト回路２０は、FFTを搭載したテスト回路に比較して回路規模を小型化することができる。また、フーリエ解析部３０を有するので、正弦波セッティング法だけを用いて評価値を求める場合に比べて入力信号の任意の周波数成分について解析することができる。
また、本開示のテスト回路は、ADCが搭載されるあらゆる電子装置に適用が可能である。
ところで、上述した一連の処理は、ハードウェアにより実行することもできるし、CPUなどのコンピュータが所定のプログラムを起動することにより実行するようにしてもよい。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１０ ADC， ２０ ADCテスト回路， ３０ フーリエ解析部， ３１ リファレンス信号発生部， ３２ 離散フーリエ変換部， ３３ 位相抽出部， ３４ ゲイン抽出部， ３５ オフセット抽出部， ４０ ノイズパワー解析部， ４１ ゲイン補正部， ４２ オフセット補正部， ４３ 差分抽出部， ４４ ノイズパワー演算部， ５０ 評価値演算部， ６０ リニアリティビットエラーレート解析部， ６１ 出力コード比較部， ６２ ヒストグラム生成部， ６３ 判定部

Claims (11)

  1. ADCを評価するためのテスト回路において、
    リファレンス信号を発生するリファレンス信号発生部と、
    正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部と、
    前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部と
    を備えるテスト回路。
  2. 前記フーリエ解析部は、
    前記ADC出力信号と前記リファレンス信号との離散フーリエ変換を行なう離散フーリエ変換部と、
    前記離散フーリエ変換部の出力から位相成分を抽出する位相抽出部と、
    前記離散フーリエ変換部の出力から入力信号振幅を抽出するゲイン抽出部と、
    前記離散フーリエ変換部の出力からオフセット成分を抽出するオフセット抽出部と
    を有する
    請求項１に記載のテスト回路。
  3. 前記ノイズパワー解析部は、前記オフセット成分に基づいて補正された前記ADC出力信号と、前記位相成分および前記入力信号振幅に基づいて補正された前記リファレンス信号の差分をノイズ信号として算出し、前記ノイズ信号を自乗して積算することにより前記ノイズパワーを算出する
    請求項２に記載のテスト回路。
  4. 前記前記フーリエ解析部の出力と、前記ノイズパワー解析部の出力に基づいて前記ADCの評価値を演算する評価値演算部を
    さらに備える請求項２に記載のテスト回路。
  5. 前記評価値演算部は、前記前記フーリエ解析部の出力と、前記ノイズパワー解析部の出力に基づいて前記ADCの評価値として、SINAD，THDまたはSNRのうちの少なくとも１つを演算する
    請求項３に記載のテスト回路。
  6. 前記ADC出力信号に生じているエラーを解析するリニアリティビットエラー解析部を
    さらに備える
    請求項２に記載のテスト回路。
  7. 前記リニアリティビットエラー解析部は、前記ADC出力信号の出力コードのヒストグラムを生成し、前記ヒストグラムに基づいてDNL、INL，VRTまたはVRBの少なくとも１つを演算する
    請求項５に記載のテスト回路。
  8. 前記リニアリティビットエラー解析部は、予め設定した期待値と前記ADC出力信号との比較結果に基づいてエラーを検出してカウントする
    請求項５に記載のテスト回路。
  9. ADCを評価するためのテスト回路のテスト方法において、
    前記テスト回路による、
    リファレンス信号を発生するリファレンス信号発生ステップと、
    正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析ステップと、
    前記フーリエ解析ステップの出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析ステップの出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析ステップと
    を含むテスト方法。
  10. コンピュータを、
    リファレンス信号を発生するリファレンス信号発生部と、
    正弦波をADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部と、
    前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部と
    して機能させるプログラム。
  11. ADCと、
    リファレンス信号を発生するリファレンス信号発生部と、
    正弦波を前記ADCに入力して得られるADC出力信号と、前記リファレンス信号との離散フーリエ変換を行なうフーリエ解析部と、
    前記フーリエ解析部の出力に基づいて補正された前記ADC出力信号と、前記フーリエ解析部の出力に基づいて補正された前記リファレンス信号からノイズパワーを解析するノイズパワー解析部と
    を備える電子装置。
JP2012131678A 2012-06-11 2012-06-11 テスト回路、テスト方法、プログラム、および電子装置 Pending JP2013258457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012131678A JP2013258457A (ja) 2012-06-11 2012-06-11 テスト回路、テスト方法、プログラム、および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012131678A JP2013258457A (ja) 2012-06-11 2012-06-11 テスト回路、テスト方法、プログラム、および電子装置

Publications (1)

Publication Number Publication Date
JP2013258457A true JP2013258457A (ja) 2013-12-26

Family

ID=49954578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012131678A Pending JP2013258457A (ja) 2012-06-11 2012-06-11 テスト回路、テスト方法、プログラム、および電子装置

Country Status (1)

Country Link
JP (1) JP2013258457A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015182084A (ja) * 2014-03-20 2015-10-22 Ｊｆｅスチール株式会社 鋼帯の巻取り合否判定方法
CN110441711A (zh) * 2019-09-19 2019-11-12 扬州万泰电子科技有限公司 一种线切割控制系统加工电源测试装置
JP2021056046A (ja) * 2019-09-27 2021-04-08 パナソニックＩｐマネジメント株式会社 評価システムおよび評価装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015182084A (ja) * 2014-03-20 2015-10-22 Ｊｆｅスチール株式会社 鋼帯の巻取り合否判定方法
CN110441711A (zh) * 2019-09-19 2019-11-12 扬州万泰电子科技有限公司 一种线切割控制系统加工电源测试装置
CN110441711B (zh) * 2019-09-19 2024-03-08 扬州万泰电子科技有限公司 一种线切割控制系统的电源测试装置
JP2021056046A (ja) * 2019-09-27 2021-04-08 パナソニックＩｐマネジメント株式会社 評価システムおよび評価装置
JP7253724B2 (ja) 2019-09-27 2023-04-07 パナソニックＩｐマネジメント株式会社 評価システムおよび評価装置

Similar Documents

Publication Publication Date Title
US8290032B2 (en) Distortion identification apparatus, test system, recording medium and distortion identification method
US9748966B2 (en) Histogram based error estimation and correction
US10536155B1 (en) Histogram-based qualification of data used in background or blind calibration of interleaving errors of time-interleaved ADCS
US9945901B1 (en) Measuring and correcting non-idealities of a system
CN103475369B (zh) 基于信号源误差一次性校准识别的高精度adc测试方法
US20100312515A1 (en) Test apparatus, performance board and calibration board
CN110138385B (zh) Adc中采样器和放大器非线性的背景校准
US9184759B1 (en) System and methodology for analog-to-digital converter linearity testing
CN103529379B (zh) 用于高精度adc测试中低分辨率信号源的选取方法
JP2013258457A (ja) テスト回路、テスト方法、プログラム、および電子装置
Arteaga et al. Blind adaptive estimation of integral nonlinear errors in ADCs using arbitrary input stimulus
US20020075951A1 (en) Method and apparatus to measure jitter
US20150323640A1 (en) Method and system for spectral leakage removal in dac testing
WO2015047460A1 (en) Methods and apparatus for interference canceling data conversion
Jędrzejewski Elimination of drift-like errors in intelligent cyclic A/D converters
Xu et al. Efficient spectral testing with clipped and noncoherently sampled data
Sheng et al. Predicting dynamic specifications of ADCs with a low-quality digital input signal
Jin et al. Linearity test of analog-to-digital converters using Kalman filtering
Xu et al. ADC spectral testing allowing amplitude clipping
US20230105908A1 (en) Calibration device, conversion device, calibration method, and non-transitory computer-readable medium having recorded thereon calibration program
Wu et al. Efficient algorithm for multi-tone spectral test of ADCs without requiring coherent sampling
KR101810067B1 (ko) 표본화를 이용한 임피던스 크기 및 위상 측정 회로
Kang et al. Effects of ADC nonlinearity on the spurious dynamic range performance of compressed sensing
TWI475870B (zh) 電話裝置的測試裝置以及測試方法
Wei et al. High-Resolution Low-Sampling-Rate Δ∑ ADC Linearity Short-Time Testing Algorithm