JP2013258274A - エックス線用固体撮像素子 - Google Patents

Abstract

【課題】エックス線の検出効率を向上でき、画素サイズを微細化することができるエックス線用固体撮像素子を提供すること。
【解決手段】基板２と、基板２上に配置された下部電極層９と、下部電極層９を覆うように下部電極層９上に配置されたカルコパイライト構造の化合物半導体層１２と、化合物半導体層１２上に配置された透明電極層４とを含む固体撮像素子１を、エックス線の検出に用いる。
【選択図】図２

Description

本発明は、カルコパイライト構造の化合物半導体層を有するエックス線用固体撮像素子に関する。

カルコパイライト型半導体を用いた固体撮像素子が公知である。たとえば、特許文献１は、紫外光帯域から可視光帯域、さらには近赤外帯域までの光を感知する固体撮像素子を開示している。

特開２０１１−１５１２７１号公報

ところで、特許文献１の素子の検出対象外であるエックス線の検出素子としては、従来、シリコン（Ｓｉ）を用いたものが知られている。
しかしながら、シリコンに対するエックス線の透過性が高いので、シリコン膜で十分な検出効率を得るためには、シリコン膜を厚膜化および／または大面積化する必要があった。そのため、素子の画素サイズを微細化することができず、高い解像度を得ることが困難であった。

本発明の目的は、エックス線の検出効率を向上でき、画素サイズを微細化することができるエックス線用固体撮像素子を提供することである。

本発明の一の局面に係るエックス線用固体撮像素子は、基板と、前記基板上に配置された下部電極層と、前記下部電極層を覆うように前記下部電極層上に配置されたカルコパイライト構造の化合物半導体層と、前記化合物半導体層上に配置された透明電極層とを含む（請求項１）。
この構成によれば、エックス線の検出層として、カルコパイライト構造の化合物半導体層が設けられているので、シリコンを検出層として用いる場合に比べて、エックス線の検出効率を向上させることができる。そのため、化合物半導体層の薄膜化および小面積化を図ることができる。その結果、画素サイズを微細化することができるので、高い解像度を得ることができる。たとえば、１００μｍ〜１００００μｍ厚さのシリコンと同等の検出効率を得るにあたって、前記化合物半導体層では、厚さを１０μｍ〜１０００μｍにすることができる（請求項２）。

また、検出効率の向上によって、素子による評価時間を短縮することができるので、エックス線検査の対象物の被曝線量を低減することができ、さらには素子の長寿命化を図ることができる。
前記化合物半導体層は、Ｃｕ_Ｙ（Ｉｎ_ＸＧａ_１−Ｘ）Ｓｅ_２（０≦Ｙ≦１、０≦Ｘ≦１）からなることが好ましい（請求項３）。

前記エックス線用固体撮像素子は、前記基板と前記下部電極層との間に配置された回路部を含むことが好ましい（請求項４）。
回路部と化合物半導体層とを積層配置することによって、基板上の領域のほとんどをエックス線の検出面として有効利用することができる。そのため、検出面積を十分に確保可能なエックス線用固体撮像素子を設計することができるので、素子の感度を向上させることができる。

前記回路部は、ＣＭＯＳ電界効果トランジスタを含んでいてもよい（請求項５）。
前記ＣＭＯＳ電界効果トランジスタは、前記基板の表面部に選択的に形成されたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間に配置されたゲート電極とを含んでいてもよい（請求項６）。
前記下部電極層は、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）またはタングステン（Ｗ）からなっていてもよい（請求項７）。

前記透明電極層は、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）からなっていてもよい（請求項８）。
前記エックス線用固体撮像素子は、前記化合物半導体層と前記透明電極層との間に配置されたバッファ層を含んでいてもよい（請求項９）。
前記バッファ層は、ＣｄＳ、ＺｎＳ、ＺｎＯ、（Ｚｎ_ＺＭｇ_1-Ｚ）Ｏ（０≦Ｚ≦１）、ＺｎＳｅまたはＩｎ_２Ｓ_３からなっていてもよい（請求項１０）。

本発明の他の局面に係るエックス線用固体撮像素子は、基板と、前記基板上に配置された下部電極層と、前記下部電極層を覆うように前記下部電極層上に配置されたカルコパイライト構造の化合物半導体層と、前記化合物半導体層上に配置された透明電極層と、前記透明電極層上に配置され、エックス線を光に波長変換するシンチレータとを含む（請求項１１）。

この構成によれば、化合物半導体層上にシンチレータが配置されているので、素子に入射したエックス線を、シンチレータで光に波長変換することによって、化合物半導体層へ光として入射させることができる。カルコパイライト構造の化合物半導体およびシリコンの光吸収係数を比べると、カルコパイライト構造の化合物半導体の方がはるかに高い。そのため、光の検出層（光吸収層）として、カルコパイライト構造の化合物半導体層を設けることによって、シリコンを光吸収層として用いる場合に比べて、エックス線の検出効率を向上させることができる。そのため、化合物半導体層の薄膜化および小面積化を図ることができる。その結果、画素サイズを微細化することができるので、高い解像度を得ることができる。たとえば、１μｍ〜１００μｍ厚さのシリコン（シンチレータあり）と同等の検出効率を得るにあたって、前記化合物半導体層では、厚さを０．１μｍ〜１０μｍにすることができる（請求項１２）。

また、検出効率の向上によって、素子による評価時間を短縮することができるので、エックス線検査の対象物の被曝線量を低減することができ、さらには素子の長寿命化を図ることができる。
また、カルコパイライト構造の化合物半導体は、シリコンに比べて広い帯域の波長を検出することができる。そのため、Ｘ線によりシンチレータで発生した励起光の波長の自由度を広げることができるので、シンチレータの選択自由度を広げることができる。

前記エックス線用固体撮像素子は、前記シンチレータ上に配置され、入射されたエックス線を平行なエックス線束に変換するコリメータを含むことが好ましい（請求項１３）。
この構成により、化合物半導体層へ平行光を均等に入射させることができるので、各画素面内における検出のバラツキを減らすことができる。

図１は、本発明の第１実施形態に係る固体撮像素子の模式的な平面図である。 図２は、図１の切断面線II−IIから見た断面図である。 図３は、各種半導体の量子効率の波長特性を示すグラフである。 図４は、各種半導体の光吸収特性を示すグラフである。 図５は、各種電磁波の波長範囲を説明するための図である。 図６は、ＣＩＧＳ系半導体およびＳｉについて、相対変換効率と波長との関係を示す図である。 図７は、ＣＩＧＳ系半導体およびＳｉについて、相対変換効率とエネルギとの関係を示す図である。 図８は、本発明の第２実施形態に係る固体撮像素子の模式的な断面図である。 図９は、本発明の第３実施形態に係る固体撮像素子の模式的な断面図である。 図１０は、本発明の第４実施形態に係る固体撮像素子の模式的な断面図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る固体撮像素子の模式的な平面図である。
固体撮像素子１は、入射されたエックスを検出し、エックス線のエネルギを電気信号に変換する。
固体撮像素子１は、基板２と、複数の画素３と、透明電極層４と、金属電極層５と、複数のパッド６とを含む。

基板２は、たとえば、シリコン（Ｓｉ）からなる。基板２は、たとえば、５ｍｍ〜１０ｍｍ角のサイズを有している。基板２の中央部には受光領域７が形成され、受光領域７を取り囲むように周辺領域８が形成されている。基板２は、たとえば、４００μｍ〜１０００μｍの厚さを有している。
複数の画素３は、この実施形態では、受光領域７にマトリクス状（行列状）に配列されている。各画素３には、下部電極層９が１つずつ配置されている。そして、マトリクス状の画素３を一括して覆うように、透明電極層４が画素３上に配置されている。

金属電極層５は、たとえば、アルミニウム（Ａｌ）からなる。金属電極層５は、周辺領域８において透明電極層４を取り囲む環状に形成されており、透明電極層４の周縁部を覆っている。これにより、金属電極層５は、透明電極層４の周縁部に接続されている。
複数のパッド６は、金属電極層５に対して間隔を隔てた領域に互いに間隔を空けて配列されている。この実施形態では、複数のパッド６は、基板２の各辺に沿って直線状に配列されている。複数のパッド６のうちの幾つか（１つであっても、複数であってもよい）は、パッド接続部１０を介して金属電極層５に接続されている。パッド接続部１０は、当該パッド６と金属電極層５との間に跨って形成されている。

次に、固体撮像素子１の断面構造を説明する。図２は、図１の切断面線II−IIから見た断面図である。
固体撮像素子１は、基板２上に順に積層された、回路部１１、下部電極層９、化合物半導体層１２、バッファ層１３、透明電極層４および表面保護膜１４を含む。
回路部１１は、たとえば、ＣＭＯＳ電界効果トランジスタを含む。図２において、回路部１１には、ＣＭＯＳ電界効果トランジスタの一部を構成するｎチャネルＭＯＳトランジスタを示している。当該ｎチャネルＭＯＳトランジスタは、基板２の表面部に選択的に形成されたソース層１５およびドレイン層１６と、ソース層１５とドレイン層１６との間に配置されたゲート電極１７と、基板２上にゲート電極１７を覆うように形成された層間膜１８と、層間膜１８を貫通するビア電極１９とを含む。ビア電極１９は、下部電極層９とゲート電極１７とを接続している。ゲート電極１７に下部電極層９（アノード）が接続されるので、化合物半導体層１２で検出されたエックス線情報（電気信号）は、当該ｎチャネルＭＯＳトランジスタによって増幅される。なお、図２に示した回路部１１の構成は、一例に過ぎない。たとえば回路部１１は、例えば、ガラス基板上の薄膜上に形成されたＣＭＯＳ構成の薄膜トランジスタであってもよい。また、図２では、明瞭化のために、ゲート電極１７と基板２との間に配置されたゲート絶縁膜の図示を省略している。

下部電極層９は、たとえば、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）またはタングステン（Ｗ）からなる。下部電極層９は、層間膜１８上に、マトリクス状に複数配列されている。
化合物半導体層１２は、複数の下部電極層９を一括して覆うように形成されている。化合物半導体層は、１０μｍ〜１０００μｍの厚さＴ_１を有していることが好ましく、具体的には、１００μｍ程度の厚さＴ_１を有していることが好ましい。化合物半導体層１２は、カルコパイライト構造の化合物半導体からなる。

カルコパイライト構造の化合物半導体は、黄銅鉱（chalcopyrite）と同じ結晶構造であり、たとえば、組成式I−III−VI_２、II−IV−V_２で示される。ただし、組成式中のローマ数字は、周期表の族番号を示している。たとえば、ローマ数字のIは、IB族元素であり、IIは、IIB族元素である。組成式中、IB族元素は、たとえば、Ｃｕ、Ａｇ等を含み、IIIB族元素は、たとえば、Ａｌ、Ｇａ、Ｉｎ等を含み、VIB族元素は、たとえば、Ｓ、Ｓｅ、Ｔｅ等を含む。また、IIB族元素は、たとえば、Ｚｎ、Ｃｄ等を含み、IVB族元素は、たとえば、Ｓｉ、Ｇｅ、Ｓｎ等を含み、VB族元素は、たとえば、Ｐ、Ａｓ、Ｓｂ等を含む。とりわけ、カルコパイライト構造の化合物半導体は、I−III−VI_２型カルコパイライト構造のものが好ましく、Ｃｕ_Ｙ（Ｉｎ_ＸＧａ_１−Ｘ）Ｓｅ_２（０≦Ｙ≦１、０≦Ｘ≦１）で示されるＣＩＧＳ系半導体のものがさらに好ましい。

バッファ層１３は、化合物半導体層１２の上面の全域を覆うように形成されている。バッファ層１３は、たとえば、１００Å〜１００００Åの厚さを有している。バッファ層１３は、ＣｄＳ、ＺｎＳ、ＺｎＯ、（Ｚｎ_ＺＭｇ_1-Ｚ）Ｏ（０≦Ｚ≦１）、ＺｎＳｅまたはＩｎ_２Ｓ_３からなることが好ましい。
透明電極層４は、バッファ層１３の上面の全域を覆うように形成されている。透明電極層４は、たとえば、１００Å〜１００００Åの厚さを有している。透明電極層４は、酸化亜鉛（ＺｎＯ）からなることが好ましく、たとえば、化合物半導体層１２に近い側から順に、ノンドープのＺｎＯ膜（ｉ−ＺｎＯ）およびｎ型のＺｎＯ膜（ｎ−ＺｎＯ）が積層されたものであってもよい。

表面保護膜１４は、たとえば、窒化シリコン（Ｓｉ_３Ｎ_４）等の絶縁材料からなる。
図３は、各種半導体の量子効率の波長特性を示すグラフである。図４は、各種半導体の光吸収特性を示すグラフである。図５は、各種電磁波の波長範囲を説明するための図である。
固体撮像素子１の化合物半導体層１２で使用されるカルコパイライト構造の化合物半導体は、シリコンに比べて、はるかに高い量子効率および光吸収特性を発現する。

具体的には、図３に示すように、ＣＩＧＳ系半導体（Ｃｕ_Ｙ（Ｉｎ_ＸＧａ_１−Ｘ）Ｓｅ_２（０≦Ｙ≦１、０≦Ｘ≦１）およびＣｕ_ＹＩｎＳｅ_２（０≦Ｙ≦１））は、近紫外帯域（波長範囲：３００ｎｍ〜３８０ｎｍ程度）から可視光帯域（波長範囲：３８０ｎｍ〜７８０ｎｍ程度）を経て近赤外帯域（波長範囲：７８０ｎｍ〜１３００ｎｍ程度）まで、幅広い波長帯域において、単結晶Ｓｉ（シリコン）およびａ−Ｓｉ（アモルファスシリコン）に比べて、高い量子効率を示している。とりわけ、Ｓｉの場合の量子効率に比べて倍以上である。また、Ｃｕ_ＹＩｎＳｅ_２（０≦Ｙ≦１）とＣｕ_ＹＧａＳｅ_２（０≦Ｙ≦１）の混晶では、可視光帯域において、最高の量子効率の値が得られる。

また、図４に示すように、ＣＩＧＳ系半導体（Ｃｕ_Ｙ（Ｉｎ_ＸＧａ_１−Ｘ）Ｓｅ_２（０≦Ｙ≦１、０≦Ｘ≦１）およびＣｕ_ＹＩｎＳｅ_２（０≦Ｙ≦１））は、可視光帯域から近赤外帯域まで幅広い波長帯域において、強い吸収性能を示している。たとえば、可視光帯域において、ＣＩＧＳ系半導体の光吸収係数は、Ｓｉの光吸収係数の約１００倍である。
一方、３００ｎｍや１３００ｎｍの付近の波長の光に対する、ＣＩＧＳ系半導体およびＳｉの量子効率および光吸収係数を比べると、ＣＩＧＳ系半導体がＳｉと同程度かそれ未満となっている。つまり、図３および図４によると、３００ｎｍ未満の波長帯域では、ＣＩＧＳ系半導体の感度は、いっそうゼロに近づくと予測される。そのため、従来では、図５に示すように、０．００１ｎｍ〜１０ｎｍの波長帯域に含まれるエックス線の検出素子としては、比較的安価なシリコンが利用されていた。

しかしながら、本願発明者らは、シリコンに代わるエックス線用固体撮像素子について鋭意検討したところ、図３および図４から導かれる予測に反して、カルコパイライト構造の化合物半導体が、エックス線用固体撮像素子として好適に使用できることを見出した。
図６は、ＣＩＧＳ系半導体およびＳｉについて、相対変換効率と波長との関係を示す図である。図７は、ＣＩＧＳ系半導体およびＳｉについて、相対変換効率とエネルギとの関係を示す図である。

図６に示すように、波長０．０１ｎｍのエックス線に対するバルクのＣＩＧＳ系半導体の変換効率（量子効率）を１とし、１μｍ厚のＣＩＧＳ系半導体および１０μｍ厚のＳｉそれぞれの相対変換効率とエックス線の波長との関係を調べた。そうすると、ＣＩＧＳ系半導体は、エックス線の波長帯域（０．００１ｎｍ〜１０ｎｍ）において０．１％〜１００％の相対変換効率を発現できたのに対し、Ｓｉは、同波長帯域において０．０００１％〜０．１％の相対変換効率に留まった。つまり、エックス線の波長帯域において、ＣＩＧＳ系半導体の量子効率が、シリコン（Ｓｉ）の量子効率の１０倍〜１０００倍であることが分かった。

図７では、エネルギの観点からエックス線に対するＣＩＧＳ系半導体およびＳｉの相対変換効率を調べた。図７に示すように、エネルギ１００ｋｅＶのエックス線に対するバルクのＣＩＧＳ系半導体の変換効率（量子効率）を１とし、１μｍ厚のＣＩＧＳ系半導体および１０μｍ厚のＳｉそれぞれの相対変換効率とエックス線の波長との関係を調べた。そうすると、ＣＩＧＳ系半導体は、エックス線が持つエネルギ帯域の一部（１０００ｋｅＶ〜０．１ｋｅＶ）において０．１％〜１００％の相対変換効率を発現できたのに対し、Ｓｉは、同エネルギ帯域において０．０００１％〜０．１％の相対変換効率に留まった。つまり、エックス線の持つエネルギ帯域において、ＣＩＧＳ系半導体の量子効率が、Ｓｉの量子効率の１０倍〜１０００倍であることが分かった。

以上より、固体撮像素子１によれば、エックス線の検出層として、ＣＩＧＳ系半導体等のカルコパイライト構造の化合物半導体層１２が設けられている。そのため、図６および図７から明らかなように、シリコンを検出層として用いる場合に比べて、エックス線の検出効率を向上させることができる。そのため、化合物半導体層１２の薄膜化および小面積化を図ることができる。その結果、画素３のサイズを微細化することができるので、高い解像度を得ることができる。たとえば、１００μｍ〜１０００μｍ厚さのシリコンと同等の検出効率を得るにあたって、化合物半導体層１２では、厚さＴ_１を１０μｍ〜１００００μｍにすることができる。

また、カルコパイライト構造の化合物半導体は、単位面積当たりではシリコンに比べて高価であるが、この実施形態では、シリコンを用いる場合に比べて使用量を減らすことができるので、トータルコストを安価にできる場合もある。
また、検出効率の向上によって、固体撮像素子１による評価時間を短縮することができるので、エックス線検査の対象物の被曝線量を低減することができ、さらには固体撮像素子１の長寿命化を図ることができる。

また、回路部１１と化合物半導体層１２とを積層配置することによって、基板２上の領域のほとんどをエックス線の検出面として有効利用することができる。そのため、検出面積を十分に確保可能なエックス線用固体撮像素子１を設計することができるので、固体撮像素子１の感度を向上させることができる。
図８は、本発明の第２実施形態に係る固体撮像素子の模式的な断面図である。図８において、前述の図２に示された各部と対応する部分には同一の参照符号を付して示す。

前述の第１の実施形態では、表面保護膜１４が固体撮像素子１の最表面を形成していた。これに対し、第２の実施形態の固体撮像素子２１は、透明電極層４を覆う表面保護膜１４上に順に積層された、シンチレータ２２およびコリメータ２３をさらに含む。
シンチレータ２２は、入射したエックス線を光に波長変換する。たとえば、０．００１ｎｍ〜１０ｎｍの波長帯域のエックス線を、３００ｎｍ〜１３００ｎｍの波長帯域の可視光線および近赤外光に変換する。また、コリメータ２３は、入射したエックス線を平行なエックス線束に変換する。これにより、固体撮像素子２１では、入射したエックス線がコリメータ２３で平行なエックス線束に変換された後、シンチレータ２２で可視光線に変換される。その結果、表面保護膜１４および透明電極層４を通過して、平行な可視光線束を化合物半導体層１２に入射させることができる。

図３および図４に示したように、ＣＩＧＳ系半導体およびシリコンの光の量子効率および光吸収係数を比べると、ＣＩＧＳ系半導体の方がはるかに高い。そのため、エックス線をシンチレータ２２で光に変換し、化合物半導体層１２において光として検出する場合でも、シリコンを光吸収層として用いる場合に比べて、エックス線の検出効率を向上させることができる。そのため、化合物半導体層１２の薄膜化および小面積化を図ることができる。その結果、画素３のサイズを微細化することができるので、高い解像度を得ることができる。たとえば、１μｍ〜１００μｍ厚さのシリコン（シンチレータあり）と同等の検出効率を得るにあたって、化合物半導体層１２では、厚さＴ_１を０．１μｍ〜１０μｍ（具体的には、１μｍ程度）にすることができる。

また、カルコパイライト構造の化合物半導体は、単位面積当たりではシリコンに比べて高価であるが、この実施形態では、シリコンを用いる場合に比べて使用量を減らすことができるので、トータルコストを安価にできる場合もある。
また、検出効率の向上によって、固体撮像素子２１による評価時間を短縮することができるので、エックス線検査の対象物の被曝線量を低減することができ、さらには固体撮像素子２１の長寿命化を図ることができる。

また、カルコパイライト構造の化合物半導体は、シリコンに比べて広い帯域の波長を検出することができる。たとえば図３に示すように、光に関して、ＣＩＧＳ系半導体の検出帯域は３００ｎｍ〜１３００ｎｍ程度であり、３００ｎｍ〜１１００ｎｍ程度であるシリコンに比べて十分広い。そのため、シンチレータ２２からの励起光の波長の自由度を広げることができるので、シンチレータ２２の選択自由度を広げることができる。

また、コリメータ２３により、化合物半導体層１２へ平行光を均等に入射させることができるので、各画素３の面内における検出のバラツキを減らすことができる。
図９は、本発明の第３実施形態に係る固体撮像素子の模式的な断面図である。図１０は、本発明の第４実施形態に係る固体撮像素子の模式的な断面図である。図９および図１０において、前述の図２および図８に示された各部と対応する部分には同一の参照符号を付して示す。

前述の第１および第２の実施形態では、化合物半導体層１２は、複数の下部電極層９を一括して覆うように形成されていた。これに対し、第３の実施形態の固体撮像素子３１および第４の実施形態の固体撮像素子４１は、各下部電極層９に１つずつ配置された複数の化合物半導体層３２，４２を含む。互いに隣り合う化合物半導体層３２，４２の間には隙間３３，４３が設けられている。この隙間３３，４３を埋め戻すように、絶縁層３４，４４が層間膜１８上に配置されている。絶縁層３４，４４は、二酸化ケイ素（ＳｉＯ_２）等の絶縁材料からなる。

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、基板２上には、ＣＭＯＳ電界効果トランジスタの他、キャパシタ、レジスタ等の各種回路素子が形成されていてもよい。また、これらの回路素子によって、ＳＳＩ（Small Scale Integration）、ＭＳＩ（Medium Scale Integration）、ＬＳＩ（Large Scale Integration）、ＶＬＳＩ（Very Large Scale Integration）、ＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路を構成していてもよい。

また、前述の固体撮像素子１，２１，３１，４１は、たとえば、一次元に複数配列することによってラインイメージセンサとして使用してもよいし、二次元に複数配列することによってエリアイメージセンサとして使用してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 固体撮像素子
２ 基板
４ 透明電極層
９ 下部電極層
１１ 回路部
１２ 化合物半導体層
１３ バッファ層
１５ ソース層
１６ ドレイン層
１７ ゲート電極
２１ 固体撮像素子
２２ シンチレータ
２３ コリメータ
３１ 固体撮像素子
３２ 化合物半導体層
４１ 固体撮像素子
４２ 化合物半導体層

Claims (13)

1. 基板と、
   前記基板上に配置された下部電極層と、
   前記下部電極層を覆うように前記下部電極層上に配置されたカルコパイライト構造の化合物半導体層と、
   前記化合物半導体層上に配置された透明電極層とを含む、エックス線用固体撮像素子。
2. 前記化合物半導体層は、１０μｍ〜１０００μｍの厚さを有している、請求項１に記載のエックス線用固体撮像素子。
3. 前記化合物半導体層は、Ｃｕ_Ｙ（Ｉｎ_ＸＧａ_１−Ｘ）Ｓｅ_２（０≦Ｙ≦１、０≦Ｘ≦１）からなる、請求項１または２に記載のエックス線用固体撮像素子。
4. 前記エックス線用固体撮像素子は、前記基板と前記下部電極層との間に配置された回路部を含む、請求項１〜３のいずれか一項に記載のエックス線用固体撮像素子。
5. 前記回路部は、ＣＭＯＳ電界効果トランジスタを含む、請求項４に記載のエックス線用固体撮像素子。
6. 前記ＣＭＯＳ電界効果トランジスタは、前記基板の表面部に選択的に形成されたソース層およびドレイン層と、前記ソース層と前記ドレイン層との間に配置されたゲート電極とを含む、請求項５に記載のエックス線用固体撮像素子。
7. 前記下部電極層は、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）またはタングステン（Ｗ）からなる、請求項１〜６のいずれか一項に記載のエックス線用固体撮像素子。
8. 前記透明電極層は、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）からなる、請求項１〜７のいずれか一項に記載のエックス線用固体撮像素子。
9. 前記エックス線用固体撮像素子は、前記化合物半導体層と前記透明電極層との間に配置されたバッファ層を含む、請求項１〜８のいずれか一項に記載のエックス線用固体撮像素子。
10. 前記バッファ層は、ＣｄＳ、ＺｎＳ、ＺｎＯ、（Ｚｎ_ＺＭｇ_1-Ｚ）Ｏ（０≦Ｚ≦１）、ＺｎＳｅまたはＩｎ_２Ｓ_３からなる、請求項９に記載のエックス線用固体撮像素子。
11. 基板と、
    前記基板上に配置された下部電極層と、
    前記下部電極層を覆うように前記下部電極層上に配置されたカルコパイライト構造の化合物半導体層と、
    前記化合物半導体層上に配置された透明電極層と、
    前記透明電極層上に配置され、エックス線を光に波長変換するシンチレータとを含む、エックス線用固体撮像素子。
12. 前記化合物半導体層は、０．１μｍ〜１０μｍの厚さを有している、請求項１１に記載のエックス線用固体撮像素子。
13. 前記エックス線用固体撮像素子は、前記シンチレータ上に配置され、入射されたエックス線を平行なエックス線束に変換するコリメータを含む、請求項１１または１２に記載のエックス線用固体撮像素子。

Images