JP2013255339A - Gate drive device - Google Patents

Gate drive device Download PDF

Info

Publication number
JP2013255339A
JP2013255339A JP2012129224A JP2012129224A JP2013255339A JP 2013255339 A JP2013255339 A JP 2013255339A JP 2012129224 A JP2012129224 A JP 2012129224A JP 2012129224 A JP2012129224 A JP 2012129224A JP 2013255339 A JP2013255339 A JP 2013255339A
Authority
JP
Japan
Prior art keywords
gate
voltage
load
frequency
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012129224A
Other languages
Japanese (ja)
Other versions
JP5849861B2 (en
Inventor
Akio Kojima
章夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012129224A priority Critical patent/JP5849861B2/en
Publication of JP2013255339A publication Critical patent/JP2013255339A/en
Application granted granted Critical
Publication of JP5849861B2 publication Critical patent/JP5849861B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Fuel-Injection Apparatus (AREA)
  • Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
  • Magnetically Actuated Valves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a gate drive device that prevents adverse effects such as radio noise by stably suppressing a noise component of a current flowing through a load even if characteristics of the load vary with temperature and time.SOLUTION: The gate drive device having a gate control section 11 for outputting a gate signal to a MOS 10, a current detection section 2 for detecting a current flowing through a load L, and a pulse generation section 3 for shaping an output waveform of the current detection section 2 to a pulse signal to be fed back to the gate control section 11 includes a variation detection section 40 for detecting a characteristic variation caused by at least either an inductance or a parasitic resistance component of the load L. The gate control section 11 controls a voltage of the gate signal G2 so as to keep a constant frequency of the current flowing through the load L on the basis of an output signal of the variation detection section 40.

Description

本発明は、MOSトランジスタ(以下、MOSと略記)をPWM駆動することにより、負荷のインダクタンスに流れる電流を制御する、前記MOSのゲート駆動装置に関する。   The present invention relates to the MOS gate drive device that controls a current flowing through an inductance of a load by PWM driving a MOS transistor (hereinafter abbreviated as MOS).

車両用の直噴式エンジンへ供給する燃料を高圧化する高圧燃料ポンプに用いられる電磁弁の駆動装置が、例えば、特開2002−237411号公報(特許文献1)に開示されている。該駆動装置では、MOSをPWM駆動することにより、負荷のインダクタンス(電磁弁のソレノイド)に流れる電流を制御している。   For example, Japanese Patent Application Laid-Open No. 2002-237411 (Patent Document 1) discloses a drive device for an electromagnetic valve used in a high-pressure fuel pump that increases the pressure of fuel supplied to a direct injection engine for a vehicle. In the driving device, the current flowing in the inductance of the load (solenoid of the solenoid valve) is controlled by PWM driving the MOS.

図9は、特許文献1と同様の電磁弁の駆動装置において、電磁弁のソレノイドに流れる電流を制御する、MOSの従来のゲート駆動装置を簡略化して示した図である。(a)は、要部をブロック図で示した従来のゲート駆動装置90を示す図であり、(b)は、(a)のゲート駆動装置90をより具体化した例で、ゲート駆動装置90aの回路構成を示す図である。尚、(a)のゲート駆動装置90と(b)のゲート駆動装置90aにおいて、それぞれ対応する部分については、同じ符号を付した。   FIG. 9 is a simplified view of a conventional MOS gate drive device that controls the current flowing through the solenoid of the solenoid valve in the same solenoid valve drive device as that of Patent Document 1. In FIG. (A) is the figure which shows the conventional gate drive device 90 which showed the principal part with the block diagram, (b) is the example which actualized the gate drive device 90 of (a) more, and is the gate drive device 90a. FIG. In addition, in the gate drive device 90 of (a) and the gate drive device 90a of (b), the same code | symbol was attached | subjected about each corresponding part.

図9(a)において、破線で囲ったゲート駆動装置90は、MOS10をPWM駆動することにより、負荷Lのインダクタンスに流れる電流を制御する、MOS10のゲート駆動装置である。(a)に示すゲート駆動装置90は、MOS10へのゲート信号G1を出力するゲート制御部1と、負荷Lに流れる電流Iを検出する電流検出部2と、電流検出部2の出力波形をパルス信号に成形し、ゲート制御部1にフィードバックするパルス生成部3とを有している。   In FIG. 9A, a gate drive device 90 surrounded by a broken line is a gate drive device for the MOS 10 that controls the current flowing through the inductance of the load L by PWM driving the MOS 10. A gate driving device 90 shown in FIG. 1A is configured to pulse the output waveform of the gate control unit 1 that outputs a gate signal G1 to the MOS 10, the current detection unit 2 that detects the current I flowing through the load L, and the current detection unit 2. And a pulse generation unit 3 that forms a signal and feeds it back to the gate control unit 1.

電流検出部2は、負荷Lを流れる電流Iの電流値に応じた電圧(波形)を出力し、パルス生成部3は、電流検出部2が出力する電圧(波形)から、MOS10をON/OFFをさせるためのパルス信号を生成する。そのパルス信号を受け、ゲート制御部1にて、MOS10のゲート駆動に適切な電圧に変換し、MOS10をON/OFF動作させる。   The current detector 2 outputs a voltage (waveform) corresponding to the current value of the current I flowing through the load L, and the pulse generator 3 turns the MOS 10 on / off from the voltage (waveform) output by the current detector 2. A pulse signal for generating the signal is generated. In response to the pulse signal, the gate control unit 1 converts the voltage into a voltage suitable for the gate drive of the MOS 10, and the MOS 10 is turned on and off.

図9(b)に示すように、(a)のゲート駆動装置90を具体化したのゲート駆動装置90aでは、ゲート制御部1を構成する抵抗R1,R2の分圧とスイッチSで、(a)のMOS10に対応するPチャネルの制御MOS10aへ、ゲート信号G1が出力される。尚、Pチャネルの制御MOS10aのドレインとグランド間で負荷Lに並列接続だれているダイオードD1は、負荷Lのインダクタンスに残留したエネルギを環流させるためのダイオードである。切替MOS20は、複数ある負荷Lに対して、それぞれの通状態を切り替えるスイッチである。また、括弧書きで示したように、負荷Lには寄生抵抗Rが存在する。   As shown in FIG. 9B, in the gate drive device 90a that embodies the gate drive device 90 of FIG. 9A, the voltage of resistors R1 and R2 constituting the gate control unit 1 and the switch S are The gate signal G1 is output to the P-channel control MOS 10a corresponding to the MOS 10). The diode D1 connected in parallel to the load L between the drain of the P-channel control MOS 10a and the ground is a diode for circulating the energy remaining in the inductance of the load L. The switching MOS 20 is a switch that switches each of the through states for a plurality of loads L. Further, as shown in parentheses, a parasitic resistance R exists in the load L.

図9(b)のゲート駆動装置90aにおける電流検出部2は、負荷Lに直列接続されたI/V変換用のシャント抵抗Rsと、差動オペアンプOA1とからなる。差動オペアンプOA1は、シャント抵抗Rsの両端電圧を検出して差動増幅し、負荷Lに流れる制御電流Iに比例した電圧波形を出力する。また、ゲート駆動装置90aにおけるパルス生成部3は、比較器(コンパレータ)Cp1からなる。比較器Cp1は、差動オペアンプOA1からの電圧波形および制御電流の上限/下限を決める所定の閾値電圧Vth/Vtlを入力し、それらを電圧比較して、入力された電圧波形をパルス波形に変換する。そして、比較器Cp1の出力である該パルス波形が、ゲート制御部1のスイッチSにフィードバックされ、ゲート制御部1が出力するゲート信号G1aで、制御MOS10aをPWM駆動する。   The current detection unit 2 in the gate drive device 90a of FIG. 9B includes an I / V conversion shunt resistor Rs connected in series to a load L and a differential operational amplifier OA1. The differential operational amplifier OA1 detects and differentially amplifies the voltage across the shunt resistor Rs, and outputs a voltage waveform proportional to the control current I flowing through the load L. The pulse generation unit 3 in the gate driving device 90a includes a comparator (comparator) Cp1. The comparator Cp1 receives a voltage waveform from the differential operational amplifier OA1 and a predetermined threshold voltage Vth / Vtl that determines the upper limit / lower limit of the control current, compares the voltages, and converts the input voltage waveform into a pulse waveform. To do. Then, the pulse waveform which is the output of the comparator Cp1 is fed back to the switch S of the gate control unit 1, and the control MOS 10a is PWM-driven by the gate signal G1a output from the gate control unit 1.

特開2002−237411号公報JP 2002-237411 A

先に例示した直噴式エンジンにおける電磁弁の駆動装置をはじめとして、負荷LにPWM制御電流を流すMOSのゲート駆動装置にあっては、負荷Lの特性が温度や経時変化で変動すると、負荷Lに流れる電流のノイズ成分が大きくなって、ラジオノイズ等の悪影響が出る場合がある。   In the case of the MOS gate driving device for supplying the PWM control current to the load L, such as the electromagnetic valve driving device in the direct injection engine exemplified above, if the characteristics of the load L fluctuate with temperature or changes with time, the load L The noise component of the current flowing through the channel increases, and adverse effects such as radio noise may occur.

図10は、図9(b)に示した従来のゲート駆動装置90aにおいて、前述したラジオノイズ等の悪影響の元となる負荷Lに流れる制御電流Iの変動を説明する図である。図10(a)〜(c)は、それぞれ、差動オペアンプOA1の出力波形(制御電流Iの波形)と比較器Cp1の出力波形を示した図で、(a)は、負荷Lの温度変化や経時変化による特性変動がなく、制御電流Iが所定の基準周波数にある場合である。また、(b)は、負荷Lの温度変化や経時変化によって時定数τ(=L/R)が大きくなり、制御電流Iの周波数が基準周波数より小さくなる場合であり、(c)は、負荷Lの温度変化や経時変化によって時定数τが小さくなり、制御電流Iの周波数が基準周波数より大きくなる場合である。ラジオノイズ等の悪影響は、特に(c)の時定数τが小さくなり制御電流Iの周波数が基準周波数より大きくなる場合に発生する。   FIG. 10 is a diagram for explaining fluctuations in the control current I flowing through the load L that is a source of adverse effects such as radio noise described above in the conventional gate drive device 90a shown in FIG. 9B. 10A to 10C are diagrams showing the output waveform of the differential operational amplifier OA1 (the waveform of the control current I) and the output waveform of the comparator Cp1, respectively. FIG. This is a case where there is no characteristic variation due to aging and the control current I is at a predetermined reference frequency. (B) shows the case where the time constant τ (= L / R) increases due to the temperature change or aging of the load L, and the frequency of the control current I becomes smaller than the reference frequency, and (c) shows the load This is a case where the time constant τ decreases due to a change in temperature of L or a change over time, and the frequency of the control current I becomes higher than the reference frequency. An adverse effect such as radio noise occurs particularly when the time constant τ of (c) is small and the frequency of the control current I is larger than the reference frequency.

このように、負荷Lの温度変化や経時変化による特性変動に起因したラジオノイズ等の悪影響は、負荷Lの温度上昇もしくは経時変化によって、インダクタンスの値Lの変化や寄生抵抗成分の値Rの変化に起因すると考えられる。これらが変化すると、時定数τ(=L/R)が変化し、その結果、電流検出部2とパルス生成部3からのフィードバックによりゲート制御部1で形成されるゲート信号G1aの制御周波数が変化し、これによって制御MOS10aが出力するPWM制御電流Iの周波数も変わってしまうためである。   As described above, adverse effects such as radio noise due to the temperature change of the load L and the characteristic change due to the change over time are caused by a change in the inductance value L and a change in the value R of the parasitic resistance component due to the temperature rise or change over time of the load L. It is thought to be caused by. When these change, the time constant τ (= L / R) changes, and as a result, the control frequency of the gate signal G1a formed by the gate control unit 1 changes due to feedback from the current detection unit 2 and the pulse generation unit 3 This is because the frequency of the PWM control current I output from the control MOS 10a also changes.

そこで本発明は、MOSをPWM駆動することにより、負荷のインダクタンスに流れる電流を制御するMOSのゲート駆動装置であって、負荷の特性が温度や経時変化で変動しても、負荷に流れる電流のノイズ成分を安定的に抑制でき、ラジオノイズ等の悪影響が起きないゲート駆動装置を提供することを目的としている。   Therefore, the present invention is a MOS gate driving device that controls the current flowing through the inductance of the load by PWM driving the MOS, and the current flowing through the load is controlled even if the characteristics of the load fluctuate with temperature and changes over time. An object of the present invention is to provide a gate driving device that can stably suppress noise components and does not cause adverse effects such as radio noise.

本発明に係るゲート駆動装置は、MOSをPWM駆動することにより、負荷のインダクタンスに流れる電流を制御する、前記MOSのゲート駆動装置であって、前記MOSへのゲート信号を出力するゲート制御部と、前記負荷に流れる電流を検出する電流検出部と、前記電流検出部の出力波形をパルス信号に成形し、前記ゲート制御部にフィードバックするパルス生成部とを有してなるゲート駆動装置において、前記負荷のインダクタンスと寄生抵抗成分の少なくとも一方に起因する特性変動を検出する変動検出部を有してなり、前記ゲート制御部が、前記変動検出部の出力信号に基づいて、前記負荷に流れる電流の周波数が一定となるように、前記ゲート信号の電圧を制御する。   A gate driving device according to the present invention is a MOS gate driving device that controls a current flowing through an inductance of a load by PWM driving a MOS, and a gate control unit that outputs a gate signal to the MOS; In the gate drive device comprising: a current detection unit that detects a current flowing through the load; and a pulse generation unit that shapes an output waveform of the current detection unit into a pulse signal and feeds back to the gate control unit. A variation detecting unit that detects a characteristic variation caused by at least one of an inductance and a parasitic resistance component of the load, and the gate control unit detects a current flowing through the load based on an output signal of the variation detecting unit; The voltage of the gate signal is controlled so that the frequency is constant.

上記ゲート駆動装置は、負荷のインダクタンスに流れる電流をPWM制御するMOSのゲート駆動装置で、ゲート制御部、電流検出部、およびパルス生成部とを有した構成となっている。ゲート制御部は、MOSへのゲート信号を出力し、電流検出部は、負荷に流れる電流を検出し、パルス生成部は、電流検出部の出力波形をパルス信号に成形し、ゲート制御部にフィードバックする。このような構成と機能を持つ上記ゲート駆動装置は、例えば車両用の直噴式エンジンへ供給する燃料を高圧化する高圧燃料ポンプに用いられる電磁弁の駆動装置において、負荷のインダクタンス(電磁弁のソレノイド)に流れる電流をPWM制御するMOSのゲート駆動装置として利用される。   The gate driving device is a MOS gate driving device that PWM-controls the current flowing through the inductance of the load, and includes a gate control unit, a current detection unit, and a pulse generation unit. The gate control unit outputs a gate signal to the MOS, the current detection unit detects the current flowing through the load, and the pulse generation unit shapes the output waveform of the current detection unit into a pulse signal and feeds back to the gate control unit To do. The gate drive device having such a configuration and function is, for example, an electromagnetic valve drive device used in a high pressure fuel pump for increasing the pressure of fuel supplied to a direct injection engine for a vehicle. ) Is used as a MOS gate drive device that PWM-controls the current flowing through.

直噴式エンジンにおける電磁弁の駆動装置をはじめとして、負荷のインダクタンスにPWM制御電流を流すMOSのゲート駆動装置にあっては、従来、負荷の特性が温度や経時変化で変動すると、負荷に流れる電流のノイズ成分が大きくなって、ラジオノイズ等の悪影響が出る場合があった。   In the case of MOS gate drive devices that flow PWM control current to the inductance of a load, such as a solenoid valve drive device in a direct injection engine, the current that flows to the load when the load characteristics fluctuate with temperature and changes over time. In some cases, the noise component of the radio wave increases and adverse effects such as radio noise occur.

上記負荷の温度変化や経時変化による特性変動に起因したラジオノイズ等の悪影響は、負荷の温度上昇もしくは経時変化によって、インダクタンスの値Lの変化や寄生抵抗成分の値Rの変化に起因すると考えられる。これらが変化すると、時定数τ(=L/R)が変化し、その結果、電流検出部とパルス生成部からのフィードバックによりゲート制御部で形成されるゲート信号の制御周波数が変化し、これによってMOSが出力するPWM制御電流の周波数も変わってしまうためである。   The adverse effects such as radio noise caused by the temperature change of the load and the characteristic change due to the change with time are considered to be caused by the change of the inductance value L and the change of the value R of the parasitic resistance component due to the temperature rise or change with time of the load. . When these change, the time constant τ (= L / R) changes, and as a result, the control frequency of the gate signal formed by the gate control unit changes due to feedback from the current detection unit and the pulse generation unit. This is because the frequency of the PWM control current output from the MOS also changes.

そこで、上記ゲート駆動装置は、負荷のインダクタンスと寄生抵抗の少なくとも一方に起因する特性変動を検出する、変動検出部を有した構成としている。そして、該変動検出部の出力信号に基づいて、ゲート制御部が、負荷に流れる電流の周波数が一定となるように、ゲート信号の電圧を制御する。すなわち、上記ゲート駆動装置は、ゲート信号の電圧レベルが可変となっており、これによってPWM動作するMOSのゲート電圧を制御して、該MOSのオン抵抗の値Ronを変更にすることができる。従って、MOSと負荷のインダクタンスを合わせた系では、MOSのオン抵抗Ronと負荷の(インダクタンスの値L,寄生抵抗成分の値R)からなる合計の時定数τaは、τa=L/(Ron+R)となる。そして、温度変化や経時変化によって負荷のインダクタンスの値Lまたは寄生抵抗成分の値Rが変化した場合には、ゲート電圧を変えることでMOSのオン抵抗Ronを変化させ、MOSと負荷を合わせた系の合計の時定数τaが一定になるようにして、負荷に流れる電流の周波数が変動しないようにすることができる。これによって、負荷の温度変化や経時変化による特性変動に起因したラジオノイズ等の悪影響を防止することができる。   Therefore, the gate driving device has a variation detecting unit that detects a characteristic variation caused by at least one of the inductance and parasitic resistance of the load. Then, based on the output signal of the fluctuation detector, the gate controller controls the voltage of the gate signal so that the frequency of the current flowing through the load is constant. That is, in the gate driving device, the voltage level of the gate signal is variable, whereby the gate voltage of the MOS that performs PWM operation can be controlled to change the on-resistance value Ron of the MOS. Therefore, in the system in which the inductance of the MOS and the load is combined, the total time constant τa composed of the ON resistance Ron of the MOS and the load (inductance value L, parasitic resistance component value R) is τa = L / (Ron + R) It becomes. When the load inductance value L or the parasitic resistance component value R changes due to temperature changes or changes over time, the on-resistance Ron of the MOS is changed by changing the gate voltage, and the MOS and the load are combined. The total time constant τa can be made constant so that the frequency of the current flowing through the load does not fluctuate. As a result, it is possible to prevent adverse effects such as radio noise caused by characteristic changes due to temperature changes and changes with time of the load.

以上のようにして、上記したゲート駆動装置は、MOSをPWM駆動することにより、負荷のインダクタンスに流れる電流を制御するMOSのゲート駆動装置であって、負荷の特性が温度や経時変化で変動しても、負荷に流れる電流のノイズ成分を安定的に抑制でき、ラジオノイズ等の悪影響が起きないゲート駆動装置とすることができる。   As described above, the gate drive device described above is a MOS gate drive device that controls the current flowing through the inductance of the load by PWM-driving the MOS, and the characteristics of the load fluctuate with temperature and changes over time. However, the noise component of the current flowing through the load can be stably suppressed, and a gate drive device that does not cause adverse effects such as radio noise can be obtained.

上記ゲート駆動装置における前記変動検出部は、前記負荷に流れる電流の周波数を検出する周波数検出部と、前記周波数を所定の基準周波数と比較して、該周波数の基準周波数からの変動を算出する周波数変動算出部を有してなる構成とすることが好ましい。この場合には、例えば、前記周波数検出部が、前記パルス信号を入力し、該パルス信号の周波数を電圧に変換して出力するF/V変換器からなり、前記周波数変動算出部が、前記F/V変換器からの電圧を入力し、前記基準周波数に対応した参照電圧と比較して演算増幅して、差分に対応した電圧を出力する差動増幅器からなる構成とすることができる。これによれば、負荷に流れる電流の周波数を直接検出し、その基準周波数からの変動を算出するため、ラジオノイズによる悪影響をより確実に防止することができる。   The fluctuation detection unit in the gate driving device includes a frequency detection unit that detects a frequency of a current flowing through the load, and a frequency that compares the frequency with a predetermined reference frequency and calculates a fluctuation of the frequency from the reference frequency. A configuration including a fluctuation calculation unit is preferable. In this case, for example, the frequency detection unit includes an F / V converter that inputs the pulse signal, converts the frequency of the pulse signal into a voltage, and outputs the voltage. The frequency variation calculation unit includes the F / V converter. A differential amplifier that inputs a voltage from the / V converter, performs operational amplification in comparison with a reference voltage corresponding to the reference frequency, and outputs a voltage corresponding to the difference can be used. According to this, since the frequency of the current flowing through the load is directly detected and the fluctuation from the reference frequency is calculated, it is possible to more reliably prevent adverse effects due to radio noise.

また、前記変動検出部が、前記差動増幅器の出力電圧をA/D変換するA/D変換器を有してなり、前記ゲート制御部が、前記A/D変換器の出力信号によって前記ゲート信号の電圧を制御する、途中デジタルの構成を取り入れてもよい。   Further, the fluctuation detection unit includes an A / D converter that performs A / D conversion on an output voltage of the differential amplifier, and the gate control unit is configured to output the gate according to an output signal of the A / D converter. An intermediate digital configuration for controlling the signal voltage may be adopted.

上記ゲート駆動装置における前記電流検出部は、例えば、前記負荷に直列接続されたシャント抵抗と、前記シャント抵抗の両端電圧を検出して増幅し、前記負荷に流れる電流に比例した電圧波形を出力する差動オペアンプとからなる構成であってよい。また、請求項6に記載のように、前記パルス生成部が、前記差動オペアンプの電圧波形を入力し、所定の閾値電圧と比較してパルス波形に変換する比較器からなる、一般的な構成を採用することができる。   The current detection unit in the gate driving device detects, amplifies, for example, a shunt resistor connected in series to the load and a voltage across the shunt resistor, and outputs a voltage waveform proportional to the current flowing through the load. It may be configured with a differential operational amplifier. Further, according to a sixth aspect of the present invention, the pulse generation unit includes a comparator that inputs a voltage waveform of the differential operational amplifier and converts the voltage waveform into a pulse waveform in comparison with a predetermined threshold voltage. Can be adopted.

上記ゲート駆動装置は、前記MOSが、Pチャネルである場合、例えば、前記ゲート制御部において、電源電位とグランド電位の間に挿入する分圧抵抗を切り替え可能に構成し、前記分圧抵抗による分圧比を切り替えることで、前記ゲート信号の電圧を制御する構成とする。また、前記MOSが、Nチャネルである場合には、前記ゲート制御部に構成されているチャージポンプ回路またはブートストラップ回路の出力電圧を切り替えることで、前記ゲート信号の電圧を制御する構成とすることができる。   When the MOS is a P-channel, the gate driving device is configured such that, for example, the gate control unit can switch a voltage dividing resistor inserted between a power supply potential and a ground potential, and the voltage dividing resistor can The voltage of the gate signal is controlled by switching the pressure ratio. When the MOS is an N channel, the voltage of the gate signal is controlled by switching the output voltage of a charge pump circuit or a bootstrap circuit configured in the gate control unit. Can do.

以上のようにして、上記したゲート駆動装置は、MOSをPWM駆動することにより、負荷のインダクタンスに流れる電流を制御するMOSのゲート駆動装置であって、負荷の特性が温度や経時変化で変動しても、負荷に流れる電流のノイズ成分を安定的に抑制でき、ラジオノイズ等の悪影響が起きないゲート駆動装置とすることができる。   As described above, the gate drive device described above is a MOS gate drive device that controls the current flowing through the inductance of the load by PWM-driving the MOS, and the characteristics of the load fluctuate with temperature and changes over time. However, the noise component of the current flowing through the load can be stably suppressed, and a gate drive device that does not cause adverse effects such as radio noise can be obtained.

従って、上記したゲート駆動装置は、例えば、前記インダクタンスが、電磁アクチュエータを駆動するソレノイドであってよい。また、前記電磁アクチュエータが、車載用であってよく、特に、前記電磁アクチュエータが、直噴式エンジンへ燃料を供給する、高圧燃料ポンプの電磁弁である場合にも好適である。   Therefore, in the gate drive device described above, for example, the inductance may be a solenoid that drives an electromagnetic actuator. In addition, the electromagnetic actuator may be for vehicle use, and is particularly suitable when the electromagnetic actuator is an electromagnetic valve of a high-pressure fuel pump that supplies fuel to a direct injection engine.

車両においては、インダクタンスを負荷とする電磁アクチュエータが多数搭載されており、ノイズの影響を受け易い電子機器も近くに配置される。しかしながら、上記したMOSのゲート駆動装置を採用することで、負荷に流れる電流のノイズ成分を安定的に抑制でき、ラジオノイズ等のノイズの影響を受け易い電子機器も安定的に動作させることができる。   In a vehicle, a large number of electromagnetic actuators having inductance as a load are mounted, and electronic devices that are easily affected by noise are also arranged nearby. However, by adopting the above-described MOS gate driving device, it is possible to stably suppress the noise component of the current flowing through the load, and it is possible to stably operate electronic devices that are easily affected by noise such as radio noise. .

本発明に係るゲート駆動装置の基本的な構成と動作を説明する図で、(a)は、要部をブロック図で示したゲート駆動装置50を示す図であり、(b)は、(a)のゲート駆動装置50における変動検出部40をより具体化した例で、変動検出部41を有するゲート駆動装置51の回路構成を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure explaining the fundamental structure and operation | movement of the gate drive device based on this invention, (a) is a figure which shows the gate drive device 50 which showed the principal part with the block diagram, (b) is (a) FIG. 6 is a diagram illustrating a circuit configuration of a gate driving device 51 having a variation detecting unit 41 in a more specific example of the variation detecting unit 40 in the gate driving device 50 of FIG. 図1(b)に示すゲート駆動装置51をより具体化した例で、ゲート駆動装置51aの回路構成を示す図である。FIG. 2 is a diagram showing a circuit configuration of a gate driving device 51a in a more specific example of the gate driving device 51 shown in FIG. 図2のゲート駆動装置51aにおいて、負荷Lに流れる制御電流Iの周波数とF/V変換器の出力電圧V(F/V)の関係を示した図である。3 is a diagram showing the relationship between the frequency of the control current I flowing through the load L and the output voltage V (F / V) of the F / V converter in the gate driving device 51a of FIG. 図2のゲート駆動装置51aにおいて、Pチャネルの制御MOS10aのゲート電位Ggと負荷制御信号(比較器Cp1の出力波形)を示した図である。3 is a diagram showing a gate potential Gg of a P-channel control MOS 10a and a load control signal (output waveform of a comparator Cp1) in the gate drive device 51a of FIG. ゲート駆動装置50,51,51aの有する(制御)電流Iの周波数制御機能を説明する図で、(a),(b)は、それぞれ、差動オペアンプOA1の出力波形(制御電流Iの波形)と比較器Cp1の出力波形を、図10(a),(b)に示した従来のゲート駆動装置90aのそれと比較して示した図である。FIGS. 5A and 5B are diagrams for explaining a frequency control function of a (control) current I included in the gate driving devices 50, 51, and 51a, and FIGS. 5A and 5B are output waveforms of the differential operational amplifier OA1, respectively FIG. 11 shows the output waveform of the comparator Cp1 in comparison with that of the conventional gate driving device 90a shown in FIGS. 10 (a) and 10 (b). ゲート駆動装置50,51,51aの有する(制御)電流Iの周波数制御機能を説明する図で、(a),(b)は、それぞれ、差動オペアンプOA1の出力波形(制御電流Iの波形)と比較器Cp1の出力波形を、図10(a),(c)に示した従来のゲート駆動装置90aのそれと比較して示した図である。FIGS. 5A and 5B are diagrams for explaining a frequency control function of a (control) current I included in the gate driving devices 50, 51, and 51a, and FIGS. 5A and 5B are output waveforms of the differential operational amplifier OA1, respectively 10 is a diagram showing the output waveform of the comparator Cp1 in comparison with that of the conventional gate driving device 90a shown in FIGS. 10 (a) and 10 (c). 図1(b)に示すゲート駆動装置51をより具体化した別の例で、ゲート駆動装置51bの回路構成を示す図である。FIG. 5 is a diagram showing a circuit configuration of a gate driving device 51b in another example in which the gate driving device 51 shown in FIG. 図7のゲート駆動装置51bにおいて、Nチャネルの制御MOS10bのゲート電位Ggと負荷制御信号(比較器Cp1の出力波形)を示した図である。FIG. 8 is a diagram showing a gate potential Gg of an N-channel control MOS 10b and a load control signal (output waveform of the comparator Cp1) in the gate drive device 51b of FIG. MOSの従来のゲート駆動装置を簡略化して示した図で、(a)は、要部をブロック図で示した従来のゲート駆動装置90を示す図であり、(b)は、(a)のゲート駆動装置90をより具体化した例で、ゲート駆動装置90aの回路構成を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS It is the figure which simplified and showed the conventional gate drive device of MOS, (a) is the figure which shows the conventional gate drive device 90 which showed the principal part with the block diagram, (b) is the figure of (a). It is a figure which shows the circuit structure of the gate drive device 90a in the example which actualized the gate drive device 90 more. 従来のゲート駆動装置90aにおいて、ラジオノイズ等の悪影響の元となる負荷Lに流れる制御電流Iの変動を説明する図で、(a)〜(c)は、それぞれ、差動オペアンプOA1の出力波形(制御電流Iの波形)と比較器Cp1の出力波形を示した図である。In the conventional gate drive device 90a, it is a figure explaining the fluctuation | variation of the control current I which flows into the load L which becomes a cause of bad influences, such as radio noise, (a)-(c) is an output waveform of differential operational amplifier OA1, respectively It is the figure which showed the output waveform of (the waveform of the control current I) and the comparator Cp1.

以下、本発明を実施するための形態を、図に基づいて説明する。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

図1は、本発明に係るゲート駆動装置の基本的な構成と動作を説明する図で、(a)は、要部をブロック図で示したゲート駆動装置50を示す図であり、(b)は、(a)のゲート駆動装置50における変動検出部40をより具体化した例で、変動検出部41を有するゲート駆動装置51の回路構成を示す図である。尚、図1(a),(b)に示すゲート駆動装置50,51において、図9(a)に示した従来のゲート駆動装置90と同様の部分については、同じ符号を付した。   FIG. 1 is a diagram for explaining the basic configuration and operation of a gate driving device according to the present invention. FIG. 1 (a) is a diagram showing a gate driving device 50 whose main part is shown in a block diagram. These are the examples which actualized the fluctuation | variation detection part 40 in the gate drive device 50 of (a), and are figures which show the circuit structure of the gate drive apparatus 51 which has the fluctuation | variation detection part 41. FIG. In the gate driving devices 50 and 51 shown in FIGS. 1A and 1B, the same reference numerals are given to the same parts as those of the conventional gate driving device 90 shown in FIG. 9A.

また、図2は、図1(b)に示すゲート駆動装置51をより具体化した例で、ゲート駆動装置51aの回路構成を示す図である。図2に示すゲート駆動装置51aにおいて、図9(b)に示した従来のゲート駆動装置90aと同様の部分については、同じ符号を付した。   FIG. 2 is a more specific example of the gate driving device 51 shown in FIG. 1B, and is a diagram showing a circuit configuration of the gate driving device 51a. In the gate driving device 51a shown in FIG. 2, the same parts as those in the conventional gate driving device 90a shown in FIG.

尚、図2において、Pチャネルの制御MOS10aのドレインとグランド間で負荷Lに並列接続だれているダイオードD1は、負荷Lのインダクタンスに残留したエネルギを環流させるためのダイオードである。切替MOS20は、複数ある負荷Lに対してそれぞれの通状態を切り替えるスイッチである。また、括弧書きで示したように、負荷Lには寄生抵抗Rが存在する。さらに、制御MOS10aには、ゲート電圧に依存するオン抵抗Ronが存在する。後で詳述するが、図1と図2に示すゲート駆動装置50,51,51aでは、このゲート電圧に依存するオン抵抗Ronを用いて、負荷Lに流れる電流Iの周波数が一定となるように、ゲート信号G2,G2aの電圧を制御する。   In FIG. 2, a diode D1 connected in parallel to the load L between the drain of the P-channel control MOS 10a and the ground is a diode for circulating the energy remaining in the inductance of the load L. The switching MOS 20 is a switch that switches each of the passing states for a plurality of loads L. Further, as shown in parentheses, a parasitic resistance R exists in the load L. Further, the control MOS 10a has an on-resistance Ron that depends on the gate voltage. As will be described in detail later, in the gate driving devices 50, 51, and 51a shown in FIGS. 1 and 2, the on-resistance Ron that depends on the gate voltage is used to make the frequency of the current I flowing through the load L constant. In addition, the voltages of the gate signals G2 and G2a are controlled.

図1(a),(b)において、破線で囲ったゲート駆動装置50,51は、MOS10をPWM駆動することにより、負荷Lのインダクタンスに流れる電流Iを制御する、MOS10のゲート駆動装置である。ゲート駆動装置50,51は、MOS10へのゲート信号G2を出力するゲート制御部11と、負荷Lに流れる電流Iを検出する電流検出部2と、電流検出部2の出力波形をパルス信号に成形し、ゲート制御部11にフィードバックするパルス生成部3とを有している。   In FIGS. 1A and 1B, gate drive devices 50 and 51 surrounded by broken lines are MOS 10 gate drive devices that control the current I flowing through the inductance of the load L by PWM driving the MOS 10. . The gate drive devices 50 and 51 form a gate control unit 11 that outputs a gate signal G2 to the MOS 10, a current detection unit 2 that detects a current I flowing through the load L, and a waveform of the output of the current detection unit 2 into a pulse signal. And a pulse generation unit 3 that feeds back to the gate control unit 11.

電流検出部2は、負荷Lを流れる電流Iの電流値に応じた電圧(波形)を出力し、パルス生成部3は、電流検出部2が出力する電圧(波形)から、MOS10をON/OFFをさせるためのパルス信号を生成する。そのパルス信号を受け、ゲート制御部11にて、MOS10のゲート駆動に適切な電圧に変換し、MOS10をON/OFF動作させる。   The current detector 2 outputs a voltage (waveform) corresponding to the current value of the current I flowing through the load L, and the pulse generator 3 turns the MOS 10 on / off from the voltage (waveform) output by the current detector 2. A pulse signal for generating the signal is generated. In response to the pulse signal, the gate control unit 11 converts the voltage into a voltage suitable for the gate drive of the MOS 10, and the MOS 10 is turned on and off.

図1のゲート駆動装置50,51における電流検出部2とパルス生成部3は、一般的な構成を採用することができる。すなわち、図1のゲート駆動装置50,51における電流検出部2は、図9(a)のゲート駆動装置90と同様で、図2のゲート駆動装置51aに示すように、負荷Lに直列接続されたI/V変換用のシャント抵抗Rsと、差動オペアンプOA1とからなる構成であってよい。差動オペアンプOA1は、シャント抵抗Rsの両端電圧を検出して差動増幅し、負荷Lに流れる制御電流Iに比例した電圧波形を出力する。また、図1のゲート駆動装置50,51におけるパルス生成部3も、図9(a)のゲート駆動装置90と同様で、図2のゲート駆動装置51aに示すように、比較器(コンパレータ)Cp1からなる構成であってよい。比較器Cp1は、差動オペアンプOA1からの電圧波形および制御電流の上限/下限を決める所定の閾値電圧Vth/Vtlを入力し、それらを電圧比較して、入力された電圧波形をパルス波形に変換する。そして、図2のゲート駆動装置51aでは、比較器Cp1の出力である該パルス波形が、ゲート制御部11aにフィードバックされ、ゲート制御部11aが出力するゲート信号G2aで、制御MOS10aをPWM駆動する。   The current detector 2 and the pulse generator 3 in the gate driving devices 50 and 51 of FIG. That is, the current detection unit 2 in the gate driving devices 50 and 51 in FIG. 1 is the same as the gate driving device 90 in FIG. 9A, and is connected in series to the load L as shown in the gate driving device 51a in FIG. Alternatively, it may be configured by a shunt resistor Rs for I / V conversion and a differential operational amplifier OA1. The differential operational amplifier OA1 detects and differentially amplifies the voltage across the shunt resistor Rs, and outputs a voltage waveform proportional to the control current I flowing through the load L. The pulse generator 3 in the gate driving devices 50 and 51 in FIG. 1 is also similar to the gate driving device 90 in FIG. 9A, and as shown in the gate driving device 51a in FIG. 2, a comparator (comparator) Cp1. The structure which consists of may be sufficient. The comparator Cp1 receives a voltage waveform from the differential operational amplifier OA1 and a predetermined threshold voltage Vth / Vtl that determines the upper limit / lower limit of the control current, compares the voltages, and converts the input voltage waveform into a pulse waveform. To do. In the gate driving device 51a of FIG. 2, the pulse waveform that is the output of the comparator Cp1 is fed back to the gate control unit 11a, and the control MOS 10a is PWM-driven by the gate signal G2a output from the gate control unit 11a.

一方、図1(a)に示すゲート駆動装置50は、図9(a)に示した従来のゲート駆動装置90と異なり、負荷Lのインダクタンスと寄生抵抗成分の少なくとも一方に起因する特性変動を検出する変動検出部40を有している。そして、ゲート制御部11が、変動検出部40の出力信号に基づいて、負荷Lに流れる電流Iの周波数が一定となるように、ゲート信号G2の電圧を制御する。   On the other hand, unlike the conventional gate driving device 90 shown in FIG. 9A, the gate driving device 50 shown in FIG. 1A detects characteristic fluctuations caused by at least one of the inductance of the load L and the parasitic resistance component. The fluctuation detecting unit 40 is provided. Then, the gate control unit 11 controls the voltage of the gate signal G2 based on the output signal of the fluctuation detection unit 40 so that the frequency of the current I flowing through the load L is constant.

図1(a)のゲート駆動装置50における変動検出部40は、例えば、負荷Lの温度を検出し、予め評価した負荷Lのインダクタンスと寄生抵抗成分の温度依存性による特性変動を計算して、ゲート制御部11に出力するようにしてもよい。しかしながら、図1(b)のゲート駆動装置51における変動検出部41のように、負荷Lに流れる電流の周波数を検出する周波数検出部41aと、前記周波数を所定の基準周波数と比較して、該周波数の基準周波数からの変動を算出する周波数変動算出部41bを有してなる構成とすることが好ましい。これによれば、負荷Lに流れる電流Iの周波数を直接検出し、その基準周波数からの変動を算出するため、図9と図10で説明した従来のゲート駆動装置90,90aにおけるラジオノイズによる悪影響をより確実に防止することができる。   For example, the fluctuation detection unit 40 in the gate drive device 50 of FIG. 1A detects the temperature of the load L, calculates the characteristic fluctuation due to the temperature dependence of the inductance of the load L and the parasitic resistance component evaluated in advance, You may make it output to the gate control part 11. FIG. However, like the variation detection unit 41 in the gate drive device 51 of FIG. 1B, the frequency detection unit 41a that detects the frequency of the current flowing through the load L is compared with a predetermined reference frequency, It is preferable to have a configuration including a frequency fluctuation calculation unit 41b that calculates fluctuations of the frequency from the reference frequency. According to this, since the frequency of the current I flowing through the load L is directly detected and the fluctuation from the reference frequency is calculated, the adverse effect due to radio noise in the conventional gate driving devices 90 and 90a described with reference to FIGS. Can be prevented more reliably.

より具体的には、例えば図2のゲート駆動装置51aに示すように、周波数検出部41aが、パルス生成部3からのパルス信号を入力し、該パルス信号の周波数を電圧に変換して出力するF/V変換器からなる構成とする。また、周波数変動算出部41bが、前記F/V変換器からの電圧を入力し、前記基準周波数に対応した参照電圧Vrefと比較して差分を演算増幅し、その差分に対応した電圧を出力する差動増幅器OA2からなる構成とすることができる。   More specifically, for example, as shown in the gate drive device 51a of FIG. 2, the frequency detection unit 41a receives the pulse signal from the pulse generation unit 3, converts the frequency of the pulse signal into a voltage, and outputs the voltage. The configuration is composed of an F / V converter. In addition, the frequency fluctuation calculation unit 41b receives the voltage from the F / V converter, compares it with the reference voltage Vref corresponding to the reference frequency, amplifies the difference, and outputs a voltage corresponding to the difference. It can be configured by a differential amplifier OA2.

尚、図2の周波数変動算出部41bは、差動増幅器OA2の出力電圧をA/D変換するA/D変換器を有している。そして、ゲート制御部11aが、前記A/D変換器の出力信号によってゲート信号G2aの電圧を制御する、途中デジタルの構成を取り入れている。   2 includes an A / D converter that A / D converts the output voltage of the differential amplifier OA2. The gate control unit 11a adopts a midway digital configuration in which the voltage of the gate signal G2a is controlled by the output signal of the A / D converter.

また、図1のゲート駆動装置50,51におけるゲート制御部11は、図9(a)のゲート駆動装置90におけるゲート制御部1と異なり、変動検出部40,41の出力信号に基づいて、出力するゲート信号G2の電圧が可変となっている。例えば、図2のゲート駆動装置51aにおけるゲート制御部11aは、抵抗R1に直列接続する抵抗R2a〜R2dとスイッチSa〜Sdの4組の組合せで、Pチャネルの制御MOS10aへ出力されるゲート信号G2aの電圧が決定される。尚、スイッチSa〜Sdは、ONタイミングを決めるパルス生成部3からのパルス信号と各周波数変動量に対応したA/D変換器からの信号をそれぞれ入力する、AND素子Aa〜Adの出力によって切り替えられる。以上のように、図2のゲート駆動装置51aにおけるゲート制御部11aは、A/D変換器の出力に応じて、スイッチSa〜Sdにより選択する抵抗R2a〜R2dの合成抵抗R2を得ることで、該合成抵抗R2と抵抗R1からなる分圧抵抗の分圧比で、10aのゲート電圧を調整する。これによって、負荷Lに流れる電流Iの周波数が一定となるように、ゲート信号G2aの電圧が制御される。   1 is different from the gate controller 1 in the gate driver 90 of FIG. 9A based on the output signals of the fluctuation detectors 40 and 41. The gate controller 11 in the gate driver 50 and 51 in FIG. The voltage of the gate signal G2 to be changed is variable. For example, the gate controller 11a in the gate drive device 51a of FIG. 2 has a combination of four sets of resistors R2a to R2d and switches Sa to Sd connected in series to the resistor R1, and the gate signal G2a output to the P-channel control MOS 10a. Is determined. The switches Sa to Sd are switched by the outputs of the AND elements Aa to Ad, which respectively receive the pulse signal from the pulse generator 3 that determines the ON timing and the signal from the A / D converter corresponding to each frequency fluctuation amount. It is done. As described above, the gate controller 11a in the gate driving device 51a in FIG. 2 obtains the combined resistance R2 of the resistances R2a to R2d selected by the switches Sa to Sd according to the output of the A / D converter. The gate voltage of 10a is adjusted by the voltage dividing ratio of the voltage dividing resistor composed of the combined resistor R2 and the resistor R1. Thus, the voltage of the gate signal G2a is controlled so that the frequency of the current I flowing through the load L is constant.

図3は、図2のゲート駆動装置51aにおいて、負荷Lに流れる制御電流Iの周波数とF/V変換器の出力電圧V(F/V)の関係を示した図である。また、図3では、電流Iの基準周波数と差動増幅器OA2に入力する参照電圧Vrefを、一点鎖線で示している。   FIG. 3 is a diagram showing the relationship between the frequency of the control current I flowing through the load L and the output voltage V (F / V) of the F / V converter in the gate driving device 51a of FIG. In FIG. 3, the reference frequency Vref input to the reference frequency Vref of the current I and the differential amplifier OA2 is indicated by a one-dot chain line.

図3における点Paは、制御電流Iの周波数が基準周波数より小さくなる場合で、この時には出力電圧V(F/V)の参照電圧Vrefの差分に応じてスイッチSa〜Sdをオンし、ゲート電圧を大きくする。逆に、点Pbは、制御電流Iの周波数が基準周波数より大きくなる場合で、この時には出力電圧V(F/V)の参照電圧Vrefの差分に応じてスイッチSa〜Sdをオフし、ゲート電圧を小さくする。尚、A/D変換器の出力ビット数(抵抗R2a〜R2dとスイッチSa〜Sdの組合せ数)を増やすことで、より細かいゲート電圧の制御が可能である。   Point Pa in FIG. 3 is a case where the frequency of the control current I is smaller than the reference frequency. At this time, the switches Sa to Sd are turned on according to the difference of the reference voltage Vref of the output voltage V (F / V), and the gate voltage Increase Conversely, the point Pb is when the frequency of the control current I becomes larger than the reference frequency. At this time, the switches Sa to Sd are turned off according to the difference of the reference voltage Vref of the output voltage V (F / V), and the gate voltage Make it smaller. Note that the gate voltage can be controlled more finely by increasing the number of output bits of the A / D converter (the number of combinations of the resistors R2a to R2d and the switches Sa to Sd).

図4は、図2のゲート駆動装置51aにおいて、Pチャネルの制御MOS10aのゲート電位Ggと負荷制御信号(比較器Cp1の出力波形)を示した図である。Pチャネルの制御MOS10aのゲート電位Ggは、A/D変換器からの信号で抵抗R1に直列接続する抵抗R2a〜R2dとスイッチSa〜Sdの4組の組合せを変えることで、図中の両端矢印と破線で示したように、ゲート電位Ggの電圧レベルを変更することができる。   FIG. 4 is a diagram showing the gate potential Gg of the P-channel control MOS 10a and the load control signal (output waveform of the comparator Cp1) in the gate driving device 51a of FIG. The gate potential Gg of the P-channel control MOS 10a is changed by changing the combination of the four sets of resistors R2a to R2d and switches Sa to Sd connected in series to the resistor R1 with a signal from the A / D converter. As shown by the broken lines, the voltage level of the gate potential Gg can be changed.

図1と図2に示すゲート駆動装置50,51,51aは、負荷Lのインダクタンスに流れる(制御)電流IをPWM制御する(制御)MOS10,10aのゲート駆動装置で、ゲート制御部11,11a、電流検出部2、およびパルス生成部3とを有した構成となっている。ゲート制御部11,11aは、(制御)MOS10,10aへのゲート信号G2,G2aを出力し、電流検出部2は、負荷Lに流れる(制御)電流Iを検出し、パルス生成部3は、電流検出部2の出力波形をパルス信号に成形し、ゲート制御部11,11aにフィードバックする。このような構成と機能を持つ上記ゲート駆動装置50,51,51aは、図9に示した従来のゲート駆動装置90,90aと同様に、例えば車両用の直噴式エンジンへ供給する燃料を高圧化する高圧燃料ポンプに用いられる電磁弁の駆動装置において、負荷Lのインダクタンス(電磁弁のソレノイド)に流れる電流をPWM制御するMOSのゲート駆動装置として利用される。   1 and FIG. 2 are gate drive devices of MOSs 10 and 10a that perform PWM control (control) of a current I flowing through the inductance of a load L (control), and gate control units 11 and 11a. The current detection unit 2 and the pulse generation unit 3 are provided. The gate control units 11 and 11a output gate signals G2 and G2a to the (control) MOSs 10 and 10a, the current detection unit 2 detects a (control) current I flowing through the load L, and the pulse generation unit 3 The output waveform of the current detector 2 is formed into a pulse signal and fed back to the gate controllers 11 and 11a. The gate drive devices 50, 51, 51a having such a configuration and function increase the pressure of fuel supplied to, for example, a direct injection engine for a vehicle, similarly to the conventional gate drive devices 90, 90a shown in FIG. In a solenoid valve drive device used for a high-pressure fuel pump, a MOS gate drive device that PWM-controls a current flowing through an inductance of a load L (solenoid of a solenoid valve).

直噴式エンジンにおける電磁弁の駆動装置をはじめとして、負荷LのインダクタンスにPWM制御電流を流すMOSのゲート駆動装置にあっては、従来、図9と図10で説明したように、負荷Lの特性が温度や経時変化で変動すると、負荷Lに流れる電流Iのノイズ成分が大きくなって、ラジオノイズ等の悪影響が出る場合があった。   In the case of a MOS gate driving device that applies a PWM control current to the inductance of the load L, such as a driving device for an electromagnetic valve in a direct injection engine, the characteristics of the load L as described above with reference to FIGS. When the temperature fluctuates due to changes in temperature or time, the noise component of the current I flowing through the load L increases, which may cause adverse effects such as radio noise.

上記負荷Lの温度変化や経時変化による特性変動に起因したラジオノイズ等の悪影響は、負荷Lの温度上昇もしくは経時変化によって、インダクタンスの値Lの変化や寄生抵抗成分の値Rの変化に起因すると考えられる。これらが変化すると、時定数τ(=L/R)が変化し、その結果、電流検出部2とパルス生成部3からのフィードバックによりゲート制御部1で形成されるゲート信号G1,G1aの制御周波数が変化し、これによってMOS10,10aが出力するPWM制御電流Iの周波数も変わってしまうためである。   The adverse effects such as radio noise caused by the temperature change of the load L and the characteristic change due to the change with time are caused by the change of the inductance value L and the change of the parasitic resistance component value R due to the temperature rise or change with time of the load L. Conceivable. When these change, the time constant τ (= L / R) changes, and as a result, the control frequencies of the gate signals G1 and G1a formed by the gate control unit 1 by feedback from the current detection unit 2 and the pulse generation unit 3 This changes the frequency of the PWM control current I output from the MOSs 10 and 10a.

そこで、図1と図2に示すゲート駆動装置50,51,51aは、負荷Lのインダクタンスと寄生抵抗Rの少なくとも一方に起因する特性変動を検出する、変動検出部40,41を有した構成としている。そして、該変動検出部40,41の出力信号に基づいて、ゲート制御部11,11aが、負荷Lに流れる(制御)電流Iの周波数が一定となるように、ゲート信号G2,G2aの電圧を制御する。すなわち、上記ゲート駆動装置50,51,51aは、ゲート信号G2,G2aの電圧レベルが可変となっており、これによってPWM動作するMOS10,10aのゲート電圧を制御して、該MOS10,10aのオン抵抗の値Ronを変更にすることができる。従って、MOS10,10aと負荷Lのインダクタンスを合わせた系では、MOS10,10aのオン抵抗Ronと負荷Lの(インダクタンスL,寄生抵抗成分R)からなる合計の時定数τaは、τa=L/(Ron+R)となる。そして、温度変化や経時変化によって負荷Lのインダクタンスの値Lまたは寄生抵抗成分の値Rが変化した場合には、ゲート電圧を変えることでMOS10,10aのオン抵抗Ronを変化させ、MOS10,10aと負荷Lを合わせた系の合計の時定数τaが一定になるようにして、負荷Lに流れる(制御)電流Iの周波数が変動しないようにすることができる。これによって、負荷Lの温度変化や経時変化による特性変動に起因したラジオノイズ等の悪影響を防止することができる。   Therefore, the gate drive devices 50, 51, and 51a shown in FIGS. 1 and 2 have a configuration that includes fluctuation detection units 40 and 41 that detect characteristic fluctuations caused by at least one of the inductance of the load L and the parasitic resistance R. Yes. Based on the output signals of the fluctuation detectors 40 and 41, the gate controllers 11 and 11a set the voltages of the gate signals G2 and G2a so that the frequency of the (control) current I flowing through the load L is constant. Control. That is, in the gate driving devices 50, 51, 51a, the voltage levels of the gate signals G2, G2a are variable, thereby controlling the gate voltages of the MOSs 10, 10a operating in PWM, and turning on the MOSs 10, 10a. The resistance value Ron can be changed. Therefore, in the system in which the inductances of the MOSs 10 and 10a and the load L are combined, the total time constant τa composed of the ON resistance Ron of the MOSs 10 and 10a and the (inductance L, parasitic resistance component R) of the load L is τa = L / ( Ron + R). When the inductance value L of the load L or the parasitic resistance component value R changes due to a temperature change or a change over time, the on-resistance Ron of the MOSs 10 and 10a is changed by changing the gate voltage, and the MOSs 10 and 10a The total time constant τa of the system including the load L can be made constant so that the frequency of the (control) current I flowing in the load L can be prevented from changing. As a result, it is possible to prevent an adverse effect such as radio noise caused by a change in characteristics due to a temperature change or a change with time of the load L.

図5と図6は、上記したゲート駆動装置50,51,51aの有する(制御)電流Iの周波数制御機能を説明する図である。図5(a),(b)と図6(a),(b)は、それぞれ、差動オペアンプOA1の出力波形(制御電流Iの波形)と比較器Cp1の出力波形を、図10(a)〜(c)に示した従来のゲート駆動装置90aのそれと比較して示した図である。   FIG. 5 and FIG. 6 are diagrams for explaining the frequency control function of the (control) current I possessed by the gate drive devices 50, 51, 51a. FIGS. 5A and 5B and FIGS. 6A and 6B show the output waveform of the differential operational amplifier OA1 (the waveform of the control current I) and the output waveform of the comparator Cp1, respectively. It is the figure shown in comparison with that of the conventional gate drive device 90a shown to (c).

図5と図6の(a)は、負荷Lの温度変化や経時変化による特性変動がなく、制御電流Iが所定の基準周波数にある場合で、従来の図10(a)に示した出力波形と同じものである。   5A and 6A show the case where there is no characteristic variation due to temperature change or aging of the load L, and the control current I is at a predetermined reference frequency, and the output waveform shown in FIG. Is the same.

図5(b)は、負荷Lの温度変化や経時変化によって時定数τ(=L/R)が大きくなる場合を示した図で、ゲート電圧を補正しない場合には、従来の図10(b)に示した出力波形と同じで、中段の大括弧中に示したように、制御電流Iの周波数が基準周波数より小さくなってしまう。実際には、ゲート駆動装置50,51,51aでは、負荷Lの温度変化や経時変化によって時定数τ(=L/R)が大きくなると、MOS10,10aのオン抵抗Ronが小さくなるようにゲート電圧を大きくする。これによって、MOS10,10aと負荷Lを合わせた系の合計の時定数τaが、初期の設定値τ0で一定となるように制御する。このため、差動オペアンプOA1の出力波形(制御電流Iの波形)の出力波形は、(a)の出力波形とわずかに異なってくるものの、制御電流Iの周波数は基準周波数のままで変化しない。   FIG. 5B is a diagram showing a case where the time constant τ (= L / R) increases due to a temperature change or a change with time of the load L. When the gate voltage is not corrected, FIG. ), The frequency of the control current I becomes smaller than the reference frequency, as shown in the middle brackets. Actually, in the gate driving devices 50, 51, 51a, when the time constant τ (= L / R) increases due to the temperature change or the time change of the load L, the gate voltage is set so that the on-resistance Ron of the MOS 10, 10a decreases. Increase Thus, the total time constant τa of the system including the MOSs 10 and 10a and the load L is controlled to be constant at the initial set value τ0. For this reason, the output waveform of the differential operational amplifier OA1 (the waveform of the control current I) is slightly different from the output waveform of (a), but the frequency of the control current I remains unchanged at the reference frequency.

図6(b)は、負荷Lの温度変化や経時変化によって時定数τ(=L/R)が小さくなる場合を示した図で、ゲート電圧を補正しない場合には、従来の図10(c)に示した出力波形と同じで、中段の大括弧中に示したように、制御電流Iの周波数が基準周波数より大きくなってしまう。実際には、ゲート駆動装置50,51,51aでは、負荷Lの温度変化や経時変化によって時定数τ(=L/R)が小さくなると、MOS10,10aのオン抵抗Ronが大きくなるようにゲート電圧を小さくする。これによって、MOS10,10aと負荷Lを合わせた系の合計の時定数τaが初期の設定値τ0で一定となるように制御するため、制御電流Iの周波数はやはり基準周波数のままで変化しない。   FIG. 6B is a diagram showing a case where the time constant τ (= L / R) becomes small due to a temperature change or a change with time of the load L. When the gate voltage is not corrected, FIG. ), The frequency of the control current I becomes larger than the reference frequency as shown in the brackets in the middle stage. Actually, in the gate driving devices 50, 51, 51a, when the time constant τ (= L / R) decreases due to the temperature change or the change with time of the load L, the gate voltage is set so that the on-resistance Ron of the MOS 10, 10a increases. Make it smaller. As a result, the total time constant τa of the system including the MOSs 10 and 10a and the load L is controlled to be constant at the initial set value τ0. Therefore, the frequency of the control current I remains unchanged at the reference frequency.

以上のようにして、上記したゲート駆動装置50,51,51aは、MOS10,10aをPWM駆動することにより、負荷Lのインダクタンスに流れる電流Iを制御するMOS10,10aのゲート駆動装置であって、負荷Lの特性が温度や経時変化で変動しても、負荷Lに流れる電流Iのノイズ成分を安定的に抑制でき、ラジオノイズ等の悪影響が起きないゲート駆動装置とすることができる。   As described above, the gate driving devices 50, 51, 51a described above are gate driving devices for the MOS 10, 10a that control the current I flowing through the inductance of the load L by PWM driving the MOS 10, 10a. Even if the characteristics of the load L fluctuate with temperature and changes over time, the noise component of the current I flowing through the load L can be stably suppressed, and a gate drive device that does not cause adverse effects such as radio noise can be obtained.

図7は、図1(b)に示すゲート駆動装置51をより具体化した別の例で、ゲート駆動装置51bの回路構成を示す図である。尚、図7に示すゲート駆動装置51bにおいて、図2に示したゲート駆動装置51aと同様の部分については、同じ符号を付した。   FIG. 7 is a diagram showing a circuit configuration of the gate driving device 51b as another example in which the gate driving device 51 shown in FIG. In the gate driving device 51b shown in FIG. 7, the same parts as those in the gate driving device 51a shown in FIG.

図2に示したゲート駆動装置51aは、負荷Lを駆動するMOSがPチャネルの制御MOS10aであり、ゲート制御部11aにおいて、電源電位とグランド電位の間に挿入する分圧抵抗の抵抗R1に直列接続する抵抗R2a〜R2dを切り替え可能に構成していた。そして、前記分圧抵抗による分圧比を切り替えることで、ゲート信号G2aの電圧を制御するようにしていた。   In the gate drive device 51a shown in FIG. 2, the MOS for driving the load L is a P-channel control MOS 10a. In the gate control unit 11a, a series resistor R1 is inserted between the power supply potential and the ground potential. The resistors R2a to R2d to be connected are configured to be switchable. And the voltage of the gate signal G2a is controlled by switching the voltage dividing ratio by the voltage dividing resistor.

これに対して、図7に示すゲート駆動装置51bは、負荷Lを駆動するMOSがNチャネルの制御MOS10bであり、ゲート制御部11bに構成されているチャージポンプ回路またはブートストラップ回路の出力電圧を切り替えることで、ゲート信号G2bの電圧を制御するようにしている。   On the other hand, in the gate drive device 51b shown in FIG. 7, the MOS driving the load L is the N-channel control MOS 10b, and the output voltage of the charge pump circuit or bootstrap circuit configured in the gate control unit 11b is obtained. By switching, the voltage of the gate signal G2b is controlled.

図8は、図7のゲート駆動装置51bにおいて、Nチャネルの制御MOS10bのゲート電位Ggと負荷制御信号(比較器Cp1の出力波形)を示した図である。Nチャネルの制御MOS10bのゲート電位Ggは、チャージポンプ回路またはブートストラップ回路の出力電圧をA/D変換器からの信号で切り替えることで、図中の両端矢印と破線で示したように、ゲート電位Ggの電圧レベルを変更することができる。   FIG. 8 is a diagram showing the gate potential Gg of the N-channel control MOS 10b and the load control signal (output waveform of the comparator Cp1) in the gate drive device 51b of FIG. The gate potential Gg of the N-channel control MOS 10b is obtained by switching the output voltage of the charge pump circuit or the bootstrap circuit with a signal from the A / D converter, as shown by the double-ended arrows and broken lines in the figure. The voltage level of Gg can be changed.

尚、図7に示に示したゲート駆動装置51bについても、ゲート信号G2bの電圧レベルが可変となっており、これによってPWM動作するNチャネルの制御MOS10bのゲート電圧を制御して、該制御MOS10bのオン抵抗の値Ronを変更にすることができる。従って、温度変化や経時変化によって負荷Lのインダクタンスの値Lまたは寄生抵抗成分の値Rが変化した場合には、ゲート電圧を変えることで制御MOS10bのオン抵抗Ronを変化させ、制御MOS10bと負荷Lを合わせた系の合計の時定数τaが一定になるようにして、負荷Lに流れる(制御)電流Iの周波数が変動しないようにすることができる。これによって、負荷Lの温度変化や経時変化による特性変動に起因したラジオノイズ等の悪影響を防止することができる。   In the gate drive device 51b shown in FIG. 7 as well, the voltage level of the gate signal G2b is variable, thereby controlling the gate voltage of the N-channel control MOS 10b that performs PWM operation, thereby controlling the control MOS 10b. The on-resistance value Ron can be changed. Therefore, when the inductance value L of the load L or the parasitic resistance component value R changes due to temperature change or change over time, the on-resistance Ron of the control MOS 10b is changed by changing the gate voltage, and the control MOS 10b and the load L The total time constant τa of the combined system can be made constant so that the frequency of the (control) current I flowing through the load L can be prevented from changing. As a result, it is possible to prevent an adverse effect such as radio noise caused by a change in characteristics due to a temperature change or a change with time of the load L.

以上のようにして、上記したゲート駆動装置は、いずれも、MOSをPWM駆動することにより、負荷Lのインダクタンスに流れる電流を制御するMOSのゲート駆動装置であって、負荷Lの特性が温度や経時変化で変動しても、負荷Lに流れる電流Iのノイズ成分を安定的に抑制でき、ラジオノイズ等の悪影響が起きないゲート駆動装置とすることができる。   As described above, each of the gate drive devices described above is a MOS gate drive device that controls the current flowing through the inductance of the load L by PWM driving the MOS, and the characteristics of the load L are the temperature and Even if it fluctuates over time, the noise component of the current I flowing through the load L can be stably suppressed, and a gate drive device that does not cause adverse effects such as radio noise can be obtained.

従って、上記したゲート駆動装置は、例えば、前記インダクタンスが、電磁アクチュエータを駆動するソレノイドであってよい。また、前記電磁アクチュエータが、車載用であってよく、特に、前記電磁アクチュエータが、直噴式エンジンへ燃料を供給する、高圧燃料ポンプの電磁弁である場合にも好適である。   Therefore, in the gate drive device described above, for example, the inductance may be a solenoid that drives an electromagnetic actuator. In addition, the electromagnetic actuator may be for vehicle use, and is particularly suitable when the electromagnetic actuator is an electromagnetic valve of a high-pressure fuel pump that supplies fuel to a direct injection engine.

車両においては、インダクタンスを負荷とする電磁アクチュエータが多数搭載されており、ノイズの影響を受け易い電子機器も近くに配置される。しかしながら、上記したMOSのゲート駆動装置を採用することで、負荷Lに流れる電流のノイズ成分を安定的に抑制でき、ラジオノイズ等のノイズの影響を受け易い電子機器も安定的に動作させることができる。   In a vehicle, a large number of electromagnetic actuators having inductance as a load are mounted, and electronic devices that are easily affected by noise are also arranged nearby. However, by adopting the above-described MOS gate driving device, it is possible to stably suppress the noise component of the current flowing through the load L, and it is possible to stably operate electronic devices that are easily affected by noise such as radio noise. it can.

50,51,51a,51b,90,90a ゲート駆動装置
10,10a,10b (制御)MOS
L 負荷
1,11,11a,11b ゲート制御部
G1,G1a,G2,G2a,G2b ゲート信号
2 電流検出部
3 パルス生成部
40,41 変動検出部
50, 51, 51a, 51b, 90, 90a Gate driver 10, 10a, 10b (control) MOS
L load 1, 11, 11a, 11b Gate control unit G1, G1a, G2, G2a, G2b Gate signal 2 Current detection unit 3 Pulse generation unit 40, 41 Fluctuation detection unit

Claims (11)

MOSトランジスタ(以下、MOSと略記)をPWM駆動することにより、負荷のインダクタンスに流れる電流を制御する、前記MOSのゲート駆動装置であって、
前記MOSへのゲート信号を出力するゲート制御部と、前記負荷に流れる電流を検出する電流検出部と、前記電流検出部の出力波形をパルス信号に成形し、前記ゲート制御部にフィードバックするパルス生成部とを有してなるゲート駆動装置において、
前記負荷のインダクタンスと寄生抵抗成分の少なくとも一方に起因する特性変動を検出する変動検出部を有してなり、
前記ゲート制御部が、前記変動検出部の出力信号に基づいて、前記負荷に流れる電流の周波数が一定となるように、前記ゲート信号の電圧を制御することを特徴とするゲート駆動装置。
A MOS gate driving device that controls a current flowing through an inductance of a load by PWM driving a MOS transistor (hereinafter abbreviated as MOS),
A gate control unit that outputs a gate signal to the MOS, a current detection unit that detects a current flowing through the load, and a pulse generator that forms an output waveform of the current detection unit into a pulse signal and feeds back to the gate control unit A gate drive device comprising:
A variation detecting unit for detecting characteristic variation caused by at least one of the inductance and parasitic resistance component of the load;
The gate driving device, wherein the gate control unit controls the voltage of the gate signal so that a frequency of a current flowing through the load is constant based on an output signal of the variation detection unit.
前記変動検出部が、
前記負荷に流れる電流の周波数を検出する周波数検出部と、
前記周波数を所定の基準周波数と比較して、該周波数の基準周波数からの変動を検出する周波数変動算出部を有してなることを特徴とする請求項1に記載のゲート駆動装置。
The fluctuation detecting unit is
A frequency detector for detecting the frequency of the current flowing through the load;
The gate driving device according to claim 1, further comprising a frequency fluctuation calculating unit that compares the frequency with a predetermined reference frequency and detects a fluctuation of the frequency from the reference frequency.
前記周波数検出部が、前記パルス信号を入力し、該パルス信号の周波数を電圧に変換して出力するF/V変換器からなり、
前記周波数変動算出部が、前記F/V変換器からの電圧を入力し、前記基準周波数に対応した参照電圧と比較して演算増幅して、差分に対応した電圧を出力する差動増幅器からなることを特徴とする請求項2に記載のゲート駆動装置。
The frequency detection unit includes an F / V converter that inputs the pulse signal, converts the frequency of the pulse signal into a voltage, and outputs the voltage.
The frequency fluctuation calculation unit includes a differential amplifier that receives a voltage from the F / V converter, performs operational amplification in comparison with a reference voltage corresponding to the reference frequency, and outputs a voltage corresponding to the difference. The gate driving apparatus according to claim 2, wherein:
前記変動検出部が、前記差動増幅器の出力電圧をA/D変換するA/D変換器を有してなり、
前記ゲート制御部が、前記A/D変換器の出力信号によって、前記ゲート信号の電圧を制御することを特徴とする請求項3に記載のゲート駆動装置。
The fluctuation detecting unit has an A / D converter for A / D converting the output voltage of the differential amplifier,
The gate driving apparatus according to claim 3, wherein the gate control unit controls the voltage of the gate signal according to an output signal of the A / D converter.
前記電流検出部が、
前記負荷に直列接続されたシャント抵抗と、前記シャント抵抗の両端電圧を検出して増幅し、前記負荷に流れる電流に比例した電圧波形を出力する差動オペアンプとからなることを特徴とする請求項1乃至4のいずれか一項に記載のゲート駆動装置。
The current detection unit is
The shunt resistor connected in series to the load, and a differential operational amplifier that detects and amplifies the voltage across the shunt resistor and outputs a voltage waveform proportional to the current flowing through the load. The gate drive apparatus as described in any one of 1-4.
前記パルス生成部が、
前記差動オペアンプの電圧波形を入力し、所定の閾値電圧と比較してパルス波形に変換する比較器からなることを特徴とする請求項5に記載のゲート駆動装置。
The pulse generator is
6. The gate drive device according to claim 5, further comprising a comparator that receives a voltage waveform of the differential operational amplifier and converts the voltage waveform into a pulse waveform in comparison with a predetermined threshold voltage.
前記MOSが、Pチャネルであり、
前記ゲート制御部において、電源電位とグランド電位の間に挿入する分圧抵抗を切り替え可能に構成し、
前記分圧抵抗による分圧比を切り替えることで、前記ゲート信号の電圧を制御することを特徴とする請求項1乃至6のいずれか一項に記載のゲート駆動装置。
The MOS is a P channel,
In the gate control unit, a voltage dividing resistor inserted between a power supply potential and a ground potential can be switched,
The gate driving device according to claim 1, wherein the voltage of the gate signal is controlled by switching a voltage dividing ratio by the voltage dividing resistor.
前記MOSが、Nチャネルであり、
前記ゲート制御部に構成されているチャージポンプ回路またはブートストラップ回路の出力電圧を切り替えることで、前記ゲート信号の電圧を制御することを特徴とする請求項1乃至6のいずれか一項に記載のゲート駆動装置。
The MOS is an N channel,
The voltage of the gate signal is controlled by switching an output voltage of a charge pump circuit or a bootstrap circuit configured in the gate control unit. Gate drive device.
前記インダクタンスが、電磁アクチュエータを駆動するソレノイドであることを特徴とする請求項1乃至8のいずれか一項に記載のゲート駆動装置。   The gate drive apparatus according to claim 1, wherein the inductance is a solenoid that drives an electromagnetic actuator. 前記電磁アクチュエータが、車載用であることを特徴とする請求項9に記載のゲート駆動装置。   The gate drive device according to claim 9, wherein the electromagnetic actuator is for vehicle use. 前記電磁アクチュエータが、直噴式エンジンへ燃料を供給する、高圧燃料ポンプの電磁弁であることを特徴とする請求項10に記載のゲート駆動装置。   The gate drive device according to claim 10, wherein the electromagnetic actuator is an electromagnetic valve of a high-pressure fuel pump that supplies fuel to a direct injection engine.
JP2012129224A 2012-06-06 2012-06-06 Gate drive device Expired - Fee Related JP5849861B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012129224A JP5849861B2 (en) 2012-06-06 2012-06-06 Gate drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012129224A JP5849861B2 (en) 2012-06-06 2012-06-06 Gate drive device

Publications (2)

Publication Number Publication Date
JP2013255339A true JP2013255339A (en) 2013-12-19
JP5849861B2 JP5849861B2 (en) 2016-02-03

Family

ID=49952415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012129224A Expired - Fee Related JP5849861B2 (en) 2012-06-06 2012-06-06 Gate drive device

Country Status (1)

Country Link
JP (1) JP5849861B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105680504A (en) * 2015-12-18 2016-06-15 联想(北京)有限公司 Protection method, protection circuit and electronic equipment
US9660634B1 (en) 2015-11-26 2017-05-23 Denso Corporation Load driving circuit
US9800142B2 (en) 2015-07-28 2017-10-24 Denso Corporation Switching element driving circuit
CN112840214A (en) * 2018-12-27 2021-05-25 株式会社日立高新技术 Conveyor, and sample analysis system and sample pretreatment device provided with same
CN114857333A (en) * 2022-04-29 2022-08-05 宁波赛福汽车制动有限公司 Coil current control method, device and circuit
WO2022244387A1 (en) * 2021-05-21 2022-11-24 日立Astemo株式会社 Load driving device and method for controlling load driving device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7056382B2 (en) 2018-05-30 2022-04-19 マツダ株式会社 Vehicle front structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117615U (en) * 1986-01-10 1987-07-25
JP2002237411A (en) * 2001-02-08 2002-08-23 Denso Corp Solenoid valve drive
JP2008198850A (en) * 2007-02-14 2008-08-28 Hitachi Ltd Solenoid current controller and method
JP2010093339A (en) * 2008-10-03 2010-04-22 Sanken Electric Co Ltd Load drive circuit
JP2011188226A (en) * 2010-03-09 2011-09-22 Yazaki Corp Apparatus for controlling electromagnetic induction load
JP2013017078A (en) * 2011-07-05 2013-01-24 Nippon Soken Inc Drive unit and driving method for switching element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117615U (en) * 1986-01-10 1987-07-25
JP2002237411A (en) * 2001-02-08 2002-08-23 Denso Corp Solenoid valve drive
JP2008198850A (en) * 2007-02-14 2008-08-28 Hitachi Ltd Solenoid current controller and method
JP2010093339A (en) * 2008-10-03 2010-04-22 Sanken Electric Co Ltd Load drive circuit
JP2011188226A (en) * 2010-03-09 2011-09-22 Yazaki Corp Apparatus for controlling electromagnetic induction load
JP2013017078A (en) * 2011-07-05 2013-01-24 Nippon Soken Inc Drive unit and driving method for switching element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9800142B2 (en) 2015-07-28 2017-10-24 Denso Corporation Switching element driving circuit
US9660634B1 (en) 2015-11-26 2017-05-23 Denso Corporation Load driving circuit
CN105680504A (en) * 2015-12-18 2016-06-15 联想(北京)有限公司 Protection method, protection circuit and electronic equipment
US10033205B2 (en) 2015-12-18 2018-07-24 Lenovo (Beijing) Limited Power supply apparatus and method of providing power to an electronic device to prevent overcurrent discharge
CN112840214A (en) * 2018-12-27 2021-05-25 株式会社日立高新技术 Conveyor, and sample analysis system and sample pretreatment device provided with same
CN112840214B (en) * 2018-12-27 2024-05-07 株式会社日立高新技术 Conveyor device, and sample analysis system and sample pretreatment device provided with same
WO2022244387A1 (en) * 2021-05-21 2022-11-24 日立Astemo株式会社 Load driving device and method for controlling load driving device
CN114857333A (en) * 2022-04-29 2022-08-05 宁波赛福汽车制动有限公司 Coil current control method, device and circuit

Also Published As

Publication number Publication date
JP5849861B2 (en) 2016-02-03

Similar Documents

Publication Publication Date Title
JP5849861B2 (en) Gate drive device
JP6594810B2 (en) Current detection circuit and DCDC converter having the same
JP4690784B2 (en) DC-DC converter
JP6496471B2 (en) Load drive control device
US8872489B2 (en) Regulator and high voltage generator including the same
JP5578062B2 (en) Class D amplifier circuit
KR20090097117A (en) Dc-dc converter
JPWO2017164197A1 (en) Regulator circuit
JP5506281B2 (en) Power supply circuit and electronic equipment
JPWO2012164787A1 (en) Buck-boost converter
US8604770B2 (en) Load drive device for expanding range of output power
JP2016119700A (en) Semiconductor device
JP4008459B2 (en) Control signal supply circuit and signal output circuit
JP2016171676A (en) Power supply circuit and control method therefor
JP2010170171A (en) Voltage regulator circuit
JPWO2013038583A1 (en) Semiconductor device and power supply system including the same
JP6199043B2 (en) Load drive control device
JP6387888B2 (en) Inductive load drive
JP5091101B2 (en) Soft start circuit and power supply circuit including the soft start circuit
JP6087670B2 (en) Pulse generation circuit
JP6637717B2 (en) DC / DC converter and its control circuit, system power supply
WO2020021757A1 (en) Switch circuit and power conversion device
US20130321029A1 (en) Input decision circuit
US11264955B2 (en) Semiconductor amplifier circuit and semiconductor circuit
JP6459917B2 (en) Energizing element driving device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141209

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R151 Written notification of patent or utility model registration

Ref document number: 5849861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees