JP2013246720A - 入力文字列確認装置 - Google Patents
入力文字列確認装置 Download PDFInfo
- Publication number
- JP2013246720A JP2013246720A JP2012121091A JP2012121091A JP2013246720A JP 2013246720 A JP2013246720 A JP 2013246720A JP 2012121091 A JP2012121091 A JP 2012121091A JP 2012121091 A JP2012121091 A JP 2012121091A JP 2013246720 A JP2013246720 A JP 2013246720A
- Authority
- JP
- Japan
- Prior art keywords
- character
- circuit
- input
- determination
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】入力テキストの文字が順に入力され、当該文字が予め定められた文字と一致するかを判定する複数の文字チェック回路34a〜34cと、文字チェック回路の判定の有効/無効を制御する状態ビット38a〜38h及びマスクビット40a〜40jと、複数の文字チェック回路34a〜34cのうちの最後の文字チェック回路が、入力文字と予め定めた文字とが一致すると判定した場合に、入力テキストに正規表現が含まれると判断する照合確認回路42と、を備え、状態ビット及びマスクビットは、判定が有効な文字チェック回路において、入力文字が予め定めた文字と一致すると判定された後、正規表現中の任意の文字の文字数だけ文字が入力されるまでの間、次の文字チェック回路の判定を無効にし、次に入力される文字の判定を有効にする。
【選択図】図2
Description
以下、第1の実施形態について、図1〜図24に基づいて詳細に説明する。図1には、第1の実施形態に係る処理装置100の構成が概略的に示されている。処理装置100は、例えば、所定のコマンド(文字列)を検知する侵入検知システム(IDS:Intrusion Detection System)や、所定のコマンド(文字列)を検知してネットワーク効率化を図るペイロード分析システムなどであるものとする。
次に、本実施形態のCPU10による、正規表現回路30の回路マッピング処理について図4〜図6のフローチャートに沿って、かつその他図面を適宜参照しつつ詳細に説明する。
次に、上記のようにして作成された回路マッピングを用いた正規表現回路30による照合処理について詳細に説明する。まず、CPU10及び正規表現回路30の各部の処理について説明する。
図10には、照合処理時のCPU10の処理がフローチャートにて示されている。
図11には、照合処理時のマスクビット40a〜40hの処理がフローチャートにて示されている。
図12には、照合処理時のバイパスマスクビット40jの処理がフローチャートにて示されている。
図13には、照合処理時の転送マスクビット40iの処理がフローチャートにて示されている。
図14には、照合処理時の文字チェック回路34a〜34cの処理がフローチャートにて示されている。
図15には、照合処理時の状態ビット38a〜38hの処理がフローチャートにて示されている。
図16には、照合処理時の照合確認回路42の処理がフローチャートにて示されている。
次に、図17〜図24に基づいて、図9(b)のように回路マッピングされた正規表現回路30を用いた照合処理について詳細に説明する。なお、以下の説明では、上述した各フローチャートのステップ番号についても適宜併記するものとする。
図17(a)には、入力テキスト:abaabccbの最初の文字「a」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致している(「○」と表記)ので、図17(b)に示すように、状態ビット38aに「1」を出力するとともに、照合確認回路42に「1」を出力する(S116(図14))。一方、文字チェック回路34bでは、マスクビット40a〜40dからの出力の全てが0であるので、文字チェックを行わず(「×」と表記)、バイパスマスクビット40j、照合確認回路42に「0」を出力する(S110:否定、S118(図14))。また、文字チェック回路34cでは、マスクビット40e〜40h及びバイパスマスクビット40jからの出力の全てが0であるので、文字チェックを行わず(「×」と表記)、照合確認回路42に「0」を出力する(S110:否定、S118(図14))。
図18(a)には、入力テキスト:abaabccbの2番目の文字「b」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)ので、図18(b)に示すように、状態ビット38aに「0」を出力するとともに、照合確認回路42に「0」を出力する。なお、状態ビット38a〜38hでは、「b」が入力される直前に、予め次の状態ビットに対して保持していた情報(0又は1)を送っておく(右にシフトしておく)ものとする(図18(b)参照、S120(図15))。
図19(a)には、入力テキスト:abaabccbの3番目の文字「a」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致しているので(「○」と表記)、図19(b)に示すように、状態ビット38aに「1」を出力するとともに、照合確認回路42に「1」を出力する。なお、状態ビット38a〜38hでは、「a」が入力される直前に、予め次の状態ビットに対して保持していた情報(0又は1)を送っておく(右にシフトしておく)ものとする。
図20(a)には、入力テキスト:abaabccbの4番目の文字「a」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致している(「○」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40cから、状態ビット38cの情報「1」が送信されてくるため(S92(図11))、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「a」と一致することになる(「○」と表記)。なお、文字チェック回路34cについては、マスクビット40e〜40h及びバイパスマスクビット40jからの出力が0なので、文字チェックは行われない(「×」と表記)。
図21(a)には、入力テキスト:abaabccbの5番目の文字「b」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40dから、状態ビット38dの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「b」と一致することになる(「○」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のバイパスマスクビット40jから、文字チェック回路34bから出力された情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「b」と一致することになる(「○」と表記)。
図22(a)には、入力テキスト:abaabccbの6番目の文字「c」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40cから、状態ビット38cの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「c」と一致することになる(「○」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のバイパスマスクビット40jから、文字チェック回路34bから出力された情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「c」とは一致しない(「×」と表記)。
図23(a)には、入力テキスト:abaabccbの7番目の文字「c」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40c、40dから、状態ビット38c,38dの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「c」と一致することになる(「○」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のバイパスマスクビット40jから、文字チェック回路34bから出力された情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「c」とは一致しない(「×」と表記)。
図24には、入力テキスト:abaabccbの8番目の文字「b」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40dから、状態ビット38dの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「c」と一致することになる(「○」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のバイパスマスクビット40jから文字チェック回路34bの出力「1」が送信されてきたり、保持する情報が「1」のマスクビット40eから、状態ビット38eの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「b」と一致する(「○」と表記)。
次に、第2の実施形態について、図25〜図37に基づいて、詳細に説明する。本第2の実施形態では、正規表現回路30’が、第1の実施形態の正規表現回路30と一部異なっている。
図30(a)には、入力テキスト:abaabccbの最初の文字「a」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致している(「○」と表記)ので、図30(b)に示すように、状態ビット38aに「1」を出力するとともに、照合確認回路42に「1」を出力する。一方、文字チェック回路34bでは、マスクビットからの出力の全てが0であるので、文字チェックを行わず(「×」と表記)、状態ビット38e、バイパスマスクビット40j、照合確認回路42に「0」を出力する。また、文字チェック回路34cでは、マスクビット及びバイパスマスクビット40jからの出力の全てが0であるので、文字チェックを行わず(「×」と表記)、照合確認回路42に「0」を出力する。なお、この場合における照合確認回路42に対する文字チェック回路34a〜34cからの出力は「100」であり、照合パターン「001」の1に対応するビットが「0」であるので、照合確認回路42からパターンIDは出力されない。
図31(a)には、入力テキスト:abaabccbの2番目の文字「b」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)ので、図31(b)に示すように、状態ビット38aに「0」を出力するとともに、照合確認回路42に「0」を出力する。一方、文字チェック回路34b、34cでは、マスクビットやバイパスマスクビットからの出力の全てが0であるので、文字チェックを行わず(「×」と表記)、照合確認回路42等に「0」を出力する。なお、この場合における照合確認回路42に対する文字チェック回路34a〜34cからの出力は「000」であり、照合パターン「001」の1に対応するビットが「0」であるので、照合確認回路42からパターンIDは出力されない。
図32(a)には、入力テキスト:abaabccbの3番目の文字「a」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致している(「○」と表記)ので、図32(b)に示すように、状態ビット38aに「1」を出力するとともに、照合確認回路42に「1」を出力する。
図33(a)には、入力テキスト:abaabccbの4番目の文字「a」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致している(「○」と表記)ので、図33(b)に示すように、状態ビット38aに「1」を出力するとともに、照合確認回路42に「1」を出力する。
図34(a)には、入力テキスト:abaabccbの5番目の文字「b」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40dから、状態ビット38dの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「b」と一致することになる(「○」と表記)。これに対し、文字チェック回路34cでは、マスクビット40e〜40hやバイパスマスクビット40jからの出力の全てが0であるので、文字チェックを行わず(「×」と表記)、照合確認回路42に「0」を出力する。
図35(a)には、入力テキスト:abaabccbの6番目の文字「c」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。また、文字チェック回路34bでは、マスクビット40a〜40dからの出力の全てが0であるので、文字チェックを行わない(「×」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のバイパスマスクビット40jから、文字チェック回路34bの出力「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「c」とは一致しない(「×」と表記)。
図36(a)には、入力テキスト:abaabccbの7番目の文字「c」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40dから、状態ビット38dの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「c」と一致することになる(「○」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のマスクビット40fから、状態ビット38fの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「c」とは一致しない(「×」と表記)。
図37には、入力テキスト:abaabccbの8番目の文字「b」が入力文字送信回路36に入力され、各文字チェック回路、各状態ビットへ送信された状態が示されている。この場合、文字チェック回路34aでは、メモリ32aに格納されている文字「a」と入力文字が一致していない(「×」と表記)。一方、文字チェック回路34bでは、保持する情報が「1」のマスクビット40dから、状態ビット38dの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34bのメモリ32bには、任意文字「*」が設定されているので、入力文字「c」と一致することになる(「○」と表記)。また、文字チェック回路34cでは、保持する情報が「1」のマスクビット40gから、状態ビット38gの情報「1」が送信されてくるため、文字チェックを行う。この場合、文字チェック回路34cのメモリ32cには、文字「b」が設定されているので、入力文字「b」と一致する(「○」と表記)。
(付記1) 特定の文字と、任意の文字の文字数との組み合わせで表される正規表現が入力文字列に含まれるか否かを確認する入力文字列確認装置であって、
前記入力文字列に含まれる文字が順に入力され、当該入力された文字が予め定められた判定文字と一致するかを判定する複数の文字判定回路と、
前記複数の文字判定回路の判定を有効にするか無効にするかを制御する判定制御回路と、
前記複数の文字判定回路のうちの最後の文字判定回路が、入力された文字と前記判定文字とが一致すると判定した場合に、前記入力文字列に前記正規表現が含まれると判断する判断回路と、を備え、
前記判定制御回路は、判定が有効な所定の文字判定回路において、入力された文字が判定文字と一致すると判定された後、前記正規表現において定められている任意の文字の文字数だけ文字が入力されるまでの間、前記所定の文字判定回路の次の文字判定回路の判定を無効にし、次に入力される文字の判定を有効にすることを特徴とする入力文字列確認装置。
(付記2) 前記判定制御回路は、
前記所定の文字判定回路と前記次の文字判定回路との間に配列された複数のマスクビットと、該複数のマスクビットに対応して配列された前記マスクビットと同数の状態ビットとを有し、
前記正規表現において定められている任意の文字の文字数に対応するマスクビットに予めフラグを立てておき、
前記所定の文字判定回路において前記入力された文字が予め定められた特定の文字であったと判定されたときに状態ビットの先頭にフラグを立て、
前記入力文字列に含まれる文字が入力される度に、前記状態ビットのフラグを後方に1つずつ遷移させ、
フラグが立っている状態ビットとフラグが立っているマスクビットとの位置が一致した場合に、次に入力される文字の前記次の文字判定回路における判定を有効にすることを特徴とする請求項1に記載の入力文字列確認装置。
(付記3) 前記判定制御回路は、
正規表現で定められている任意の文字の文字数よりも、前記所定の文字判定回路と前記次の文字判定回路との間に配列されたマスクビットの数が少ない場合には、
前記次の文字判定回路の判定文字として任意の文字を定め、当該次の文字判定回路の前後の複数のマスクビットを連続するマスクビットとして用いることを特徴とする付記2に記載の入力文字列確認装置。
(付記4) 前記正規表現において、前記任意の文字の文字数が範囲で指定されている場合には、前記マスクビットのうち前記範囲に含まれる文字数に対応するマスクビットに予めフラグを立てておくことを特徴とする付記2又は3に記載の入力文字列確認装置。
34a〜34c 文字チェック回路(文字判定回路)
38a〜38h 状態ビット(判定制御回路の一部)
40a〜40h マスクビット(判定制御回路の一部)
40i 転送マスクビット(判定制御回路の一部)
40j バイパスマスクビット(判定制御回路の一部)
42 照合確認回路(判断回路)
Claims (3)
- 特定の文字と、任意の文字の文字数との組み合わせで表される正規表現が入力文字列に含まれるか否かを確認する入力文字列確認装置であって、
前記入力文字列に含まれる文字が順に入力され、当該入力された文字が予め定められた判定文字と一致するかを判定する複数の文字判定回路と、
前記複数の文字判定回路の判定を有効にするか無効にするかを制御する判定制御回路と、
前記複数の文字判定回路のうちの最後の文字判定回路が、入力された文字と前記判定文字とが一致すると判定した場合に、前記入力文字列に前記正規表現が含まれると判断する判断回路と、を備え、
前記判定制御回路は、判定が有効な所定の文字判定回路において、入力された文字が判定文字と一致すると判定された後、前記正規表現において定められている任意の文字の文字数だけ文字が入力されるまでの間、前記所定の文字判定回路の次の文字判定回路の判定を無効にし、次に入力される文字の判定を有効にすることを特徴とする入力文字列確認装置。 - 前記判定制御回路は、
前記所定の文字判定回路と前記次の文字判定回路との間に配列された複数のマスクビットと、該複数のマスクビットに対応して配列された前記マスクビットと同数の状態ビットとを有し、
前記正規表現において定められている任意の文字の文字数に対応するマスクビットに予めフラグを立てておき、
前記所定の文字判定回路において前記入力された文字が予め定められた特定の文字であったと判定されたときに状態ビットの先頭にフラグを立て、
前記入力文字列に含まれる文字が入力される度に、前記状態ビットのフラグを後方に1つずつ遷移させ、
フラグが立っている状態ビットとフラグが立っているマスクビットとの位置が一致した場合に、次に入力される文字の前記次の文字判定回路における判定を有効にすることを特徴とする請求項1に記載の入力文字列確認装置。 - 前記正規表現において、前記任意の文字の文字数が範囲で指定されている場合には、前記マスクビットのうち前記範囲に含まれる文字数に対応するマスクビットに予めフラグを立てておくことを特徴とする請求項2に記載の入力文字列確認装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121091A JP5942600B2 (ja) | 2012-05-28 | 2012-05-28 | 入力文字列確認装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012121091A JP5942600B2 (ja) | 2012-05-28 | 2012-05-28 | 入力文字列確認装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013246720A true JP2013246720A (ja) | 2013-12-09 |
JP5942600B2 JP5942600B2 (ja) | 2016-06-29 |
Family
ID=49846412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012121091A Expired - Fee Related JP5942600B2 (ja) | 2012-05-28 | 2012-05-28 | 入力文字列確認装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5942600B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010018710A1 (ja) * | 2008-08-13 | 2010-02-18 | 日本電気株式会社 | 有限オートマトン生成装置、パターンマッチング装置、有限オートマトン回路生成方法およびプログラム |
WO2010107114A1 (ja) * | 2009-03-19 | 2010-09-23 | 日本電気株式会社 | パターンマッチング装置 |
US7924590B1 (en) * | 2009-08-10 | 2011-04-12 | Netlogic Microsystems, Inc. | Compiling regular expressions for programmable content addressable memory devices |
JP2011096075A (ja) * | 2009-10-30 | 2011-05-12 | Nec Corp | Nfa回路 |
-
2012
- 2012-05-28 JP JP2012121091A patent/JP5942600B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010018710A1 (ja) * | 2008-08-13 | 2010-02-18 | 日本電気株式会社 | 有限オートマトン生成装置、パターンマッチング装置、有限オートマトン回路生成方法およびプログラム |
WO2010107114A1 (ja) * | 2009-03-19 | 2010-09-23 | 日本電気株式会社 | パターンマッチング装置 |
US7924590B1 (en) * | 2009-08-10 | 2011-04-12 | Netlogic Microsystems, Inc. | Compiling regular expressions for programmable content addressable memory devices |
JP2011096075A (ja) * | 2009-10-30 | 2011-05-12 | Nec Corp | Nfa回路 |
Non-Patent Citations (1)
Title |
---|
JPN6016005998; 菊地 芳秀: '全文検索の技術動向とシステム事例' 情報処理学会研究報告 Vol.92 No.32, 19920512, 1-8ページ, 社団法人情報処理学会 * |
Also Published As
Publication number | Publication date |
---|---|
JP5942600B2 (ja) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5939305B2 (ja) | 情報処理装置,並列計算機システム及び情報処理装置の制御方法 | |
EP2460086B1 (en) | Device identifier selection | |
US8090883B2 (en) | Method, system and computer program product for enhanced shared store buffer management scheme with limited resources for optimized performance | |
CN107645487B (zh) | 报头处理设备、处理器和装置 | |
US10581849B2 (en) | Data packet transmission method, data packet authentication method, and server thereof | |
US9760322B2 (en) | Communication system and image forming apparatus | |
KR20170034424A (ko) | 컴퓨터 시스템에서의 메모리 쓰기 관리 | |
JP2019080234A (ja) | 電子制御装置、通信管理方法、及びプログラム | |
RU2708031C1 (ru) | Способ отправки передаваемых данных от передающего устройства к приемному устройству для обработки передаваемых данных, а также средство для осуществления способа | |
JP5942600B2 (ja) | 入力文字列確認装置 | |
JP6524905B2 (ja) | 電子制御装置 | |
US10318453B2 (en) | Systems and methods for transmitting interrupts between nodes | |
US11176076B2 (en) | Value document handling apparatus having a data communication system and method for distributing sensor data in a value document handling apparatus | |
JP2011071638A (ja) | 車載通信システム | |
JP5815661B2 (ja) | 複数のcpuと通信するioユニットを用いた安全通信システム | |
CN111416887A (zh) | 地址检测的方法、装置、交换机及存储介质 | |
CN107291641A (zh) | 用于具有工作存储器的至少一个计算单元的存储器直接访问控制装置 | |
CN107040523B (zh) | 交易数据传输方法、装置和电子设备 | |
JP2010033188A (ja) | 送信経路選択装置、データ送信システム、コンピュータ装置および送信経路選択方法 | |
EP3631640B1 (en) | Communication between field programmable gate arrays | |
US11093435B2 (en) | Efficient establishment on RDMA peer-to-peer connections | |
US10796040B2 (en) | Integrated circuit design and fabrication | |
US10032119B1 (en) | Ordering system that employs chained ticket release bitmap block functions | |
JP2019191956A (ja) | 電子機器、id情報の設定方法、ホストデバイスおよび制御プログラム | |
US20160139860A1 (en) | Communication system, image forming apparatus and communication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5942600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |