JP2013243241A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2013243241A
JP2013243241A JP2012115287A JP2012115287A JP2013243241A JP 2013243241 A JP2013243241 A JP 2013243241A JP 2012115287 A JP2012115287 A JP 2012115287A JP 2012115287 A JP2012115287 A JP 2012115287A JP 2013243241 A JP2013243241 A JP 2013243241A
Authority
JP
Japan
Prior art keywords
metal film
electrode
film
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012115287A
Other languages
Japanese (ja)
Inventor
Akinori Yoneda
章法 米田
Hiroshi Kawaguchi
浩史 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2012115287A priority Critical patent/JP2013243241A/en
Publication of JP2013243241A publication Critical patent/JP2013243241A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor light-emitting element with high reliability by efficiently preventing migration of silver to a semiconductor.SOLUTION: A semiconductor light-emitting element has at least a first-conductivity-type semiconductor layer and a second-conductivity-type semiconductor layer, includes a first electrode connected to the first-conductivity-type semiconductor layer and a second electrode connected to the second-conductivity-type semiconductor layer, and is configured such that the first electrode and the second electrode are disposed on the same surface side of the first-conductivity-type semiconductor layer. The second electrode includes a stack of a first metal film containing a silver alloy or silver, a second metal film covering the first metal film and containing an aluminum alloy composed mainly of aluminum or aluminum, and a third metal film formed by sequentially stacking aluminum, an electroconductive metal, a gold alloy composed mainly of gold or gold on the second metal film and having a smaller area than the second metal film in a top view.

Description

本発明は、半導体発光素子に関し、より詳細には、半導体発光素子における電極の改良に関する。   The present invention relates to a semiconductor light emitting device, and more particularly to improvement of an electrode in a semiconductor light emitting device.

従来から、フリップチップタイプの窒化物半導体発光素子において、p電極として、オーミックコンタクトをとるための電極材料として銀合金または銀からなる構成が利用されている。銀合金または銀は、半導体発光素子の発光層で生じた光を効率よく反射させることから、高輝度の半導体発光素子を実現することができる。
しかし、p側の電極材料として銀を用いた場合には、外部等との接続のために銀電極表面の一部が露出されているため、マイグレーションが発生、促進され、発光強度および寿命の低下等を招くという問題があった。
Conventionally, in a flip chip type nitride semiconductor light emitting device, a structure made of a silver alloy or silver is used as an electrode material for making an ohmic contact as a p-electrode. Since the silver alloy or silver efficiently reflects the light generated in the light emitting layer of the semiconductor light emitting element, a high luminance semiconductor light emitting element can be realized.
However, when silver is used as the p-side electrode material, a part of the surface of the silver electrode is exposed for connection to the outside, so that migration occurs and is promoted, and the emission intensity and lifetime are reduced. There was a problem of inviting.

そこで、銀電極表面の露出を防止するために、銀を含まない電極材料によって銀電極を完全に被覆したり、銀電極と銀を含まない電極材料と銀電極との間に複数の貫通孔を有するSiO膜を配置し、この貫通孔を通じて銀を含まない電極と銀電極との電気的接続を行ったりして、銀のマイグレーションを防止する方法が提案されている(例えば、特許文献1)。 Therefore, in order to prevent the surface of the silver electrode from being exposed, the silver electrode is completely covered with an electrode material not containing silver, or a plurality of through holes are provided between the silver electrode and the electrode material not containing silver and the silver electrode. There has been proposed a method for preventing migration of silver by disposing an SiO 2 film having an electrical connection between a silver-free electrode and a silver electrode through the through hole (for example, Patent Document 1). .

特開2003−168823号公報JP 2003-168823 A

しかし、銀を含まない電極材料によって銀電極を被覆した場合、電極形成後の熱処理またはその熱処理条件等により、銀を含まない電極材料中に銀電極の銀が拡散するという問題が生じていた。特に、銀を含まない電極材料として、アルミニウムが記載されているが、現実的にはアルミニウムを使用することはできないと考えられていた。それは、実装基板側との接合に使用される金バンプ等との金属接合が極めて不良となるためである。   However, when a silver electrode is covered with an electrode material that does not contain silver, there has been a problem that the silver of the silver electrode diffuses into the electrode material that does not contain silver due to the heat treatment after electrode formation or the heat treatment conditions. In particular, aluminum is described as an electrode material that does not contain silver, but it has been thought that aluminum cannot be used in practice. This is because metal bonding with a gold bump or the like used for bonding to the mounting substrate side becomes extremely poor.

また、銀を含まない電極材料と銀電極との間にSiO膜を配置した場合、貫通孔により電気的な接続を確保しているとはいえ、両者の接触抵抗が上昇するという問題が生じていた。
さらに、SiO膜による物理的な遮断によって、銀を含まない電極材料への銀のマイグレーションが抑えられるとしても、窒化物半導体層への銀のマイグレーションを有効に防止するまでには至っておらず、依然として銀のマイグレーションに起因する発光強度の低下、発光素子の寿命の低下を抑制することができないという問題が生じていた。
In addition, when an SiO 2 film is disposed between an electrode material not containing silver and a silver electrode, there is a problem in that the contact resistance between the two increases even though the electrical connection is ensured by the through hole. It was.
Furthermore, even if silver migration to the electrode material that does not contain silver is suppressed by physical blocking by the SiO 2 film, it has not yet reached the point of effectively preventing silver migration to the nitride semiconductor layer, There has still been a problem that it is impossible to suppress a decrease in light emission intensity and a decrease in lifetime of the light emitting element due to silver migration.

そこで、本発明は上記課題に鑑みなされたものである。つまり、本発明は窒化物半導体層上に高反射効率を有する銀合金または銀を有する電極が接触して形成されている場合において、銀の窒化物半導体へのマイグレーションを有効に防止することにより、信頼性の高い半導体発光素子を得ることを目的とする。   Therefore, the present invention has been made in view of the above problems. That is, the present invention effectively prevents migration of silver to a nitride semiconductor when a silver alloy having high reflection efficiency or an electrode having silver is formed in contact with the nitride semiconductor layer. An object is to obtain a highly reliable semiconductor light emitting device.

本発明の発明者らは、銀合金または銀からなる電極の銀のマイグレーションについて鋭意研究を行った結果、銀合金または銀からなる電極における銀のマイグレーションが、他の電極材料や半導体と接触すること、接触状態で熱処理することまたは接触状態で通電することなどにより生じるのみならず、通電時の電界強度や、半導体発光素子の周辺のわずかな水分や湿度が銀に対して作用することにより、銀のマイグレーションが生じやすいことが知られている。したがって、発明者らは、通電時の電界強度を緩和し、また銀合金または銀からなる電極を水分および湿度から隔離することにより、劇的に銀のマイグレーションを回避することができることを見出し、本発明の完成に至った。   The inventors of the present invention have conducted intensive research on silver migration of silver alloys or electrodes made of silver. As a result, silver migration in electrodes made of silver alloys or silver comes into contact with other electrode materials or semiconductors. In addition to heat treatment in the contact state or energization in the contact state, the electric field strength at the time of energization and the slight moisture and humidity around the semiconductor light emitting element act on the silver, It is known that this migration is likely to occur. Therefore, the inventors have found that the migration of silver can be dramatically avoided by reducing the electric field strength during energization and isolating the silver alloy or silver electrode from moisture and humidity. The invention has been completed.

本発明は、第1導電型半導体層と、第2導電型半導体層とを少なくとも有し、前記第1導電型半導体層に接続された第1電極と、前記第2導電型半導体層に接続された第2電極とを備え、前記第1電極と前記第2電極とは前記第1導電型半導体層の同一面側に配置されて構成される半導体発光素子であって、前記第2電極は、銀合金または銀を含む第1金属膜と、前記第1金属膜を被覆し、アルミニウムを主成分とするアルミニウム合金またはアルミニウムを含む第2金属膜と、前記第2金属膜上にアルミニウムを主成分とするアルミニウム合金またはアルミニウム、導電性金属、金を主成分とする金合金または金、の順に積層されてなる、上面視では前記第2金属膜よりも小面積の第3金属膜と、が積層されている半導体発光素子に関する。マイグレーション防止膜としてアルミニウムを主成分とするアルミニウム合金またはアルミニウムを含む第2金属膜を用いる。これらは、反射率が高いという特性も併せ持つ。つまり、半導体発光素子の発光層から放出された光が第2金属膜と第2導電型半導体層との界面で効率よく反射され、発光ロスを最小限に抑えることができ、低消費電力および高発光効率の半導体発光素子を得ることができる。特に第1電極と対向する領域で電流密度が高くなるため、相対的に発光強度も高くなり、よりその効果を多く得ることが出来る。さらに、第3金属膜を形成することにより実装基板側のバンプ等との接合が極めて良好となる。これにより、第1金属膜に用いる銀合金または銀のマイグレーションを防止することができ、信頼性の高い半導体発光素子を得ることができる。   The present invention has at least a first conductivity type semiconductor layer and a second conductivity type semiconductor layer, and is connected to the first electrode connected to the first conductivity type semiconductor layer and to the second conductivity type semiconductor layer. A second light emitting device, wherein the first electrode and the second electrode are arranged on the same surface side of the first conductivity type semiconductor layer, and the second electrode comprises: A silver alloy or a first metal film containing silver, a second metal film covering the first metal film and containing aluminum as a main component or aluminum, and aluminum as a main component on the second metal film An aluminum alloy or aluminum, a conductive metal, and a gold alloy or gold mainly composed of gold, and a third metal film having a smaller area than the second metal film in a top view. Related to semiconductor light emitting devicesAs the migration prevention film, an aluminum alloy containing aluminum as a main component or a second metal film containing aluminum is used. These also have the characteristic of high reflectivity. That is, the light emitted from the light emitting layer of the semiconductor light emitting element is efficiently reflected at the interface between the second metal film and the second conductive type semiconductor layer, and the light emission loss can be minimized. A semiconductor light emitting device with luminous efficiency can be obtained. In particular, since the current density is high in the region facing the first electrode, the emission intensity is relatively high, and more effects can be obtained. Further, by forming the third metal film, the bonding with the bumps on the mounting substrate side becomes extremely good. Thereby, migration of the silver alloy or silver used for the first metal film can be prevented, and a highly reliable semiconductor light emitting device can be obtained.

前記第2金属膜と前記第3金属膜との接合面以外の前記第2金属膜は、最表面に酸化アルミニウム膜が形成されている。これにより、多岐に渡る半導体発光素子の製造工程における電極損傷を抑制したり、発光装置に使用した際の様々な環境に対し堅牢な構造を得ることができたりという効果がある。
前記第2金属膜と前記第3金属膜との接合面は、酸化アルミニウム層よりもアルミニウム層の方が表面積が広いことが好ましい。これにより第2金属膜と第3金属膜との接合をより強固にすることができるからである。より好ましくは酸化アルミニウムを介在せずに第2金属膜のアルミニウムと第3金属膜のアルミニウムとが接合されていることである。
前記第1金属膜は、第2金属膜で完全に覆われていることが好ましい。これにより銀のマイグレーションをより抑制することができるからである。
前記第1金属膜の外周よりも外側の第2金属膜は、1μm乃至8μmであることが好ましい。これは前記第1金属膜の外周から、第2金属膜の外周までの最短距離が1μm乃至8μmであることを意味する。できる限り、第2金属膜と第2導電型半導体層との接触部分は小面積であることが好ましいが、より有効に銀のマイグレーションを抑制することができるからである。
前記第第2導電型半導体層と、前記第2金属膜と、および、前記第3金属膜の一部と、を覆う保護膜または誘電体多層膜が形成されている。これにより、半導体発光素子の製造工程における電極損傷を抑制することができたり、リークの発生を抑制することができたりするからである。
An aluminum oxide film is formed on the outermost surface of the second metal film other than the joint surface between the second metal film and the third metal film. Thereby, there is an effect that electrode damage in various manufacturing processes of semiconductor light emitting elements can be suppressed, and that a robust structure can be obtained with respect to various environments when used in a light emitting device.
The bonding surface between the second metal film and the third metal film preferably has a larger surface area in the aluminum layer than in the aluminum oxide layer. This is because the bonding between the second metal film and the third metal film can be further strengthened. More preferably, the aluminum of the second metal film and the aluminum of the third metal film are bonded without interposing aluminum oxide.
Preferably, the first metal film is completely covered with the second metal film. This is because silver migration can be further suppressed.
The second metal film outside the outer circumference of the first metal film is preferably 1 μm to 8 μm. This means that the shortest distance from the outer periphery of the first metal film to the outer periphery of the second metal film is 1 μm to 8 μm. The contact portion between the second metal film and the second conductivity type semiconductor layer is preferably a small area as much as possible, but it is because silver migration can be more effectively suppressed.
A protective film or a dielectric multilayer film is formed to cover the second conductive semiconductor layer, the second metal film, and a part of the third metal film. Thereby, electrode damage in the manufacturing process of the semiconductor light emitting device can be suppressed, and occurrence of leakage can be suppressed.

前記第2電極の第3金属膜と、前記第1電極とは、同一の材料で形成されていることをことが好ましい。同一の材料とは、単層の場合だけでなく、複数の層が積層されている場合は複数の層のそれぞれが同一の材料であることを意味する。より好ましくは、前記第2電極の第3金属膜と、前記第1電極とは、同一の厚みで形成されていることをことが好ましい。同一の材料とは、単層の場合だけでなく、複数の層が積層されている場合は複数の層のそれぞれが同一の厚みであることを意味する。
前記第2電極上に、更に第2金属バンプが形成されていることが好ましい。この第2金属バンプがバンプとして機能し、実装基板側との接合との接合をより強固にすることができる。
It is preferable that the third metal film of the second electrode and the first electrode are formed of the same material. The same material means not only in the case of a single layer but also in the case where a plurality of layers are laminated, each of the plurality of layers is the same material. More preferably, the third metal film of the second electrode and the first electrode are preferably formed with the same thickness. The same material means not only a single layer but also a plurality of layers having the same thickness when a plurality of layers are laminated.
It is preferable that a second metal bump is further formed on the second electrode. The second metal bump functions as a bump, and the bonding with the mounting substrate side can be further strengthened.

本発明の半導体発光素子によれば、第1金属膜に使用される銀のマイグレーションを抑制することができる。また、高発光効率の半導体発光素子を提供することもできる。さらに実装基板側の金バンプ等との接合が極めて良好となる。以上のように信頼性の高い半導体発光素子を得ることができる。   According to the semiconductor light emitting device of the present invention, it is possible to suppress migration of silver used for the first metal film. In addition, a semiconductor light emitting element with high luminous efficiency can be provided. Furthermore, the bonding with the gold bumps on the mounting substrate side becomes extremely good. As described above, a highly reliable semiconductor light emitting device can be obtained.

実施の形態における半導体発光素子の概略平面図である。1 is a schematic plan view of a semiconductor light emitting element in an embodiment. 実施の形態における半導体発光素子の概略断面図(一部)である。It is a schematic sectional drawing (part) of the semiconductor light-emitting device in an embodiment.

以下、本発明に係る半導体発光素子及びその製造方法を、実施の形態及び実施例を用いて説明する。だたし、本発明は、この実施の形態及び実施例に限定されない。
図1は、実施の形態における半導体発光素子の概略平面図である。図2は、実施の形態における半導体発光素子の概略断面図(一部)である。説明の便宜上、断面図において、第2電極は第2導電型半導体層の中央に配置している。また、説明の便宜上、現物と図面の縮尺は一致しない。
本明細書において、上面と記載している箇所は、電極が形成されている側を指す。半導体発光素子からの光は電極が形成されている側と反対の側から主に放出される。
Hereinafter, a semiconductor light emitting device and a method for manufacturing the same according to the present invention will be described using embodiments and examples. However, the present invention is not limited to this embodiment and example.
FIG. 1 is a schematic plan view of a semiconductor light emitting device according to an embodiment. FIG. 2 is a schematic cross-sectional view (a part) of the semiconductor light emitting element in the embodiment. For convenience of explanation, in the cross-sectional view, the second electrode is disposed at the center of the second conductivity type semiconductor layer. Further, for convenience of explanation, the scales of the actual product and the drawings do not match.
In this specification, a portion described as an upper surface indicates a side on which an electrode is formed. Light from the semiconductor light emitting element is mainly emitted from the side opposite to the side where the electrodes are formed.

本発明の半導体発光素子100は、第1導電型半導体層10と、第2導電型半導体層30とを少なくとも有している。通常、前記半導体発光素子100は前記第1導電型半導体層10および前記第2導電型半導体層30との間に発光層20が配置されている。前記半導体発光素子100は、前記第1導電型半導体層10に接続された第1電極40と、前記第2導電型半導体層30に接続された第2電極50とを備え、前記第1電極40と前記第2電極50とは前記第1導電型半導体層10の同一面側に配置されている。明細書において、前記第1導電型半導体層10および前記第2導電型半導体層30および前記発光層20、又は、前記第1導電型半導体層10および前記第2導電型半導体層30を単に「半導体層」と記載する場合がある。
前記半導体発光素子100は、大きさは特に限定されず、たとえば、上面視において一辺が1mmのものや1.4mmのような略正方形のものだけでなく、縦700μm横350μmのような略長方形のものであってもよい。
The semiconductor light emitting device 100 of the present invention has at least a first conductivity type semiconductor layer 10 and a second conductivity type semiconductor layer 30. In general, in the semiconductor light emitting device 100, a light emitting layer 20 is disposed between the first conductive semiconductor layer 10 and the second conductive semiconductor layer 30. The semiconductor light emitting device 100 includes a first electrode 40 connected to the first conductive semiconductor layer 10 and a second electrode 50 connected to the second conductive semiconductor layer 30, and the first electrode 40. And the second electrode 50 are disposed on the same surface side of the first conductive semiconductor layer 10. In the specification, the first conductive type semiconductor layer 10 and the second conductive type semiconductor layer 30 and the light emitting layer 20 or the first conductive type semiconductor layer 10 and the second conductive type semiconductor layer 30 are simply referred to as “semiconductors”. May be described as “layer”.
The size of the semiconductor light emitting device 100 is not particularly limited. For example, the semiconductor light emitting device 100 has not only a substantially square shape such as 1 mm on a side or 1.4 mm on a top view, but also a substantially rectangular shape such as a length of 700 μm and a width of 350 μm. It may be a thing.

上面視において、露出されている前記第1導電型半導体層10は、前記第2導電型半導体層30の一部をエッチング等により除去されたものである。1つの半導体発光素子100では、露出した前記第1導電型半導体層10の面積と、前記第2導電型半導体層30の面積とは、例えば、1:10〜50程度とすることが好ましい。この露出された前記第1導電型半導体層10の表面には、前記第1電極40が形成されている。前記第2導電型半導体層30の表面には、前記第2電極50が形成されている。したがって、前記第1電極40と前記第2電極50とは、上面視において、同一面に配置されている。   In the top view, the exposed first conductive semiconductor layer 10 is obtained by removing a part of the second conductive semiconductor layer 30 by etching or the like. In one semiconductor light emitting device 100, the exposed area of the first conductive semiconductor layer 10 and the area of the second conductive semiconductor layer 30 are preferably set to about 1:10 to 50, for example. The first electrode 40 is formed on the exposed surface of the first conductive semiconductor layer 10. The second electrode 50 is formed on the surface of the second conductive semiconductor layer 30. Therefore, the first electrode 40 and the second electrode 50 are disposed on the same plane in a top view.

ここで、前記第1導電型とは、p型またはn型を指し、前記第2導電型とは、第1導電型とは異なる導電型、つまりn型またはp型を示す。好ましくは、前記第1導電型半導体層10がn型を示し、前記第2導電型半導体層30がp型を示す。前記第1導電型半導体層10および前記第2導電型半導体層30は、通常、基板70の上に形成されているが、基板70が除去されたものでもよい。   Here, the first conductivity type indicates p-type or n-type, and the second conductivity type indicates a conductivity type different from the first conductivity type, that is, n-type or p-type. Preferably, the first conductive semiconductor layer 10 is n-type, and the second conductive semiconductor layer 30 is p-type. The first conductive semiconductor layer 10 and the second conductive semiconductor layer 30 are usually formed on the substrate 70, but the substrate 70 may be removed.

前記第2電極50は、前記第2導電型半導体層側30から順に第1金属膜52、第2金属膜54、第3金属膜56が積層されている。前記第1金属膜52は、銀合金または銀が含まれている。前記第2金属膜54は、前記第1金属膜52を被覆し、アルミニウムを主成分とするアルミニウム合金またはアルミニウムが含まれている。前記第3金属膜56は、前記第2金属膜54上にアルミニウムを主成分とするアルミニウム合金またはアルミニウム、導電性金属、金を主成分とする金合金または金、の順に積層されている。上面視では前記第3金属膜56は前記第2金属膜54よりも小面積である。
前記第2電極50上に、更に第2金属バンプ58が形成されていてもよい。前記第2金属バンプ58は、上面視において、略円形である。
上面視において、前記第1電極40は4個/列で4列配置されており、前記第2電極50の前記第3金属膜56は前記第1電極40を挟みこむように5列配置されている。前記第3金属膜56の5列のうち、外側の各1列は、内側の3列よりも約半分の大きさしか有していない。前記第3金属膜56の一列は2または3以上、複数に分かれていてもよいが分かれていなくてもよい。
前記第1金属膜52は、前記第2導電型半導体層30の上面の一部を覆っている。前記第1金属膜52は、前記第2導電型半導体層30の上面の80%以上を覆っていることが好ましく、90%以上、より好ましくは95%以上覆っているのがよい。前記半導体層から放出された光が前記第2電極50、特に前記第1金属膜52に照射され、反射され、前記半導体層側に光が取り出される。これにより半導体発光素子100の発光強度の向上を図ることができる。
In the second electrode 50, a first metal film 52, a second metal film 54, and a third metal film 56 are laminated in order from the second conductivity type semiconductor layer side 30. The first metal film 52 contains a silver alloy or silver. The second metal film 54 covers the first metal film 52 and contains an aluminum alloy or aluminum containing aluminum as a main component. The third metal film 56 is laminated on the second metal film 54 in the order of an aluminum alloy or aluminum mainly composed of aluminum, a conductive metal, and a gold alloy or gold mainly composed of gold. When viewed from above, the third metal film 56 has a smaller area than the second metal film 54.
A second metal bump 58 may be further formed on the second electrode 50. The second metal bump 58 is substantially circular in top view.
In the top view, the first electrodes 40 are arranged in four rows / rows, and the third metal films 56 of the second electrodes 50 are arranged in five rows so as to sandwich the first electrodes 40. . Out of the five rows of the third metal film 56, each outer row has only about half the size of the inner three rows. One row of the third metal film 56 may be divided into two, three or more and may not be divided.
The first metal film 52 covers a part of the upper surface of the second conductive semiconductor layer 30. The first metal film 52 preferably covers 80% or more of the upper surface of the second conductive semiconductor layer 30, and preferably covers 90% or more, more preferably 95% or more. The light emitted from the semiconductor layer is irradiated to the second electrode 50, particularly the first metal film 52, reflected, and the light is extracted to the semiconductor layer side. Thereby, the emission intensity of the semiconductor light emitting device 100 can be improved.

前記第2金属膜54と前記第3金属膜56との接合面以外の前記第2金属膜54は、その最表面に酸化アルミニウム55が形成されている。前記酸化アルミニウム55の厚みは、3nm〜100nm程度であることが好ましい。前記第2金属膜54と前記第3金属膜56との接合面以外としているが、前記第2金属膜54と前記第2導電型半導体層30との接合面、前記第2金属膜54と前記第1金属膜52との接合面も当然に除かれる。
前記第2金属膜54のアルミニウムと前記第3金属膜56のアルミニウムとの接合面は、酸化アルミニウム層よりもアルミニウム層の方が表面積が広いことが好ましい。より好ましくは酸化アルミニウムが介在せずに前記第2金属膜54のアルミニウムと前記第3金属膜56のアルミニウムとが接合されていることである。
前記第2金属膜54の厚みは0.5μm〜8μm程度であることが好ましい。
The second metal film 54 other than the bonding surface between the second metal film 54 and the third metal film 56 has an aluminum oxide 55 formed on the outermost surface. The thickness of the aluminum oxide 55 is preferably about 3 nm to 100 nm. The bonding surface between the second metal film 54 and the third metal film 56 is other than the bonding surface between the second metal film 54 and the second conductive semiconductor layer 30, and the second metal film 54 and the second metal film 54. Naturally, the joint surface with the first metal film 52 is also removed.
The bonding surface between the aluminum of the second metal film 54 and the aluminum of the third metal film 56 preferably has a larger surface area in the aluminum layer than in the aluminum oxide layer. More preferably, the aluminum of the second metal film 54 and the aluminum of the third metal film 56 are joined without the presence of aluminum oxide.
The thickness of the second metal film 54 is preferably about 0.5 μm to 8 μm.

前記第1金属膜52は、前記第2金属膜54で完全に覆われていることが好ましい。よって、前記第1金属膜52は、前記第2金属膜54と前記第2導電型半導体層30とで挟まれている。
前記第1金属膜52の外周よりも外側の前記第2金属膜54は、1μm乃至8μmであることが好ましい。前記第1金属膜52は前記第2金属膜54で覆われており、前記第2金属膜54の厚みは0.5μm〜8μmである。また、水平方向(前記第2導電型半導体層30と平行な方向)において前記第1金属膜52より1μm乃至8μmの外側に前記第2金属膜が配置される。これにより前記第1金属膜52からの銀のマイグレーションを抑制している。
前記第2導電型半導体層30と、前記第2金属膜54と、および、前記第3金属膜56と、を覆うように、前記半導体発光素子100には保護膜60または誘電体多層膜が形成されていることが好ましい。前記第3金属膜56は露出部分全面を覆っている必要はなく、たとえば側面のみ覆っているのでも良い。
The first metal film 52 is preferably completely covered with the second metal film 54. Therefore, the first metal film 52 is sandwiched between the second metal film 54 and the second conductive semiconductor layer 30.
The second metal film 54 outside the outer periphery of the first metal film 52 is preferably 1 μm to 8 μm. The first metal film 52 is covered with the second metal film 54, and the thickness of the second metal film 54 is 0.5 μm to 8 μm. Further, the second metal film is disposed outside the first metal film 52 by 1 μm to 8 μm in the horizontal direction (direction parallel to the second conductive semiconductor layer 30). As a result, silver migration from the first metal film 52 is suppressed.
A protective film 60 or a dielectric multilayer film is formed on the semiconductor light emitting device 100 so as to cover the second conductive type semiconductor layer 30, the second metal film 54, and the third metal film 56. It is preferable that The third metal film 56 does not need to cover the entire exposed portion, and may cover only the side surface, for example.

前記第1電極40は、その材料および膜厚は限定されるものではなく、通常、電極として用いることができる導電性材料の単層膜または積層膜により形成することができる。なお、前記第1電極40は、水平方向において前記第2導電型半導体層30との距離を離して配置されていることが好ましい。それらの距離は、得ようとする前記半導体発光素子100の大きさ、前記第1電極40および前記第2電極50の材料、大きさおよび配置等によって適宜調整することができる。前記第1電極40と前記第2導電型半導体層30との水平方向の最短距離は、例えば、0.5μm程度以上であればよく3〜10μm程度が好ましい。   The material and film thickness of the first electrode 40 are not limited, and can usually be formed of a single layer film or a laminated film of a conductive material that can be used as an electrode. The first electrode 40 is preferably disposed at a distance from the second conductive semiconductor layer 30 in the horizontal direction. These distances can be appropriately adjusted depending on the size of the semiconductor light emitting element 100 to be obtained, the material, size, and arrangement of the first electrode 40 and the second electrode 50. The shortest horizontal distance between the first electrode 40 and the second conductive semiconductor layer 30 may be, for example, about 0.5 μm or more, and preferably about 3 to 10 μm.

前記第2電極50は、前記第2導電型半導体層30上に直接接触しており、オーミック接続されていることが好ましい。ここでオーミック接続とは、当該分野で通常用いられている意味であり、例えば、その電流−電圧特性が直線または略直線となる接合を指す。また、デバイス動作時の接合部での電圧降下および電力損失が無視できるほど小さいことを意味する。   The second electrode 50 is preferably in direct contact with the second conductive semiconductor layer 30 and is in ohmic contact. Here, the ohmic connection has a meaning normally used in the field, and refers to, for example, a junction whose current-voltage characteristic is a straight line or a substantially straight line. It also means that the voltage drop and power loss at the junction during device operation are negligibly small.

前記第2電極50上、つまり、前記第3金属膜56上に形成された前記第2金属バンプ58は1個または2個以上の複数個形成されている。前記第2金属バンプ58はバンプとしての機能を有し、実装基板側との接合を容易にしている。
また、前記第1電極40上に第1金属バンプ48を形成することが好ましい。前記第1金属バンプ48は1個が好ましいが、2個以上の複数個形成されていてもよい。前記第1金属バンプ48はバンプとしての機能を有し、実装基板側との接合を容易にしている。
前記第1金属バンプ48と前記第2金属バンプ58とは、基板70に対し同一高さになるように形成されていることが好ましい。つまり、前記第1金属バンプ48は、前記第2金属バンプ58に比べて、前記第1導電型半導体層10がエッチングされた分、前記発光層20、前記第2導電型半導体層30、前記第2電極50の分だけ、余分に厚みを有している。前記第1金属バンプ48と前記第2金属バンプ58とを前記基板70に対し同一高さになるように形成するには、サーフェイスプレーナーを用いて高さ調整をすることで形成することができる。このようにすることで平坦上の実装基板と強固に接合することができるからである。ただし、前記第1金属バンプ48と前記第2金属バンプ58とを同じ高さにしてもよい。つまり、前記第1金属バンプ48は、前記第2金属バンプ58に比べて、前記第1導電型半導体層10がエッチングされた分、前記発光層20、前記第2導電型半導体層30、前記第2電極50の分だけ、前記基板70から低くなっている。実装基板側に高さの異なる金属バンプを配置することなどにより実装することができるからである。
One or two or more of the second metal bumps 58 formed on the second electrode 50, that is, on the third metal film 56, are formed. The second metal bump 58 has a function as a bump and facilitates bonding to the mounting substrate side.
The first metal bump 48 is preferably formed on the first electrode 40. The number of the first metal bumps 48 is preferably one, but a plurality of two or more may be formed. The first metal bump 48 has a function as a bump and facilitates bonding to the mounting substrate side.
The first metal bumps 48 and the second metal bumps 58 are preferably formed to have the same height with respect to the substrate 70. That is, the first metal bump 48 has the light emitting layer 20, the second conductivity type semiconductor layer 30, and the first portion corresponding to the amount of etching of the first conductivity type semiconductor layer 10 compared to the second metal bump 58. The two electrodes 50 have an extra thickness. In order to form the first metal bump 48 and the second metal bump 58 so as to have the same height with respect to the substrate 70, the height can be adjusted using a surface sprayer. This is because it can be firmly bonded to a flat mounting substrate. However, the first metal bump 48 and the second metal bump 58 may have the same height. That is, the first metal bump 48 has the light emitting layer 20, the second conductivity type semiconductor layer 30, and the first portion corresponding to the amount of etching of the first conductivity type semiconductor layer 10 compared to the second metal bump 58. The two electrodes 50 are lowered from the substrate 70. This is because it can be mounted by arranging metal bumps having different heights on the mounting substrate side.

(半導体発光素子の各構成要素)
(半導体層、基板)
以下、半導体発光素子の各構成要素について説明する。
上述したように、前記第1導電型半導体層および前記第2導電型半導体層は一般的に基板上に形成されている。
前記基板としては、例えば、サファイア、スピネル、SiC、GaN、GaAs等の公知の絶縁性基板および導電性基板を用いることができる。なかでも、サファイア基板が好ましい。前記絶縁性基板は、最終的に取り除いてもよいし、取り除かなくてもよい。
(Each component of the semiconductor light emitting device)
(Semiconductor layer, substrate)
Hereinafter, each component of the semiconductor light emitting device will be described.
As described above, the first conductive semiconductor layer and the second conductive semiconductor layer are generally formed on a substrate.
As said board | substrate, well-known insulating substrates, such as a sapphire, a spinel, SiC, GaN, GaAs, and an electroconductive board | substrate can be used, for example. Of these, a sapphire substrate is preferable. The insulating substrate may be finally removed or may not be removed.

前記第1導電型半導体層および前記第2導電型半導体層および前記発光層(半導体層)としては、特に限定されるものではないが、窒化物半導体、例えば、InAlGa1−X−YN(0≦X、0≦Y、X+Y<1)等の窒化ガリウム系化合物半導体が好適に用いられる。前記半導体層は、単層構造でもよいが、MIS接合、PIN接合またはPN接合を有したホモ構造、ヘテロ構造またはダブルへテロ構造等の積層構造であってもよく、超格子構造や、量子効果が生ずる薄膜を積層した単一量子井戸構造または多重量子井戸構造であってもよい。また、前記半導体層はn型、p型のいずれかの不純物がドーピングされていてもよい。前記半導体層は、例えば、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等の公知の技術により形成することができる。前記半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。 The first conductive semiconductor layer, the second conductive semiconductor layer, and the light emitting layer (semiconductor layer) are not particularly limited, but are nitride semiconductors, for example, In X Al Y Ga 1-X-. A gallium nitride compound semiconductor such as YN (0 ≦ X, 0 ≦ Y, X + Y <1) is preferably used. The semiconductor layer may have a single layer structure, but may have a laminated structure such as a homostructure, a heterostructure, or a double heterostructure having a MIS junction, a PIN junction, or a PN junction, a superlattice structure, a quantum effect, or the like. It may be a single quantum well structure or a multiple quantum well structure in which thin films where the above occurs are stacked. The semiconductor layer may be doped with either n-type or p-type impurities. The semiconductor layer can be formed by a known technique such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), molecular beam epitaxy (MBE), or the like. The film thickness of the semiconductor layer is not particularly limited, and various film thicknesses can be applied.

前記半導体層の積層構造としては、例えば、次の(1)〜(5)に示すものが挙げられる。
(1)GaNよりなるバッファ層(膜厚:20nm)、Siドープn型GaNよりなるn側コンタクト層(4μm)、アンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層(3nm)、Mgドープp型Al0.1Ga0.9Nよりなるp型クラッド層(0.2μm)、Mgドープp型GaNよりなるp側コンタクト層(0.5μm)。
Examples of the laminated structure of the semiconductor layers include those shown in the following (1) to (5).
(1) A buffer layer (film thickness: 20 nm) made of GaN, an n-side contact layer (4 μm) made of Si-doped n-type GaN, and a light emitting layer having a single quantum well structure made of undoped In 0.2 Ga 0.8 N (3 nm), a p-type cladding layer (0.2 μm) made of Mg-doped p-type Al 0.1 Ga 0.9 N, and a p-side contact layer (0.5 μm) made of Mg-doped p-type GaN.

(2)AlGaNからなるバッファ層(膜厚:約10nm)、アンドープGaN層(1μm)、Siを4.5×1018/cm含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(300nm)と、Siを4.5×1018/cm含むGaNからなる中間層(30nm)と、アンドープGaNからなる上層(5nm)との3層からなるn側第1多層膜層(総膜厚:335nm)、アンドープGaN(4nm)とアンドープIn0.1Ga0.9N(2nm)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(4nm)が積層された超格子構造のn側第2多層膜層(総膜厚:64nm)、アンドープGaNからなる障壁層(25nm)とIn0.3Ga0.7Nからなる井戸層(3nm)とが繰り返し交互に6層ずつ積層されてさらにアンドープGaNからなる障壁層(25nm)が積層された多重量子井戸構造の発光層(総膜厚:193nm)、Mgを5×1019/cm含むAl0.15Ga0.85N(4nm)とMgを5×1019/cm含むIn0.03Ga0.97N(2.5nm)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm含むAl0.15Ga0.85N(4nm)が積層された超格子構造のp側多層膜層(総膜厚:36.5nm)、Mgを1×1020/cm含むGaNからなるp側コンタクト層(120nm)。 (2) A buffer layer (thickness: about 10 nm) made of AlGaN, an undoped GaN layer (1 μm), an n-side contact layer (5 μm) made of GaN containing 4.5 × 10 18 / cm 3 of Si, and made of undoped GaN An n-side first multilayer film layer composed of a lower layer (300 nm), an intermediate layer (30 nm) made of GaN containing Si of 4.5 × 10 18 / cm 3 , and an upper layer (5 nm) made of undoped GaN ( (Total film thickness: 335 nm), undoped GaN (4 nm) and undoped In 0.1 Ga 0.9 N (2 nm) are laminated alternately and 10 layers each, and a superlattice structure in which undoped GaN (4 nm) is further laminated N-side second multilayer film (total film thickness: 64 nm), undoped GaN barrier layer (25 nm), and In 0.3 Ga 0.7 N well layer (3n m) and a light emitting layer having a multiple quantum well structure (total film thickness: 193 nm) in which 6 layers are alternately stacked alternately and a barrier layer (25 nm) made of undoped GaN is stacked, Mg is 5 × 10 19 / cm 3 includes Al 0.15 Ga 0.85 N and (4 nm) and a Mg containing 5 × 10 19 / cm 3 in 0.03 Ga 0.97 N (2.5nm) are laminated alternately one by repeating five layers Furthermore, a p-side multilayer film layer (total film thickness: 36.5 nm) having a superlattice structure in which Al 0.15 Ga 0.85 N (4 nm) containing 5 × 10 19 / cm 3 of Mg is laminated, and 1 × A p-side contact layer (120 nm) made of GaN containing 10 20 / cm 3 .

(3)AlGaNからなるバッファ層(膜厚:約10nm)アンドープGaN層(1μm)、Siを4.5×1018/cm含むGaNからなるn側コンタクト層(5μm)、アンドープGaNからなる下層(300nm)と、Siを4.5×1018/cm含むGaNからなる中間層(30nm)と、アンドープGaNからなる上層(5nm)との3層からなるn側第1多層膜層(総膜厚:335nm)、アンドープGaN(4nm)とアンドープIn0.1Ga0.9N(2nm)とが繰り返し交互に10層ずつ積層されてさらにアンドープGaN(4nm)が積層された超格子構造のn側第2多層膜層(総膜厚:64nm)、アンドープGaNからなる障壁層(25nm)とIn0.3Ga0.7Nからなる井戸層(3nm)とIn0.02Ga0.98Nからなる第1の障壁層(10nm)とアンドープGaNからなる第2の障壁層(15nm)が繰り返し交互に6層ずつ積層されて形成された多重量子井戸構造の発光層(総膜厚:193nm)(繰り返し交互に積層する層は3層〜6層の範囲が好ましい)、Mgを5×1019/cm含むAl0.15Ga0.85N(4nm)とMgを5×1019/cm含むIn0.03Ga0.97N(2.5nm)とが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm含むAl0.15Ga0.85N(4nm)が積層された超格子構造のp側多層膜層(総膜厚:36.5nm)、Mgを1×1020/cm含むGaNからなるp側コンタクト層(120nm)。 (3) AlGaN buffer layer (film thickness: about 10 nm) undoped GaN layer (1 μm), n-side contact layer (5 μm) made of GaN containing Si 4.5 × 10 18 / cm 3 , lower layer made of undoped GaN (300 nm), an n-side first multilayer film layer (total of 3 layers of an intermediate layer (30 nm) made of GaN containing Si of 4.5 × 10 18 / cm 3 and an upper layer (5 nm) made of undoped GaN (Thickness: 335 nm), undoped GaN (4 nm) and undoped In 0.1 Ga 0.9 N (2 nm) are repeatedly stacked alternately in 10 layers, and further, undoped GaN (4 nm) is stacked. n-side second multilayer film layer (total film thickness: 64 nm), barrier layer (25 nm) made of undoped GaN, and well layer (3 nm) made of In 0.3 Ga 0.7 N ) And In 0.02 Ga 0.98 N, a first barrier layer (10 nm) and a second barrier layer (15 nm) made of undoped GaN are repeatedly stacked alternately in six layers. Light-emitting layer having a structure (total film thickness: 193 nm) (the layer that is alternately and repeatedly stacked is preferably in the range of 3 to 6 layers), Al 0.15 Ga 0.85 N (containing 5 × 10 19 / cm 3 of Mg) 4 nm) and 5 × the Mg 10 19 / cm 3 comprises in 0.03 Ga 0.97 N (2.5nm) and is 5 × further Mg are stacked in alternating repeating five layers 10 19 / cm 3 containing Al P-side multilayer layer (total film thickness: 36.5 nm) having a superlattice structure in which 0.15 Ga 0.85 N (4 nm) is stacked, p-side contact made of GaN containing 1 × 10 20 / cm 3 of Mg Layer (120 nm).

なお、このうち、n側に設けるアンドープGaNからなる下層(300nm)を、下からアンドープGaNからなる第1の層(150nm)、Siを5×1017/cm含むGaNからなる第2の層(10nm)およびアンドープGaNからなる第3の層(150nm)からなる3層構造の下層とすることで、発光素子の駆動時間経過に伴うVfの変動を抑えることが可能となる。 Of these, the lower layer (300 nm) made of undoped GaN provided on the n side is the first layer (150 nm) made of undoped GaN from the bottom, and the second layer made of GaN containing 5 × 10 17 / cm 3 of Si. By using a lower layer of a three-layer structure consisting of (10 nm) and a third layer (150 nm) made of undoped GaN, it becomes possible to suppress the variation in Vf with the lapse of the driving time of the light emitting element.

さらに、p側多層膜層とp側コンタクト層との間に、GaNまたはAlGaN(200nm)で形成してもよい。この層は、アンドープで形成され、隣接する層からのMgの拡散により、p型を示す。この層を設けることで、発光素子の静電耐圧が向上する。この層は、静電保護機能を別途設けた発光装置に用いる場合にはなくてもよいが、発光素子外部に静電保護素子など、静電保護手段を設けない場合には、静電耐圧を向上させることができるので設けることが好ましい。   Furthermore, GaN or AlGaN (200 nm) may be formed between the p-side multilayer film layer and the p-side contact layer. This layer is undoped and exhibits p-type due to diffusion of Mg from adjacent layers. By providing this layer, the electrostatic withstand voltage of the light emitting element is improved. This layer may be omitted when used in a light emitting device provided with an electrostatic protection function separately, but when an electrostatic protection means such as an electrostatic protection element is not provided outside the light emitting element, an electrostatic withstand voltage is not required. Since it can improve, providing is preferable.

(4)バッファ層、アンドープGaN層、Siを6.0×1018/cm含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを2.0×1018/cm含むGaN障壁層とInGaN井戸層とを繰り返し5層ずつ交互に積層された多重量子井戸の発光層(総膜厚:100nm)、Mgを5.0×1018/cm含むGaNからなるp型窒化物半導体層(膜厚:130nm)。 (4) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 6.0 × 10 18 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), Si Of multiple quantum wells (total film thickness: 100 nm) in which 5 layers of GaN barrier layers and InGaN well layers containing 2.0 × 10 18 / cm 3 are alternately stacked, and Mg is 5.0 × 10 A p-type nitride semiconductor layer (film thickness: 130 nm) made of GaN containing 18 / cm 3 .

さらに、p型窒化物半導体層の上にInGaN層(30〜10nm、好ましくは5nm)を有してもよい。これにより、このInGaN層が電極と接するp側コンタクト層となる。このようにMgがドープされていない層であっても、隣接するp型半導体層よりも相対的に膜厚が薄ければ、p電極を形成するp型窒化物半導体層として機能する。   Furthermore, an InGaN layer (30 to 10 nm, preferably 5 nm) may be provided on the p-type nitride semiconductor layer. Thereby, this InGaN layer becomes a p-side contact layer in contact with the electrode. Thus, even a layer not doped with Mg functions as a p-type nitride semiconductor layer for forming a p-electrode if the film thickness is relatively smaller than that of an adjacent p-type semiconductor layer.

(5)バッファ層、アンドープGaN層、Siを1.3×1019/cm含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを3.0×1018/cm含むGaN障壁層とInGaN井戸層とを繰り返し7層ずつ交互に積層された多重量子井戸の発光層(総膜厚:80nm)、Mgを2.5×1020/cm含むGaNからなるp型窒化物半導体層。このp型窒化物半導体層の上には、p側コンタクト層として、InGaN層(30〜10nm、好ましくは5nm)を形成してもよい。 (5) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 1.3 × 10 19 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer with a total film thickness of 6 nm), Si Is a multiple quantum well light emitting layer (total film thickness: 80 nm) in which 7 layers of GaN barrier layers and InGaN well layers containing 3.0 × 10 18 / cm 3 are alternately stacked, and Mg is 2.5 × 10 A p-type nitride semiconductor layer made of GaN containing 20 / cm 3 . An InGaN layer (30 to 10 nm, preferably 5 nm) may be formed on the p-type nitride semiconductor layer as a p-side contact layer.

これらの半導体層によって構成される半導体発光素子は、上面視が、通常、四角形または略これに近い形状であり、第1導電型半導体層は、1つの半導体発光素子の一部の領域において、第2導電型半導体層および発光層、任意に第1半導体層の深さ方向の一部が除去されて、その表面が露出している。
(電極)
A semiconductor light emitting device constituted by these semiconductor layers is generally quadrangular or substantially similar in shape when viewed from above, and the first conductivity type semiconductor layer has a first region in a part of one semiconductor light emitting device. A part of the two-conductivity-type semiconductor layer and the light emitting layer, optionally the first semiconductor layer, in the depth direction is removed to expose the surface.
(electrode)

前記第2電極は、前記第2導電型半導体層側から順に第1金属膜、第2金属膜、第3金属膜が積層されている。前記第1金属膜は、銀合金または銀が含まれている。この「含まれている」の意味は、銀を少なくとも85%含むことを意味する。前記第2金属膜は、前記第1金属膜を被覆し、アルミニウムを主成分とするアルミニウム合金またはアルミニウムが含まれている。この「含まれている」の意味は、アルミニウムを少なくとも85%含むことを意味する。前記第3金属膜は、前記第2金属膜上にアルミニウム、導電性金属、金を主成分とする金合金または金、の順に積層されており、上面視では前記第2金属膜よりも小面積である。
前記第1金属膜は、前記第2導電型半導体層にオーミック接続されて効率的な電流の投入を図るとともに、発光層からの光を効率よく反射させることを意図するものである。
The second electrode is formed by laminating a first metal film, a second metal film, and a third metal film in order from the second conductivity type semiconductor layer side. The first metal film contains a silver alloy or silver. The meaning of “contained” means containing at least 85% silver. The second metal film covers the first metal film and contains an aluminum alloy or aluminum containing aluminum as a main component. The meaning of “contained” means containing at least 85% aluminum. The third metal film is laminated on the second metal film in the order of aluminum, a conductive metal, a gold alloy containing gold as a main component or gold, and has a smaller area than the second metal film in a top view. It is.
The first metal film is ohmic-connected to the second conductive type semiconductor layer so as to efficiently input current and to reflect light from the light emitting layer efficiently.

前記第1金属膜は、銀の単層膜であってもよいし、銀合金の単層膜であってもよいし、銀または銀合金を最下層に含む積層膜であってもよい。
前記銀合金としては、銀と、Ni、Pt、Co、Au、Pd、Ti、Mn、V、Cr、Zr、Rh、Cu、Al、Mg、Bi、Sn、Ir、Ga、Nd、RuおよびReからなる群から選択される1種または2種以上の電極材料と、の合金が挙げられる。なお、前記Niは銀とは合金化されにくいが、銀膜中にNi元素を含むものであってもよい。
The first metal film may be a silver single layer film, a silver alloy single layer film, or a laminated film containing silver or a silver alloy in the lowermost layer.
Examples of the silver alloy include silver, Ni, Pt, Co, Au, Pd, Ti, Mn, V, Cr, Zr, Rh, Cu, Al, Mg, Bi, Sn, Ir, Ga, Nd, Ru, and Re. And an alloy of one or more electrode materials selected from the group consisting of: The Ni is not easily alloyed with silver, but may contain Ni element in the silver film.

前記第1金属膜は、前記第2導電型半導体層側から前記第2金属膜側にかけて、その組成に傾斜があってもよい。例えば、前記第2導電型半導体層側においては銀膜または銀と1%程度までの銀以外の元素とを含む合金等であってもよく、前記第2金属膜側においては銀と5%程度までの銀以外の元素とを含む合金等であってもよい。
最下層以外の膜は、銀または銀合金であってもよいし、銀または銀合金を含まない電極材料により形成されていてもよい。また、最下層以外の膜は、これら電極材料およびNiを含む群から選択される1種または2種以上の金属または合金の単層膜または2層以上の積層膜、銀と実質的に反応しない金属膜等であることが好ましい。
The composition of the first metal film may be inclined from the second conductive semiconductor layer side to the second metal film side. For example, the second conductive type semiconductor layer side may be a silver film or an alloy containing silver and an element other than silver up to about 1%, and the second metal film side may be about 5% with silver. An alloy containing elements other than silver may be used.
The film other than the lowermost layer may be silver or a silver alloy, or may be formed of an electrode material that does not contain silver or a silver alloy. In addition, the films other than the lowermost layer substantially do not react with silver, a single layer film of two or more kinds of metal or alloy selected from the group including these electrode materials and Ni, or a laminated film of two or more layers. A metal film or the like is preferable.

前記第1金属膜の好ましい例としては、銀の単層膜であり、さらに、銀と実質的に反応しない金属(上)/銀または銀合金(下)の2層構造、貴金属(上)/銀または銀合金(下)の2層構造、貴金属(上)/銀と実質的に反応しない金属(中)/銀または銀合金(下)の3層構造、貴金属2層(上)/銀と実質的に反応しない金属(中)/銀または銀合金(下)の4層構造等がより好ましい。ここでの貴金属は白金族系金属または金等が挙げられ、なかでもPtおよび金が好ましい。   A preferable example of the first metal film is a single layer film of silver, and further has a two-layer structure of metal (upper) / silver or silver alloy (lower) that does not substantially react with silver, noble metal (upper) / Two-layer structure of silver or silver alloy (bottom), noble metal (top) / three-layer structure of metal (medium) / silver or silver alloy (bottom) that does not substantially react with silver, two layers of noble metal (top) / silver A 4-layer structure of metal (medium) / silver or silver alloy (bottom) that does not substantially react is more preferable. Examples of the noble metal include platinum group metals and gold. Among them, Pt and gold are preferable.

銀と実質的に反応しない金属としては、1000℃以下の温度で銀と実質的に反応しない金属、具体的には、ニッケル(Ni)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、クロム(Cr)、タングステン(W)等が挙げられる。なかでも、Niが好ましい。   As a metal that does not substantially react with silver, a metal that does not substantially react with silver at a temperature of 1000 ° C. or less, specifically, nickel (Ni), ruthenium (Ru), osmium (Os), iridium (Ir) , Titanium (Ti), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), chromium (Cr), tungsten (W), and the like. Of these, Ni is preferable.

前記第1金属膜の膜厚は特に限定されないが、例えば、銀または銀合金単層の場合は前記発光層からの光を有効に反射させることができる膜厚、具体的には、20nm〜1μm程度、50nm〜300nm程度、好ましくは100nm程度が挙げられる。積層構造の場合は、総膜厚が、50nm〜5μm程度、50nm〜1μm程度が挙げられ、この程度の範囲内で、それに含まれる銀または銀合金膜を適宜調整することができる。また、積層構造の場合は、銀または銀合金膜とその上に積層される膜とは、同一工程でパターニングすることによって同一の形状であってもよいが、最下層の銀または銀合金膜をその上に積層される膜(好ましくは、銀と反応しない金属膜)で被覆することが好ましい。これにより、銀と反応しない金属膜の上に、第1金属膜の一部としてどのような電極材料が形成されても、銀または銀合金膜とは直接接触しないために、銀との反応を阻止することができる。   The film thickness of the first metal film is not particularly limited. For example, in the case of a silver or silver alloy single layer, the film thickness that can effectively reflect light from the light emitting layer, specifically, 20 nm to 1 μm. About 50 nm to 300 nm, preferably about 100 nm. In the case of a laminated structure, the total film thickness is about 50 nm to 5 μm and about 50 nm to 1 μm. Within this range, the silver or silver alloy film contained therein can be appropriately adjusted. In the case of a laminated structure, the silver or silver alloy film and the film laminated thereon may have the same shape by patterning in the same process. It is preferable to coat with a film laminated thereon (preferably a metal film that does not react with silver). As a result, no matter what electrode material is formed as a part of the first metal film on the metal film that does not react with silver, it does not come into direct contact with the silver or silver alloy film. Can be blocked.

前記第1金属膜は、積層状態によって、例えば、銀の単層膜の直上にニッケル膜が配置する場合などにおいて、少なくとも半導体層との界面において結晶化されていてもよい。前記第1金属膜の結晶化によって、半導体層とのより良好なオーミック性を確保することができる。ここで、結晶化とは、例えば、断面を透過電子顕微鏡法(TEM)により観察する方法、走査型電子顕微鏡法(SEM)により観察する方法、電子回折パターンを測定する方法、超薄膜評価装置で観察する方法等によって、結晶粒の界面が視認できることを意味する。この場合の結晶粒は、例えば、10nm〜100nm程度の径(長さ、高さまたは幅)を有しているものとして視認し得ることが好ましい。   The first metal film may be crystallized at least at the interface with the semiconductor layer depending on the stacked state, for example, when a nickel film is disposed immediately above the silver single layer film. By crystallization of the first metal film, better ohmic properties with the semiconductor layer can be ensured. Here, crystallization is, for example, a method of observing a cross section by transmission electron microscopy (TEM), a method of observing by scanning electron microscopy (SEM), a method of measuring an electron diffraction pattern, or an ultra-thin film evaluation apparatus. It means that the interface of crystal grains can be visually recognized by an observation method or the like. It is preferable that the crystal grains in this case can be visually recognized as having a diameter (length, height, or width) of, for example, about 10 nm to 100 nm.

前記第1金属膜を、前記半導体層との界面において結晶化する方法は、公知の方法、例えば、蒸着法、スパッタ法、イオンビームアシスト蒸着法等の方法により前記第1金属膜を形成した後、大気雰囲気下または窒素雰囲気下で、10〜30分間程度、300〜600℃程度の温度範囲で熱処理する方法が挙げられる。   The method for crystallizing the first metal film at the interface with the semiconductor layer is performed after the first metal film is formed by a known method such as a vapor deposition method, a sputtering method, or an ion beam assisted vapor deposition method. And a method of performing a heat treatment in a temperature range of about 300 to 600 ° C. for about 10 to 30 minutes in an air atmosphere or a nitrogen atmosphere.

前記第2金属膜は、前記第1金属膜を完全または略完全に被覆しており、さらに、前記第2導電型半導体層の上面に一部が接触(または被覆)していることが好ましい。完全にまたは略完全に被覆するとは、前記第2金属膜に対して、積極的に前記第1金属膜を露出させるような加工を施さないことを指す。よって、前記第1金属膜の上面のすべておよび側面の全面を実質的に被覆されていることがより好ましい。   It is preferable that the second metal film completely or substantially completely covers the first metal film, and that the second metal film partially contacts (or covers) the upper surface of the second conductive semiconductor layer. “Completely or substantially completely covering” means that the second metal film is not actively subjected to processing that exposes the first metal film. Therefore, it is more preferable that the entire upper surface and the entire side surface of the first metal film are substantially covered.

なお、前記第2電極は、上述したように、前記発光層からの光を効率よく反射させることを意図するものであるため、前記第2導電型半導体層および前記第1金属膜との関係を満たす限り、前記第1金属膜とともに、前記第2導電型半導体層上の略全面に、広い面積で形成されることが好ましい。これにより、発光層からの光を高効率で取り出すことが可能となる。   Since the second electrode is intended to efficiently reflect light from the light emitting layer as described above, the relationship between the second conductive semiconductor layer and the first metal film is as follows. As long as it is satisfied, it is preferable that the first metal film and the second conductive type semiconductor layer are formed on a substantially entire surface with a large area. Thereby, light from the light emitting layer can be extracted with high efficiency.

前記第2金属膜は、前記第1金属膜を被覆し、アルミニウムを主成分とするアルミニウム合金またはアルミニウムが含まれている。このアルミニウムを主成分とするアルミニウム合金は、アルミニウムを90%以上含有しているものを意味するが、アルミニウムを95%以上含有していることがより好ましい。例えば、Alが98%含有され、Cuが2%含有されているAlCuである。   The second metal film covers the first metal film and contains an aluminum alloy or aluminum containing aluminum as a main component. This aluminum alloy containing aluminum as a main component means one containing 90% or more of aluminum, but more preferably containing 95% or more of aluminum. For example, AlCu containing 98% Al and 2% Cu.

前記第2金属膜は、アルミニウムの1層である必要はなく、2層以上の複数層とすることもできる。例えば、前記AlCu/W/Tiや、Al/W/Ti膜などの3層構造膜等が好ましい。
また、銀と実質的に反応しない金属を、前記第2金属膜と前記第1金属膜との界面に配置することが好ましい。
The second metal film does not need to be a single layer of aluminum, and may be a multilayer of two or more layers. For example, a three-layer structure film such as the AlCu / W / Ti or Al / W / Ti film is preferable.
Further, it is preferable that a metal that does not substantially react with silver is disposed at the interface between the second metal film and the first metal film.

また、これら電極の上にワイヤボンディングなど、他の端子との接続のために通常用いられる導電性材料、例えば、金、白金等を第2金属膜の上面(接続領域)に配置させることが好ましい。さらに、後述する保護膜または誘電体多層膜との密着性の良好な材料を前記第2金属膜の上面に配置させることが好ましい。
前記第2金属膜の膜厚は、特に限定されるものではなく、具体的には、総膜厚が0.5μm〜4.0μm程度となる範囲で適宜調整することが好ましい。
Moreover, it is preferable to arrange a conductive material usually used for connection with other terminals such as wire bonding, such as gold or platinum, on the upper surface (connection region) of the second metal film on these electrodes. . Furthermore, it is preferable that a material having good adhesion with a protective film or a dielectric multilayer film described later is disposed on the upper surface of the second metal film.
The film thickness of the second metal film is not particularly limited, and specifically, it is preferably adjusted as appropriate in the range where the total film thickness is about 0.5 μm to 4.0 μm.

前記第3金属膜は、パッド電極としての機能を果たすものが好ましい。そのため前記第3金属膜は、前記第2金属膜の上面の一部に配置される。前記半導体発光素子に形成される前記第3金属膜は1個である必要はなく、2個以上の複数個有することが好ましい。また前記第3金属膜は、上面視において、長方形や正方形及びこれらの角が丸みをおびたもの、円形、楕円形状など種々の形状をとることができる。たとえば、一辺が1400μmの正方形の半導体発光素子であれば、前記第3金属膜は一辺が1200〜1350μm、もう一辺が10〜300μmの略長方形とすることができる。また、直径が10μm〜100μmの略円形や、長径が20μm〜150μm、短径10μm〜130μmの略楕円形とすることもできる。
前記第3金属膜は、前記第2金属膜上にアルミニウムを主成分とするアルミニウム合金またはアルミニウム、導電性金属、金を主成分とする金合金または金、の順に積層されている。これらの金属は、互いに拡散されていてもよい。
The third metal film preferably functions as a pad electrode. Therefore, the third metal film is disposed on a part of the upper surface of the second metal film. The number of the third metal films formed in the semiconductor light emitting element is not necessarily one, and preferably has two or more. The third metal film can have various shapes such as a rectangle, a square, a rounded corner, a circle, and an ellipse when viewed from above. For example, in the case of a square semiconductor light emitting device having a side of 1400 μm, the third metal film can be a substantially rectangular shape having a side of 1200 to 1350 μm and the other side of 10 to 300 μm. Moreover, it can also be set as the substantially circular shape whose diameter is 10 micrometers-100 micrometers, and a substantially elliptical shape whose major axis is 20 micrometers-150 micrometers, and whose minor axis is 10 micrometers-130 micrometers.
The third metal film is laminated on the second metal film in the order of an aluminum alloy or aluminum mainly composed of aluminum, a conductive metal, and a gold alloy or gold mainly composed of gold. These metals may be diffused with each other.

ここで導電性金属は、特に限定されず、例えば、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、イットリウム(Y)、スズ(Sn)等の金属、合金、ITO、ZnO、SnO等の導電性酸化物膜の単層膜又は積層膜等が挙げられる。また、金を主成分とする金合金は、金を50%以上含有するものをいい、好ましくは80%以上である。より好ましくは、金:スズが80:20である。 Here, the conductive metal is not particularly limited. For example, zinc (Zn), nickel (Ni), platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium. (Ir), titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium (Cr), tungsten (W), lanthanum (La), copper (Cu), silver (Ag), yttrium (Y), tin (Sn) and other metals, alloys, ITO, ZnO 2 , SnO Examples thereof include a single layer film or a laminated film of a conductive oxide film. Moreover, the gold alloy which has gold as a main component says what contains 50% or more of gold, Preferably it is 80% or more. More preferably, gold: tin is 80:20.

前記第1電極は、前記第1導電型半導体層上に形成される。
前記第1電極は前記第2電極の前記第3金属膜と同一材料であることが好ましい。
前記第1電極は、パッド電極としての機能を果たすものが好ましい。そのため前記第1電極は、前記第2導電型半導体層の上面の一部に配置される。前記半導体発光素子に形成される前記第1電極は1個である必要はなく、2個以上の複数個有することが好ましい。また前記第1電極は、上面視において、長方形や正方形及びこれらの角が丸みをおびたもの、円形、楕円形状など種々の形状をとることができる。たとえば、直径が10μm〜100μmの略円形や、長径が20μm〜150μm、短径10μm〜130μmの略楕円形とすることもできる。第1電極は第3金属膜よりも小さいことが好ましい。
The first electrode is formed on the first conductive semiconductor layer.
The first electrode is preferably made of the same material as the third metal film of the second electrode.
The first electrode preferably functions as a pad electrode. Therefore, the first electrode is disposed on a part of the upper surface of the second conductive semiconductor layer. The number of the first electrodes formed in the semiconductor light emitting element is not necessarily one, and it is preferable to have two or more. In addition, the first electrode can have various shapes such as a rectangle, a square, rounded corners, a circle, and an ellipse when viewed from above. For example, a substantially circular shape having a diameter of 10 μm to 100 μm, a substantially elliptical shape having a major axis of 20 μm to 150 μm, and a minor axis of 10 μm to 130 μm can be used. The first electrode is preferably smaller than the third metal film.

前記第1電極は、アルミニウムを主成分とするアルミニウム合金またはアルミニウム、導電性金属、金を主成分とする金合金または金、の順に積層されている。これらの金属は、互いに拡散されていてもよい。
ここで導電性金属は、特に限定されず、例えば、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、イットリウム(Y)、スズ(Sn)等の金属、合金、ITO、ZnO、SnO等の導電性酸化物膜の単層膜又は積層膜等が挙げられる。また、金を主成分とする金合金は、金を50%以上含有するものをいい、好ましくは80%以上である。より好ましくは金:スズが80:20である。
The first electrode is laminated in the order of aluminum alloy or aluminum containing aluminum as a main component, aluminum, conductive metal, and gold alloy or gold containing gold as a main component. These metals may be diffused with each other.
Here, the conductive metal is not particularly limited. For example, zinc (Zn), nickel (Ni), platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium. (Ir), titanium (Ti), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium (Cr), tungsten (W), lanthanum (La), copper (Cu), silver (Ag), yttrium (Y), tin (Sn) and other metals, alloys, ITO, ZnO 2 , SnO Examples thereof include a single layer film or a laminated film of a conductive oxide film. Moreover, the gold alloy which has gold as a main component says what contains 50% or more of gold, Preferably it is 80% or more. More preferably, gold: tin is 80:20.

(保護膜、誘電体多層膜)
前記第2の金属膜の表面を被覆する保護膜または誘電体多層膜を備えていることが好ましい。前記保護膜または前記誘電体多層膜は、例えば、前記第2金属膜の外周の一部または全部を被覆し、前記第1および第2半導体層の上面および/または側面の一部または全部を被覆するように形成されていることがより好ましい。また、前記保護膜または前記誘電体多層膜は、前記第3金属膜の側面も被覆するように形成されていることが好ましい。
前記保護膜は、酸化物膜(SiO、Al)および窒化物膜を用いることが好ましく、窒化物膜がより好ましい。窒化物膜としては、代表的には、SiN、TiN、SiO等の単層膜または積層膜が挙げられる。なかでも、SiNの単層膜等が好ましい。このように、電極を被覆する保護膜に、窒化物膜を用いることにより、窒素原子が水分または湿気を捉え、銀および銀合金からなる電極への水分または湿気を有効に防止すると考えられ、銀のマイグレーションを防止することができる。
ただし、前記第2金属膜で前記第1金属膜のマイグレーションを防止しているため、前記保護膜はSiOであってもよい。これにより簡易に前記半導体発光素子を製造することができる。
なお、前記保護膜または前記誘電体多層膜は、電極を完全に被覆している必要はなく、電極が他の端子との接続のために必要な領域を除いて被覆されていることが好ましい。前記保護膜または前記誘電体多層膜の膜厚は、例えば、400〜1000nm程度が適当である。
(Protective film, dielectric multilayer film)
It is preferable that a protective film or a dielectric multilayer film covering the surface of the second metal film is provided. The protective film or the dielectric multilayer film covers, for example, part or all of the outer periphery of the second metal film, and covers part or all of the upper surface and / or the side surface of the first and second semiconductor layers. More preferably, it is formed. The protective film or the dielectric multilayer film is preferably formed so as to cover the side surface of the third metal film.
As the protective film, an oxide film (SiO 2 , Al 2 O 3 ) and a nitride film are preferably used, and a nitride film is more preferable. Typical examples of the nitride film include a single-layer film or a laminated film such as SiN, TiN, and SiO x N y . Among these, a single layer film of SiN or the like is preferable. Thus, it is considered that by using a nitride film as a protective film covering the electrode, nitrogen atoms capture moisture or moisture and effectively prevent moisture or moisture from being applied to the electrode made of silver and a silver alloy. Migration can be prevented.
However, since the migration of the first metal film is prevented by the second metal film, the protective film may be SiO 2 . Thus, the semiconductor light emitting device can be easily manufactured.
The protective film or the dielectric multilayer film does not need to completely cover the electrode, and the electrode is preferably covered except for a region necessary for connection with other terminals. The film thickness of the protective film or the dielectric multilayer film is suitably about 400 to 1000 nm, for example.

(実装基板)
前記半導体発光素子は、通常、フリップチップ実装(フェイスダウン実装)により、実装基板に実装され、半導体発光装置を構成する。
前記実装基板は、少なくとも前記半導体発光素子の電極に対向する面に配線が施され、任意に前記保護素子等が形成されていてもよく、フリップチップ実装された前記半導体発光素子を固定・支持する。前記実装基板は、前記半導体発光素子と熱膨張係数がほぼ等しい材料、例えば、窒化物半導体発光素子に対して窒化アルミニウムが好ましい。これにより、前記実装基板と前記半導体発光素子との間に発生する熱応力の影響を緩和することができる。また、静電保護素子等の機能を付加することができ、安価であるシリコンを用いてもよい。配線のパターンは、特に限定されるものではないが、例えば、正負一対の配線パターンが絶縁分離されて互いに一方を包囲するように形成されることが好ましい。
前記実装基板をリード電極に接続する際には、前記半導体発光素子に対向する面からリード電極に対向する面にかけて導電部材により配線が施されていてもよい。
(Mounting board)
The semiconductor light emitting element is usually mounted on a mounting substrate by flip chip mounting (face down mounting) to constitute a semiconductor light emitting device.
The mounting substrate may be provided with wiring on at least a surface facing the electrode of the semiconductor light emitting element, and the protection element or the like may be arbitrarily formed, and the flip-chip mounted semiconductor light emitting element is fixed and supported. . The mounting substrate is preferably made of a material having substantially the same thermal expansion coefficient as that of the semiconductor light emitting element, for example, aluminum nitride relative to the nitride semiconductor light emitting element. Thereby, the influence of the thermal stress generated between the mounting substrate and the semiconductor light emitting element can be reduced. Further, silicon that can be added with a function such as an electrostatic protection element and is inexpensive may be used. The wiring pattern is not particularly limited. For example, it is preferable that a pair of positive and negative wiring patterns be insulated and separated so as to surround one another.
When the mounting substrate is connected to the lead electrode, wiring may be provided by a conductive member from the surface facing the semiconductor light emitting element to the surface facing the lead electrode.

実施例1にかかる半導体発光素子を図1及び図2に示す。ただし、実施の形態と重複する部分は、説明を省くことがある。
この半導体発光素子100は、縦1.4mm、横1.4mmの大きさを有する。
この半導体発光素子100は、サファイア基板70の上に、Al0.1Ga0.9Nよりなるバッファ層(図示せず)、ノンドープGaN層(図示せず)が積層され、その上に、第1導電型半導体層(n型半導体層)10として、SiドープGaNよりなるn側コンタクト層、GaN層(4nm)とInGaN層(2nm)とを交互に10回積層させた超格子のn型クラッド層が積層され、さらにその上に、GaN層(25nm)とInGaN層(3nm)とが交互に3〜6回積層された多重量子井戸構造の発光層20、第2導電型半導体層(p型半導体層)30として、MgドープAl0.1Ga0.9N層(4nm)とMgドープInGaN層(2nm)とが交互に10回積層された超格子のp型クラッド層、MgドープGaNよりなるp側コンタクト層がこの順に積層されて構成される。
A semiconductor light emitting device according to Example 1 is shown in FIGS. However, the description overlapping with the embodiment may be omitted.
The semiconductor light emitting device 100 has a size of 1.4 mm in length and 1.4 mm in width.
In this semiconductor light emitting device 100, a buffer layer (not shown) made of Al 0.1 Ga 0.9 N and a non-doped GaN layer (not shown) are stacked on a sapphire substrate 70, and a As a one-conductivity-type semiconductor layer (n-type semiconductor layer) 10, an n-side contact layer made of Si-doped GaN, a superlattice n-type clad in which GaN layers (4 nm) and InGaN layers (2 nm) are alternately stacked 10 times A light emitting layer 20 having a multiple quantum well structure in which a GaN layer (25 nm) and an InGaN layer (3 nm) are alternately stacked 3 to 6 times, and a second conductivity type semiconductor layer (p-type) as the semiconductor layer) 30, Mg-doped the Al 0.1 Ga 0.9 N layer, (4 nm) and Mg-doped InGaN layer (2 nm) and superlattice p-type cladding layer stacked 10 times alternately, Mg-doped GaN p-side contact layer made which are stacked in this order.

第1導電型半導体層(n型半導体層)10の一部の領域においては、その上に積層された発光層20および第2導電型半導体層(p型半導体層)30が除去され、さらに第1導電型半導体層(n型半導体層)10自体の厚さ方向の一部が除去されて露出しており、その露出した第1導電型半導体層(n型半導体層)10上に第1電極(n電極)40が形成されている。   In a partial region of the first conductivity type semiconductor layer (n-type semiconductor layer) 10, the light emitting layer 20 and the second conductivity type semiconductor layer (p-type semiconductor layer) 30 stacked thereon are removed, and the first A part of the one-conductivity-type semiconductor layer (n-type semiconductor layer) 10 itself in the thickness direction is removed and exposed, and the first electrode is formed on the exposed first-conductivity-type semiconductor layer (n-type semiconductor layer) 10. (N electrode) 40 is formed.

第2導電型半導体層(p型半導体層)30上には、第2電極(p電極)50が形成されている。第2電極50は、第2導電型半導体層30側から第1金属膜52、第2金属膜54、第3金属膜56の順に形成されている。
上面視において、第1電極40は4個/列で4列配置されており、第2電極50の第3金属膜56は第1電極40の列を挟むように5列配置されている。第3金属膜56の5列のうち、外側の各1列は、内側の3列よりも約半分の大きさしか有していない。第3金属膜56の一列は2つに分かれている。さらに第3金属膜56上に第2金属バンプ58が一列8〜9個形成されている。また、1つの第1電極40上に1つの第1金属バンプ48が形成されている。
第1金属膜52は、第2導電型半導体層30側からAg/Ni/Ti/Ruの順に、各膜厚100nmで積層されている。第1金属膜は、第2導電型半導体層30の上面の約90%を覆っている。
A second electrode (p electrode) 50 is formed on the second conductive semiconductor layer (p-type semiconductor layer) 30. The second electrode 50 is formed in the order of the first metal film 52, the second metal film 54, and the third metal film 56 from the second conductivity type semiconductor layer 30 side.
In the top view, the first electrodes 40 are arranged in four rows / columns, and the third metal films 56 of the second electrodes 50 are arranged in five rows so as to sandwich the rows of the first electrodes 40. Out of the five rows of the third metal film 56, each one row on the outer side has only about half the size of the inner three rows. One row of the third metal film 56 is divided into two. Further, 8 to 9 second metal bumps 58 are formed on the third metal film 56 in a row. Further, one first metal bump 48 is formed on one first electrode 40.
The first metal film 52 is laminated with a thickness of 100 nm in the order of Ag / Ni / Ti / Ru from the second conductivity type semiconductor layer 30 side. The first metal film covers about 90% of the upper surface of the second conductivity type semiconductor layer 30.

第2金属膜54は、第1金属膜52側からAlCu/Ru/Tiの順に、2000nm/100nm/3nmで積層されている。第2金属膜54は、第1金属膜52を完全に被覆している。第1金属膜52の外周から第2金属膜54の外周までの距離(厚み)は、約4〜4.5μmである。
第3金属膜56は、第2金属膜54側からAlCuSi/Ti/Pt/Auの順に、500nm/150nm/50nm/450nmで積層されている。第3金属膜56は、第2金属膜54上の一部に5列形成されている。外側2列のうちの1つの第3金属膜56は、縦600μm横90μmである。内側3列の第3金属膜56は、縦1300μm横180μmである。
第2金属膜54と第3金属膜56との接合部分において、第2金属膜54はエッチング等でAlCuを露出するように形成している。これにより、第2金属膜54と第3金属膜56との接合部分は、第2金属膜54のAlCuと第3金属膜56のAlCuSiとで接合されている。これにより第2金属膜54と第3金属膜56との接合を強固にすることができる。
The second metal film 54 is laminated at 2000 nm / 100 nm / 3 nm in the order of AlCu / Ru / Ti from the first metal film 52 side. The second metal film 54 completely covers the first metal film 52. The distance (thickness) from the outer periphery of the first metal film 52 to the outer periphery of the second metal film 54 is about 4 to 4.5 μm.
The third metal film 56 is laminated at 500 nm / 150 nm / 50 nm / 450 nm in the order of AlCuSi / Ti / Pt / Au from the second metal film 54 side. The third metal film 56 is formed in five rows on a part of the second metal film 54. One third metal film 56 in the outer two rows is 600 μm long and 90 μm wide. The inner three rows of third metal films 56 are 1300 μm long and 180 μm wide.
At the junction between the second metal film 54 and the third metal film 56, the second metal film 54 is formed so as to expose AlCu by etching or the like. As a result, the junction between the second metal film 54 and the third metal film 56 is joined by the AlCu of the second metal film 54 and the AlCuSi of the third metal film 56. As a result, the bonding between the second metal film 54 and the third metal film 56 can be strengthened.

第1電極40と第3金属膜56とは同一の積層構造を成し、および、同一の厚みを有している。これは第1電極40と第3金属膜56とを同一の工程で積層するためである。
第3金属膜56で覆われている部分以外の第2金属膜54は、その表面に酸化アルミニウム55が形成されている。第3金属膜56と第2金属膜54との界面において酸化アルミニウムが形成されていないほうが密着性の観点から好ましい。
The first electrode 40 and the third metal film 56 have the same stacked structure and the same thickness. This is because the first electrode 40 and the third metal film 56 are stacked in the same process.
Aluminum oxide 55 is formed on the surface of the second metal film 54 other than the portion covered with the third metal film 56. From the viewpoint of adhesion, it is preferable that no aluminum oxide is formed at the interface between the third metal film 56 and the second metal film 54.

第2金属バンプ58は、Au/Snが80:20の重量比で形成されている。第2金属バンプ58は、直径70μmである。
第1金属バンプ48は、Au:Snが80:20の重量比で形成されている。第1金属バンプ48は、直径60μmである。第2金属バンプ58と第1金属バンプ48は同一の積層構造を成している。
第1導電型半導体層10及び第2導電型半導体層30、第2金属膜54、第3金属膜56の表面は保護膜60で覆われている。保護膜60は、ただし、第3金属膜56、第1電極40は保護膜60で覆っていない構成を採ることもできる。保護膜60はSiOからなる。保護膜60の厚みは400nmである。
第3金属膜56と接合されていない第2金属膜54の表面に酸化アルミニウム55を形成することで保護膜60との密着性を高めることができる。保護膜60と第2金属膜54がともに酸化物だからである。特に、第2金属膜54の側面に酸化アルミニウム55を形成しているため、保護膜60との密着性を高めることができる。
The second metal bump 58 is formed with a weight ratio of Au / Sn of 80:20. The second metal bump 58 has a diameter of 70 μm.
The first metal bump 48 is formed of Au: Sn at a weight ratio of 80:20. The first metal bump 48 has a diameter of 60 μm. The second metal bump 58 and the first metal bump 48 have the same laminated structure.
The surfaces of the first conductive semiconductor layer 10 and the second conductive semiconductor layer 30, the second metal film 54, and the third metal film 56 are covered with a protective film 60. However, the protective film 60 may be configured such that the third metal film 56 and the first electrode 40 are not covered with the protective film 60. Protective film 60 made of SiO 2. The thickness of the protective film 60 is 400 nm.
By forming the aluminum oxide 55 on the surface of the second metal film 54 that is not bonded to the third metal film 56, the adhesion with the protective film 60 can be enhanced. This is because the protective film 60 and the second metal film 54 are both oxides. In particular, since the aluminum oxide 55 is formed on the side surface of the second metal film 54, the adhesion with the protective film 60 can be improved.

実施例2にかかる半導体発光素子について説明する。実施例2にかかる半導体発光素子は、第2電極の積層構造が異なる以外は実施例1とほぼ同一であるため、重複部分の説明を省略する。
第1金属膜52は、第2導電型半導体層30側からAg/Ruの順に、膜厚100nm/200nmで積層されている。
第2金属膜54は、AlCuの単膜で2000nmである。
第3金属膜56は、第2金属膜54側からAlCuSi/Ni/Auの順に、500nm/200nm/450nmで積層されている。
A semiconductor light emitting device according to Example 2 will be described. Since the semiconductor light emitting device according to Example 2 is substantially the same as Example 1 except that the laminated structure of the second electrode is different, the description of the overlapping portion is omitted.
The first metal film 52 is laminated with a film thickness of 100 nm / 200 nm in the order of Ag / Ru from the second conductivity type semiconductor layer 30 side.
The second metal film 54 is an AlCu single film having a thickness of 2000 nm.
The third metal film 56 is laminated at 500 nm / 200 nm / 450 nm in the order of AlCuSi / Ni / Au from the second metal film 54 side.

本発明の半導体発光素子は、バックライト光源、ディスプレイ、照明、車両用ランプ等の各種光源を構成する半導体発光素子に好適に利用することができる。   The semiconductor light emitting device of the present invention can be suitably used for a semiconductor light emitting device constituting various light sources such as a backlight light source, a display, illumination, and a vehicle lamp.

10 第1導電型半導体層
20 発光層
30 第2導電型半導体層
40 第1電極
50 第2電極
52 第1金属膜
54 第2金属膜
56 第3金属膜
60 保護膜
70 基板
100 半導体発光素子
DESCRIPTION OF SYMBOLS 10 1st conductivity type semiconductor layer 20 Light emitting layer 30 2nd conductivity type semiconductor layer 40 1st electrode 50 2nd electrode 52 1st metal film 54 2nd metal film 56 3rd metal film 60 Protective film 70 Substrate 100 Semiconductor light emitting element

Claims (8)

第1導電型半導体層と、第2導電型半導体層とを少なくとも有し、前記第1導電型半導体層に接続された第1電極と、前記第2導電型半導体層に接続された第2電極とを備え、前記第1電極と前記第2電極とは前記第1導電型半導体層の同一面側に配置されて構成される半導体発光素子であって、
前記第2電極は、銀合金または銀を含む第1金属膜と、
前記第1金属膜を被覆し、アルミニウムを主成分とするアルミニウム合金またはアルミニウムを含む第2金属膜と、
前記第2金属膜上にアルミニウムを主成分とするアルミニウム合金またはアルミニウム、導電性金属、金を主成分とする金合金または金、の順に積層されてなる、上面視では前記第2金属膜よりも小面積の第3金属膜と、
が積層されていることを特徴とする半導体発光素子。
A first electrode having at least a first conductivity type semiconductor layer and a second conductivity type semiconductor layer, connected to the first conductivity type semiconductor layer, and a second electrode connected to the second conductivity type semiconductor layer The first electrode and the second electrode are arranged on the same surface side of the first conductivity type semiconductor layer,
The second electrode includes a first metal film containing silver alloy or silver,
A second metal film covering the first metal film and containing aluminum alloy or aluminum containing aluminum as a main component;
On the second metal film, an aluminum alloy or aluminum containing aluminum as a main component or aluminum, a conductive metal, and a gold alloy or gold containing gold as a main component are laminated in this order. A third metal film having a small area;
A semiconductor light emitting element characterized by being laminated.
前記第2金属膜と前記第3金属膜との接合面以外の前記第2金属膜は、最表面に酸化アルミニウム膜が形成されていることを特徴とする請求項1に記載の半導体発光素子。   2. The semiconductor light emitting element according to claim 1, wherein an aluminum oxide film is formed on an outermost surface of the second metal film other than a bonding surface between the second metal film and the third metal film. 前記第2金属膜と前記第3金属膜との接合面は、酸化アルミニウム層よりもアルミニウム層の方が表面積が広いことを特徴とする請求項1または2のいずれかに記載の半導体発光素子。   3. The semiconductor light emitting element according to claim 1, wherein a bonding surface between the second metal film and the third metal film has a larger surface area in the aluminum layer than in the aluminum oxide layer. 前記第1金属膜は、第2金属膜で完全に覆われていることを特徴とする請求項1乃至3のいずれか一項に記載の半導体発光素子。   4. The semiconductor light emitting device according to claim 1, wherein the first metal film is completely covered with a second metal film. 5. 前記第1金属膜の外周よりも外側の第2金属膜は、2μm乃至7μmであることを特徴とする請求項1乃至4のいずれか一項に記載の半導体発光素子。   5. The semiconductor light emitting element according to claim 1, wherein the second metal film outside the outer periphery of the first metal film is 2 μm to 7 μm. 前記第第2導電型半導体層と、前記第2金属膜と、および、前記第3金属膜の一部と、を覆う保護膜または誘電体多層膜が形成されていることを特徴とする請求項1乃至5のいずれか一項に記載の半導体発光素子。   A protective film or a dielectric multilayer film is formed to cover the second conductive semiconductor layer, the second metal film, and a part of the third metal film. The semiconductor light emitting element according to any one of 1 to 5. 前記第2電極の第3金属膜と、前記第1電極とは、同一の材料で形成されていることを特徴とする請求項1乃至6のいずれか一項に記載の半導体発光素子。   7. The semiconductor light emitting element according to claim 1, wherein the third metal film of the second electrode and the first electrode are formed of the same material. 前記第2電極上に、更に第2金属バンプが形成されていることを特徴とする請求項1乃至7のいずれか一項に記載の半導体発光素子。   8. The semiconductor light emitting device according to claim 1, wherein a second metal bump is further formed on the second electrode. 9.
JP2012115287A 2012-05-21 2012-05-21 Semiconductor light-emitting element Pending JP2013243241A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012115287A JP2013243241A (en) 2012-05-21 2012-05-21 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012115287A JP2013243241A (en) 2012-05-21 2012-05-21 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2013243241A true JP2013243241A (en) 2013-12-05

Family

ID=49843855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012115287A Pending JP2013243241A (en) 2012-05-21 2012-05-21 Semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2013243241A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181674A (en) * 2015-03-24 2016-10-13 旭化成株式会社 Semiconductor light-emitting device and apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181674A (en) * 2015-03-24 2016-10-13 旭化成株式会社 Semiconductor light-emitting device and apparatus including the same

Similar Documents

Publication Publication Date Title
JP5045336B2 (en) Semiconductor light emitting device
US8552447B2 (en) Semiconductor light-emitting element
JP4956902B2 (en) GaN-based light emitting diode and light emitting device using the same
JP4889193B2 (en) Nitride semiconductor light emitting device
JP4449405B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5381853B2 (en) Semiconductor light emitting device
US9024342B2 (en) Semiconductor light emitting element
JP2007335793A (en) Semiconductor light emitting device and its manufacturing method
JP6007897B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN108389945B (en) Light emitting element
KR101690508B1 (en) Light emitting device
JP2012204373A (en) Semiconductor light-emitting element
JP5761171B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5304855B2 (en) GaN-based light emitting diode and light emitting device using the same
JP5045001B2 (en) Semiconductor light emitting device
JP2013243241A (en) Semiconductor light-emitting element
JP5652358B2 (en) Semiconductor light emitting device, lamp, and method for manufacturing semiconductor light emitting device
JP6183235B2 (en) Nitride semiconductor light emitting device
KR101886017B1 (en) Light Emitting Diode having enhanced light extracting efficiency and the method of manufacturing the same
US20230335699A1 (en) Light-emitting element, method for manufacturing light-emitting element, and light-emitting device
US10998466B2 (en) Light emitting device
CN116093231A (en) Vertical light emitting diode and light emitting device
KR101709992B1 (en) Light Emitting device
KR20130044772A (en) Light emitting diode having enhanced light extracting efficiency and the method of manufacturing the same
KR20120049694A (en) Light emitting device and light emitting device package