JP2013235276A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2013235276A JP2013235276A JP2013121806A JP2013121806A JP2013235276A JP 2013235276 A JP2013235276 A JP 2013235276A JP 2013121806 A JP2013121806 A JP 2013121806A JP 2013121806 A JP2013121806 A JP 2013121806A JP 2013235276 A JP2013235276 A JP 2013235276A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- fixed substrate
- adhesive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体
装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置お
よびその様な電気光学装置を部品として搭載した電子機器に関する。
The present invention relates to a semiconductor device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a method for manufacturing the semiconductor device. For example, the present invention relates to an electro-optical device typified by a liquid crystal display panel and an electronic apparatus in which such an electro-optical device is mounted as a component.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices is urgently required.
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが
、特に携帯機器への利用が注目されている。そのため、フレキシブルなプラスチックフィ
ルムの上にＴＦＴ素子を形成することが試みられている。
Various applications using such an image display device are expected, but the use for portable devices is attracting attention. Therefore, it has been attempted to form a TFT element on a flexible plastic film.
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせ
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置は
実現されていない。
However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, TFTs having better electrical characteristics cannot be formed than when formed on a glass substrate. Therefore, a high-performance liquid crystal display device using a plastic film has not been realized.
また、特開平８−２８８５２２号公報では、ガラス基板上に薄膜トランジスタを形成し
、封止層を介して樹脂基板を接着した後、ガラス基板を剥離する技術が記載されている。
この技術を用いた場合、ＴＦＴの活性層が下地絶縁膜で保護されるのみとなっており、Ｔ
ＦＴが劣化しやすいという問題が生じていた。
Japanese Patent Application Laid-Open No. 8-288522 describes a technique in which a thin film transistor is formed on a glass substrate, a resin substrate is bonded via a sealing layer, and then the glass substrate is peeled off.
When this technology is used, the active layer of the TFT is only protected by the base insulating film.
There has been a problem that FT tends to deteriorate.
また、特開平１１−２４３２０９号公報では、分離層を設け、レーザー光によって分離
層において剥離を生じせしめた後、接着層を介して一次転写体に接合し、さらに接着層を
介して二次転写体を接合した後、一次転写体を除去する技術が記載されている。この技術
を用いた場合においても、ＴＦＴの活性層が下地絶縁膜のみで保護される状態が作製工程
中に存在するため、傷つきやすくなっており、ＴＦＴが劣化しやすいという問題が生じて
いた。
In JP-A-11-243209, a separation layer is provided, and after the separation layer is peeled off by laser light, it is bonded to the primary transfer body via the adhesive layer, and further transferred to the secondary transfer via the adhesive layer. A technique for removing the primary transfer body after joining the bodies is described. Even when this technique is used, there is a problem that the active layer of the TFT is protected only by the base insulating film during the manufacturing process, so that the TFT is easily damaged and the TFT is easily deteriorated.
本願発明はプラスチック支持体（可撓性のプラスチックフィルムもしくはプラスチック
基板を含む。）を用いて高性能な電気光学装置を作製するための技術を提供することを課
題とする。
It is an object of the present invention to provide a technique for manufacturing a high-performance electro-optical device using a plastic support (including a flexible plastic film or a plastic substrate).
本願発明は、プラスチックに比べて耐熱性のある第１固定基板の上にプラスチック支持
体からなる素子形成基板を第１接着層で接着した後、該素子形成基板上に必要な素子を形
成し、該素子上に第２固定基板を第２接着層で貼り合わせた後に液晶材料を封止保持した
後、第１固定基板を分離することを特徴とする。
In the present invention, after bonding an element forming substrate made of a plastic support on a first fixing substrate having heat resistance compared to plastic with a first adhesive layer, necessary elements are formed on the element forming substrate, The liquid crystal material is sealed and held after the second fixed substrate is bonded to the element with the second adhesive layer, and then the first fixed substrate is separated.
なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイ
ッチング素子として用いる半導体素子（典型的にはＴＦＴ）もしくはＭＩＭ素子を指す。
Note that the necessary elements refer to semiconductor elements (typically TFTs) or MIM elements used as pixel switching elements in the case of an active matrix type electro-optical device.
また、第１固定基板と素子形成基板との貼り合わせ方法は、特に限定されないが、図１
に示したように、第１固定基板に第１接着層を形成した後で素子形成基板を貼り合わせる
方法、あるいは素子形成基板に第１接着層を形成した後で第１固定基板を貼り合わせる方
法を用いればよい。
Further, the method for bonding the first fixed substrate and the element formation substrate is not particularly limited.
As shown in the above, a method of bonding the element forming substrate after forming the first adhesive layer on the first fixed substrate, or a method of bonding the first fixed substrate after forming the first adhesive layer on the element forming substrate May be used.
また、プラスチック支持体からなる素子形成基板及び第２固定基板としては厚さ１０μ
ｍ以上の樹脂基板、例えばＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカーボネー
ト）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレー
ト）を用いることができる。なお、第１の固定基板上に接着層を形成した後、その上に有
機樹脂層（ポリイミド層、ポリアミド層、ポリイミドアミド層、ＢＣＢ（ベンゾシクロブ
テン）層等）を成膜したものを素子形成基板と呼んでもよい。
Further, the element forming substrate made of a plastic support and the second fixed substrate have a thickness of 10 μm.
m or more resin substrates, for example, PES (polyethylene sulfide), PC (polycarbonate), PET (polyethylene terephthalate) or PEN (polyethylene naphthalate) can be used. In addition, after forming an adhesive layer on the first fixed substrate, an organic resin layer (polyimide layer, polyamide layer, polyimideamide layer, BCB (benzocyclobutene) layer, etc.) is formed thereon to form an element It may be called a substrate.
また、素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる
。その場合は金属基板上に下地絶縁膜を形成して必要な素子を形成すればよい。薄い金属
基板（厚さ１０〜２００μｍ）を用いることによって軽量化、薄型化が図れるとともに可
撓性を有する反射型の液晶表示装置を得ることできる。
Further, as the element formation substrate, a metal substrate such as a stainless steel substrate can be used. In that case, a necessary element may be formed by forming a base insulating film on a metal substrate. By using a thin metal substrate (thickness of 10 to 200 μm), it is possible to obtain a reflective liquid crystal display device that can be reduced in weight and thickness and has flexibility.
また、第１固定基板を分離するのは、素子形成基板上に必要な素子を形成し、第２固定
基板を貼り合わせた後に行うが、その手段としてレーザー光の照射により第１接着層の全
部または一部を気化させる方法を用いる。また、レーザー光の照射に代えて、例えば、特
開平８−２８８５２２号公報に記載されたエッチングにより第１固定基板を分離する方法
や、第１接着層に対して流体（圧力が加えられた液体もしくは気体）を噴射することによ
り第１固定基板を分離する方法（代表的にはウォータージェット法）を用いてもよいし、
これらを組み合わせて用いてもよい。
The first fixed substrate is separated after the necessary elements are formed on the element forming substrate and the second fixed substrate is bonded together. As a means for this, the entire first adhesive layer is irradiated by laser light irradiation. Alternatively, a method of partially vaporizing is used. Further, instead of laser light irradiation, for example, a method of separating the first fixed substrate by etching described in JP-A-8-288522, or a fluid (a liquid to which pressure is applied) is applied to the first adhesive layer. Alternatively, a method (typically a water jet method) for separating the first fixed substrate by spraying gas) may be used.
You may use combining these.
レーザー光としては、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレー
ザー、ＹＶＯ4レーザーを用いることができる。図３（Ｄ）に示すようにレーザー光を裏
面側から第１固定基板を通過させて第１接着層を照射して第１接着層のみを気化させて第
１固定基板を分離もしくは剥離する。従って、第１固定基板としては少なくとも照射する
レーザー光が通過する基板、代表的には透光性を有する基板、例えばガラス基板、石英基
板等を用い、さらに素子形成基板よりも厚さの厚いものが好ましい。
As the laser light, a pulse oscillation type or continuous light emission type excimer laser, YAG laser, or YVO 4 laser can be used. As shown in FIG. 3D, laser light is passed through the first fixed substrate from the back side, and the first adhesive layer is irradiated to vaporize only the first adhesive layer to separate or peel off the first fixed substrate. Therefore, as the first fixed substrate, a substrate through which at least the laser beam to be irradiated passes, typically a light-transmitting substrate, such as a glass substrate or a quartz substrate, is used, which is thicker than the element formation substrate. Is preferred.
本発明においては、レーザー光が第１固定基板を通過させるため、レーザー光の種類と
第１固定基板を適宜選択する必要がある。例えば、第１固定基板として石英基板を用いる
のであれば、ＹＡＧレーザー（基本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第
３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）
あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第１固
定基板としてガラス基板を用いるのであればＹＡＧレーザーの基本波、第２高調波、また
は第３高調波を用い、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形
成し、ガラス基板を通過させればよい。
In the present invention, since the laser light passes through the first fixed substrate, it is necessary to appropriately select the type of the laser light and the first fixed substrate. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (fundamental wave (1064 nm), second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm)
Alternatively, an excimer laser (wavelength 308 nm) may be used to form a linear beam and pass through a quartz substrate. The excimer laser does not pass through the glass substrate. Therefore, if a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic, or the third harmonic of the YAG laser is used, and preferably the second harmonic (wavelength 532 nm) is used to generate the linear beam. What is necessary is just to form and let a glass substrate pass.
また、第１接着層としては有機物を用い、好ましくは照射するレーザー光で全部または
一部が気化するものを用いる。また、効率よく第１接着層のみにレーザー光を吸収させる
ために、第１接着層がレーザー光を吸収する特性を有するもの、例えば、ＹＡＧレーザー
の第２高調波を用いる場合、有色、あるいは黒色（例えば、黒色着色剤を含む樹脂材料）
のものを用いることが望ましい。ただし、第１接着層は素子形成工程における熱処理によ
って気化しないものを用いる。また、第１接着層は単層であっても積層であってもよく、
図２に示したように第１接着層と素子形成基板の間にアモルファスシリコン膜またはＤＬ
Ｃ膜を設ける構成としてもよい。
In addition, an organic material is used as the first adhesive layer, and preferably, the first adhesive layer is vaporized in whole or in part by the irradiated laser beam. Further, in order to efficiently absorb the laser beam only in the first adhesive layer, the first adhesive layer has a characteristic of absorbing the laser beam, for example, when using the second harmonic of the YAG laser, colored or black (For example, a resin material containing a black colorant)
It is desirable to use those. However, the first adhesive layer is a layer that is not vaporized by heat treatment in the element formation step. The first adhesive layer may be a single layer or a laminate,
As shown in FIG. 2, an amorphous silicon film or DL is formed between the first adhesive layer and the element formation substrate.
A C film may be provided.
このような構成とすることによって、素子形成基板の厚さが非常に薄い、具体的には５
０μｍ〜３００μｍ、好ましくは１５０μｍ〜２００μｍの厚さの基板を用いても、信頼
性の高い液晶表示装置を得ることができる。また、従来ある公知の製造装置を用いて、こ
のように厚さの薄い基板上に素子形成を行うことは困難であったが、本発明は第１固定基
板に貼り合わせて素子形成を行うため、装置の改造を行うことなく厚さの厚い基板を用い
た製造装置を使用することができる。また、素子形成工程中において、素子形成基板を素
子形成基板上に形成される絶縁膜と、第１固定基板とで挟まれた状態とすることで素子形
成基板の耐熱性を向上させることができる。
By adopting such a configuration, the thickness of the element formation substrate is very thin, specifically 5
Even when a substrate having a thickness of 0 μm to 300 μm, preferably 150 μm to 200 μm is used, a highly reliable liquid crystal display device can be obtained. In addition, it has been difficult to form elements on such a thin substrate using a known manufacturing apparatus, but the present invention performs element formation by bonding to a first fixed substrate. A manufacturing apparatus using a thick substrate can be used without modifying the apparatus. In addition, the heat resistance of the element formation substrate can be improved by placing the element formation substrate between the insulating film formed on the element formation substrate and the first fixed substrate during the element formation step. .
本明細書で開示する発明の構成は、第１固定基板と素子形成基板とを該素子形成基板に設
けられた第１接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、
該絶縁膜の上にＴＦＴ素子及び画素電極を形成し、該画素電極の上に第２接着層で第２固
定基板を貼り合わせた後、レーザー光の照射により前記第１接着層を除去して前記第１固
定基板を分離することを特徴とする半導体装置の作製方法である。
In the configuration of the invention disclosed in this specification, the first fixed substrate and the element formation substrate are bonded together by the first adhesive layer provided on the element formation substrate, and the insulating film is formed after the element formation substrate is bonded. And
A TFT element and a pixel electrode are formed on the insulating film, a second fixing substrate is bonded to the pixel electrode with a second adhesive layer, and then the first adhesive layer is removed by laser light irradiation. A method of manufacturing a semiconductor device, wherein the first fixed substrate is separated.
また、他の発明の構成は、 第１固定基板と素子形成基板とを前記固定基板に設けられ
た第１接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁
膜の上にＴＦＴ素子及び画素電極を形成し、該画素電極の上に第２接着層で第２固定基板
を貼り合わせた後、レーザー光の照射により前記第１接着層を除去して前記第１固定基板
を分離することを特徴とする半導体装置の作製方法である。
According to another aspect of the invention, the first fixed substrate and the element forming substrate are bonded together by a first adhesive layer provided on the fixed substrate, and the insulating film is formed after the element forming substrate is bonded, A TFT element and a pixel electrode are formed on the insulating film, and a second fixing substrate is bonded to the pixel electrode with a second adhesive layer, and then the first adhesive layer is removed by laser light irradiation. A method for manufacturing a semiconductor device, wherein the first fixed substrate is separated.
上記各構成において、前記画素電極と前記第２固定基板との間に液晶材料を備え、前記
液晶材料は、前記素子形成基板と前記第２固定基板とを貼り合わせる前記第２接着層（シ
ール材等）で保持することを特徴とする半導体装置の作製方法。
In each of the above configurations, a liquid crystal material is provided between the pixel electrode and the second fixed substrate, and the liquid crystal material is the second adhesive layer (sealing material) that bonds the element formation substrate and the second fixed substrate together. Etc.), and a method for manufacturing a semiconductor device.
また、上記各構成において、前記素子形成基板と第１接着層の間には、非晶質シリコン
薄膜を形成してもよい。また、前記素子形成基板と第１接着層の間には、ダイヤモンド状
炭素薄膜を形成してもよい。
In each of the above structures, an amorphous silicon thin film may be formed between the element formation substrate and the first adhesive layer. A diamond-like carbon thin film may be formed between the element formation substrate and the first adhesive layer.
また、上記各構成において、前記第１接着層は、顔料や染料を用いて有色または黒色と
してレーザー光を吸収するようにしてもよい。
In each of the above configurations, the first adhesive layer may be colored or black using a pigment or dye to absorb laser light.
上記各構成において、前記素子形成基板及び前記第２固定基板は有機樹脂からなる支持
体（可撓性のプラスチックフィルムもしくはプラスチック基板を含む）
であることを特徴としている。また、前記素子形成基板及び前記第２固定基板としては、
第１固定基板と比べて厚さの薄いものを用いる。
In each of the above configurations, the element formation substrate and the second fixed substrate are organic resin supports (including flexible plastic films or plastic substrates).
It is characterized by being. In addition, as the element formation substrate and the second fixed substrate,
A substrate having a thickness smaller than that of the first fixed substrate is used.
また、上記各構成において、前記レーザー光の照射は、線状ビームを形成して走査させ
て照射することを特徴としており、前記レーザー光は、パルス発振型または連続発光型の
エキシマレーザーや、ＹＡＧレーザーや、ＹＶＯ4レーザーを用いることができる。
Further, in each of the above structures, the laser light is irradiated by forming a linear beam to be scanned, and the laser light is emitted by a pulse oscillation type or continuous light emission type excimer laser, YAG A laser or a YVO 4 laser can be used.
また、上記各構成において、前記レーザー光の照射は、前記第１固定基板の裏面側から
前記第１固定基板を通過させて、前記第１固定基板の表面側に設けられた前記第１接着層
に前記レーザー光を照射することを特徴としている。従って、前記第１固定基板は、使用
するレーザー光を透過することが好ましい。
Further, in each of the above-described configurations, the first adhesive layer provided on the front surface side of the first fixed substrate through the first fixed substrate passing through the first fixed substrate from the back surface side of the first fixed substrate. It is characterized by irradiating the laser beam. Therefore, it is preferable that the first fixed substrate transmits the laser beam to be used.
また、上記各構成に記載された半導体装置とは、透過型の液晶表示装置または反射型の
液晶表示装置であることを特徴としている。
The semiconductor device described in each of the above structures is a transmissive liquid crystal display device or a reflective liquid crystal display device.
本発明により樹脂基板である素子形成基板と樹脂基板である第２固定基板とで素子形成層
（液晶材料、画素電極、およびＴＦＴ素子含む）を挟んだ表示装置は、多少の応力が発生
しても破損しない柔軟性（フレキシビリティ）を有している。
According to the present invention, a display device in which an element forming layer (including a liquid crystal material, a pixel electrode, and a TFT element) is sandwiched between an element forming substrate that is a resin substrate and a second fixed substrate that is a resin substrate is subject to some stress. It has the flexibility that does not break.
また、素子形成基板の厚さが非常に薄い、具体的には５０μｍ〜３００μｍ、好ましくは
１５０μｍ〜２００μｍの厚さの基板を用いても、信頼性の高い液晶表示装置を得ること
ができる。
Further, a highly reliable liquid crystal display device can be obtained even when an element formation substrate is very thin, specifically, a substrate having a thickness of 50 μm to 300 μm, preferably 150 μm to 200 μm.
本願発明の実施形態について、以下に説明する。 Embodiments of the present invention will be described below.
まず、第１固定基板１０１と素子形成基板１０３とを貼り合わせるが、図１に示したよう
に２通りの貼り合わせ方法がある。
First, the first fixed substrate 101 and the element formation substrate 103 are bonded together, and there are two bonding methods as shown in FIG.
一つ目の方法は、第１固定基板１０１上に第１接着層１０２を設けた後、第１固定基板
１０１と素子形成基板１０３とを貼り合わせる方法である。（図１（Ａ１））なお、貼り
合わせ後の状態を図１（Ｂ１）に示した。
The first method is a method of bonding the first fixed substrate 101 and the element formation substrate 103 after providing the first adhesive layer 102 on the first fixed substrate 101. (FIG. 1 (A1)) The state after bonding is shown in FIG. 1 (B1).
また、二つ目の方法は、素子形成基板１０３に第１接着層１０２を設けた後、第１固定
基板１０１と素子形成基板１０３とを貼り合わせる方法である。（図１（Ａ２））なお、
貼り合わせ後の状態を図１（Ｂ２）に示した。
The second method is a method in which after the first adhesive layer 102 is provided on the element formation substrate 103, the first fixed substrate 101 and the element formation substrate 103 are bonded together. (Fig. 1 (A2))
The state after bonding is shown in FIG.
また、ここでは図示しないが、第１固定基板上に第１接着層を形成した後、その上に有
機樹脂層（ポリイミド層、ポリアミド層、ポリイミドアミド層等）を成膜したものを素子
形成基板と同等なものとしてもよい。
Although not shown here, an element-forming substrate is formed by forming a first adhesive layer on a first fixed substrate and then forming an organic resin layer (polyimide layer, polyamide layer, polyimide amide layer, etc.) thereon. It may be equivalent to
また、図２（Ａ）に示したように、第１接着層２０２Ｂと素子形成基板２０３の間にａ
―Ｓｉ（アモルファスシリコン）層２０２Ａを設ける構成としてもよい。後の工程で、こ
のａ―Ｓｉ層にレーザー光を照射することにより第１固定基板２０１を剥離させてもよい
。第１固定基板２０１が分離または剥離しやすいようにするため水素を多く含むａ―Ｓｉ
層を用いることが好ましい。レーザー光を照射することによりａ―Ｓｉ層に含まれる水素
を気化させて第１固定基板を分離または剥離する。
Further, as shown in FIG. 2A, a between the first adhesive layer 202B and the element formation substrate 203
A structure may be provided in which a Si (amorphous silicon) layer 202A is provided. In a later step, the first fixed substrate 201 may be peeled off by irradiating the a-Si layer with laser light. A-Si containing a large amount of hydrogen so that the first fixed substrate 201 can be easily separated or separated.
It is preferable to use a layer. By irradiating laser light, hydrogen contained in the a-Si layer is vaporized to separate or peel off the first fixed substrate.
また、図２（Ｂ）に示したように、第１接着層２０５Ｂと素子形成基板２０６の間に、
素子形成基板２０６を保護するためのＤＬＣ膜（具体的にはダイヤモンドライクカーボン
膜）を設けてもよい。なお、第１固定基板２０４は、図１中に示した第１固定基板１０１
と同一である。
Further, as shown in FIG. 2B, between the first adhesive layer 205B and the element formation substrate 206,
A DLC film (specifically, a diamond-like carbon film) for protecting the element formation substrate 206 may be provided. The first fixed substrate 204 is the first fixed substrate 101 shown in FIG.
Is the same.
この場合、素子形成基板の片面もしくは両面に保護膜としてＤＬＣ膜を膜厚２〜５０ｎ
ｍでコーティングしたものを用いてもよい。なお、ＤＬＣ膜の成膜はスパッタ法もしくは
ＥＣＲプラズマＣＶＤ法を用いればよい。ＤＬＣ膜の特徴としては、１５５０ｃｍ-1くら
いに非対称のピークを有し、１３００ｃｍ-1くらいに肩をもつラマンスペクトル分布を有
する。また、微小硬度計で測定した時に１５〜２５ＧＰａの硬度を示すという特徴をもつ
。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役
割を持つ。こうして、外部からの水分や酸素等のによる劣化を促す物質が侵入することを
防ぐことができる。従って、信頼性の高い液晶表示装置が得られる。
In this case, a DLC film having a thickness of 2 to 50 n as a protective film on one side or both sides of the element formation substrate.
You may use what was coated with m. Note that the DLC film may be formed by sputtering or ECR plasma CVD. The characteristics of the DLC film has a peak of asymmetric about 1550 cm -1, a Raman spectrum distribution with a shoulder around 1300 cm -1. Moreover, it has the characteristic of showing a hardness of 15 to 25 GPa when measured with a micro hardness meter. Such a carbon film has a role of preventing the entry of oxygen and water and protecting the surface of the resin substrate. In this way, it is possible to prevent the entry of substances that promote deterioration due to moisture, oxygen, and the like from the outside. Therefore, a highly reliable liquid crystal display device can be obtained.
また、図２（Ｃ）に示したように、第１接着層２０８Ｃと素子形成基板２０９の間に、
素子形成基板を保護するための第１ＤＬＣ膜２０８Ａと、第１固定基板２０７が分離また
は剥離しやすいようにするための第２ＤＬＣ膜２０８Ｂを設けてもよい。このような第１
ＤＬＣ膜２０８Ａとしては水素を含まない成膜条件で成膜したものを用い、第２ＤＬＣ膜
２０８Ｂとしては水素を含む成膜条件で成膜したものを用いればよい。また、第２ＤＬＣ
膜２０８Ｂにレーザー光を照射することにより膜中に含まれる水素を気化させて第１固定
基板２０７を分離または剥離させてもよい。
Further, as shown in FIG. 2C, between the first adhesive layer 208C and the element formation substrate 209,
A first DLC film 208A for protecting the element formation substrate and a second DLC film 208B for facilitating separation or separation of the first fixed substrate 207 may be provided. Such first
What is necessary is just to use what was formed on the film-forming conditions which do not contain hydrogen as the DLC film 208A, and what was formed on the film-forming conditions containing hydrogen as the 2nd DLC film 208B. Second DLC
The first fixed substrate 207 may be separated or peeled off by irradiating the film 208B with laser light to vaporize hydrogen contained in the film.
上記各方法によって得られる貼り合わせ後の状態を図３（Ａ）に示した。ここでは、図
１（Ｂ１）及び図１（Ｂ２）と同一のものを例示する。なお、符号は図１（Ｂ１）及び図
１（Ｂ２）と同じ符号を用いた。
The state after bonding obtained by the above methods is shown in FIG. Here, the same thing as FIG. 1 (B1) and FIG. 1 (B2) is illustrated. Note that the same reference numerals as those in FIGS. 1B1 and 1B2 are used.
次いで、素子形成基板１０３上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な
素子を形成する。ここでは、駆動回路１０４とＴＦＴ素子及び画素電極を有する画素部１
０５を形成した例を示す。（図３（Ｂ））
Next, after forming a base insulating film over the element formation substrate 103, necessary elements are formed over the base insulating film. Here, the pixel portion 1 having a driving circuit 104, a TFT element, and a pixel electrode.
An example of forming 05 is shown. (Fig. 3 (B))
次いで、第２固定基板（対向基板）１０６を第２接着層（シール材）１０７で貼り合わ
せる。（図３（Ｃ））次ぎに液晶材料１０８を封止保持する。第２固定基板１０６として
は、樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを
用いてもよい。
Next, the second fixed substrate (counter substrate) 106 is bonded with the second adhesive layer (sealing material) 107. (FIG. 3C) Next, the
次いで、裏面側からレーザー光を照射して第１接着層１０２の全部または一部を気化さ
せて第１固定基板１０１を分離する。（図３（Ｄ））従って、第１接着層１０２はレーザ
ー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光
は第１固定基板１０１を通過して第１接着層で吸収するものを適宜選択する。例えば、第
１固定基板として石英基板を用いるのであれば、ＹＡＧレーザー（基本波（１０６４ｎｍ
）、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）
あるいはエキシマレーザー（波長３０８ｎｍ）を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第１固
定基板としてガラス基板を用いるのであればＹＡＧレーザーの基本波、第２高調波、第３
高調波を用いることができ、好ましくは第２高調波（波長５３２ｎｍ）を用いて線状ビー
ムを形成し、ガラス基板を通過させればよい。
Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or part of the first adhesive layer 102. Accordingly, the first adhesive layer 102 is made of a substance that causes a peeling phenomenon in the layer or at the interface by the laser light. Further, a laser beam that passes through the first fixed substrate 101 and is absorbed by the first adhesive layer is appropriately selected. For example, if a quartz substrate is used as the first fixed substrate, a YAG laser (fundamental wave (1064 nm
), Second harmonic (532 nm), third harmonic (355 nm), fourth harmonic (266 nm)
Alternatively, an excimer laser (wavelength 308 nm) may be used to form a linear beam and pass through a quartz substrate. The excimer laser does not pass through the glass substrate. Therefore, if a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic, and the third of the YAG laser.
Harmonics can be used. Preferably, a linear beam is formed using the second harmonic (wavelength of 532 nm) and passed through the glass substrate.
なお、レーザー照射して第１固定基板を分離する工程は、第２固定基板を貼り合わせた
後に行えばよく、液晶の注入、封止の前に行ってもよい。
The step of separating the first fixed substrate by laser irradiation may be performed after the second fixed substrate is bonded, or may be performed before liquid crystal injection and sealing.
そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第２固定基板とで
液晶材料が挟まれた液晶表示装置が完成する。
Finally, a liquid crystal display device in which a liquid crystal material is sandwiched between an element formation substrate that is a resin substrate and a second fixed substrate that is a resin substrate is completed.
また、図１７に示したように、樹脂基板である素子形成基板１０３と樹脂基板である第
２固定基板１０６とで素子形成層（液晶材料、画素電極、及びＴＦＴ素子を含む）を挟ん
だ液晶表示装置は、多少の応力が発生しても破損しない柔軟性（フレキシビリティ）を有
している。図１７（Ａ）は曲率を与えていないときの状態を示し、図１７（Ｂ）は曲率を
与えたときの状態を示す。図１７（Ｂ）において、素子形成基板には圧縮応力が働き、第
２固定基板には引張応力が働くが、素子形成層においては、応力がほとんど働かず、中央
部における伸び縮みを±１μｍ以下とすることができる。なお、曲率半径が１０ｃｍまで
の曲率を与えても問題ない。
In addition, as shown in FIG. 17, liquid crystal in which an element formation layer (including a liquid crystal material, a pixel electrode, and a TFT element) is sandwiched between an element formation substrate 103 that is a resin substrate and a second fixed substrate 106 that is a resin substrate. The display device has flexibility that does not break even if some stress is generated. FIG. 17A shows a state when no curvature is given, and FIG. 17B shows a state when a curvature is given. In FIG. 17B, compressive stress acts on the element formation substrate and tensile stress acts on the second fixed substrate, but almost no stress acts on the element formation layer, and the expansion and contraction in the central portion is ± 1 μm or less. It can be. It should be noted that there is no problem even if a curvature with a curvature radius of up to 10 cm is given.
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
The present invention having the above-described configuration will be described in more detail with the following examples.
本実施例は、樹脂基板である素子形成基板と樹脂基板である第２固定基板とで液晶材料
が挟まれた液晶表示装置の作製方法の一例を図３を用いて示す。なお、ここでは、全ての
工程を３５０℃以下、好ましくは２００℃以下で行うこととする。ただし、本発明が本実
施例に限定されないことはいうまでもない。
In this embodiment, an example of a method for manufacturing a liquid crystal display device in which a liquid crystal material is sandwiched between an element formation substrate which is a resin substrate and a second fixed substrate which is a resin substrate will be described with reference to FIGS. Here, all the steps are performed at 350 ° C. or lower, preferably 200 ° C. or lower. However, it goes without saying that the present invention is not limited to this embodiment.
まず、第１固定基板１０１としてガラス基板を用いる。そして、実施の形態に示したい
ずれかの方法を用いて、第１固定基板１０１と樹脂基板である素子形成基板１０３とを第
１接着層１０２で貼り合わせた。（図３（Ａ））
First, a glass substrate is used as the first fixed substrate 101. Then, the first fixed substrate 101 and the element formation substrate 103 which is a resin substrate were bonded to each other with the first adhesive layer 102 using any of the methods described in the embodiment. (Fig. 3 (A))
次いで、素子形成基板１０３上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な
素子を形成する。ここでは、駆動回路１０４とＴＦＴ素子及び画素電極を有する画素部１
０５を形成した例を示す。（図３（Ｂ））
Next, after forming a base insulating film over the element formation substrate 103, necessary elements are formed over the base insulating film. Here, the pixel portion 1 having a driving circuit 104, a TFT element, and a pixel electrode.
An example of forming 05 is shown. (Fig. 3 (B))
下地絶縁膜としては、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元
素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素
を多く含む酸化窒化シリコン膜を積層形成した。
As the base insulating film, a silicon oxynitride film containing more nitrogen elements than oxygen elements in the film composition and silicon oxynitride containing oxygen elements more than nitrogen elements in the film composition by using a sputtering method that can be formed at a low temperature A film was laminated.
次いで、下地絶縁膜上に半導体層を形成する。半導体層の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（０＜Ｘ＜１））合金などで形
成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜
を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結
晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーや
ＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。
Next, a semiconductor layer is formed over the base insulating film. The material of the semiconductor layer is not limited, but it is preferably formed of silicon or silicon germanium (Si x Ge 1-x (0 <X <1)) alloy. In this embodiment, an amorphous silicon film is formed by a sputtering method that can be formed at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used.
次いで、半導体層を覆うゲート絶縁膜を形成する。本実施例では、低温で成膜が可能な
スパッタ法を用いて酸化シリコン膜を形成した。
Next, a gate insulating film covering the semiconductor layer is formed. In this embodiment, the silicon oxide film is formed by a sputtering method that can be formed at a low temperature.
次いで、ゲート絶縁膜上に導電層を形成する。導電層は、導電膜を公知の手段（熱ＣＶＤ
法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッタ法等）により成膜した
後、マスクを用いて所望の形状にパターニングして形成する。
Next, a conductive layer is formed over the gate insulating film. For the conductive layer, a conductive film is formed by a known means (thermal CVD.
Film forming method, plasma CVD method, low pressure thermal CVD method, vapor deposition method, sputtering method, or the like), and then patterning to a desired shape using a mask.
次いで、イオン注入法またはイオンドーピング法を用い、半導体層にｎ型を付与する不
純物元素またはｐ型を付与する不純物元素を適宜、添加してＬＤＤ領域やソース領域やド
レイン領域を形成する不純物領域を形成する。
Next, an impurity region for forming an LDD region, a source region, or a drain region is formed by appropriately adding an impurity element imparting n-type conductivity or an impurity element imparting p-type conductivity to the semiconductor layer by an ion implantation method or an ion doping method. Form.
その後、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸
化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を
行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、３５０℃以下
の加熱処理で活性化を行ってもよい。
After that, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. The added impurity element is activated. Here, laser light irradiation was performed. Instead of laser light irradiation, activation may be performed by heat treatment at 350 ° C. or lower.
次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホール
を形成した後、ソース電極またはドレイン電極を形成しＴＦＴを得る。
Next, a contact hole reaching the source region or the drain region is formed using a known technique, and then a source electrode or a drain electrode is formed to obtain a TFT.
次いで、公知の技術を用いて水素化処理を行い、全体を水素化してｎチャネル型ＴＦＴ
またはｐチャネル型ＴＦＴが完成する。本実施例では比較的低温で行うことが可能な水素
プラズマを用いて水素化処理を行った。
Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to form an n-channel TFT.
Alternatively, a p-channel TFT is completed. In this embodiment, the hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.
次いで、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸
化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイ
ン電極に達するコンタクトホールを形成した後、ＩＴＯ、ＳｎＯ2等の透明導電膜からな
る画素電極を形成する。本実施例では一例として透過型の液晶表示装置の例を示したが特
に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電
極のパターニングの変更、または幾つかの工程の追加／削除を適宜行えば反射型の液晶表
示装置を作製することが可能である。
Next, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. Next, after forming a contact hole reaching the drain electrode of the pixel portion using a known technique, a pixel electrode made of a transparent conductive film such as ITO or SnO 2 is formed. In this embodiment, an example of a transmissive liquid crystal display device is shown as an example, but the embodiment is not particularly limited. For example, it is possible to manufacture a reflective liquid crystal display device by using a reflective metal material as the pixel electrode material and appropriately changing the patterning of the pixel electrode or adding / deleting some processes as appropriate. .
次いで、画素部及び駆動回路に含まれる素子を全て絶縁膜（配向膜等）で覆う。 Next, all elements included in the pixel portion and the driver circuit are covered with an insulating film (alignment film or the like).
次いで、素子形成基板に形成された素子を全て覆う絶縁膜と第２固定基板１０６とを第
２接着層（シール材）１０７で貼り合わせる。この後、液晶材料を注入して封止する。（
図３（Ｃ））第２固定基板１０６としては、樹脂基板を用いればよく、片面もしくは両面
に保護膜としてＤＬＣ膜を設けたものを用い、対向電極と、液晶を配向させるための配向
膜を備えている。
Next, the insulating film that covers all the elements formed on the element formation substrate and the second fixed substrate 106 are bonded together by the second adhesive layer (sealing material) 107. Thereafter, a liquid crystal material is injected and sealed. (
3 (C)) As the second fixed substrate 106, a resin substrate may be used. A substrate provided with a DLC film as a protective film on one or both sides is used. A counter electrode and an alignment film for aligning liquid crystals are used. I have.
次いで、裏面側からレーザー光を照射して第１接着層１０２の全部または一部を気化さ
せて第１固定基板１０１を分離する。（図３（Ｄ））本実施例では、第１固定基板として
ガラス基板を用いるため、ＹＡＧレーザーの基本波、第２高調波、第３高調波を用いる。
ここでは第２高調波（波長５３２ｎｍ）を用いて線状ビームを形成し、第１固定基板１０
１であるガラス基板を通過させて第１接着層を照射した。
Next, the first fixed substrate 101 is separated by irradiating a laser beam from the back side to vaporize all or part of the first adhesive layer 102. (FIG. 3D) In this embodiment, since a glass substrate is used as the first fixed substrate, the fundamental wave, the second harmonic wave, and the third harmonic wave of the YAG laser are used.
Here, a linear beam is formed using the second harmonic (wavelength 532 nm), and the first fixed substrate 10 is formed.
The first adhesive layer was irradiated through a glass substrate 1.
そして、最終的には、樹脂基板である素子形成基板と樹脂基板である第２固定基板とで
液晶材料を保持した液晶表示装置が完成した。スパッタ法を用いて各膜（絶縁膜、半導体
膜、導電膜等）を形成し、全てのプロセスを３５０℃以下、好ましくは２００℃以下で行
うことができる。
Finally, a liquid crystal display device in which a liquid crystal material is held by an element formation substrate that is a resin substrate and a second fixed substrate that is a resin substrate is completed. Each film (insulating film, semiconductor film, conductive film, etc.) is formed by sputtering, and all processes can be performed at 350 ° C. or lower, preferably 200 ° C. or lower.
本実施例は、ｐチャネル型ＴＦＴを作製する例であり、図４を用いて説明する。 This embodiment is an example of manufacturing a p-channel TFT and will be described with reference to FIGS.
まず、第１固定基板４０１と第１接着層４０２（分離層）で貼りつけた素子形成基板４
０３上に下地絶縁膜４０４を形成する。下地絶縁膜４０４としては、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎy ）、またはこれらの積層膜等を１００
〜５００ｎｍの膜厚範囲で用いることができ、形成手段としては熱ＣＶＤ法、プラズマＣ
ＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等の形成方法を用いることができる。
First, the element formation substrate 4 bonded with the first
A
It can be used in a film thickness range of ˜500 nm, and the formation means is a thermal CVD method, plasma C
A forming method such as a VD method, a vapor deposition method, a sputtering method, or a low pressure thermal CVD method can be used.
本実施例では、低温で成膜が可能なスパッタ法を用いて、膜組成において酸素元素より
窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く
含む酸化窒化シリコン膜を積層形成した。
In this embodiment, a silicon oxynitride film containing a nitrogen element more than an oxygen element in a film composition and a silicon oxynitride film containing an oxygen element more than a nitrogen element in a film composition by using a sputtering method capable of film formation at a low temperature Were laminated.
なお、第１固定基板４０１と第１接着層４０２（分離層）で貼りつけた素子形成基板４
０３は上記実施形態で示した方法により作製されるいずれのものも適用可能である。
The element forming substrate 4 bonded with the first
Any of 03 manufactured by the method shown in the above embodiment can be applied.
次いで、下地絶縁膜上に半導体層４０５を形成する。半導体層４０５は、非晶質構造を
有する半導体膜を公知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法
、またはスパッタ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結
晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導
体膜を所望の形状にパターニングして形成する。この半導体層４０５の厚さは２０〜１０
０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定は
ないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（０＜Ｘ＜１）
）合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非
晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザ
ー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキ
シマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。
Next, a
It is formed with a thickness of 0 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon or silicon germanium (Si X Ge 1-X (0 <X <1)
) It is good to form with an alloy. In this embodiment, an amorphous silicon film is formed by a sputtering method that can be formed at a low temperature, and a crystalline silicon film is formed by a laser crystallization method. When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, YAG laser, or YVO 4 laser can be used.
また、半導体層４０５を形成した後、ＴＦＴのしきい値を制御するために微量な不純物
元素（ボロンまたはリン）のドーピングを行ってもよい。
Further, after the
次いで、半導体層４０５を覆うゲート絶縁膜４０６を形成する。ゲート絶縁膜４０６は
プラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含
む絶縁膜で形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコ
ン膜を形成した。（図４（Ａ））
Next, a
次いで、ゲート絶縁膜４０６上に導電層４０８を形成する。導電層４０８は、導電膜を公
知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッタ法
等）により成膜した後、マスク４０７を用いて所望の形状にパターニングして形成する。
導電層４０８の材料としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ば
れた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい
。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を
用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。本実施例では、低温で成膜が可
能なスパッタ法を用いてＷ膜を成膜し、パターニングした。導電層４０８の端部はテーパ
ー状に形成する。エッチング条件は適宣決定すれば良いが、例えば、Ｗの場合にはＣＦ4
とＣｌ2の混合ガスを用い、基板を負にバイアスすることにより良好にエッチングするこ
とができる。
Next, a
As a material of the
Etching can be carried out satisfactorily by using a mixed gas of Al 2 and Cl 2 and biasing the substrate negatively.
次いで、図４（Ｂ）に示すように、自己整合的にソース及びドレイン領域を形成する不
純物領域（ｐ＋領域）４０９を形成する。この不純物領域（ｐ＋領域）
４０９はイオンドープ法により形成し、ボロンに代表される周期律表第１３族の元素をド
ーピングする。不純物領域（ｐ＋領域）４０９の不純物濃度は、１×１０20〜２×１０21
／ｃｍ3の範囲となるようにする。
Next, as shown in FIG. 4B, impurity regions (p + regions) 409 that form source and drain regions in a self-aligning manner are formed. This impurity region (p + region)
409 is formed by ion doping and is doped with an element belonging to Group 13 of the periodic table represented by boron. The impurity concentration of the impurity region (p + region) 409 is 1 × 10 20 to 2 × 10 21.
/ Cm 3 range.
次に、図４（Ｃ）に示すように導電層４０８の端部が後退するようにエッチングして導
電層４１０を形成する。本実施例の構造ではこれをゲート電極とする。
ゲート電極の形成には２回のエッチング工程を用いるが、そのエッチング条件は適宣決定
されるものである。例えば、Ｗの場合にはＣＦ4とＣｌ2の混合ガスを用い、基板を負にバ
イアスすることにより良好に端部がテーパー形状に加工することができる。また、ＣＦ4
とＣｌ2に酸素を混合させることにより、下地と選択性良く、Ｗの異方性エッチングエッ
チングをすることができる。
Next, as illustrated in FIG. 4C, the
The formation of the gate electrode uses two etching steps, and the etching conditions are appropriately determined. For example, in the case of W, a mixed gas of CF 4 and Cl 2 is used, and the end can be satisfactorily processed into a tapered shape by negatively biasing the substrate. CF 4
By mixing oxygen with Cl 2 , anisotropic etching of W can be performed with good selectivity with respect to the base.
その後、図４（Ｄ）に示すように、導電層４１０をマスクとしてｐ型の不純物（アクセプ
タ）をドーピングし、自己整合的に不純物領域（ｐ−領域）４１１を形成する。不純物領
域（ｐ−領域）４１１の不純物濃度は、１×１０17〜２×１０19／ｃｍ3の範囲となるよ
うにする。
Thereafter, as shown in FIG. 4D, a p-type impurity (acceptor) is doped using the
その後、スパッタ法またはプラズマＣＶＤ法により作製される窒化シリコン膜、窒化酸
化シリコン膜により層間絶縁膜４１３を形成する。また、添加された不純物元素は活性化
のために３５０〜５００℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技
術を用いて不純物領域（ｐ＋領域）に達するコンタクトホールを形成した後、ソース電極
またはドレイン電極４１４を形成しＴＦＴを得る。
After that, an
最後に公知の技術を用いて水素化処理を行い、全体を水素化してｐチャネル型ＴＦＴが
完成する。（図４（Ｅ））本実施例では比較的低温で行うことが可能な水素プラズマを用
いて水素化処理を行った。
Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete a p-channel TFT. (FIG. 4E) In this example, hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.
半導体層にはチャネル形成領域４１２、不純物領域（ｐ−領域）で形成されるＬＤＤ（
Lightly Doped Drain）領域４１１、不純物領域（ｐ＋領域）で形成されるソースまたは
ドレイン領域４０９が形成されている。ここでは、ｐチャネル型ＴＦＴをＬＤＤ構造で示
したが、勿論シングルドレインや、或いはＬＤＤがゲート電極とオーバーラップした構造
で作製することもできる。本実施例で示すｐチャネル型ＴＦＴを用いて基本論理回路を構
成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、
γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形
成しうる。例えば、液晶表示装置の駆動回路を全てｐチャネル型ＴＦＴで構成することも
可能である。
The semiconductor layer includes a
A lightly doped drain)
(gamma correction circuit etc.) can also be constructed, and further, a memory and a microprocessor can be formed. For example, the drive circuit of the liquid crystal display device can be entirely composed of p-channel TFTs.
また、本実施例は実施例１と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
本実施例は、ｎチャネル型ＴＦＴを作製する例であり、図５を用いて説明する。なお、
図４（Ａ）と図５（Ａ）は同一であるため、同じ符号を用い、ここでは作製工程の説明を
省略する。
This embodiment is an example of manufacturing an n-channel TFT and will be described with reference to FIGS. In addition,
Since FIGS. 4A and 5A are the same, the same reference numerals are used and description of the manufacturing steps is omitted here.
実施例２に従って図５（Ａ）の状態を得た後、光露光プロセスによりレジストによるマ
スク４１５を形成し、半導体膜４０５にイオン注入またはイオンドープ法によりｎ型の不
純物（ドナー）をドーピングする。（図５（Ｂ））作製される不純物領域（ｎ−領域）４
１６において、ドーピングされる濃度は１×１０17〜２×１０19／ｃｍ3の範囲となるよ
うにする。
After obtaining the state of FIG. 5A according to Embodiment 2, a resist
16, the doping concentration is in the range of 1 × 10 17 to 2 × 10 19 / cm 3 .
次いで、絶縁膜４０６上には、タンタル、タングステン、チタン、アルミニウム、モリ
ブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極４１７
を形成する。（図５（Ｃ））ゲート電極４１７の一部は不純物領域（ｎ−領域）４１６と
ゲート絶縁膜を介して一部が重なるように形成する。
Next, the
Form. (FIG. 5C) A part of the
その後、図５（Ｄ）に示すように、ゲート電極４１７をマスクとしてｎ型の不純物（ド
ナー）をドーピングし、自己整合的に不純物領域（ｎ＋領域）４１８を形成する。不純物
領域（ｎ＋領域）４１８の不純物濃度は、１×１０17〜２×１０19／ｃｍ3の範囲となる
ようにする。
After that, as shown in FIG. 5D, an n-type impurity (donor) is doped using the
その後、プラズマＣＶＤ法により作製される窒化シリコン膜、窒化酸化シリコン膜によ
り層間絶縁膜４１９を形成する。また、添加された不純物元素は活性化のために３５０〜
５００℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物
領域（ｎ＋領域）に達するコンタクトホールを形成した後、ソース電極またはドレイン電
極４２０を形成しＴＦＴを得る。
After that, an
Heat treatment at 500 ° C. or laser light irradiation is performed. Further, a contact hole reaching the impurity region (n + region) is formed using a known technique, and then a source or
最後に公知の技術を用いて水素化処理を行い、全体を水素化してｎチャネル型ＴＦＴが
完成する。（図５（Ｅ））本実施例では比較的低温で行うことが可能な水素プラズマを用
いて水素化処理を行った。
Finally, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT. (FIG. 5E) In this example, hydrogenation treatment was performed using hydrogen plasma that can be performed at a relatively low temperature.
半導体層にはチャネル形成領域４１９、不純物領域（ｎ−領域）で形成されるＬＤＤ（
Lightly Doped Drain）領域４１６、不純物領域（ｎ＋領域）で形成されるソースまたは
ドレイン領域４１８が形成されている。また、ＬＤＤ領域４１６はゲート電極４１７とオ
ーバーラップして形成され、ドレイン端における電界の集中を緩和して、ホットキャリア
による劣化を防いでいる。勿論シングルドレインや、ＬＤＤ構造でｎチャネル型ＴＦＴを
作製することもできる。本実施例で示すｎチャネル型ＴＦＴを用いて基本論理回路を構成
したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ
補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成
しうる。
例えば、液晶表示装置の駆動回路を全てｎチャネル型ＴＦＴで構成することも可能である
。
In the semiconductor layer, a
A lightly doped drain)
Correction circuit, etc.) can also be configured, and a memory and a microprocessor can also be formed.
For example, the driving circuit of the liquid crystal display device can be entirely composed of n-channel TFTs.
また、本実施例は実施例１と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭ
ＯＳ回路を作製する例であり、図６、図７を用いて説明する。
This embodiment is a CM in which an n-channel TFT and a p-channel TFT are combined in a complementary manner.
This is an example of manufacturing an OS circuit, which will be described with reference to FIGS.
実施例２に従って、第１固定基板と第１接着層（分離層）で貼りつけた素子形成基板上
に下地絶縁膜を形成した後、半導体層５０１、５０２を形成する。（図６（Ａ））
In accordance with the second embodiment, a base insulating film is formed on the element formation substrate bonded with the first fixed substrate and the first adhesive layer (separation layer), and then the semiconductor layers 501 and 502 are formed. (Fig. 6 (A))
次いで、スパッタ法によりゲート絶縁膜５０３と第１導電膜５０４と第２導電膜５０５
を形成する。（図６（Ｂ））本実施例では、第１導電膜５０４を窒化タンタルまたはチタ
ンで５０〜１００ｎｍの厚さに形成し、第２導電膜５０５をタングステンで１００〜３０
０ｎｍの厚さに形成する。
Next, the
Form. (FIG. 6B) In this embodiment, the first
It is formed to a thickness of 0 nm.
次に図６（Ｃ）に示すように、レジストによるマスク５０６を形成し、ゲート電極を形
成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩ
ＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッ
チング用ガスにＣＦ4とＣｌ2を混合し、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイ
ル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行
う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実
質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはタングステン
膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングするこ
とができる。
Next, as shown in FIG. 6C, a resist
A CP (Inductively Coupled Plasma) etching method is used. CF 4 and Cl 2 are mixed in an etching gas, and 500 W of RF (13.56 MHz) power is applied to a coil-type electrode at a pressure of 0.5 to 2 Pa, preferably 1 Pa, to generate plasma. 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, etching can be performed at a similar rate even in the case of a tungsten film, a tantalum nitride film, and a titanium film.
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電
圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５
°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするために
は、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒
化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理に
より、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうし
て、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層５０
７、５０８（第１の導電層５０７ａ、５０８ａと第２導電層５０７ｂ、５０８ｂ）を形成
する。５０９はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０
ｎｍ程度エッチングされ薄くなる。
Under the above etching conditions, the end portion can be tapered by the shape of the resist mask and the effect of the bias voltage applied to the substrate side. The angle of the taper part is 15 to 45
To be °. In order to etch without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 nm by the over-etching process. Thus, the first shape conductive layer 50 composed of the first conductive film and the second conductive film is formed by the first etching process.
7, 508 (first
It is etched and thinned by about nm.
次いで、レジストマスクをそのままの状態としたまま、図６（Ｄ）に示すように第２の
エッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ
4とＣｌ2とＯ2を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．
５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ
（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧
を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層
である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導
電層５０９、５１０（第１の導電膜５０９ａ、５１０ａと第２の導電膜５０９ｂ、５１０
ｂ）を形成する。５１１はゲート絶縁膜であり、第２の形状の導電層５０９、５１０で覆
われない領域は除去された。なお、ここでは除去した例を示したが絶縁膜を薄く残しても
よい。
Next, a second etching process is performed as shown in FIG. 6D while the resist mask is left as it is. The ICP etching method is used for etching, and CF is used as an etching gas.
4 and Cl 2 and O 2 are mixed, and 500 W of RF power (13.
56 MHz) is supplied to generate plasma. 50W RF on the substrate side (sample stage)
(13.56 MHz) Power is applied, and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched to leave the tantalum nitride film or titanium film as the first conductive layer. In this manner, second shape
b) is formed.
そして、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。（図
７（Ａ））その方法はイオンドープ法若しくはイオン注入法で行う。ｎ型を付与する不純
物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。
この場合、第２形状の導電層５０９ｂ、５１０ｂはドーピングする元素に対してマスクと
なり、加速電圧を適宣調節（例えば、７０〜１２０ｋｅＶ）して、ゲート絶縁膜５１１及
び第２の導電膜５０９ａ、５１０ａのテーパ部を通過した不純物元素により不純物領域（
ｎ−領域）５１２を形成する。例えば、不純物領域（ｎ−領域）におけるリン（Ｐ）濃度
は１×１０17〜１×１０19／ｃｍ3の範囲となるようにする。
Then, a first doping process is performed to dope n-type impurities (donors). (FIG. 7A) The method is performed by ion doping or ion implantation. As the impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used.
In this case, the second shape
n-region) 512 is formed. For example, the phosphorus (P) concentration in the impurity region (n− region) is set in the range of 1 × 10 17 to 1 × 10 19 / cm 3 .
次いで、マスクを除去した後、マスク５１３を形成して図７（Ｂ）に示すように第２の
ドーピング処理を行う。第１のドーピング処理よりもドーズ量を上げ低加速電圧の条件で
ｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を２０〜６０ｋｅＶとし、
１×１０13〜５×１０14／ｃｍ2のドーズ量で行い、不純物領域（ｎ＋領域）５１４を形
成する。例えば、不純物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０20〜１×１
０21／ｃｍ3の範囲となるようにする。
Next, after removing the mask, a
An impurity region (n + region) 514 is formed by performing a dose of 1 × 10 13 to 5 × 10 14 / cm 2 . For example, the phosphorus (P) concentration in the impurity region (n + region) is 1 × 10 20 to 1 × 1.
The range is 0 21 / cm 3 .
そして、レジストを除去した後、図７（Ｃ）に示すように、レジストによるマスク５１
５を形成し、ｐチャネル型ＴＦＴを形成する島状半導体層５０１にｐ型の不純物（アクセ
プタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。
不純物領域（ｐ＋領域）５１６、５１７の不純物濃度は２×１０20〜２×１０21／ｃｍ3
となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させ
る。
Then, after removing the resist, as shown in FIG.
5 is doped, and the island-shaped
The impurity concentration of the impurity regions (p + regions) 516 and 517 is 2 × 10 20 to 2 × 10 21 / cm 3.
Then, boron of 1.5 to 3 times the concentration of phosphorus contained is added to reverse the conductivity type.
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第２形状の導電層
５０９、５１０はゲート電極となる。その後、図７（Ｄ）に示すように、窒化シリコン膜
または酸化窒化シリコン膜から成る保護絶縁膜５１８をプラズマＣＶＤ法で形成する。そ
して導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化
する工程を行う。
Through the above steps, impurity regions are formed in each island-like semiconductor layer. The second shape
さらに、窒化シリコン膜５１９を形成し、水素化処理を行う。本実施例では比較的低温で
行うことが可能な水素プラズマを用いて水素化処理を行った。
Further, a
層間絶縁膜５２０は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、
プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シ
リコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが
望ましい。
The
Although a silicon oxide film formed using TEOS (Tetraethyl Ortho silicate) by plasma CVD may be applied, it is preferable to use the organic material from the viewpoint of improving flatness.
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）
、タンタル（Ｔａ）などを用いて、ソース配線またはドレイン配線５２１〜５２３を形成
する。
Next, contact holes are formed, aluminum (Al), titanium (Ti)
Source wirings or drain
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣ
ＭＯＳ回路を得ることができる。
Through the above process, C is a complementary combination of an n-channel TFT and a p-channel TFT.
A MOS circuit can be obtained.
ｐチャネル型ＴＦＴにはチャネル形成領域５２４、ソース領域またはドレイン領域とし
て機能する不純物領域５１６、５１７を有している。
The p-channel TFT has a channel formation region 524 and
ｎチャネル型ＴＦＴにはチャネル形成領域５２５、ゲート電極５１０と重なる不純物領
域５１２ａ（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される
不純物領域５１２ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純
物領域５１４を有している。
The n-channel TFT includes a
このようなＣＭＯＳ回路は、アクティブマトリクス型の液晶表示装置の駆動回路を形成
することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル
型ＴＦＴは、画素部を形成するトランジスタに応用することができる。
Such a CMOS circuit makes it possible to form a drive circuit for an active matrix liquid crystal display device. In addition, such an n-channel TFT or a p-channel TFT can be applied to a transistor forming the pixel portion.
このようなＣＭＯＳ回路を組み合わせることで基本論理回路を構成したり、さらに複雑
なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも
構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能であ
る。
By combining such CMOS circuits, basic logic circuits can be configured, and more complex logic circuits (signal division circuits, D / A converters, operational amplifiers, γ correction circuits, etc.) can be configured, and memory It is also possible to form a microprocessor.
また、本実施例は実施例１と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
実施例３に示すｎチャネル型ＴＦＴは、チャネル形成領域となる半導体に周期表の１５
族に属する元素（好ましくはリン）もしくは周期表の１３族に属する元素（好ましくはボ
ロン）を添加することによりエンハンスメント型とデプレッション型とを作り分けること
ができる。
The n-channel TFT shown in Example 3 has a periodic table of 15 in a semiconductor to be a channel formation region.
By adding an element belonging to the group (preferably phosphorus) or an element belonging to the group 13 of the periodic table (preferably boron), the enhancement type and the depletion type can be separately formed.
また、ｎチャネル型ＴＦＴを組み合わせてＮＭＯＳ回路を形成する場合、エンハンスメ
ント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）と、エンハンスメント
型とデプレッション型とを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）が
ある。
When an NMOS circuit is formed by combining n-channel TFTs, an enhancement type TFT is formed (hereinafter referred to as an EEMOS circuit), or an enhancement type and a depression type are combined (hereinafter referred to as an EDMOS circuit). Called).
ここでＥＥＭＯＳ回路の例を図８（Ａ）に、ＥＤＭＯＳ回路の例を図８（Ｂ）に示す。図
８（Ａ）において、３１、３２はどちらもエンハンスメント型のｎチャネル型ＴＦＴ（以
下、Ｅ型ＮＴＦＴという）である。また、図８（Ｂ）において、３３はＥ型ＮＴＦＴ、３
４はデプレッション型のｎチャネル型ＴＦＴ（以下、Ｄ型ＮＴＦＴという）である。
Here, FIG. 8A shows an example of an EEMOS circuit, and FIG. 8B shows an example of an EDMOS circuit. In FIG. 8A, reference numerals 31 and 32 denote enhancement-type n-channel TFTs (hereinafter referred to as E-type NTFTs). In FIG. 8B, 33 is an E-type NTFT, 3
Reference numeral 4 denotes a depletion type n-channel TFT (hereinafter referred to as a D-type NTFT).
なお、図８（Ａ）、（Ｂ）において、ＶDHは正の電圧が印加される電源線（正電源線）
であり、ＶDLは負の電圧が印加される電源線（負電源線）である。負電源線は接地電位の
電源線（接地電源線）としても良い。
8A and 8B, VDH is a power supply line to which a positive voltage is applied (positive power supply line).
VDL is a power supply line (negative power supply line) to which a negative voltage is applied. The negative power source line may be a ground potential power source line (ground power source line).
さらに、図８（Ａ）に示したＥＥＭＯＳ回路もしくは図８（Ｂ）に示したＥＤＭＯＳ回
路を用いてシフトレジスタを作製した例を図９に示す。図９において、４０、４１はフリ
ップフロップ回路である。また、４２、４３はＥ型ＮＴＦＴであり、Ｅ型ＮＴＦＴ４２の
ゲートにはクロック信号（ＣＬ）が入力され、Ｅ型ＮＴＦＴ４３のゲートには極性の反転
したクロック信号（ＣＬバー）が入力される。また、４４で示される記号はインバータ回
路であり、図９（Ｂ）に示すように、図８（Ａ）に示したＥＥＭＯＳ回路もしくは図８（
Ｂ）に示したＥＤＭＯＳ回路が用いられる。従って、液晶表示装置の駆動回路を全てｎチ
ャネル型ＴＦＴで構成することも可能である。
Further, FIG. 9 shows an example in which a shift register is manufactured using the EEMOS circuit shown in FIG. 8A or the EDMOS circuit shown in FIG. In FIG. 9,
The EDMOS circuit shown in B) is used. Therefore, it is possible to configure all the drive circuits of the liquid crystal display device with n-channel TFTs.
また、本実施例は実施例１または実施例３と組み合わせることが可能である。 In addition, this embodiment can be combined with Embodiment 1 or Embodiment 3.
ここでは、上記実施例２〜５で得られるＴＦＴを用いて液晶表示装置を作製した例につ
いて図１０〜図１３を用い、以下に説明する。
Here, an example in which a liquid crystal display device is manufactured using the TFTs obtained in Examples 2 to 5 will be described below with reference to FIGS.
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した液晶表示装置の例（但し液
晶材料封止前の状態）を図１０に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路
を示し、画素部には一つの画素を示す。このＣＭＯＳ回路及び画素部のＴＦＴは実施例４
に従えば得ることができる。
FIG. 10 shows an example of a liquid crystal display device having a pixel portion and a driving circuit for driving the pixel portion on the same insulator (but before the liquid crystal material is sealed). Note that a CMOS circuit serving as a basic unit is shown in the driver circuit, and one pixel is shown in the pixel portion. This CMOS circuit and the TFT of the pixel portion are the same as those in Example 4.
You can get it if you follow.
図１０において、６０１は第１固定基板、６０２は第１接着層、６０３は素子形成基板
であり、その上にはｎチャネル型ＴＦＴ６０５とｐチャネル型ＴＦＴ６０４からなる駆動
回路６０８、ｎチャネル型ＴＦＴからなる画素ＴＦＴ６０６および保持容量６０７とが形
成されている。また、本実施例では、ＴＦＴはすべてトップゲート型ＴＦＴで形成されて
いる。
In FIG. 10,
ｐチャネル型ＴＦＴ６０４とｎチャネル型ＴＦＴ６０５の説明は実施例４を参照すれば
良いので省略する。また、ｎチャネル型ＴＦＴからなる画素ＴＦＴ６０６の説明は実施例
１または実施例３を参照すればよいので省略する。また、画素ＴＦＴ６０６はソース領域
およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）と
なっているが、実施例３でのｎチャネル型ＴＦＴの構造の説明を参照すれば容易に理解で
きるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チ
ャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲ
ート構造であっても良い。
The description of the p-
また、本実施例では、画素ＴＦＴのドレイン領域と接続する画素電極６１０を反射電極
とした。その画素電極６１０の材料としては、ＡｌまたはＡｇを主成分とする膜、または
それらの積層膜等の反射性の優れた材料を用いることが望ましい。また、画素電極６１０
を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化
させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好
ましい。
In this embodiment, the
After forming the film, it is preferable to increase the whiteness by adding a step such as a known sandblasting method or etching method to make the surface uneven, thereby preventing specular reflection and scattering the reflected light.
また、図１２は、図１０中の点線Ａ−Ａ’で切断した断面図である。ゲート電極として
機能する導電層７１２は隣接する画素の保持容量の一方の電極を兼ね、画素電極７５２と
接続する半導体層７５３と重なる部分で容量を形成している。
また、ソース配線７０７と画素電極７２４及び隣接する画素電極７５１との配置関係は、
画素電極７２４、７５１の端部をソース配線７０７上に設け、重なり部を形成することに
より、迷光を遮り遮光性を高めている。
12 is a cross-sectional view taken along the dotted line AA ′ in FIG. The conductive layer 712 functioning as a gate electrode also serves as one electrode of a storage capacitor of an adjacent pixel, and forms a capacitor in a portion overlapping with the
The arrangement relationship between the
By providing end portions of the
図１０の状態を得た後、画素電極６１０上に配向膜を形成しラビング処理を行う。なお
、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングす
ることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に
形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい
。
After obtaining the state of FIG. 10, an alignment film is formed on the
次いで、第２固定基板（対向基板）を用意する。次いで、対向基板第２固定基板上に着
色層、遮光層を形成した後、平坦化膜を形成する。次いで、平坦化膜上に透明導電膜から
なる対向電極を少なくとも画素部に形成し、対向基板の全面に配向膜を形成し、ラビング
処理を施した。
Next, a second fixed substrate (counter substrate) is prepared. Next, after forming a colored layer and a light-shielding layer on the counter substrate second fixed substrate, a planarizing film is formed. Next, a counter electrode made of a transparent conductive film was formed on the planarization film at least in the pixel portion, an alignment film was formed on the entire surface of the counter substrate, and a rubbing process was performed.
そして、画素部と駆動回路が形成された素子形成基板と第２固定基板とを第２接着層（
本実施例ではシール材）で貼り合わせる。第２接着層にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。
その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。
液晶材料には公知の液晶材料を用いれば良い。
Then, the element formation substrate on which the pixel portion and the drive circuit are formed and the second fixed substrate are connected to the second adhesive layer (
In this embodiment, they are bonded together with a sealing material). A filler is mixed in the second adhesive layer, and two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer.
Thereafter, a liquid crystal material is injected between both substrates and completely sealed with a sealant (not shown).
A known liquid crystal material may be used as the liquid crystal material.
次いで、液晶の封止（または封入）工程まで行った後、実施の形態および実施例１に示
したようにレーザー照射により第１固定基板を分離した。その後の液晶表示装置の状態に
ついて図１１を用いて説明する。
Next, after the liquid crystal sealing (or sealing) step was performed, the first fixed substrate was separated by laser irradiation as described in the embodiment and Example 1. The state of the liquid crystal display device thereafter will be described with reference to FIG.
図１１に示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Fl
exible Printed Circuit）を貼り付ける外部入力端子、外部入力端子と各回路の入力部ま
でを接続する配線８１などが形成された素子形成基板と、カラーフィルタなどが設けられ
た対向基板８２とがシール材８３を介して貼り合わされている。
The top view shown in FIG. 11 shows a pixel portion, a drive circuit, an FPC (flexible printed wiring board: Fl
A sealing material includes an external input terminal for attaching an exible printed circuit), an element forming substrate on which
ゲート側駆動回路８４と重なるように第２固定基板側に遮光層８６ａが設けられ、ソー
ス側駆動回路８５と重なるように第２固定基板側に遮光層８６ｂが形成されている。また
、画素部８７上の第２固定基板側に設けられたカラーフィルタ８８は遮光層と、赤色（Ｒ
）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際
に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３
色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
A
), Green (G), and blue (B) color layers are provided corresponding to each pixel. When actually displaying, a red (R) colored layer, a green (G) colored layer, and a blue (B) colored layer 3
A color display is formed with colors, and the arrangement of the colored layers of these colors is arbitrary.
ここでは、カラー化を図るためにカラーフィルタ８８を第２固定基板に設けているが特
に限定されず、素子形成基板上に素子を作製する際、素子形成基板上にカラーフィルタを
形成してもよい。
Here, the
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領
域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層８６ａ、
８６ｂを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部と
して組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、素
子形成基板上に必要な素子を作製する際、素子形成基板に遮光層を形成してもよい。
In addition, a light-shielding layer is provided between adjacent pixels in the color filter to shield light other than the display area. Here, the
Although the
また、上記遮光層を設けずに、第２固定基板と対向電極の間に、カラーフィルタを構成
する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画
素電極の間隙）や、駆動回路を遮光してもよい。
Further, without providing the light-shielding layer, between the second fixed substrate and the counter electrode, the colored layers constituting the color filter are appropriately disposed so as to be shielded from light by laminating a plurality of layers. The gap between the pixel electrodes) and the drive circuit may be shielded from light.
また、外部入力端子にはベースフィルムと配線から成るＦＰＣ８９が異方性導電性樹脂
で貼り合わされている。さらに補強板で機械的強度を高めている。
An FPC 89 made of a base film and wiring is bonded to the external input terminal with an anisotropic conductive resin. Furthermore, the mechanical strength is increased by the reinforcing plate.
また、第２固定基板のみに偏光板（図示しない）を貼りつける。 A polarizing plate (not shown) is attached only to the second fixed substrate.
以上のようにして作製される液晶表示装置は各種電子機器の表示部として用いることが
できる。
The liquid crystal display device manufactured as described above can be used as a display portion of various electronic devices.
また、本実施例は実施例１と組み合わせることが可能である。 This embodiment can be combined with the first embodiment.
本実施例では実施例６に示した液晶表示装置の回路構成例を図１３に示す。 In this embodiment, a circuit configuration example of the liquid crystal display device shown in Embodiment 6 is shown in FIG.
なお、図１３（Ａ）はアナログ駆動を行うための回路構成である。本実施例では、ソース
側駆動回路９０、画素部９１及びゲート側駆動回路９２を有している。
なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含
めた総称である。
Note that FIG. 13A illustrates a circuit configuration for performing analog driving. In this embodiment, a source side driver circuit 90, a pixel portion 91, and a gate side driver circuit 92 are provided.
Note that in this specification, the drive circuit is a generic name including a source side processing circuit and a gate side drive circuit.
ソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、サンプリング回路
（トランスファゲート）９０ｃを設けている。また、ゲート側駆動回路９２は、シフトレ
ジスタ９２ａ、レベルシフタ９２ｂ、バッファ９２ｃを設けている。なお、シフトレジス
タ９０ａ、９２ａとしては図１６に示したシフトレジスタを用いれば良い。また、必要で
あればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
The source side driver circuit 90 includes a shift register 90a, a buffer 90b, and a sampling circuit (transfer gate) 90c. The gate side driving circuit 92 includes a shift register 92a, a
また、本実施例において、画素部９１は複数の画素を含み、その複数の画素に各々ＴＦＴ
素子が設けられている。
In this embodiment, the pixel unit 91 includes a plurality of pixels, and each of the plurality of pixels includes a TFT.
An element is provided.
これらソース側駆動回路９０およびゲート側駆動回路９２を全てＮチャネル型ＴＦＴで
形成することができる。この場合、全ての回路は図８（Ａ）に示したＥＥＭＯＳ回路を基
本単位として形成されている。ただし、従来のＣＭＯＳ回路に比べると消費電力は若干上
がってしまう。
These source side driver circuit 90 and gate side driver circuit 92 can all be formed of N-channel TFTs. In this case, all the circuits are formed with the EEMOS circuit shown in FIG. 8A as a basic unit. However, the power consumption is slightly increased as compared with the conventional CMOS circuit.
また、これらソース側駆動回路９０およびゲート側駆動回路９２を全てｐチャネル型Ｔ
ＦＴで形成することもできる。
Further, the source side driving circuit 90 and the gate side driving circuit 92 are all made of p-channel type T
It can also be formed by FT.
なお、図示していないが、画素部９１を挟んでゲート側駆動回路９２の反対側にさらに
ゲート側駆動回路を設けても良い。
Although not shown, a gate side drive circuit may be further provided on the opposite side of the gate side drive circuit 92 with the pixel portion 91 interposed therebetween.
また、デジタル駆動させる場合は、図１９（Ｂ）に示すように、サンプリング回路の代
わりにラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。ソース側駆動回路９３
は、シフトレジスタ９３ａ、ラッチ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバー
タ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回路９５は、シフトレジス
タ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。なお、シフトレジスタ９
３ａ、９５ａとしては図９に示したシフトレジスタを用いれば良い。また、必要であれば
ラッチ（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ回路を設けてもよい
。
In the case of digital driving, as shown in FIG. 19B, a latch (A) 93b and a latch (B) 93c may be provided instead of the sampling circuit. Source side drive circuit 93
Includes a shift register 93a, a latch (A) 93b, a latch (B) 93c, a D / A converter 93d, and a buffer 93e. The gate
The shift registers shown in FIG. 9 may be used as 3a and 95a. If necessary, a level shifter circuit may be provided between the latch (B) 93c and the D / A converter 93d.
また、これらソース側駆動回路９３およびゲート側駆動回路９５を全てＮチャネル型Ｔ
ＦＴで形成することができる。
The source side driving circuit 93 and the gate
It can be formed by FT.
また、これらソース側駆動回路９３およびゲート側駆動回路９５を全てｐチャネル型Ｔ
ＦＴで形成することもできる。
The source side driving circuit 93 and the gate
It can also be formed by FT.
なお、上記構成は、上記実施例２、３、または４に示した製造工程に従って実現するこ
とができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の
製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。
In addition, the said structure can be implement | achieved according to the manufacturing process shown in the said Example 2, 3, or 4. Further, although only the configuration of the pixel portion and the drive circuit is shown in this embodiment, a memory or a microprocessor can be formed according to the manufacturing process of this embodiment.
本実施例では、画素部及び駆動回路に使用するＴＦＴを逆スタガ型ＴＦＴで構成した液
晶表示装置の例を図１４に示す。図１４（Ａ）は、画素部の画素の一つを拡大した上面図
であり、図１４（Ａ）において、点線Ａ−Ａ'で切断した部分が、図１４（Ｂ）の画素部
の断面構造に相当する。
In this embodiment, an example of a liquid crystal display device in which TFTs used for a pixel portion and a driver circuit are formed of inverted staggered TFTs is shown in FIG. 14A is an enlarged top view of one of the pixels in the pixel portion. In FIG. 14A, a portion cut along a dotted line AA ′ is a cross section of the pixel portion in FIG. Corresponds to the structure.
図１４（Ｂ）において、５０ａは第１固定基板、５１は第１接着層、５０ｂは素子形成
基板であり、まず、実施の形態に従い、第１固定基板５０ａと第１接着層５１（分離層）
で貼りつけた素子形成基板５０ｂを用意する。なお、必要があれば素子形成基板上に下地
絶縁膜を形成してもよい。
In FIG. 14B,
The
画素部において、画素ＴＦＴ部はＮチャネル型ＴＦＴで形成されている。基板上５１に
ゲート電極５２が形成され、その上に窒化珪素からなる第１絶縁膜５３ａ、酸化珪素から
なる第２絶縁膜５３ｂが設けられている。また、第２絶縁膜上には、活性層としてｎ+ 領
域５４〜５６と、チャネル形成領域５７、５８と、前記ｎ+ 型領域とチャネル形成領域の
間にｎ- 型領域５９、６０が形成される。また、チャネル形成領域５７、５８は絶縁層６
１、６２で保護される。絶縁層６１、６２及び活性層を覆う第１の層間絶縁膜６３にコン
タクトホールを形成した後、ｎ+ 領域５４に接続する配線６４が形成され、ｎ+ 領域５６
に配線６５が接続され、さらにその上にパッシベーション膜６６が形成される。そして、
その上に第２の層間絶縁膜６７が形成される。さらに、その上に第３の層間絶縁膜６８が
形成され、ＩＴＯ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配線６５と接続され
る。また、７０は画素電極６９と隣接する画素電極である。
In the pixel portion, the pixel TFT portion is formed of an N-channel TFT. A
1 and 62. After a contact hole is formed in the first
A
A second
本実施例では一例として透過型の液晶表示装置の例を示したが特に限定されない。例え
ば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変
更、または幾つかの工程の追加／削除を適宜行えば反射型の液晶表示装置を作製すること
が可能である。
In this embodiment, an example of a transmissive liquid crystal display device is shown as an example, but the embodiment is not particularly limited. For example, it is possible to manufacture a reflective liquid crystal display device by using a reflective metal material as the pixel electrode material and appropriately changing the patterning of the pixel electrode or adding / deleting some processes as appropriate. .
なお、本実施例では、画素部の画素ＴＦＴのゲート配線をダブルゲート構造としている
が、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造と
しても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
In this embodiment, the gate wiring of the pixel TFT in the pixel portion has a double gate structure. However, a multi-gate structure such as a triple gate structure may be used in order to reduce variation in off current. Further, a single gate structure may be used in order to improve the aperture ratio.
また、画素部の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容量配線７１と
、ｎ+ 領域５６とで形成されている。
The capacitor portion of the pixel portion is formed by the
なお、図１４で示した画素部はあくまで一例に過ぎず、特に上記構成に限定されないこ
とはいうまでもない。
Note that the pixel portion illustrated in FIG. 14 is merely an example, and it is needless to say that the pixel portion is not particularly limited to the above configuration.
また、素子形成基板上の全てのＴＦＴをＮチャネル型ＴＦＴとすることができる。素子
形成基板上の全てのＴＦＴをＮチャネル型ＴＦＴで構成すれば、Ｐチャネル型ＴＦＴを形
成する工程を省略できるため、液晶表示装置の製造工程を簡略化することができる。また
、それに伴って製造工程の歩留まりが向上し、液晶表示装置の製造コストを下げることが
できる。
Further, all TFTs on the element formation substrate can be N-channel TFTs. If all TFTs on the element formation substrate are N-channel TFTs, the process of forming P-channel TFTs can be omitted, and the manufacturing process of the liquid crystal display device can be simplified. As a result, the yield of the manufacturing process is improved, and the manufacturing cost of the liquid crystal display device can be reduced.
本実施例では、画素部及び駆動回路に使用するＴＦＴを全てＮチャネル型ＴＦＴで構成
した液晶表示装置の例を図１５に示す。なお、実施例６の図１０と同一である箇所に相当
するところは同じ符号を用いた。
In this embodiment, FIG. 15 shows an example of a liquid crystal display device in which all TFTs used in the pixel portion and the driving circuit are N-channel TFTs. In addition, the same code | symbol was used for the part corresponded to the location same as FIG. 10 of Example 6. FIG.
図１５において、６０１は第１固定基板、６０２は第１接着層、６０３は素子形成基板
であり、まず、実施の形態に従い、第１固定基板６０１と第１接着層６０２（分離層）で
貼りつけた素子形成基板６０３上に下地絶縁膜を形成する。
In FIG. 15,
下地絶縁膜上にはＮチャネル型ＴＦＴ１１０１、Ｎチャネル型ＴＦＴ１１０２からなる
駆動回路、Ｎチャネル型ＴＦＴからなる画素ＴＦＴ１１０３および保持容量１１０４が形
成されている。なお、Ｎチャネル型ＴＦＴの説明は実施例３を参照すれば良いので省略す
る。
On the base insulating film, a driver circuit including an N-
ここでは、実施例６とは異なり、透過型の液晶表示装置の例である。層間絶縁膜を形成
した後、透明導電膜からなる画素電極１１０７をパターニングにより形成した後、コンタ
クトホールを形成して画素電極１１０７と画素ＴＦＴ１１０３のドレイン領域とを接続す
る接続電極１１０８を形成した。また、同様にして画素電極１１０７と保持容量１１０４
における半導体領域とを接続する接続電極１１０９を形成した。
Here, unlike the sixth embodiment, it is an example of a transmissive liquid crystal display device. After forming the interlayer insulating film, a
A
また、図１５の状態を得た後、実施例６の工程に従って、第２接着層で第２固定基板を
貼り合わせた後、第１接着層６０２にレーザーを照射して第１固定基板６０１を分離して
、液晶表示装置を完成させればよい。
In addition, after obtaining the state of FIG. 15, the second fixed substrate is bonded with the second adhesive layer according to the process of Example 6, and then the first
Ｎチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を形成することに
より画素部および駆動回路をすべてＮチャネル型ＴＦＴで形成することが可能となる。従
って、アクティブマトリクス型の電気光学装置を作製する上でＴＦＴ工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コストを低減することが可能となる
。
By forming the gate side driver circuit and the source side driver circuit with only the N-channel TFT, the pixel portion and the driver circuit can all be formed with the N-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.
なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのＩＣチッ
プとする場合にも本実施例は実施できる。
Note that this embodiment can also be implemented when one of the source side driver circuit and the gate side driver circuit is an external IC chip.
また、本実施例では、Ｅ型ＮＴＦＴのみを用いて駆動回路を構成したがＥ型ＮＴＦＴお
よびＤ型ＮＴＦＴを組み合わせて形成してもよい。
In this embodiment, the drive circuit is configured using only the E-type NTFT, but it may be formed by combining the E-type NTFT and the D-type NTFT.
本実施例では、画素部及び駆動回路に使用するＴＦＴを全てＰチャネル型ＴＦＴで構成
した液晶表示装置の例を図１６に示す。なお、実施例６の図１０と同一である箇所に相当
するところは同じ符号を用いた。
In this embodiment, FIG. 16 shows an example of a liquid crystal display device in which all TFTs used for the pixel portion and the driver circuit are P-channel TFTs. In addition, the same code | symbol was used for the part corresponded to the location same as FIG. 10 of Example 6. FIG.
図１６において、６０１は第１固定基板、６０２は第１接着層、６０３は素子形成基板
であり、まず、実施の形態に従い、第１固定基板６０１と第１接着層６０２（分離層）で
貼りつけた素子形成基板６０３上に下地絶縁膜を形成する。
In FIG. 16,
下地絶縁膜上にはＰチャネル型ＴＦＴ１２０１、Ｐチャネル型ＴＦＴ１２０２からなる
駆動回路、Ｐチャネル型ＴＦＴからなる画素ＴＦＴ１２０３および保持容量１２０４が形
成されている。なお、Ｐチャネル型ＴＦＴの説明は実施例２を参照すれば良いので省略す
る。
On the base insulating film, a driver circuit including a P-
ここでは、実施例６とは異なり、透過型の液晶表示装置の例である。層間絶縁膜を形成
した後、透明導電膜からなる画素電極１２０７をパターニングにより形成した後、コンタ
クトホールを形成して画素電極１２０７と画素ＴＦＴ１２０３のドレイン領域とを接続す
る接続電極１２０８を形成した。また、同様にして画素電極１２０７と保持容量１２０４
における半導体領域とを接続する接続電極１２０９を形成した。
Here, unlike the sixth embodiment, it is an example of a transmissive liquid crystal display device. After forming the interlayer insulating film, a
A
また、図１６の状態を得た後、実施例６の工程に従って、第２接着層で第２固定基板を
貼り合わせた後、第１接着層６０２にレーザーを照射して第１固定基板６０１を分離して
、液晶表示装置を完成させればよい。
In addition, after obtaining the state of FIG. 16, the second fixed substrate is bonded to the second adhesive layer in accordance with the process of Example 6, and then the first
Ｐチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を形成することに
より画素部および駆動回路をすべてＰチャネル型ＴＦＴで形成することが可能となる。従
って、アクティブマトリクス型の電気光学装置を作製する上でＴＦＴ工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コストを低減することが可能となる
。
By forming the gate side drive circuit and the source side drive circuit with only the P-channel TFT, the pixel portion and the drive circuit can all be formed with the P-channel TFT. Accordingly, the yield and throughput of the TFT process can be significantly improved in manufacturing an active matrix electro-optical device, and the manufacturing cost can be reduced.
なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのＩＣチッ
プとする場合にも本実施例は実施できる。
Note that this embodiment can also be implemented when one of the source side driver circuit and the gate side driver circuit is an external IC chip.
素子形成基板としては、金属基板、例えばステンレス基板を用いることもできる。本実
施例は、その場合の例を以下に示す。
As the element formation substrate, a metal substrate, for example, a stainless steel substrate can also be used. In this embodiment, an example in that case is shown below.
本実施例では、実施例１の素子形成基板として、ステンレス基板（厚さ１０〜２００μ
ｍ）を用いる。まず、実施の形態に従って第１固定基板とステンレス基板とを第１接着層
で貼り合わせる。
In this example, as the element formation substrate of Example 1, a stainless steel substrate (thickness 10 to 200 μm) was used.
m). First, according to the embodiment, the first fixed substrate and the stainless steel substrate are bonded together with the first adhesive layer.
以降は、実施例１に従って、ステンレス基板からなる素子形成基板上に下地絶縁膜を形
成して必要な素子を形成すればよい。なお、実施例１とは異なり、耐熱性が高いステンレ
ス基板を用いているため、実施例１よりも高い温度（約５００℃以下）でのプロセスを使
用してＴＦＴを作製することができる。
Thereafter, according to the first embodiment, a necessary element may be formed by forming a base insulating film on an element formation substrate made of a stainless steel substrate. Note that unlike the first embodiment, a stainless steel substrate having high heat resistance is used, so that a TFT can be manufactured using a process at a higher temperature (about 500 ° C. or lower) than that of the first embodiment.
そして、第１固定基板を分離する際、ステンレス基板を用いているため、レーザー光を
照射しても素子形成基板上に形成された素子に全く影響を与えることなく第１固定基板を
分離することができる。
Since the stainless steel substrate is used when separating the first fixed substrate, the first fixed substrate is separated without affecting the elements formed on the element forming substrate even if the laser beam is irradiated. Can do.
また、ステンレス基板は遮光性を有しているため、本実施例の表示装置は、反射型の液晶
表示装置となる。
In addition, since the stainless steel substrate has light shielding properties, the display device of this embodiment is a reflective liquid crystal display device.
薄い金属基板（厚さ１０〜２００μｍ）を用いることによって軽量化、薄型化が図れる
とともに可撓性を有する発光装置を得ることができる。また、金属基板を用いているため
、素子基板上に形成されたＴＦＴ素子の放熱効果が得られる。
By using a thin metal substrate (thickness of 10 to 200 μm), it is possible to obtain a light-emitting device that can be reduced in weight and thickness and has flexibility. Moreover, since the metal substrate is used, the heat radiation effect of the TFT element formed on the element substrate can be obtained.
また、本実施例は、実施例１乃至９のいずれか一と自由に組み合わせることが可能であ
る。
In addition, this embodiment can be freely combined with any one of Embodiments 1 to 9.
本願発明を実施して形成された駆動回路や画素部は様々な電気光学装置（アクティブマ
トリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマ
トリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示
部に組み込んだ電子機器全てに本願発明を実施できる。
The driving circuit and the pixel portion formed by implementing the present invention can be used in various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated in the display unit.
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレ
イ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピ
ュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げ
られる。それらの一例を図１８及び図１９に示す。
Such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones, electronic books, etc.) and the like. . Examples of these are shown in FIGS.
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表
示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２０
０３やその他の駆動回路に適用することができる。
FIG. 18A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a
03 and other driving circuits.
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０
３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表
示部２１０２やその他の駆動回路に適用することができる。
FIG. 18B illustrates a video camera, which includes a main body 2101, a display portion 2102, and an audio input portion 210.
3, an
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、
カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
本発明は表示部２２０５やその他の駆動回路に適用できる。
FIG. 18C shows a mobile computer, which is a main body 2201.
A camera unit 2202, an
The present invention can be applied to the display portion 2205 and other driving circuits.
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム
部２３０３等を含む。本発明は表示部２３０２やその他の駆動回路に適用することができ
る。
FIG. 18D shows a goggle type display, which includes a
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、
操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に
適用することができる。
FIG. 18E shows a player that uses a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a
(tial Versatile Disc), CD, etc. can be used for music appreciation, movie appreciation, games and the Internet. The present invention can be applied to the
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３
、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２や
その他の駆動回路に適用することができる。
FIG. 18F illustrates a digital camera, which includes a main body 2501, a
, An operation switch 2504, an image receiving unit (not shown), and the like. The present invention can be applied to the
図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を
音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用す
ることができる。
FIG. 19A illustrates a mobile phone, which includes a
03, a
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３やその他の駆動回路に適用することができる。
FIG. 19B illustrates a portable book (electronic book), which includes a
3, a
図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
FIG. 19C illustrates a display, which includes a
Etc. The present invention can be applied to the
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせか
らなる構成を用いても実現することができる。
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-10.
Claims (2)
該素子形成基板を貼り合わせた後、前記素子形成基板上に絶縁膜を形成し、
該絶縁膜の上に素子を形成し、
該素子の上に第２接着層で第２固定基板を貼り合わせた後、流体を用いて前記第１接着層を除去して前記第１固定基板を分離することを特徴とする半導体装置の作製方法。 The first fixed substrate and the element formation substrate are bonded together with a first adhesive layer provided on the first fixed substrate,
After bonding the element formation substrate, an insulating film is formed on the element formation substrate,
Forming an element on the insulating film;
A second fixed substrate is bonded to the element with a second adhesive layer, and then the first adhesive layer is removed using a fluid to separate the first fixed substrate. Method.
該素子形成基板を貼り合わせた後、前記素子形成基板上に絶縁膜を形成し、
該絶縁膜の上に素子を形成し、
該素子の上に第２接着層で第２固定基板を貼り合わせた後、水を用いて前記第１接着層を除去して前記第１固定基板を分離することを特徴とする半導体装置の作製方法。
The first fixed substrate and the element formation substrate are bonded together with a first adhesive layer provided on the first fixed substrate,
After bonding the element formation substrate, an insulating film is formed on the element formation substrate,
Forming an element on the insulating film;
A second fixed substrate is bonded to the element with a second adhesive layer, and then the first adhesive layer is removed using water to separate the first fixed substrate. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013121806A JP5764616B2 (en) | 2013-06-10 | 2013-06-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013121806A JP5764616B2 (en) | 2013-06-10 | 2013-06-10 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012046222A Division JP5608694B2 (en) | 2012-03-02 | 2012-03-02 | Method for manufacturing semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014105846A Division JP2014211638A (en) | 2014-05-22 | 2014-05-22 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013235276A true JP2013235276A (en) | 2013-11-21 |
| JP5764616B2 JP5764616B2 (en) | 2015-08-19 |
Family
ID=49761385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013121806A Expired - Fee Related JP5764616B2 (en) | 2013-06-10 | 2013-06-10 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5764616B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016115930A (en) * | 2014-12-11 | 2016-06-23 | パナソニックＩｐマネジメント株式会社 | Manufacturing method of electronic element, manufacturing method of flexible substrate, lamination substrate and electronic element |
| US9530964B2 (en) | 2015-03-20 | 2016-12-27 | Samsung Display Co., Ltd. | Method of manufacturing display and apparatus for manufacturing the display for the same |
| US9530986B2 (en) | 2014-01-14 | 2016-12-27 | Panasonic Corporation | Laminated substrate, light-emitting device, and method for producing light-emitting device |
| US11672148B2 (en) | 2013-12-02 | 2023-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250835A (en) * | 1985-08-30 | 1987-03-05 | Somar Corp | Peeling device for thin film |
| JPH038660A (en) * | 1989-06-04 | 1991-01-16 | Somar Corp | Thin film peeling method |
| JPH0850282A (en) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | Production of display device |
| JPH08108966A (en) * | 1994-10-07 | 1996-04-30 | Sharp Corp | Board separating device |
| JPH09100448A (en) * | 1996-05-20 | 1997-04-15 | Nippon Carbide Ind Co Inc | Peeling method of adhesive sheet |
| JPH11195568A (en) * | 1997-12-26 | 1999-07-21 | Canon Inc | Specimen separating device, method and manufacture of substrate |
| JP2001267578A (en) * | 2000-03-17 | 2001-09-28 | Sony Corp | Thin-film semiconductor device, and method for manufacturing the same |
| JP2002031818A (en) * | 2000-07-17 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
-
2013
- 2013-06-10 JP JP2013121806A patent/JP5764616B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250835A (en) * | 1985-08-30 | 1987-03-05 | Somar Corp | Peeling device for thin film |
| JPH038660A (en) * | 1989-06-04 | 1991-01-16 | Somar Corp | Thin film peeling method |
| JPH0850282A (en) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | Production of display device |
| JPH08108966A (en) * | 1994-10-07 | 1996-04-30 | Sharp Corp | Board separating device |
| JPH09100448A (en) * | 1996-05-20 | 1997-04-15 | Nippon Carbide Ind Co Inc | Peeling method of adhesive sheet |
| JPH11195568A (en) * | 1997-12-26 | 1999-07-21 | Canon Inc | Specimen separating device, method and manufacture of substrate |
| JP2001267578A (en) * | 2000-03-17 | 2001-09-28 | Sony Corp | Thin-film semiconductor device, and method for manufacturing the same |
| JP2002031818A (en) * | 2000-07-17 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11672148B2 (en) | 2013-12-02 | 2023-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US9530986B2 (en) | 2014-01-14 | 2016-12-27 | Panasonic Corporation | Laminated substrate, light-emitting device, and method for producing light-emitting device |
| US9923172B2 (en) | 2014-01-14 | 2018-03-20 | Panasonic Corporation | Light-emitting device with transparent substrate |
| US10236472B2 (en) | 2014-01-14 | 2019-03-19 | Panasonic Corporation | Light-emitting device with transparent substrate |
| JP2016115930A (en) * | 2014-12-11 | 2016-06-23 | パナソニックＩｐマネジメント株式会社 | Manufacturing method of electronic element, manufacturing method of flexible substrate, lamination substrate and electronic element |
| US9530964B2 (en) | 2015-03-20 | 2016-12-27 | Samsung Display Co., Ltd. | Method of manufacturing display and apparatus for manufacturing the display for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5764616B2 (en) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4727024B2 (en) | Method for manufacturing semiconductor device | |
| JP5292217B2 (en) | Method for manufacturing semiconductor device and method for manufacturing electronic book | |
| JP4869471B2 (en) | Method for manufacturing semiconductor device | |
| US9666601B2 (en) | Semiconductor device, and manufacturing method thereof | |
| JP4118485B2 (en) | Method for manufacturing semiconductor device | |
| JP5147794B2 (en) | Display device manufacturing method and electronic book manufacturing method | |
| JP5764616B2 (en) | Method for manufacturing semiconductor device | |
| JP4118706B2 (en) | Method for manufacturing liquid crystal display device | |
| JP4916620B2 (en) | Liquid crystal display device and electro-optical device | |
| JP6378372B2 (en) | Method for manufacturing semiconductor device | |
| JP6280969B2 (en) | Method for manufacturing semiconductor device | |
| JP6166761B2 (en) | Method for manufacturing semiconductor device | |
| JP2014211638A (en) | Method for manufacturing semiconductor device | |
| JP6100950B2 (en) | Method for manufacturing semiconductor device | |
| JP2018142721A (en) | Method for manufacturing semiconductor device | |
| JP2020074368A (en) | Method for manufacturing semiconductor device | |
| JP5608694B2 (en) | Method for manufacturing semiconductor device | |
| JP5577384B2 (en) | Method for manufacturing semiconductor device | |
| JP6395786B2 (en) | Manufacturing method of electronic equipment | |
| JP6085015B2 (en) | Method for manufacturing display device | |
| JP6457615B2 (en) | Method for manufacturing light emitting device | |
| JP5955914B2 (en) | Method for manufacturing light emitting device | |
| JP2013051430A (en) | Method for manufacturing device | |
| JP2019035986A (en) | Method of manufacturing electronic apparatus | |
| JP2020079944A (en) | Method for manufacturing electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150615 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5764616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |