JP2013222786A - Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment - Google Patents

Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment Download PDF

Info

Publication number
JP2013222786A
JP2013222786A JP2012092673A JP2012092673A JP2013222786A JP 2013222786 A JP2013222786 A JP 2013222786A JP 2012092673 A JP2012092673 A JP 2012092673A JP 2012092673 A JP2012092673 A JP 2012092673A JP 2013222786 A JP2013222786 A JP 2013222786A
Authority
JP
Japan
Prior art keywords
substrate
main surface
land
cross
plating resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012092673A
Other languages
Japanese (ja)
Inventor
Yoshihiko Yokoyama
好彦 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012092673A priority Critical patent/JP2013222786A/en
Publication of JP2013222786A publication Critical patent/JP2013222786A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide: a semiconductor substrate improved in adhesion between a substrate and a land, in a semiconductor substrate including a land; a method for manufacturing the semiconductor substrate; and electronic equipment.SOLUTION: A semiconductor substrate 1 comprises: a substrate 10; a through hole 16 penetrating through from one principal surface of the substrate 10 toward the other principal surface; and a land 20 including an end part 24 exposed from the principal surface and an axis part formed continuously from the end part 24 in the through hole 16. In a cross section of the end part in the direction along the principal surface, a cross section close to the principal surface is larger than a cross section apart from the principal surface.

Description

本発明は、ランドを備えた半導体基板、半導体基板の製造方法及び電子機器に関する。   The present invention relates to a semiconductor substrate provided with lands, a method for manufacturing the semiconductor substrate, and an electronic apparatus.

従来、半導体チップを高密度実装するために、三次元的に半導体チップを積層する技術が存在する。この技術では、半導体チップ同士を積層し、各半導体チップ間を配線接続する。半導体チップは、例えばその表面と裏面とに形成された電極と、半導体チップの表面と裏面とを貫通する貫通孔とを有する。この貫通孔に貫通電極としてのランドが充填され、このランドを介して表面と裏面の電極同士が電気的に接続される。そして、このような電極構造を有する半導体チップを積層すると、ある半導体チップの裏面に形成された電極が他の半導体チップの表面に形成された電極と接続され、これにより各半導体チップ間で配線接続することができる。このような半導体チップの品質を向上させたり、小型化を図るための様々な技術が提案されている。   Conventionally, there is a technique for three-dimensionally stacking semiconductor chips in order to mount the semiconductor chips at high density. In this technique, semiconductor chips are stacked and each semiconductor chip is connected by wiring. The semiconductor chip has, for example, electrodes formed on the front surface and the back surface thereof, and a through hole penetrating the front surface and the back surface of the semiconductor chip. The through hole is filled with a land as a through electrode, and the front and back electrodes are electrically connected through the land. Then, when semiconductor chips having such an electrode structure are stacked, the electrodes formed on the back surface of one semiconductor chip are connected to the electrodes formed on the surface of another semiconductor chip, thereby connecting the wires between the semiconductor chips. can do. Various techniques have been proposed to improve the quality of such semiconductor chips and to reduce the size.

例えば半導体チップ積層時の位置合せを容易にする技術として、特許文献1には、半導体チップに開口穴を設け、その開口穴に導電性部材を充填して、当該導電性部材の上面を凹形状部にした端子を設けることが記載されている。   For example, as a technique for facilitating alignment at the time of stacking semiconductor chips, Patent Document 1 discloses that an opening hole is provided in a semiconductor chip, the opening hole is filled with a conductive member, and the upper surface of the conductive member is recessed. It is described that a terminal is provided.

また、配線基板の厚みを薄くするために、特許文献2には、絶縁板に設けられたスルーホールの内壁のみにスルーホールと同軸の貫通孔を有するように第1のめっき導体層を被着させることでスルーホール内の空間を狭め、次に第1のめっき導体層に残った貫通孔内およびコア用の絶縁板の上下面に第2のめっき導体層を被着することにより、第1のめっき導体層の貫通孔を充填するとともにコア用の絶縁板の上下面において配線導体を形成することが記載されている。   In addition, in order to reduce the thickness of the wiring board, Patent Document 2 describes that the first plating conductor layer is attached so that only the inner wall of the through hole provided in the insulating plate has a through hole coaxial with the through hole. By narrowing the space in the through hole, the second plated conductor layer is then deposited in the through holes remaining in the first plated conductor layer and on the upper and lower surfaces of the insulating plate for the core. And filling the through holes of the plated conductor layer and forming wiring conductors on the upper and lower surfaces of the insulating plate for the core.

特開2004−207317号公報JP 2004-207317 A 特開2011−216519号公報JP2011-216519A

電気めっきにより基板にランドを形成する手順としては、まず、基板の厚さ方向に貫通孔を形成して、基板の一方の主面と貫通孔の内壁に、絶縁膜と金属膜を形成する。さらに、基板の一方の主面に、貫通孔が形成された領域に開口部を設けためっきレジストを形成する。そして、金属膜を電極として、電界めっきにより貫通孔の内壁及び開口部にランドを形成する。図7は、このようにして、基板に2つのランドが形成された状態の時の基板の模式的断面図である。次に、めっきレジストを剥離し、当該剥離により露出した金属膜をエッチングで除去する。   As a procedure for forming a land on a substrate by electroplating, first, a through hole is formed in the thickness direction of the substrate, and an insulating film and a metal film are formed on one main surface of the substrate and the inner wall of the through hole. Further, a plating resist having an opening in a region where the through hole is formed is formed on one main surface of the substrate. Then, using the metal film as an electrode, lands are formed on the inner wall and the opening of the through hole by electroplating. FIG. 7 is a schematic cross-sectional view of the substrate when two lands are formed on the substrate in this way. Next, the plating resist is peeled off, and the metal film exposed by the peeling is removed by etching.

この金属膜を除去する工程で、表面に露出している金属のみではなく、ランドと基板との間に存在する金属膜もサイドエッチングされてしまう場合がある。図8は、ランドと基板との間に存在する金属膜がサイドエッチングされた場合の、ランドと基板との接触部分の模式的断面図である。図9は、実際に金属膜がサイドエッチングされた状態を示すランド及び金属膜の断面の写真である。これらの図に示すように、ランドと基板との間に存在する金属膜がサイドエッチングされると、ランドの基板との接触面積が小さくなり、ランドと基板との密着性も低下する。これにより、ランドが基板から離脱し易くなる。図10は、このようなランドが基板の貫通孔から離脱した状態を示す写真である。このようにランドが基板から容易に離脱してしまうと、半導体基板の品質の十分な信頼性の確保が難しくなる。   In the step of removing the metal film, not only the metal exposed on the surface but also the metal film existing between the land and the substrate may be side-etched. FIG. 8 is a schematic cross-sectional view of the contact portion between the land and the substrate when the metal film existing between the land and the substrate is side-etched. FIG. 9 is a photograph of a cross section of a land and a metal film showing a state where the metal film is actually side-etched. As shown in these drawings, when the metal film existing between the land and the substrate is side-etched, the contact area between the land and the substrate decreases, and the adhesion between the land and the substrate also decreases. As a result, the land is easily detached from the substrate. FIG. 10 is a photograph showing a state in which such a land is detached from the through hole of the substrate. Thus, if the land is easily detached from the substrate, it is difficult to ensure sufficient reliability of the quality of the semiconductor substrate.

さらに、近年では、半導体チップの小型化、集積化が進んでおり、基板に複数のランドを配列する場合、ランド間のピッチが狭くなる傾向にある。
しかしながら、ランド間のピッチを狭くすると、配線時に、隣接するランド間で短絡する可能性がある。この短絡を防ぐためにランドの断面形状を小さくすると、ランドの基板との接触面積がさらに小さくなり、ランドが基板から離脱し易くなる。
Furthermore, in recent years, semiconductor chips have been miniaturized and integrated, and when a plurality of lands are arranged on a substrate, the pitch between the lands tends to be narrowed.
However, if the pitch between lands is narrowed, there is a possibility of short-circuiting between adjacent lands during wiring. When the cross-sectional shape of the land is reduced to prevent this short circuit, the contact area between the land and the substrate is further reduced, and the land is easily detached from the substrate.

本発明は上記課題を解決するためになされたものであって、本発明は、ランドを備えた半導体基板において、ランドの基板との密着性が向上する半導体基板、その製造方法及び電子機器を提供することを目的とする。   The present invention has been made to solve the above problems, and the present invention provides a semiconductor substrate having improved land adhesion to a semiconductor substrate having lands, a method of manufacturing the same, and an electronic apparatus. The purpose is to do.

また、本発明は、ランドの基板との接触面積を大きく確保できる半導体基板、その製造方法及び電子機器を提供することを目的とする。
また、本発明は、ランドが基板から離脱し難くすることができる半導体基板、その製造方法及び電子機器を提供することを目的とする。
It is another object of the present invention to provide a semiconductor substrate, a manufacturing method thereof, and an electronic apparatus that can ensure a large contact area with a land substrate.
Another object of the present invention is to provide a semiconductor substrate, a method for manufacturing the same, and an electronic device that make it difficult for the land to be detached from the substrate.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]基板と、前記基板の一方の主面からもう一方の主面に向けて貫通する貫通孔と、前記主面よりも露出した端部と該端部から連続して前記貫通孔に形成されたランドと、を備え、前記主面に沿った方向の前記端部の断面において、前記主面に遠い断面積よりも前記主面に近い断面積が大きいことを特徴とする半導体基板。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
Application Example 1 Substrate, a through-hole penetrating from one main surface of the substrate toward the other main surface, an end exposed from the main surface, and the through-hole continuously from the end A semiconductor substrate, wherein a cross-sectional area near the main surface is larger than a cross-sectional area far from the main surface in a cross section of the end portion in a direction along the main surface .

本発明によれば、前記ランドにおける前記基板の主面に沿った方向の断面積は、前記主面に遠い断面積よりも前記主面に近い断面積が大きいため、ランドと基板との接触面積が大きく確保でき、ランドと基板との密着性が向上して、ランドが基板から離脱し難くすることができる。   According to the present invention, the cross-sectional area in the direction along the main surface of the substrate in the land is larger in cross-sectional area near the main surface than the cross-sectional area far from the main surface, so that the contact area between the land and the substrate Can be ensured greatly, the adhesion between the land and the substrate can be improved, and the land can be hardly separated from the substrate.

[適用例2]前記基板と前記ランドとの間には、TiW/Cu膜が設けられていることを特徴とする適用例1に記載の半導体基板。
本発明によれば、TiW/Cu膜上に電気めっきでランドを形成する場合、TiW/Cu膜層除去のためのエッチングの工程で、基板とランドとの間のTiW/Cu膜がサイドエッチングされる恐れがあるが、基板の主面に沿った方向のランドの断面形状において、前記主面に遠い断面積よりも前記主面に近い断面積の端部よりも大きいため、TiW/Cu膜とランドとの接触面積を大きくすることができ、ランドと基板との密着性を向上させることができ、ランドが基板から離脱し難くすることができる。
Application Example 2 The semiconductor substrate according to Application Example 1, wherein a TiW / Cu film is provided between the substrate and the land.
According to the present invention, when the land is formed on the TiW / Cu film by electroplating, the TiW / Cu film between the substrate and the land is side-etched in the etching process for removing the TiW / Cu film layer. However, the cross-sectional shape of the land in the direction along the main surface of the substrate is larger than the end of the cross-sectional area closer to the main surface than the cross-sectional area far from the main surface, so that the TiW / Cu film The contact area with the land can be increased, the adhesion between the land and the substrate can be improved, and the land can hardly be detached from the substrate.

[適用例3]前記端部は台形であって、前記主面に遠い断面から前記主面に近い断面に向かって裾広がりであることを特徴とする適用例1又は2に記載の半導体基板。 Application Example 3 The semiconductor substrate according to Application Example 1 or 2, wherein the end portion has a trapezoidal shape and extends from the cross section far from the main surface toward the cross section close to the main surface.

本発明によれば、前記主面に遠い断面から前記主面に近い断面に向かって裾広がりである方が、前記主面に遠い断面から前記主面に近い断面に向かって一律の角度で単調に傾斜するのに比べて、前記主面に遠い断面の面積を大きくすることができ、前記主面に遠い断面の端部に半田を搭載する場合等には搭載面積を確保することができる。   According to the present invention, the flared portion from the cross section far from the main surface toward the cross section close to the main surface is monotonous at a uniform angle from the cross section far from the main surface to the cross section close to the main surface. Compared to the inclination, the area of the cross section far from the main surface can be increased, and the mounting area can be secured when solder is mounted on the end of the cross section far from the main surface.

[適用例4]基板の厚さ方向に貫通孔を形成する工程と、前記基板の一方の主面及び前記貫通孔の表面にTiW/Cu膜を形成する工程と、前記基板の前記一方の主面に、前記主面に近づくにつれて開口面積が大きくなる逆テーパの開口部を有するめっきレジストを形成するめっきレジスト形成工程と、前記TiW/Cu膜を電極として、電気めっきにより前記貫通孔及び前記開口部にランドを形成する工程と、前記めっきレジストを剥離する工程と、前記めっきレジストの剥離により露出した前記TiW/Cu膜を除去する工程と、を備えたことを特徴とする半導体基板の製造方法。 Application Example 4 A step of forming a through hole in the thickness direction of a substrate, a step of forming a TiW / Cu film on one main surface of the substrate and the surface of the through hole, and the one main surface of the substrate A plating resist forming step of forming a plating resist having a reverse tapered opening in which an opening area increases toward the main surface on the surface; and the through-hole and the opening by electroplating using the TiW / Cu film as an electrode A method of manufacturing a semiconductor substrate, comprising: a step of forming a land on a portion; a step of peeling the plating resist; and a step of removing the TiW / Cu film exposed by peeling of the plating resist. .

本発明によれば、前記基板の前記一方の主面に、前記主面に近づくにつれて開口面積が大きくなる逆テーパの開口部を有するめっきレジストを形成し、前記TiW/Cu膜を電極として、電気めっきにより前記貫通孔及び前記開口部にランドを形成するため、基板の主面に沿った方向のランドの端部の断面において、前記主面に遠い断面積よりも前記主面に近い断面積を大きくすることができ、TiW/Cu膜を除去する工程で基板とランドとの間のTiW/Cu膜がサイドエッチングされたとしても、ランドとTiW/Cu膜との接触面積を確保することができるため、ランドの基板との密着性を向上させ、ランドが基板から離脱し難くすることができる。   According to the present invention, a plating resist having an opening with a reverse taper whose opening area increases as it approaches the main surface is formed on the one main surface of the substrate, and the TiW / Cu film is used as an electrode to In order to form lands in the through holes and the openings by plating, a cross-sectional area closer to the main surface than a cross-sectional area far from the main surface in the cross section of the end of the land in the direction along the main surface of the substrate. Even if the TiW / Cu film between the substrate and the land is side-etched in the step of removing the TiW / Cu film, the contact area between the land and the TiW / Cu film can be secured. Therefore, the adhesion between the land and the substrate can be improved, and the land can be hardly separated from the substrate.

[適用例5]前記めっきレジストは紫外線により硬化する感光性樹脂であり、前記めっきレジスト形成工程では、前記基板の前記一方の主面に未露光のめっきレジストを被覆し、マスクを透光した紫外線を前記めっきレジストに照射し、前記マスクにより紫外線照射が遮断される領域の周囲を所定の露光量以下で再び露光し、現像処理することを特徴とする適用例5に記載の半導体基板の形成方法。 Application Example 5 The plating resist is a photosensitive resin that is cured by ultraviolet rays, and in the plating resist forming step, the one main surface of the substrate is coated with an unexposed plating resist, and the ultraviolet rays are transmitted through a mask. The method of forming a semiconductor substrate according to application example 5, wherein the plating resist is irradiated, the periphery of the region where ultraviolet irradiation is blocked by the mask is exposed again with a predetermined exposure amount or less, and development processing is performed. .

本発明によれば、前記マスクにより紫外線照射が遮断される領域の周囲の前記基板に近い前記めっきレジストが硬化しない程度に、所定の露光量以下で露光することで、前記基板の主面に近づくにつれて開口面積が大きくなる逆テーパの開口部を形成することができる。   According to the present invention, the mask is exposed to a predetermined exposure amount or less so that the plating resist close to the substrate around the region where ultraviolet irradiation is blocked by the mask is not hardened, thereby approaching the main surface of the substrate. As a result, it is possible to form an inversely tapered opening having an opening area that increases.

[適用例6]
半導体装置を備える電子機器であって、
前記半導体装置が適用例1乃至適用例3のいずれかに記載の半導体基板を備えることを特徴とする電子機器。
本発明によれば、品質の信頼性の高い電子機器とすることができる。
[Application Example 6]
An electronic device including a semiconductor device,
An electronic apparatus, wherein the semiconductor device includes the semiconductor substrate according to any one of Application Examples 1 to 3.
According to the present invention, an electronic device with high quality and reliability can be provided.

本発明の実施形態に係る半導体基板の模式的断面図である。It is a typical sectional view of a semiconductor substrate concerning an embodiment of the present invention. 図1における基板の一方の主面とランドとがTiW/Cu膜を介して接触する部分の模式的拡大図である。FIG. 2 is a schematic enlarged view of a portion where one main surface of a substrate and a land in FIG. 1 are in contact via a TiW / Cu film. 本実施形態に係る半導体基板の製造方法の工程図である。It is process drawing of the manufacturing method of the semiconductor substrate which concerns on this embodiment. 基板に複数のランドを形成する場合の工程8に対応する図である。It is a figure corresponding to process 8 in the case of forming a plurality of lands in a substrate. 本実施形態に係る半導体基板が搭載されたパーソナルコンピューターを示す概略斜視図である。It is a schematic perspective view which shows the personal computer with which the semiconductor substrate which concerns on this embodiment is mounted. 本実施形態に係る半導体基板が搭載された携帯電話機を示す概略斜視図である。It is a schematic perspective view which shows the mobile telephone with which the semiconductor substrate which concerns on this embodiment is mounted. 従来の半導体基板の製造工程を説明する図である。It is a figure explaining the manufacturing process of the conventional semiconductor substrate. 従来の半導体基板における、基板の一方の主面とランドとが金属膜を介して接触する部分の模式的拡大図である。It is a typical enlarged view of the part in which the one main surface of a board | substrate and a land contact through a metal film in the conventional semiconductor substrate. 従来の金属膜がサイドエッチングされた様子を示すランド及び金属膜の断面の写真である。It is the photograph of the cross section of the land and metal film which show a mode that the conventional metal film was side-etched. 従来のランドが基板の貫通孔から離脱した状態を示す写真である。It is a photograph which shows the state which the conventional land separated from the through-hole of the board | substrate.

以下、本発明の実施形態について、添付の図面を参照して詳細に説明する。
図1は、本発明の実施形態に係る半導体基板1の模式的断面図である。
同図に示すように、半導体基板1は、基板10と、絶縁膜12と、TiW/Cu膜14と、ランド20と、電極パッド30と、を備えている。基板10はSi(シリコン)で形成されている。基板10には、基板10の一方の主面からもう一方の主面に向けて、厚さ方向に貫通する貫通孔16が設けられている。貫通孔16は、例えば円柱形状を有している。なお、貫通孔16の形状は円柱形状に限らず、四角柱形状等の他の形状であってもよい。基板10の両主面及び貫通孔16の内壁には絶縁膜12が成膜されている。絶縁膜12は例えばSiO(酸化ケイ素)で形成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view of a semiconductor substrate 1 according to an embodiment of the present invention.
As shown in the figure, the semiconductor substrate 1 includes a substrate 10, an insulating film 12, a TiW / Cu film 14, lands 20, and electrode pads 30. The substrate 10 is made of Si (silicon). The substrate 10 is provided with a through hole 16 penetrating in the thickness direction from one main surface of the substrate 10 to the other main surface. The through hole 16 has, for example, a cylindrical shape. The shape of the through hole 16 is not limited to a cylindrical shape, and may be other shapes such as a quadrangular prism shape. An insulating film 12 is formed on both main surfaces of the substrate 10 and the inner wall of the through hole 16. The insulating film 12 is made of, for example, SiO 2 (silicon oxide).

基板10の貫通孔16にはランド20が形成されている。ランド20は、一方の主面よりも露出した端部24と、当該端部24から連続して貫通孔16に形成された軸部22と、を備えている。端部24の径は軸部22よりも大きく形成されており、ランド20はT字型の側面を有している。ランド20は、Cu(銅)等の金属で形成されている。基板10の他方の主面には、貫通孔16を覆って電極パッド30が設けられている。電極パッド30は例えばAl(アルミニウム)で形成されている。ランド20の端部24には、例えば半田(不図示)等を介して部品の電極(不図示)が接続され、ランド20は部品と電極パッド30とを電気的に接続する貫通電極としての役割を果たす。   A land 20 is formed in the through hole 16 of the substrate 10. The land 20 includes an end portion 24 exposed from one main surface and a shaft portion 22 formed in the through hole 16 continuously from the end portion 24. The diameter of the end portion 24 is formed larger than that of the shaft portion 22, and the land 20 has a T-shaped side surface. The land 20 is formed of a metal such as Cu (copper). An electrode pad 30 is provided on the other main surface of the substrate 10 so as to cover the through hole 16. The electrode pad 30 is made of, for example, Al (aluminum). An electrode (not shown) of a component is connected to the end 24 of the land 20 via, for example, solder (not shown), and the land 20 serves as a through electrode that electrically connects the component and the electrode pad 30. Fulfill.

ランド20と、絶縁膜12及び電極パッド30との間にはTiW/Cu膜14が設けられている。このTiW/Cu膜14は、ランド20を電気めっきで形成する際に使用されたものである。TiW/Cu膜14は、バリヤ層としてのTiW(チタンタングステン)膜が形成され、その上にシード層としてCu膜が成膜されている。   A TiW / Cu film 14 is provided between the land 20 and the insulating film 12 and the electrode pad 30. This TiW / Cu film 14 is used when the land 20 is formed by electroplating. The TiW / Cu film 14 is formed with a TiW (titanium tungsten) film as a barrier layer, and a Cu film is formed thereon as a seed layer.

ランド20の端部24における基板10の主面に沿った断面は、当該主面に遠い断面積よりも主面に近い断面積の方が大きくなっている。また、本実施形態では、端部24は台形であって、基板10の主面に遠い断面から当該主面に近い断面に向かって裾広がりとなっている。   The cross section along the main surface of the substrate 10 at the end 24 of the land 20 has a larger cross sectional area closer to the main surface than a cross sectional area far from the main surface. In the present embodiment, the end 24 has a trapezoidal shape and flares from a cross section far from the main surface of the substrate 10 toward a cross section close to the main surface.

図2は、図1における基板10の一方の主面とランド20とがTiW/Cu膜14を介して接触する部分の模式的拡大図である。同図に示すように、基板10とランド20との間にTiW/Cu膜14が存在しない部分がある。このTiW/Cu膜14が存在しない部分は、電気めっきでランド20をTiW/Cu膜14上部に形成した後、ランド20が上部に形成されなかった部分のTiW/Cu膜14をエッチングで除去する際に、基板10とランド20との間のTiW/Cu膜14がサイドエッチングされたものである。この場合、ランド20のTiW/Cu膜14(基板10)との接触面積は、基板10とランド20との間にTiW/Cu膜14が全て存在する場合に比較して小さくなる。しかしながら、本実施形態では、ランド20の端部24における基板10の主面に沿った方向の断面積は、前記主面に遠い断面積よりも主面に近い断面積の方が大きくなっているため、基板10とランド20との間にTiW/Cu膜14が存在しない部分があったとしても、ランド20とTiW/Cu膜14との接触面積を確保することができるため、ランド20の基板10との密着性を向上させ、ランド20が基板10から離脱し難くすることができる。   FIG. 2 is a schematic enlarged view of a portion where one main surface of the substrate 10 in FIG. 1 and the land 20 are in contact via the TiW / Cu film 14. As shown in the figure, there is a portion where the TiW / Cu film 14 does not exist between the substrate 10 and the land 20. In the portion where the TiW / Cu film 14 does not exist, after the land 20 is formed on the TiW / Cu film 14 by electroplating, the TiW / Cu film 14 where the land 20 is not formed is removed by etching. At this time, the TiW / Cu film 14 between the substrate 10 and the land 20 is side-etched. In this case, the contact area between the land 20 and the TiW / Cu film 14 (substrate 10) is smaller than when the TiW / Cu film 14 is entirely present between the substrate 10 and the land 20. However, in the present embodiment, the cross-sectional area in the direction along the main surface of the substrate 10 at the end 24 of the land 20 is larger in the cross-sectional area closer to the main surface than in the cross-sectional area far from the main surface. Therefore, even if there is a portion where the TiW / Cu film 14 does not exist between the substrate 10 and the land 20, the contact area between the land 20 and the TiW / Cu film 14 can be secured. 10 can be improved, and the land 20 can be hardly separated from the substrate 10.

また、端部24の形状を台形とし、基板10の主面に遠い断面から当該主面に近い断面に向かって裾広がりとすることで、当該主面に遠い断面から当該主面に近い断面に向かって一律の角度で単調に傾斜するのに比べて、当該主面に遠い断面の端部の面積を大きくすることができ、当該主面に遠い断面の端部に半田を搭載する場合には、半田の搭載面積を十分確保することができる。   Further, the shape of the end portion 24 is a trapezoid, and the skirt spreads from the cross section far from the main surface of the substrate 10 toward the cross section close to the main surface, so that the cross section from the cross section far from the main surface becomes a cross section close to the main surface. Compared to the monotonic inclination at a uniform angle toward the main surface, the area of the end of the cross section far from the main surface can be increased, and when solder is mounted on the end of the cross section far from the main surface A sufficient solder mounting area can be secured.

なお、接触面積確保の観点からは、端部24を、基板10の主面に遠い断面から主面に近い断面に向かって一律の角度で単調に傾斜させてもよい。   Note that, from the viewpoint of securing the contact area, the end 24 may be monotonously inclined at a uniform angle from a cross section far from the main surface of the substrate 10 toward a cross section close to the main surface.

また、上述した実施形態では、ランド20は、T字型の側面を有しており、基板10の貫通孔16内を貫通して貫通電極の役割を果たすとして説明したが、ランドは頭部24のみを有した形状であってもよく、当該ランドとしての頭部24が貫通孔16の設けられていない基板上に配置されてもよい。   In the above-described embodiment, the land 20 has a T-shaped side surface and has been described as penetrating through the through hole 16 of the substrate 10 to serve as a through electrode. The head 24 as the land may be disposed on a substrate on which the through hole 16 is not provided.

次に、上記構成の半導体基板1の製造方法について、図3を参照して説明する。
(工程1:基板準備)
まず、基板10の他方の主面を、絶縁膜12で被覆し、その絶縁膜12上に、電極パッド30を設ける。
Next, a method for manufacturing the semiconductor substrate 1 having the above configuration will be described with reference to FIG.
(Process 1: Board preparation)
First, the other main surface of the substrate 10 is covered with an insulating film 12, and an electrode pad 30 is provided on the insulating film 12.

(工程2:支持基板貼り合せ)
次に、絶縁膜12の電極パッド30を設けた面に、支持基板40を接着剤50で貼り付けて強度を高めた後、基板10を所望の厚さまで薄くする。
(Process 2: Support substrate bonding)
Next, after the support substrate 40 is attached to the surface of the insulating film 12 on which the electrode pads 30 are provided with an adhesive 50 to increase the strength, the substrate 10 is thinned to a desired thickness.

(工程3:基板のエッチング)
次に、基板10の一方の主面に、貫通孔16を形成する領域に開口部をパターニングしたレジスト60を形成する。
(Step 3: Etching the substrate)
Next, a resist 60 in which an opening is patterned in a region where the through hole 16 is to be formed is formed on one main surface of the substrate 10.

次に、レジスト60の開口部に露出している基板10を、他方の主面の絶縁膜12が露出するまでエッチングする。このエッチングにより基板10に貫通孔16が形成される。エッチングが終了したら、レジスト60を剥離する。   Next, the substrate 10 exposed in the opening of the resist 60 is etched until the insulating film 12 on the other main surface is exposed. By this etching, a through hole 16 is formed in the substrate 10. When the etching is completed, the resist 60 is peeled off.

(工程4:絶縁膜除去1)
次に、貫通孔16の形成により露出した絶縁膜12をエッチングにより除去し、さらに、アッシングにより当該絶縁膜12を完全に除去して、電極パッド30を露出させる。
(Process 4: Insulating film removal 1)
Next, the insulating film 12 exposed by forming the through hole 16 is removed by etching, and further, the insulating film 12 is completely removed by ashing to expose the electrode pad 30.

(工程5:絶縁膜形成)
次に、基板10の一方の主面、貫通孔16の内壁、及び電極パッド30上に、絶縁膜12を形成する。
(Step 5: Insulating film formation)
Next, the insulating film 12 is formed on one main surface of the substrate 10, the inner wall of the through hole 16, and the electrode pad 30.

(工程6:絶縁膜除去2)
次に、工程5において電極パッド30上に形成された絶縁膜12を除去する。
具体的には、基板10の一方の主面のうち貫通孔16の部分に開口部を設けるようにレジスト62のパターニングを行い、電極パッド30上の絶縁膜12をエッチングにより除去する。エッチングが終了したらレジスト62を剥離する。次に、アッシングにより電極パッド30上の絶縁膜12を完全に除去する。
(Step 6: Insulating film removal 2)
Next, in Step 5, the insulating film 12 formed on the electrode pad 30 is removed.
Specifically, the resist 62 is patterned so as to provide an opening in the through hole 16 portion of one main surface of the substrate 10, and the insulating film 12 on the electrode pad 30 is removed by etching. When the etching is completed, the resist 62 is peeled off. Next, the insulating film 12 on the electrode pad 30 is completely removed by ashing.

(工程7:スパッタ)
次に、スパッタにより、基板10の一方の主面、貫通孔16の内壁、及び電極パッド30上に、TiW/Cu膜14を形成する。
(Step 7: Sputtering)
Next, the TiW / Cu film 14 is formed on one main surface of the substrate 10, the inner wall of the through hole 16, and the electrode pad 30 by sputtering.

(工程8:めっき)
次に、ランド20を形成するために、基板10の一方の主面にめっきレジスト64のパターニングを行う。
具体的には、紫外線により硬化する感光性樹脂をめっきレジスト64として用いて、未露光の当該めっきレジスト64を基板10の一方の主面全体にスピンコートで塗布する。
(Process 8: Plating)
Next, in order to form the land 20, the plating resist 64 is patterned on one main surface of the substrate 10.
Specifically, a photosensitive resin that is cured by ultraviolet rays is used as the plating resist 64, and the unexposed plating resist 64 is applied to the entire main surface of the substrate 10 by spin coating.

次に、めっきレジスト64上の電極パッド30(貫通孔16)に対向する位置にマスク(不図示)を配置し、当該マスクを透光した紫外線をめっきレジスト64に照射して、当該マスクが配置されていない部分のめっきレジスト64の露光を行う。次に、前記マスクにより紫外線照射が遮断される領域の周囲を所定の露光量以下で再び露光し、現像処理する。当該現像処理においては、めっきレジスト64の十分露光した部分は硬化して現像液に溶けない。一方、マスクにより紫外線照射が遮断されて露光されなかった部分と、マスク周囲を所定の露光量以下で露光した時に光源から遠距離にあるため露光量が少なかったマスク周囲の基板10の主面に近い部分と、が現像液に溶ける。これにより、めっきレジスト64に、基板10の主面に近づくにつれて開口面積が大きくなる逆テーパの開口部66が形成される。   Next, a mask (not shown) is disposed on the plating resist 64 at a position facing the electrode pad 30 (through hole 16), and the mask is disposed by irradiating the plating resist 64 with ultraviolet light transmitted through the mask. A portion of the plating resist 64 that is not exposed is exposed. Next, the periphery of the region where ultraviolet irradiation is blocked by the mask is exposed again with a predetermined exposure amount or less, and development processing is performed. In the development process, the sufficiently exposed portion of the plating resist 64 is cured and does not dissolve in the developer. On the other hand, on the main surface of the substrate 10 around the mask where the amount of exposure was small because the ultraviolet irradiation was blocked by the mask and the portion that was not exposed to the mask and the periphery of the mask was exposed at a predetermined exposure amount or less. The close part dissolves in the developer. As a result, a reverse-tapered opening 66 is formed in the plating resist 64, the opening area of which increases as it approaches the main surface of the substrate 10.

なお、めっきレジスト64の膜厚を厚くすることで、マスクにより紫外線照射が遮断される領域の周囲の基板10の主面に近い部分の露光量をめっきレジスト64が硬化しないように調整して、基板10の主面に近づくにつれて開口面積が大きくなる逆テーパの開口部66を形成するようにしてもよい。   In addition, by increasing the film thickness of the plating resist 64, the exposure amount of the portion near the main surface of the substrate 10 around the region where ultraviolet irradiation is blocked by the mask is adjusted so that the plating resist 64 does not cure, You may make it form the opening part 66 of a reverse taper which an opening area becomes large as it approaches the main surface of the board | substrate 10. As shown in FIG.

次に、TiW/Cu膜14を電極としてCu電界めっきを行い、基板10の貫通孔16とめっきレジスト64の開口部66内に、ランド20の軸部22と端部24とをそれぞれ形成する。めっきレジスト64の開口部66の形状により、ランド20の端部24における基板10の一方の主面に沿った方向の断面は、前記主面に遠い断面積よりも前記主面に近い断面積が大きくなる。   Next, Cu electroplating is performed using the TiW / Cu film 14 as an electrode, and the shaft portion 22 and the end portion 24 of the land 20 are formed in the through hole 16 of the substrate 10 and the opening 66 of the plating resist 64, respectively. Due to the shape of the opening 66 of the plating resist 64, the cross section in the direction along one main surface of the substrate 10 at the end 24 of the land 20 has a cross sectional area closer to the main surface than the cross sectional area far from the main surface. growing.

(工程9:金属膜除去)
次に、めっきレジスト64を剥離液で剥離する。
この際に、図4に示すように、基板10に複数のランド20を形成した場合に、複数のランド20間のピッチが狭いとしても、めっきレジスト64は、基板10に近い部分よりも基板10から遠い部分の方が断面積が大きいため、めっきレジスト64に剥離液を十分行き渡らせることができ、めっきレジスト64を容易に剥離することができる。
(Step 9: Metal film removal)
Next, the plating resist 64 is stripped with a stripping solution.
At this time, as shown in FIG. 4, when a plurality of lands 20 are formed on the substrate 10, even if the pitch between the plurality of lands 20 is narrow, the plating resist 64 is smaller than the portion closer to the substrate 10. Since the cross-sectional area of the part far from is larger, the peeling solution can be sufficiently spread over the plating resist 64, and the plating resist 64 can be easily peeled off.

次に、このめっきレジスト64の剥離により露出したTiW/Cu膜14をエッチングで除去する。このとき、ランド20と絶縁膜12との間のTiW/Cu膜14がサイドエッチングにより浸食されても、ランド20の端部24の基板10に近い断面積を大きくしているため、ランド20とTiW/Cu膜14との接触面積を保つことができ、ランド20が基板10から離脱し難くなる。   Next, the TiW / Cu film 14 exposed by the removal of the plating resist 64 is removed by etching. At this time, even if the TiW / Cu film 14 between the land 20 and the insulating film 12 is eroded by side etching, the cross-sectional area close to the substrate 10 at the end 24 of the land 20 is increased. The contact area with the TiW / Cu film 14 can be maintained, and the land 20 is difficult to separate from the substrate 10.

(工程10:支持基板剥離)
次に、支持基板40と接着剤50を基板10から剥離する。以上により、半導体基板1が完成する。
(Process 10: support substrate peeling)
Next, the support substrate 40 and the adhesive 50 are peeled from the substrate 10. Thus, the semiconductor substrate 1 is completed.

以上説明したように、基板10の主面に沿った方向のランド20の端部24の断面は、前記主面に遠い断面積よりも前記主面に近い断面積が大きいため、ランド20の基板10との接触面積を大きくすることができる。したがって、ランド20の基板10との密着性を向上させ、ランド20が基板10から離脱し難くすることができる。また、小型化のためにランド20の径を小さくしても、基板10から脱離しにくい構造を得ることができる。   As described above, the cross section of the end portion 24 of the land 20 in the direction along the main surface of the substrate 10 is larger in cross section near the main surface than the cross sectional area far from the main surface. The contact area with 10 can be increased. Therefore, the adhesion of the land 20 to the substrate 10 can be improved, and the land 20 can be hardly separated from the substrate 10. Further, even if the diameter of the land 20 is reduced for size reduction, a structure that is difficult to be detached from the substrate 10 can be obtained.

また、めっきレジスト64は、基板10に近い端部よりも基板10から遠い端部の方が断面積が大きいため、複数のランド20を設ける場合にランド20同士のピッチが狭くても、製造工程でめっきレジスト64を剥離する際に、めっきレジスト64に剥離液を十分行き渡らせて、めっきレジスト64を容易に剥離することができる。   Further, since the plating resist 64 has a larger cross-sectional area at the end portion farther from the substrate 10 than at the end portion close to the substrate 10, even when the pitch between the lands 20 is narrow when the plurality of lands 20 are provided, the manufacturing process is performed. When the plating resist 64 is peeled off, the plating resist 64 can be easily peeled off by sufficiently spreading the stripping solution over the plating resist 64.

さらに、ランド10の端部24は台形であって、基板10の主面に遠い断面から前記主面に近い断面に向かって裾広がりとなるようにしたことで、ランド20の前記主面に遠い断面の端部の面積を大きくすることができるとともに、前記端部24間のピッチを広くすることができるために剥離液が浸透し易くなりめっきレジスト64を容易に剥離することができる。   Further, the end portion 24 of the land 10 is trapezoidal, and is widened from the cross section far from the main surface of the substrate 10 toward the cross section close to the main surface, so that it is far from the main surface of the land 20. The area of the end portion of the cross section can be increased and the pitch between the end portions 24 can be widened, so that the stripping solution can easily penetrate and the plating resist 64 can be easily stripped.

次に、半導体基板を備えた半導体装置が搭載された電子機器の一実施形態について図5及び図6を用いて説明する。図5は、パーソナルコンピューターを示す概略斜視図であり、図6は、携帯電話機を示す概略斜視図である。上記の半導体基板1を備えた半導体装置を搭載した電子機器の一例として、図5に示すパーソナルコンピューター300や、図6に示す携帯電話機400を挙げることができる。上記の半導体基板1を備えた半導体装置をこれらの電子機器に搭載することで、電子機器の品質の信頼性を確保することができる。   Next, an embodiment of an electronic device on which a semiconductor device including a semiconductor substrate is mounted will be described with reference to FIGS. FIG. 5 is a schematic perspective view showing a personal computer, and FIG. 6 is a schematic perspective view showing a mobile phone. As an example of an electronic device on which a semiconductor device including the semiconductor substrate 1 is mounted, a personal computer 300 illustrated in FIG. 5 and a mobile phone 400 illustrated in FIG. 6 can be given. By mounting the semiconductor device including the semiconductor substrate 1 on these electronic devices, the reliability of the quality of the electronic devices can be ensured.

1………半導体基板、10………基板、12………絶縁膜、14………TiW/Cu膜、16………貫通孔、20………ランド、22………軸部、24………端部、30………電極パッド、40………支持基板、50………接着剤、60………レジスト、62………レジスト、64………めっきレジスト、66………開口部。 DESCRIPTION OF SYMBOLS 1 ...... Semiconductor substrate, 10 ...... Board | substrate, 12 ...... Insulating film, 14 ...... TiW / Cu film, 16 ...... Through-hole, 20 ...... Land, 22 ...... Shaft part, 24 ......... End, 30 ......... Electrode pad, 40 ......... Support substrate, 50 ......... Adhesive, 60 ......... Resist, 62 ......... Resist, 64 ...... Plating resist, 66 ......... Aperture.

Claims (6)

基板と、
前記基板の一方の主面からもう一方の主面に向けて貫通する貫通孔と、
前記主面よりも露出した端部と該端部から連続して前記貫通孔に形成されたランドと、を備え、
前記主面に沿った方向の前記端部の断面において、前記主面に遠い断面積よりも前記主面に近い断面積が大きいことを特徴とする半導体基板。
A substrate,
A through hole penetrating from one main surface of the substrate toward the other main surface;
An end exposed from the main surface and a land formed in the through hole continuously from the end;
A semiconductor substrate characterized in that, in a cross section of the end portion in a direction along the main surface, a cross-sectional area close to the main surface is larger than a cross-sectional area far from the main surface.
前記基板と前記ランドとの間には、TiW/Cu膜が設けられていることを特徴とする請求項1に記載の半導体基板。   The semiconductor substrate according to claim 1, wherein a TiW / Cu film is provided between the substrate and the land. 前記端部は台形であって、前記主面に遠い断面から前記主面に近い断面に向かって裾広がりであることを特徴とする請求項1又は2に記載の半導体基板。   3. The semiconductor substrate according to claim 1, wherein the end portion has a trapezoidal shape and extends from a cross section far from the main surface toward a cross section close to the main surface. 基板の厚さ方向に貫通孔を形成する工程と、
前記基板の一方の主面及び前記貫通孔の表面にTiW/Cu膜を形成する工程と、
前記基板の前記一方の主面に、前記主面に近づくにつれて開口面積が大きくなる逆テーパの開口部を有するめっきレジストを形成するめっきレジスト形成工程と、
前記TiW/Cu膜を電極として、電気めっきにより前記貫通孔及び前記開口部にランドを形成する工程と、
前記めっきレジストを剥離する工程と、
前記めっきレジストの剥離により露出した前記TiW/Cu膜を除去する工程と、
を備えたことを特徴とする半導体基板の製造方法。
Forming a through hole in the thickness direction of the substrate;
Forming a TiW / Cu film on one main surface of the substrate and the surface of the through hole;
A plating resist forming step of forming a plating resist having an opening portion having an inverse taper on the one main surface of the substrate, the opening area of which increases as it approaches the main surface;
Using the TiW / Cu film as an electrode, forming a land in the through hole and the opening by electroplating;
Removing the plating resist;
Removing the TiW / Cu film exposed by peeling of the plating resist;
A method for manufacturing a semiconductor substrate, comprising:
前記めっきレジストは紫外線により硬化する感光性樹脂であり、
前記めっきレジスト形成工程では、前記基板の前記一方の主面に未露光のめっきレジストを被覆し、マスクを透光した紫外線を前記めっきレジストに照射し、
前記マスクにより紫外線照射が遮断される領域の周囲を所定の露光量以下で再び露光し、現像処理することを特徴とする請求項4に記載の半導体基板の形成方法。
The plating resist is a photosensitive resin that is cured by ultraviolet rays,
In the plating resist forming step, the one main surface of the substrate is coated with an unexposed plating resist, and the plating resist is irradiated with ultraviolet light that is transmitted through a mask.
5. The method of forming a semiconductor substrate according to claim 4, wherein the periphery of the region where ultraviolet irradiation is blocked by the mask is exposed again with a predetermined exposure amount or less, and development processing is performed.
半導体装置を備える電子機器であって、
前記半導体装置が請求項1乃至請求項3のいずれかに記載の半導体基板を備えることを特徴とする電子機器。
An electronic device including a semiconductor device,
An electronic apparatus comprising the semiconductor substrate according to any one of claims 1 to 3.
JP2012092673A 2012-04-16 2012-04-16 Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment Pending JP2013222786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012092673A JP2013222786A (en) 2012-04-16 2012-04-16 Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012092673A JP2013222786A (en) 2012-04-16 2012-04-16 Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2013222786A true JP2013222786A (en) 2013-10-28

Family

ID=49593566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012092673A Pending JP2013222786A (en) 2012-04-16 2012-04-16 Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2013222786A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630150B2 (en) 2016-10-26 2020-04-21 Denso Corporation Housing member and drive device having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630150B2 (en) 2016-10-26 2020-04-21 Denso Corporation Housing member and drive device having the same

Similar Documents

Publication Publication Date Title
JP4053257B2 (en) Manufacturing method of semiconductor device
KR100956229B1 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2012231096A (en) Semiconductor device and manufacturing method of the same
JPH11163022A (en) Semiconductor and manufacture of the same and electronic equipment
JP2002373957A (en) Semiconductor device and its manufacturing method
JP2004193549A (en) Package substrate plated without plated lead-in wire and its manufacturing method
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP4055015B2 (en) Manufacturing method of semiconductor device
JP2015026722A (en) Bump structure, wiring board, semiconductor device, and manufacturing method of bump structure
JP2005101268A (en) Method for manufacturing semiconductor device
KR20170009128A (en) Circuit board and manufacturing method of the same
JP5385452B2 (en) Manufacturing method of semiconductor device
JP3538029B2 (en) Method for manufacturing semiconductor device
JP3945380B2 (en) Semiconductor device and manufacturing method thereof
JP2019083250A (en) Semiconductor device and manufacturing method of semiconductor device
JP2005057264A (en) Packaged electric structure and its manufacturing method
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
JP4506767B2 (en) Manufacturing method of semiconductor device
JP2013222786A (en) Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment
KR100925669B1 (en) Method of fabricating a solder on pad for coreless package substrate technology
JP2004022898A (en) Semiconductor device and its manufacturing method
JPH11224890A (en) Semiconductor device and its manufacturing
JP2005191131A (en) Method of manufacturing wiring board
KR100599636B1 (en) The fabrication method of printed circuit board for BOC semiconductor package substrate having non-plate pattern
JP2001148393A (en) Bump forming method, semiconductor device and its manufacturing method, wiring board, and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107