JP2013219320A - 成膜方法及び面発光レーザの製造方法 - Google Patents

Abstract

【課題】均一性が高く、良好な特性の半導体ＤＢＲの成膜方法を提供する。
【解決手段】基板上に第１の成膜条件により、光学的膜厚がそれぞれλ／４の１ペア以上の低屈折率層と、ＤＢＲ設計波長よりバンドギャップの小さい第１の半導体膜の高屈折率層とを交互に積層する積層体の成膜工程と、積層体に光を照射し、反射光から膜厚分布を得る測定工程と、第１の半導体膜上に面内分布が第１の成膜条件よりも均一となる第２の成膜条件により、ＤＢＲ設計波長よりバンドギャップの小さく、光学的膜厚がλ／４の第２の半導体膜を成膜する成膜工程と、第２の半導体膜に光を照射し、反射光から膜厚分布を得る測定工程と、第２の半導体層上に、ＤＢＲ設計波長よりバンドギャップの小さい第３の半導体膜を第１、２、３の半導体膜の光学的膜厚の和が３λ／４以上となるように、成膜する成膜工程と、第３の半導体膜上に半導体材料の高屈折率層と低屈折率層とを交互に積層する。
【選択図】図１

Description

本発明は、成膜方法及び面発光レーザの製造方法に関する。

近年、ＬＡＮや光インターコネクション用の光源として、また、コピー機用の光源として垂直共振器型面発光半導体レーザ素子（ＶＣＳＥＬ：Vertical Cavity Surface Emitting LASER）が用いられるようになりつつある。ＶＣＳＥＬは、従来の端面発光型半導体レーザに比べて、低消費電力であり、また製造工程において劈開が不用であり、ウエハ状態で素子の検査が可能であるため低コストで製造することができる等の優れた特徴を有している。

このようなＶＣＳＥＬは、半導体基板上に複数の半導体層をエピタキシャル成長させることにより形成することができる。ところで、従来は、ＶＣＳＥＬを形成する前に、別の基板に半導体層の成膜を行ない、この別の基板に成膜された半導体層の成膜レートを算出し、この成膜レートに基づき、ＶＣＳＥＬを形成する半導体層が所望の膜厚となるように成膜が行なわれている。即ち、ＶＣＳＥＬを形成する前に、予め膜厚測定を行なうための別の基板を用意しておき、この基板の上に半導体層をエピタキシャル成長させた後、エピタキシャル成長装置の外に取り出し、エピタキシャル成長された半導体層の反射スペクトルを測定する。この後、測定された反射スペクトルに基づき、形成された半導体層の光学的厚さの測定を行ない、測定された膜厚に基づき成膜された半導体層の成膜レートを算出し、この成膜レートに基づいて、ＶＣＳＥＬを形成している半導体層のエピタキシャル成長が行なわれていた。

しかしながら、この方法では、エピタキシャル成長装置の雰囲気等により、エピタキシャル成長の成長速度にバラツキが生じる場合があり、この成長速度のバラツキが、そのままＶＣＳＥＬを形成する半導体層の膜厚等のバラツキとなってしまう。特に、ＶＣＳＥＬにおいては、基板面に垂直方向に形成される下部半導体ＤＢＲ、共振器構造、上部半導体ＤＢＲ等が所望の膜厚で正確に形成されることにより、初めて所望とする設計どおりの特性のものを得ることができる。従って、ＶＣＳＥＬにおいては、下部半導体ＤＢＲ、共振器構造、上部半導体ＤＢＲ等の半導体層を所定の膜厚となるように高い精度で形成することは極めて重要である。

このため、特許文献１には、結晶成長の際に結晶成長途中で結晶の膜厚を評価するシステムとして、２波長のモニタ光を使い、その波長における反射光をモニタし、光学膜厚に依存したファブリペロー振動を計測することで成長時に膜厚をモニタする方法が開示されている。

また、特許文献２には、特定波長におけるファブリペロー振動を計測することで成長時に膜厚をほぼリアルタイムでモニタするための装置が開示されている。

ところで、上述したように、ＶＣＳＥＬにおいて形成される下部半導体ＤＢＲ、共振器構造、上部半導体ＤＢＲの各々については、各々の層の膜厚は可能な限り設計値と正確に一致していることが、所望の特性を得るために重要である。しかしながら、このことは基板となるウエハの特定の点だけにおいて満たされていればよいものではなく、ウエハの面内全体において可能な限り満たされていることが好ましい。即ち、ウエハの面内全体において、下部半導体ＤＢＲ、共振器構造、上部半導体ＤＢＲにおける各々の膜厚が可能な限り所望の値となるよう形成されていることの好ましい。しかしながら、化合物半導体における結晶成長においては、このような面内均一性を再現性よく一定に保つことは極めて困難であり、同じ成長条件において結晶成長を行なった場合においても、均一性の高い膜を常に形成できるわけではない。このように同じ成膜条件においても、均一性の高い膜を常に形成することができないのは、例えば、エピタキシャル成長装置の内部における付着物の状態、基板となるウエハのわずかなそり等の影響により、エピタキシャル成長の成膜速度等が変化するため、面内において不均一な膜厚で半導体層が形成されてしまい、半導体層における面内均一性は低下してしまう。

本発明は、上記に鑑みなされたものであり、高屈折率層と低屈折率層とを交互に積層した半導体ＤＢＲを形成する際に、均一性が高く、良好な特性の半導体ＤＢＲを形成することのできる成膜方法及び面発光レーザの製造方法を提供すること目的とするものである。

本発明は、高屈折率層と低屈折率層とを交互に積層形成することにより半導体ＤＢＲを形成する成膜方法において、基板の上に、第１の成膜条件により、光学的な膜厚がそれぞれλ／４となる少なくとも１ペア以上の、低屈折率層と、前記半導体ＤＢＲの設計波長のエネルギーよりバンドギャップの小さい材料からなる第１の半導体膜である高屈折率層と、を交互に積層した第１の半導体膜を含む積層体を成膜する第１の成膜工程と、前記第１の半導体膜を含む積層体の異なる位置に各々光を照射し、前記第１の半導体膜を含む積層体において反射された各々の光を検出することにより、前記異なる位置における前記第１の半導体膜を含む積層体の膜厚を計測し、前記計測された膜厚に基づき前記第１の半導体膜を含む積層体における膜厚分布を測定する第１の測定工程と、前記第１の測定工程において得られた膜厚分布に基づき、面内分布が前記第１の成膜条件よりも均一となる第２の成膜条件により、前記第１の半導体膜の上に、前記半導体ＤＢＲの設計波長のエネルギーよりバンドギャップの小さい材料からなる第２の半導体膜を光学的な膜厚がλ／４となるように成膜する第２の成膜工程と、前記第２の半導体膜の異なる位置に各々光を照射し、前記第２の半導体膜において反射された各々の光を検出することにより、前記異なる位置における前記第２の半導体膜の膜厚を計測し、前記計測された膜厚に基づき前記第２の半導体膜における膜厚分布を測定する第２の測定工程と、前記第２の半導体層の上に、前記半導体ＤＢＲの設計波長のエネルギーよりバンドギャップの小さい材料からなる第３の半導体層を形成するものであって、前記第１の半導体膜、前記第２の半導体膜、前記第３の半導体膜の光学的な膜厚の和が、３λ／４以上となるように、前記第３の半導体層を成膜する第３の成膜工程と、前記第３の半導体膜の上に、半導体材料により形成された高屈折率層と低屈折率層とを交互に積層形成することにより半導体ＤＢＲを形成する多層膜成膜工程と、を有することを特徴とする。

本発明によれば、均一性が高く、良好な特性の半導体ＤＢＲを形成することのできる成膜方法及び面発光レーザの製造方法を提供することができる。

第１の実施の形態における成膜装置の構造図 第１の実施の形態における成膜方法のフローチャート 第２の実施の形態における成膜方法のフローチャート 第３の実施の形態における成膜方法により成膜された半導体ＤＢＲの構造図 第３の実施の形態における成膜方法の説明図 第３の実施の形態における他の成膜方法の説明図 第４の実施の形態における製造方法により製造される面発光レーザの構造図

本発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

〔第１の実施の形態〕
（成膜装置）
図１に基づき、本実施の形態における成膜装置について説明する。本実施の形態における成膜装置は、半導体成長装置であり、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置である。具体的には、成膜される材料の原料となる原料ガスを一定圧力に保った反応管内に導入し、加熱したサセプタ上で原料の熱分解を行い、サセプタ上の基板に半導体結晶をエピタキシャル成長させるものであって、いわゆる熱ＣＶＤ等とよばれるものである。ＭＯＣＶＤ装置では、マスフローコントローラによる原料流量コントロール、反応間の圧力コントロール、各原料ガスの供給のオンオフ、原料ガスが納められているシリンダの温度と圧力、成長温度等の制御を行なうことができるように形成されている。ＭＯＣＶＤ装置における反応炉１０は、横型で形成されており、反応炉１０内には、サセプタ２１が設けられており、サセプタ２１の上には、ウエハ等の基板２０を設置するための基板ホルダ２２が設けられている。また、基板２０に所望の膜を成膜するための有機金属材料等の原料ガスを供給するための原料ガス供給部１１が設けられている。基板２０の上側には、反応炉１０の一部に透明な部材により形成された窓部３０が設けられており、窓部３０を介し、反応炉１０の内外を透過することができるように形成されている。窓部３０は、基板２０の中心部と周辺部とを同時に見ることができるよう、所望の大きさにより形成されている。尚、本実施の形態では、成膜とは、ＭＯＣＶＤ装置における膜の成長を含むものとする。

この成膜装置は、反応炉１０の外側に、第１の光源４１、第２の光源４２、第１の光学素子４３、第２の光学素子４４、第１の光検出器４５、第２の光検出器４６、制御部４７を有している。制御部４７は、第１の光検出器４５及び第２の光検出器４６と接続されており、第１の光検出器４５及び第２の光検出器４６において検出された情報に基づき、成膜されている半導体膜の膜厚等を算出し、基板２０の面内における膜厚分布が均一になるように、成膜条件等の補正を行ない、この補正に基づき原料ガス供給部１１より供給される原料ガスの供給等が制御される。尚、第１の光源４１及び第２の光源４２は、比較的広い波長帯域の光を出射する白色光源等により形成されている。また、第１の光学素子４３及び第２の光学素子４４は、一方の側から入射する光、即ち、第１の光源４１及び第２の光源４２から入射する光を透過し、一方の側とは反対の他方の側から入射する光、即ち、基板２０において反射した光を偏向する機能を有している。また、第１の光検出器４５及び第２の光検出器４６は、基板２０において反射された光の反射スペクトルを検出するものであり、広い帯域の光を検出することができるものである。

本実施の形態では、第１の光源４１から出射された光は、第１の光学素子４３を透過し、窓部３０を介し基板２０の中心部２０ａに照射される。基板２０の中心部２０ａに照射された光は、基板２０に成膜されている半導体膜において反射され、窓部３０を介し第１の光学素子４３に入射し偏向された後、第１の光検出器４５に入射する。また、第２の光源４２から出射された光は、第２の光学素子４４を透過し、窓部３０を介し基板２０の周辺部２０ｂに照射される。基板２０の周辺部２０ｂに照射された光は、基板２０に成膜されている半導体膜において反射され、窓部３０を介し第２の光学素子４４に入射し偏向された後、第２の光検出器４６に入射する。

本実施の形態における成膜装置は、サセプタ２１は基板２０の中心部２０ａを中心に回転することができるように形成されており、サセプタ２１の回転に同期して基板２０の周辺部２０ｂにおける任意の点の反射スペクトルを計測することができる。このように、サセプタ２１を回転させることにより、例えば、基板２０の周辺部２０ｂにおいて、９０°毎に４点計測すること等が可能である。尚、上記においては、基板２０の測定箇所を中心部２０ａと周辺部２０ｂとした場合について説明したが、基板２０における周辺部における異なる２点であってもよい。

また、第１の光検出器４５及び第２の光検出器４６は、基板２０の表面に半導体膜のエピタキシャル成長を行いながら、エピタキシャル成長された半導体膜からの所定の波長範囲の反射スペクトルの測定を行なうことができるものである。この反射スペクトルに基づき、エピタキシャル成長により成膜されている膜の膜厚を測定することができる。

（成膜方法）
次に、本実施の形態における成膜方法について説明する。本実施の形態における成膜方法は、半導体膜をエピタキシャル成長により成膜するための成膜方法であり、図１に示される本実施の形態におけるＭＯＣＶＤ装置を用いた成膜方法である。本実施の形態における成膜方法において、反射波長が７８０ｎｍとなるような半導体ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）を形成する場合について、図２に基づき説明する。尚、本実施の形態では、基板２０を単にウエハと記載する場合がある。

最初に、ステップ１０２（Ｓ１０２）において、半導体ＤＢＲの成膜レシピを作成する。具体的には、半導体ＤＢＲを形成している高屈折率層と低屈折率層のペア数等の条件の設定を行なう。

次に、ステップ１０４（Ｓ１０４）において、半導体ＤＢＲを形成している高屈折率層と低屈折率層の成膜条件（第１の成膜条件）の設定を行なう。具体的には、成膜時における反応炉１０内における圧力等の成膜条件の設定を行なう。

次に、ステップ１０６（Ｓ１０６）において、基板２０であるＧａＡｓ基板の上に、低屈折率層と高屈折率層とからなる１ペアの半導体ＤＢＲを成膜する。具体的には、ＧａＡｓ基板上に、光学膜厚がλ／４となる厚さ６４ｎｍのＡｌＡｓ膜を成膜し、次に、光学膜厚がλ／４となる厚さ５６ｎｍのＧａＡｓ膜（第１のＧａＡｓ膜）を成膜する（第１の成膜工程）。成膜の開始及び停止は、ＭＯＣＶＤ装置における制御部４７等において行ない、原料バルブの開閉と連動したトリガを制御部４７から第１の光検出器４５及び第２の光検出器４６に送信する。尚、第１のＧａＡｓ膜は、ＧａＡｓまたはＧａＡｓを含む材料により形成されおり、本実施の形態においては、第１の半導体膜と記載する場合がある。また、ＡｌＡｓ膜と第１のＧａＡｓ膜とが積層された半導体ＤＢＲを第１の半導体膜を含む積層体と記載する場合がある。また、この工程において成膜される半導体ＤＢＲは１ペアに限られるものではなく、複数のペアであってもよい。

次に、ステップ１０８（Ｓ１０８）において、第１の光検出器４５及び第２の光検出器４６により反射スペクトルの計測を行なう。具体的には、トリガを受けた第１の光検出器４５及び第２の光検出器４６は、１ペアの半導体ＤＢＲを成膜した後、基板２０の中央部２０ａ及び周辺部２０ｂにおける反射スペクトルを測定する。尚、この状態においては、半導体膜の成膜は停止しているものとする。

次に、ステップ１１０（Ｓ１１０）において、第１の光検出器４５及び第２の光検出器４６において測定した反射スペクトルに基づき、各々の測定点における膜厚分布評価を行なう。これにより各々の測定点における第１のＧａＡｓ膜の膜厚を算出する。具体的には、測定した反射スペクトルと、所望の膜厚を仮定して計算した反射スペクトルとを比較し、差分が最も小さくなるような膜厚を真値とみなすような評価を行なう。この計算は、制御部４７において行ってもよいが、成膜装置内に設けられたコンピュータや成膜装置に接続されたコンピュータにおいて計算を行ってもよい。このように算出された膜厚から、基板２０であるウエハにおける面内の中心部２０ａと周辺部２０ｂにおける第１のＧａＡｓ膜の膜厚分布を得ることができる。この際、第２の光検出器４６により、基板２０の周辺部２０ｂの複数の測定点において測定を行なっていれば、測定した数だけ分布データを得ることができる。尚、本実施の形態においては、ステップ１０８及びステップ１１０が、第１の測定工程に相当する。

次に、ステップ１１２（Ｓ１１２）において、ステップ１１０において得られた第１のＧａＡｓ膜の膜厚分布に基づき成膜条件（第１の成膜条件）を補正するか否かが判断される。成膜条件を補正する必要がないものと判断された場合には、ステップ１１４に移行する。一方、成膜条件を補正する必要があるものと判断された場合には、ステップ１１６に移行する。

次に、ステップ１１４（Ｓ１１４）において、光学的な膜厚がλ／２となるＧａＡｓ膜をさらに成膜する。これはステップ１１２において、成膜条件（第１の成膜条件）を補正する必要がないものと判断されたため、この成膜条件で光学的な膜厚がλ／２となるＧａＡｓ膜をさらに成膜する。これにより、ステップ１０６において成膜された光学的膜厚がλ／４のＧａＡｓ膜（第１のＧａＡｓ膜）とあわせて、ＧａＡｓ膜の膜厚は３λ／４となる。

次に、ステップ１１６（Ｓ１１６）において、補正した成膜条件（第２の成膜条件）により光学的な膜厚がλ／４となるＧａＡｓ膜（第２のＧａＡｓ膜）を成膜する（第２の成膜工程）。具体的には、例えば、ステップ１０８及びステップ１１０において、周辺部２０ｂにおける測定を９０°毎に４点の測定点で測定した結果、いずれの測定点においても、中心部２０ａより成長レートが１％速かったとする。この場合には、この結果に基づき、半導体膜の成膜条件の補正（調整）を行なう。この際、例えば、予め実験等において、基板ホルダ２２のポジションを変更すれば、この分布差を減少させることができるということが解っている場合には、所定のポジションに基板ホルダ２２を移動させる。例えば、図１において、基板ホルダ２２を矢印Ａに示される方向に、０．１ｍｍ移動させることが最適であると見積もられた場合には、基板ホルダ２２を矢印Ａに示す方向に、０．１ｍｍ移動した後、光学的な膜厚がλ／４となるＧａＡｓ膜（第２のＧａＡｓ膜）を成膜する。尚、第２のＧａＡｓ膜は、ＧａＡｓまたはＧａＡｓを含む材料により形成されおり、本実施の形態においては、第２の半導体膜と記載する場合がある。

次に、ステップ１１８（Ｓ１１８）において、第１の光検出器４５及び第２の光検出器４６により反射スペクトルの計測を行なう。具体的には、ステップ１１６において、光学的な膜厚がλ／４となるＧａＡｓ膜（第２のＧａＡｓ膜）を成膜した後、第１の光検出器４５及び第２の光検出器４６により、基板２０の中央部２０ａ及び周辺部２０ｂにおける反射スペクトルの測定を行なう。

次に、ステップ１２０（Ｓ１２０）において、第１の光検出器４５及び第２の光検出器４６により測定した反射スペクトルに基づき、各々の測定点における膜厚分布評価を行なう。具体的には、測定した反射スペクトルと所望の膜厚を仮定して計算した反射スペクトルとを比較し、差分が最も小さくなるような膜厚を真値とみなすような評価を行なう。これにより各々の測定点における第２のＧａＡｓ膜の膜厚を算出する。この計算は、制御部４７において行ってもよいが、成膜装置内に設けられたコンピュータや成膜装置に接続されたコンピュータにおいて計算を行ってもよい。このように算出された膜厚から、基板２０であるウエハにおける面内の中心部２０ａと周辺部２０ｂにおける第２のＧａＡｓ膜の膜厚分布を得ることができる。この際、第２の光検出器４６により、基板２０の周辺部２０ｂの複数の測定点において測定を行なっていれば、測定した数だけ分布データを得ることができる。尚、この工程では、ステップ１０８における反射スペクトルの測定において得られた結果に基づき、その差分から増加した分のＧａＡｓ膜の膜厚を算出することができる。尚、本実施の形態においては、ステップ１１８及びステップ１２０が、第２の測定工程に相当する。

次に、ステップ１２２（Ｓ１２２）において、ステップ１２０において得られた第２のＧａＡｓ膜の膜厚分布に基づき成膜条件（第２の成膜条件）を補正するか否かが判断される。成膜条件を補正する必要がないものと判断された場合には、ステップ１２４に移行する。一方、成膜条件を補正する必要があるものと判断された場合には、ステップ１１６に移行する。尚、この際、再び行なわれるステップ１１６では、例えば、基板２０の中心部２０ａと周辺部２０ｂとにおける調整を行なった後であるため、基板２０の中心部２０ａと周辺部２０ｂとにおける膜厚は平均的には同じとなっている。

ここで、周辺部２０ｂにおいて測定された４点において、±０．２％のバラツキが生じていた場合について考える。この場合、予め行なわれた実験等により、このようなバラツキは、反応炉１０内における成膜の際の圧力を０．１Ｔｏｒｒ低くすることにより改善されることが解っているものとすると、次のＧａＡｓ膜の成膜においては、反応炉１０内における成膜の際の圧力を０．１Ｔｏｒｒ低くした圧力となる成膜条件（次の第２の成膜条件）によりＧａＡｓ膜（次の第２のＧａＡｓ膜）の成膜を行なう（次の第２の成膜工程）。この後、再び行なわれるステップ１１８において、第１の光検出器４５及び第２の光検出器４６を用いて反射スペクトルを測定し、更に、再び行なわれるステップ１２０において、各々の測定点における膜厚分布を評価する（次の第２の測定工程）。この結果、基板２０の外周部２０ｂにおける４点の測定点におけるバラツキが、目標とするバラツキの値以下である０．１％以下となっている場合には、この後、成膜条件の補正は不要であるため、ステップ１２２を介し、ステップＳ１２４に移行する。尚、ステップ１１６、ステップ１１８、ステップ１２０は、ステップ１２２において成膜条件を補正する必要がないものと判断されるまで繰り返される。

次に、ステップ１２４（Ｓ１２４）において、成膜されたＧａＡｓ膜における光学的な膜厚（第１のＧａＡｓ膜、第２のＧａＡｓ膜、次の第２のＧａＡｓ膜等が成膜されている場合には次の第２のＧａＡｓ膜等の光学的な膜厚の和）が、λ／４の奇数倍であって、かつ、３λ／４以上であるか否かが判断される。成膜されたＧａＡｓ膜における光学的な膜厚が、λ／４の奇数倍ではないものと判断された場合には、ステップ１２６に移行する。一方、成膜されたＧａＡｓ膜における光学的な膜厚が、λ／４の奇数倍であって、かつ、３λ／４以上であるものと判断された場合には、ステップ１２８に移行する。尚、この場合において、成膜されたＧａＡｓ膜における光学的な膜厚が、λ／４の奇数倍ではないものと判断された場合とは、光学的な膜厚が、λ／４の偶数倍であることを意味するものであり、光学的な膜厚がλ／２である場合には、光学的な膜厚が、３λ／４以上とする条件も満たされていないこととなる。

次に、ステップ１２６（Ｓ１２６）において、光学的な膜厚がλ／４となる第３のＧａＡｓ膜をさらに成膜する。具体的には、ステップ１２４においてＧａＡｓ膜の光学的な膜厚がλ／４の偶数倍であるものと判断されているため、ＧａＡｓ膜の膜厚をλ／４の奇数倍となるように、更に、光学的な膜厚がλ／４となるＧａＡｓ膜（第３のＧａＡｓ膜）を成膜する。このようなＧａＡｓ膜を成膜することにより、ＧａＡｓ膜における光学的な膜厚を、λ／４の奇数倍であって、かつ、３λ／４以上にすることができる。尚、第３のＧａＡｓ膜は、ＧａＡｓまたはＧａＡｓを含む材料により形成されおり、本実施の形態においては、第３の半導体膜と記載する場合がある。

ここで、均一性のための条件出しの工程で形成した第１の半導体膜を含む積層体である半導体ＤＢＲと最表面のＧａＡｓ膜は理想的な膜厚分布とは異なっているため、その上に後述する半導体ＤＢＲを最適な条件で形成しても、下の膜の分布の影響を受けて理想的な反射率の分布を有する半導体ＤＢＲになりにくくなってしまう可能性がある。そこで、第１の半導体膜を含む積層体である半導体ＤＢＲを形成した際の最表面の層をＧａＡｓのように、後述する半導体ＤＢＲの設計波長の光のエネルギーよりバンドギャップが小さい材料を用い、これを３λ／４以上のλ／４の奇数倍となるように形成する。ＧａＡｓは狙いの波長よりバンドギャップが小さいので吸収があり、厚さを増加させれば、後述する半導体ＤＢＲにおける設計波長の光が透過しにくくなり、その下にある層の反射の影響が減衰される。そこで全体として半導体ＤＢＲの構造を崩さないように、λ／４の奇数倍で、しかも最低で３λ／４以上膜厚を形成することで、後述する半導体ＤＢＲが下部の不均一な構造の影響を受けにくくすることができる。ここではＧａＡｓを例として用いたが、設計波長の光のエネルギーよりバンドギャップが小さい材料であればＧａＡｓに限らない。例えば、Ａｌ_０．０５Ｇａ_０．９５Ａｓ等の材料であってもよい。

次に、ステップ１２８（Ｓ１２８）において、所定のペア数の半導体ＤＢＲを成膜する。具体的には、ステップ１０４において最初に設定された成膜条件から、矢印Ａに示す方向に、基板ホルダ２２を０．１ｍｍ移動し、反応炉１０内の圧力を０．１Ｔｏｒｒ低くした成膜条件が最適となることが解ったため、この条件により、所定のペア数の高屈折率層と低屈折率層を交互に積層形成することにより半導体ＤＢＲを成膜する。例えば、このように形成される半導体ＤＢＲとして、光学的な膜厚がλ／４となるＡｌＡｓ層と光学的な膜厚がＡｌ_０．３４Ｇａ_０．６６Ａｓ層からなるペアを４０ペア形成することにより、反射率を０．９９９９（９９．９９％）以上にすることができる。よって、この場合には、半導体ＤＢＲにおける光の吸収等を１×１０^−４以下にすることができる。

尚、半導体ＤＢＲにおけるペア数が多い場合、例えば、反射率が、０．９９９を超えるものである場合には、ステップ１２８を行なう前に形成されているＧａＡｓ膜の光学的な膜厚は、λ／４の奇数倍となるように形成しなくとも、反射率に与える影響を少ない。しかしながら、これよりも反射率が低い半導体ＤＢＲや、少ないペア数で高い反射率を得ようとする場合には、ステップ１２８を行なう前に形成されているＧａＡｓ膜の光学的な膜厚が、λ／４の奇数倍となるように成膜することにより、反射率の低下を防ぐことができる。尚、本実施の形態における説明では、ＧａＡｓ膜における光学的な膜厚が、３λ／４となる場合について説明したが、前述したように、ＧａＡｓ膜における光学的な膜厚は、λ／４の奇数倍であって、かつ、３λ／４以上であればよい。

以上の成膜方法により、半導体ＤＢＲを高い均一性で高い反射率となるように形成することができる。

〔第２の実施の形態〕
次に、第２の実施の形態における成膜方法について説明する。本実施の形態における成膜方法に用いられる成膜装置は、第１の実施の形態における成膜装置において、第１の光源４１及び第２の光源４２として、特定波長の光を出射する光源、例えば、レーザ光源を用いたものである。また、第１の光検出器４５及び第２の光検出器４６は、半導体膜をエピタキシャル成長している状態において、特定の波長における反射率を測定することにより、半導体膜の膜厚の変化に伴う反射率の変化（ファブリペロー振動）を計測することができるものである。これにより、成長中の半導体膜の膜厚の変化を知ることができる。本実施の形態における成膜方法において、反射波長が７８０ｎｍとなるような半導体ＤＢＲを形成する場合について、図３に基づき説明する。

最初に、ステップ２０２（Ｓ２０２）において、半導体ＤＢＲの成膜レシピを作成する。具体的には、半導体ＤＢＲを形成している高屈折率層と低屈折率層のペア数等の条件の設定を行なう。

次に、ステップ２０４（Ｓ２０４）において、半導体ＤＢＲを形成している高屈折率層と低屈折率層の成膜条件（第１の成膜条件）の設定を行なう。具体的には、成膜時における反応炉１０内における圧力等の成膜条件の設定を行なう。

次に、ステップ２０６（Ｓ２０６）において、基板２０であるＧａＡｓ基板の上に、低屈折率層と高屈折率層とからなる１ペアの半導体ＤＢＲを成膜する。具体的には、ＧａＡｓ基板上に、光学膜厚がλ／４となる厚さ６４ｎｍのＡｌＡｓ膜を成膜し、次に、光学膜厚がλ／４となる厚さ５６ｎｍのＧａＡｓ膜（第１のＧａＡｓ膜）を成膜する（第１の成膜工程）。成膜の開始及び停止は、ＭＯＣＶＤ装置における制御部４７等において行ない、原料バルブの開閉と連動したトリガを制御部４７から第１の光検出器４５及び第２の光検出器４６に送信する。尚、第１のＧａＡｓ膜は、ＧａＡｓまたはＧａＡｓを含む材料により形成されおり、本実施の形態においては、第１の半導体膜と記載する場合がある。

次に、ステップ２０８（Ｓ２０８）において、第１の光検出器４５及び第２の光検出器４６により反射率の変化を測定する。具体的には、トリガを受けた第１の光検出器４５及び第２の光検出器４６は、１ペアの半導体ＤＢＲを成膜の開始に伴い、基板２０の中央部２０ａ及び周辺部２０ｂ等の各々の測定点における反射率をin-situで測定することにより、反射率の変化（ファブリペロー振動）を測定する。

次に、ステップ２１０（Ｓ２１０）において、第１の光検出器４５及び第２の光検出器４６において測定したファブリペロー振動に基づき、各々の測定点における膜厚分布評価を行なう。このように算出された膜厚から、基板２０であるウエハにおける面内の中心部２０ａと周辺部２０ｂの膜厚分布を得ることができる。この際、第２の光検出器４６により、周辺部２０ｂの複数の測定点において測定を行なっていれば、測定した数だけ分布データを得ることができる。尚、本実施の形態においては、ステップ２０８及びステップ２１０が第１の測定工程に相当する。

次に、ステップ２１２（Ｓ２１２）において、ステップ２１０において得られた第１のＧａＡｓ膜の膜厚分布に基づき成膜条件（第１の成膜条件）を補正するか否かが判断される。成膜条件を補正する必要がないものと判断された場合には、ステップ２１４に移行する。一方、成膜条件を補正する必要があるものと判断された場合には、ステップ２１６に移行する。

次に、ステップ２１４（Ｓ２１４）において、光学的な膜厚がλ／２となるＧａＡｓ膜をさらに成膜する。これはステップ２１２において、成膜条件（第１の成膜条件）を補正する必要がないものと判断されたため、この成膜条件で光学的な膜厚がλ／２となるＧａＡｓ膜をさらに成膜する。これにより、ステップ２０６において成膜された光学的膜厚がλ／４のＧａＡｓ膜（第１のＧａＡｓ膜）とあわせて、ＧａＡｓ膜の膜厚は３λ／４となる。

次に、ステップ２１６（Ｓ２１６）において、補正した成膜条件（第２の成膜条件）により光学的な膜厚がλ／４となるＧａＡｓ膜（第２のＧａＡｓ膜）を成膜する（第２の成膜工程）。具体的には、例えば、ステップ２０８及びステップ２１０において、周辺部２０ｂにおける測定を９０°毎に４点の測定点で測定した結果、いずれの測定点においても、中心部２０ａより成長レートが１％速かったとする。この場合には、この結果に基づき、半導体膜の成膜条件の補正（調整）を行なう。この際、例えば、予め実験等において、基板ホルダ２２のポジションを変更すれば、この分布差を減少させることができるということが解っている場合には、所定のポジションに基板ホルダ２２を移動させる。例えば、図１において、基板ホルダ２２を矢印Ａに示される方向に、０．１ｍｍ移動させることが最適であると見積もられた場合には、基板ホルダ２２を矢印Ａに示す方向に、０．１ｍｍ移動した後、光学的な膜厚がλ／４となるＧａＡｓ膜（第２のＧａＡｓ膜）を成膜する。尚、第２のＧａＡｓ膜は、ＧａＡｓまたはＧａＡｓを含む材料により形成されおり、本実施の形態においては、第２の半導体膜と記載する場合がある。

次に、ステップ２１８（Ｓ２１８）において、第１の光検出器４５及び第２の光検出器４６により反射率の変化を測定する。具体的には、ステップ２１６において、光学的な膜厚がλ／４となるＧａＡｓ膜（第２のＧａＡｓ膜）を成膜した後、第１の光検出器４５及び第２の光検出器４６により、基板２０の中央部２０ａ及び周辺部２０ｂにおける反射率をin-situで測定し反射率の変化（ファブリペロー振動）を測定する。尚、本実施の形態においては、ＧａＡｓ膜を成膜しながら、ファブリペロー振動を計測することができるため、その振動周期より補正された後の成膜条件における成膜レートを略リアルタイムで推定できる。これは予め解っている膜構造のものの上に、組成が決まっている層を成膜した場合、成膜される層におけるファブリペロー振動は、計算により予測可能であり、反射率の変化に伴う膜厚変動を推定することにより、成膜レートを推定することができる。このように、本実施の形態における成膜方法においては、ファブリペロー振動に基づき成膜レートを算出することができるが、これは、反射スペクトルに基づき成膜レートを求める場合と比べて、リアルタイムで成膜レートを求めることができるため、より迅速にフィードバックを行なうことができる。

次に、ステップ２２０（Ｓ２２０）において、第１の光検出器４５及び第２の光検出器４６により測定したファブリペロー振動に基づき、各々の測定点における膜厚分布評価を行なう。このように算出された膜厚から、基板２０であるウエハにおける面内の中心部２０ａと周辺部２０ｂにおける膜厚分布を得ることができる。この際、第２の光検出器４６により、周辺部２０ｂの複数の測定点において測定を行なっていれば、測定した数だけ分布データを得ることができる。尚、本実施の形態においては、ステップ２１８及びステップ２２０が、第２の測定工程に相当する。

次に、ステップ２２２（Ｓ２２２）において、ステップ２２０において得られた第２のＧａＡｓ膜の膜厚分布に基づき成膜条件（第２の成膜条件）を補正するか否かが判断される。成膜条件を補正する必要がないものと判断された場合には、ステップ２２４に移行する。一方、成膜条件を補正する必要があるものと判断された場合には、ステップ１１６に移行する。尚、この際、再び行なわれるステップ２１６では、例えば、基板２０の中心部２０ａと周辺部２０ｂとにおける調整を行なった後であるため、基板２０の中心部２０ａと周辺部２０ｂとにおける膜厚は平均的には同じとなっている。しかしながら、周辺部２０ｂにおいて測定された４点において、±０．２％のバラツキが生じていた場合について考える。この場合、予め行なわれた実験等により、このようなバラツキは、反応炉１０内における成膜の際の圧力を０．１Ｔｏｒｒ低くすることにより改善されることが解っているものとすると、次のＧａＡｓ膜の成膜においては、反応炉１０内における成膜の際の圧力を０．１Ｔｏｒｒ低くした圧力となる条件（次の第２の成膜条件）により、ＧａＡｓ膜（次の第２のＧａＡｓ膜）の成膜を行なう（次の第２の成膜工程）。この後、再び行なわれるステップ２１８において、第１の光検出器４５及び第２の光検出器４６を用いてファブリペロー振動を測定し、更に、再び行なわれるステップ２２０において、各々の測定点における膜厚分布を評価する（次の第２の測定工程）。この結果、基板２０の外周部２０ｂにおける４点の測定点におけるバラツキが、目標とするバラツキの値以下である０．１％以下となっている場合には、この後、成膜条件の補正は不要であるため、ステップ２２２を介し、ステップＳ２２４に移行する。尚、ステップ２１６、ステップ２１８、ステップ２２０は、ステップ２２２において成膜条件を補正する必要がないものと判断されるまで繰り返される。

次に、ステップ２２４（Ｓ２２４）において、成膜されたＧａＡｓ膜における光学的な膜厚（第１のＧａＡｓ膜、第２のＧａＡｓ膜、次の第２のＧａＡｓ膜等が成膜されている場合には次の第２のＧａＡｓ膜等の光学的な膜厚の和）が、λ／４の奇数倍であって、かつ、３λ／４以上であるか否かが判断される。成膜されたＧａＡｓ膜における光学的な膜厚が、λ／４の奇数倍ではないものと判断された場合には、ステップ２２６に移行する。一方、成膜されたＧａＡｓ膜における光学的な膜厚が、λ／４の奇数倍であって、かつ、３λ／４以上であるものと判断された場合には、ステップ２２８に移行する。尚、この場合において、成膜されたＧａＡｓ膜における光学的な膜厚が、λ／４の奇数倍ではないものと判断された場合とは、光学的な膜厚が、λ／４の偶数倍であることを意味するものであり、光学的な膜厚がλ／２である場合には、光学的な膜厚が、３λ／４以上とする条件も満たされていないこととなる。

次に、ステップ２２６（Ｓ２２６）において、光学的な膜厚がλ／４となる第３のＧａＡｓ膜をさらに成膜する。具体的には、ステップ２２４においてＧａＡｓ膜の光学的な膜厚がλ／４の偶数倍であるものと判断されているため、ＧａＡｓ膜の膜厚をλ／４の奇数倍となるように、更に、光学的な膜厚がλ／４となるＧａＡｓ膜（第３のＧａＡｓ膜）を成膜する。このようなＧａＡｓ膜を成膜することにより、ＧａＡｓ膜における光学的な膜厚を、λ／４の奇数倍であって、かつ、３λ／４以上にすることができる。尚、第３のＧａＡｓ膜は、ＧａＡｓまたはＧａＡｓを含む材料により形成されおり、本実施の形態においては、第３の半導体膜と記載する場合がある。

次に、ステップ２２８（Ｓ２２８）において、所定のペア数の半導体ＤＢＲを成膜する。具体的には、ステップ２０４において最初に設定された成膜条件から、矢印Ａに示す方向に、基板ホルダ２２を０．１ｍｍ移動し、反応炉１０内の圧力を０．１Ｔｏｒｒ低くした成膜条件が最適となることが解ったため、この条件により、所定のペア数の高屈折率層と低屈折率層を交互に積層形成することにより半導体ＤＢＲを成膜する。例えば、このように形成される半導体ＤＢＲとして、光学的な膜厚がλ／４となるＡｌＡｓ層と光学的な膜厚がＡｌ_０．３４Ｇａ_０．６６Ａｓ層からなるペアを４０ペア形成することにより、反射率を０．９９９９（９９．９９％）以上にすることができる。よって、この場合には、半導体ＤＢＲにおける光の吸収等を１×１０^−４以下にすることができる。

尚、半導体ＤＢＲにおけるペア数が多い場合、例えば、反射率が、０．９９９を超えるものである場合には、ステップ２２８を行なう前に形成されているＧａＡｓ膜の光学的な膜厚は、λ／４の奇数倍となるように形成しなくとも、反射率に与える影響を少ない。また、３λ／４以上の厚さであれば、バンドギャップの小さいＧａＡｓによる吸収により、第１の半導体膜を含む積層体である半導体ＤＢＲの不均一性の影響を小さくすることができ、発明の目的は達成される。しかしながら、これよりも反射率が低い半導体ＤＢＲや、少ないペア数で高い反射率を得ようとする場合には、ＧａＡｓ膜の光学的な膜厚が、λ／４の奇数倍となるように成膜することにより、反射率の低下を防ぐことができる。尚、本実施の形態における説明では、ＧａＡｓ膜は光学的な膜厚が、３λ／４となる場合について説明した。

以上の成膜方法により、半導体ＤＢＲを高い均一性で高い反射率となるように形成することができる。尚、上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における成膜方法において形成されるものは、第１の実施の形態及び第２の実施の形態において、ＡｌＡｓ膜の上に最初に形成されるＧａＡｓ膜の厚さが１μｍ以上形成されているものである。具体的には、図４に示されるように、反射波長が７８０ｎｍとなるような半導体ＤＢＲを形成する場合において、最初に、ＧａＡｓ基板１１０の上に、ＡｌＡｓ膜１２１とＧａＡｓ膜１２２をペアとする１ペアの半導体ＤＢＲを成膜し、この上に、高屈折率層と低屈折率層を交互に積層形成することにより半導体ＤＢＲ１３０を形成する。半導体ＤＢＲ１３０は、光学的な膜厚がλ／４となるＡｌＡｓ層と光学的な膜厚がλ／４となるＡｌ_０．３４Ｇａ_０．６６Ａｓ層からなるペアを４０ペア積層することにより形成する。この際形成されるＧａＡｓ膜１２２における光学的な厚さは、２１λ／４となるように、即ち、実際の厚さが１１７６ｎｍとなるように形成されている。このようにＧａＡｓ膜１２２の厚さを１μｍ以上形成することにより、バンドギャップの小さなＧａＡｓによる吸収が大きくなり、これより下に透過する光の透過率を減少させることができる。これにより、第１の半導体膜を含む積層体である半導体ＤＢＲの影響を受けることなく、均一な条件で形成された半導体ＤＢＲを得ることが可能となる。尚、ＡｌＡｓ膜１２１は、光学的な厚さがλ／４となるように形成されている。

ここで、図５（ａ）に示されるように、ＧａＡｓ基板１１０の上に、光学的な膜厚がλ／４となるＡｌＡｓ膜１２１及び光学的な膜厚がλ／４となるＧａＡｓ膜９２２を順次積層して形成されたものにおいて、波長が７８０ｎｍにおける光の透過率を測定したところ、０．３５７（３５．７％）であった。これに対し、図５（ｂ）に示されるように、本実施の形態における成膜方法により成膜されたもの、即ち、ＧａＡｓ基板１１０の上に、光学的な膜厚がλ／４となるＡｌＡｓ膜１２１及び光学的な膜厚が２１λ／４となるＧａＡｓ膜１２２を順次積層して形成されたものにおいて、波長が７８０ｎｍにおける光の透過率を測定したところ、０．０３７７（３．７７％）であり、図５（ａ）に示す構造のものと比較して、透過率が一桁程度小さくなる。このように透過率を一桁程度減少させることにより、光学的な方法により膜厚測定を行う場合における影響が一層少なくなり、より特性のよい半導体ＤＢＲを作製することができる。

また、本実施の形態は、図６（ｂ）に示されるように、最初の１ペアの第１の半導体膜を含む積層体となる半導体ＤＢＲ１２０の上に、高屈折率層となるＡｌ_０．０５Ｇａ_０．９５Ａｓ膜１２４を光学的な厚さが２０λ／４となるように形成してもよい。これにより、最初の１ペアの第１の半導体膜を含む積層体となる半導体ＤＢＲ１２０の最表面のＧａＡｓ膜１２３とＡｌ_０．０５Ｇａ_０．９５Ａｓ膜１２４とを合わせた光学的な膜厚が２１λ／４となる。このように、この上に積層される半導体ＤＢＲの設計波長の光のエネルギーよりバンドギャップが小さい材料であれば、最初の１ペアの第１の半導体膜を含む積層体となる半導体ＤＢＲ１２０の最表面の高屈折率層であるＧａＡｓ膜１２３と異なる組成の材料により形成されている場合であっても、本実施の形態と同様の効果を得ることができる。尚、最初の１ペアの第１の半導体膜を含む積層体となる半導体ＤＢＲ１２０は、光学的な膜厚がλ／４となるＡｌＡｓ膜１２１と光学的な膜厚がλ／４となるＧａＡｓ膜１２３とを積層することにより形成されている。また、図６（ａ）に示されるものは、図５（ａ）に示されるものと同様のものであり、上記以外の内容については、図５において説明した内容と同様である。

尚、上記以外の内容については、第１の実施の形態または第２の実施の形態と同様である。

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第１の実施の形態または第２の実施の形態における成膜方法を用いた面発光レーザの製造方法である。本実施の形態は、７８０ｎｍ帯のＶＣＳＥＬの製造方法である。

図７に基づき、本実施の形態における面発光レーザの製造方法について説明する。本実施の形態は、図４に示される第３の実施の形態における成膜方法により成膜された構造のものを用いた面発光レーザの製造方法である。

図７に示されるように、本実施の形態における面発光レーザの製造方法は、ＧａＡｓ基板１１０の上に、ＭＯＣＶＤにより半導体層を積層形成することにより作製することができる。具体的には、最初に、ＧａＡｓ基板１１０の上に、光学的な膜厚がλ／４となるＡｌＡｓ膜１２１、光学的な膜厚が２１λ／４となるＧａＡｓ膜１２２、下部半導体ＤＢＲとなる半導体ＤＢＲ１３０、共振器領域１４０、上部半導体ＤＢＲ１５０を積層形成する。

尚、下部半導体ＤＢＲとなる半導体ＤＢＲ１３０は、高屈折率層と低屈折率層とが交互に積層して形成されているものであり、本実施の形態においては、光学的な膜厚がλ／４となるＡｌＡｓ層と光学的な膜厚がλ／４となるＡｌ_０．３４Ｇａ_０．６６Ａｓ層からなるペアが４０ペア積層形成されている。尚、下部半導体ＤＢＲとなる半導体ＤＢＲ１３０には、全体に不純物元素としてＳｉがドープされており、ｎ型となっている。また、ＧａＡｓ基板１１０、ＡｌＡｓ膜１２１、ＧａＡｓ膜１２２においても不純物元素としてＳｉがドープされており、ｎ型となっている。

また、共振器領域１４０は、下部スペーサ層１４１、活性層１４２、上部スペーサ層１４３が積層形成されており、共振器領域１４０における光学的な厚さは、１λとなるように形成されている。下部スペーサ層１４１及び上部スペーサ層１４３は、アンドープのＧａＩｎＰにより形成されており、活性層１４２は、ＧａＩｎＡｓＰを含む構造のＴＱＷ（triple quantum well：３重量子井戸）構造により形成されている。

また、上部半導体ＤＢＲ１５０は、高屈折率層と低屈折率層とが交互に積層して形成されているものであり、本実施の形態においては、光学的な膜厚がλ／４となるＡｌ_０．３４Ｇａ_０．６６Ａｓ層と光学的な膜厚がλ／４となるＡｌ_０．９Ｇａ_０．１Ａｓ層からなるペアが２４ペア積層形成されているものである。尚、上部半導体ＤＢＲ１５０においては、全体に不純物元素としてＣがドープされており、ｐ型となっている。また、共振器領域１４０から１ペア目には、Ａｌ_０．９Ｇａ_０．１Ａｓ層に代えて電流狭窄層となるＡｌＡｓ層１５１が形成されており、不図示のメサを形成した後、酸化を行なうことにより、メサの側面において露出している部分よりＡｌＡｓ膜が酸化され、選択酸化領域１５１ａが形成される。この際、電流狭窄層となるＡｌＡｓ層１５１において酸化されなかったメサの中央部は電流狭窄領域１５１ｂとなっている。また、上部半導体ＤＢＲ１５０の上には、不図示のコンタクト層を介し上部電極１６１が設けられており、ＧａＡｓ基板１１０の裏面には下部電極１６２が設けられている。この面発光レーザでは、上部電極１６１と下部電極１６２との間に電流を流すことにより、電流狭窄層となるＡｌＡｓ層１５１において電流狭窄領域１５１ｂに電流を集中して流すことができる。

本実施の形態における面発光レーザの製造方法では、下部半導体ＢＤＲの反射率を均一に高く形成することができるため、良好な特性の面発光レーザを高い歩留りで製造することができる。尚、上記以外の内容については、第１または第２の実施の形態、第３の実施の形態と同様である。

以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。

１０ 反応炉
１１ 原料ガス供給部
２０ 基板
２０ａ 基板の中心部
２０ｂ 基板の周辺部
２１ サセプタ
２２ 基板ホルダ
３０ 窓部
４１ 第１の光源
４２ 第２の光源
４３ 第１の光学素子
４４ 第２の光学素子
４５ 第１の光検出器
４６ 第２の光検出器
４７ 制御部
１１０ ＧａＡｓ基板
１２１ ＡｌＡｓ膜
１２２ ＧａＡｓ膜
１３０ 半導体ＤＢＲ（下部半導体ＤＢＲ）
１４０ 共振器領域
１４１ 下部スペーサ層
１４２ 活性層
１４３ 上部スペーサ層
１５０ 上部半導体ＤＢＲ
１５１ 電流狭窄層
１５１ａ 選択酸化領域
１５１ｂ 電流狭窄領域
１６１ 上部電極
１６２ 下部電極

特許第３６２４４７６号公報 米国特許出願公開第２００２／０１１３９７１号明細書

Claims (10)

1. 高屈折率層と低屈折率層とを交互に積層形成することにより半導体ＤＢＲを形成する成膜方法において、
   基板の上に、第１の成膜条件により、光学的な膜厚がそれぞれλ／４となる少なくとも１ペア以上の、低屈折率層と、前記半導体ＤＢＲの設計波長のエネルギーよりバンドギャップの小さい材料からなる第１の半導体膜である高屈折率層と、を交互に積層した第１の半導体膜を含む積層体を成膜する第１の成膜工程と、
   前記第１の半導体膜を含む積層体の異なる位置に各々光を照射し、前記第１の半導体膜を含む積層体において反射された各々の光を検出することにより、前記異なる位置における前記第１の半導体膜を含む積層体の膜厚を計測し、前記計測された膜厚に基づき前記第１の半導体膜を含む積層体における膜厚分布を測定する第１の測定工程と、
   前記第１の測定工程において得られた膜厚分布に基づき、面内分布が前記第１の成膜条件よりも均一となる第２の成膜条件により、前記第１の半導体膜の上に、前記半導体ＤＢＲの設計波長のエネルギーよりバンドギャップの小さい材料からなる第２の半導体膜を光学的な膜厚がλ／４となるように成膜する第２の成膜工程と、
   前記第２の半導体膜の異なる位置に各々光を照射し、前記第２の半導体膜において反射された各々の光を検出することにより、前記異なる位置における前記第２の半導体膜の膜厚を計測し、前記計測された膜厚に基づき前記第２の半導体膜における膜厚分布を測定する第２の測定工程と、
   前記第２の半導体層の上に、前記半導体ＤＢＲの設計波長のエネルギーよりバンドギャップの小さい材料からなる第３の半導体層を形成するものであって、前記第１の半導体膜、前記第２の半導体膜、前記第３の半導体膜の光学的な膜厚の和が、３λ／４以上となるように、前記第３の半導体層を成膜する第３の成膜工程と、
   前記第３の半導体膜の上に、半導体材料により形成された高屈折率層と低屈折率層とを交互に積層形成することにより半導体ＤＢＲを形成する多層膜成膜工程と、
   を有することを特徴とする成膜方法。
2. 前記各々の光が照射される前記異なる位置は、前記基板の中心部と周辺部とを含むものであることを特徴とする請求項１に記載の成膜方法。
3. 前記第２の半導体膜における膜厚分布が、所望の膜厚分布の範囲内とはなってはいない場合には、前記膜厚分布が所望の膜厚分布となるまで、
   前記成膜条件とは異なる成膜条件により、前記第２の成膜工程と、前記第２の測定工程とを繰り返し行なうものであることを特徴とする請求項１または２に記載の成膜方法。
4. 前記第１の半導体膜の膜厚と、前記第２の半導体膜の膜厚と、前記第３の半導体膜の膜厚の和が、１μｍ以上であることを特徴とする請求項１から３のいずれかに記載の成膜方法。
5. 前記第１の半導体膜の膜厚と、前記第２の半導体膜の膜厚と、前記第３の半導体膜の膜厚の和が、前記半導体ＤＢＲにおいて反射される光の波長をλとした場合、λ／４の奇数倍であることを特徴とする請求項１から４のいずれかに記載の成膜方法。
6. 前記第３の成膜工程は、前記第１の半導体膜の膜厚と、前記第２の半導体膜の膜厚の和が、前記半導体ＤＢＲにおいて反射される光の波長をλとした場合、λ／４の奇数倍ではない場合には、前記和となる膜厚が、３λ／４以上であって、λ／４の奇数倍となるように、前記第３の半導体膜を形成することを特徴とする請求項１から５のいずれかに記載の成膜方法。
7. 前記第１の半導体膜及び前記第２の半導体膜に照射される光は白色光であって、前記反射された光の反射スペクトルを測定することにより、前記第１の測定工程において前記第１の半導体膜の膜厚分布測定し、前記第２の測定工程において前記第２の半導体膜の膜厚分布測定するものであることを特徴とする請求項１から６のいずれかに記載の成膜方法。
8. 前記第１の半導体膜及び前記第２の半導体膜に照射された光の反射光の反射率の変化（ファブリペロー振動）をin-situにおいて計測することにより、前記第１の測定工程において前記第１の半導体膜の膜厚分布測定し、前記第２の測定工程において前記第２の半導体膜の膜厚分布測定するものであることを特徴とする請求項１から６のいずれかに記載の成膜方法。
9. 前記第１の成膜工程、前記第２の成膜工程、前記第３の成膜工程、前記多層膜成膜工程は、ＭＯＣＶＤにより行なわれるものであることを特徴とする請求項１から８のいずれかに記載の成膜方法。
10. 請求項１から９のいずれかに記載の成膜方法を含むものであって、
    前記ブラッグ反射鏡は下部半導体ＤＢＲであり、
    前記下部半導体ＤＢＲの上に、活性層を含む共振器領域を形成する工程と、
    前記共振器領域の上に、上部半導体ＤＢＲを形成する工程と、
    を有する面発光レーザの製造方法。

Images