JP2013207839A - 突入電流抑制回路及び光源点灯装置 - Google Patents

Abstract

【課題】回路の消費電力の増加を抑える突入電流抑制回路を提供する。
【解決手段】突入電流抑制回路１０１は、限流部、バイパス部、整流部、導通信号出力部を備える。限流部は抵抗Ｒ２１からなる。バイパス部は、交流電源３００に対して順電流の流れる方向が互いに逆向に、及び抵抗２１とともに並列接続されたサイリスタＳ１、Ｓ２からなる。整流部は、整流素子Ｄ１と整流素子Ｄ１１とからなる。導通信号出力部は、整流素子Ｄ１の出力側に接続し、第１の導通信号を交流電源３００の投入時点から遅れてサイリスタＳ１に出力する第１の導通信号出力部１１と、整流素子Ｄ１１の出力側に接続し、第２の導通信号を交流電源３００の投入時点から遅れてサイリスタＳ２に出力する第２の導通信号出力部１２とからなる。
【選択図】図１

Description

この発明は、突入電流を抑制する突入電流抑制回路及びこの突入電流抑制回路を備えた光源点灯装置に関する。

突入電流が流れようとする負荷回路が接続された交流回路に突入電流低減回路を備える電気機器に関する技術がある（例えば、特許文献１）。特許文献１の突入電流低減回路は、突入電流が流れようとする負荷回路が接続された交流回路に挿入された第１と第２の突入電流低減回路を備え、前記第１の突入電流低減回路は、前記交流回路に挿入された半導体素子と、当該半導体素子への逆電流防止の為に前記交流回路に直列に接続されたダイオードと、当該半導体素子のバイアス制御点にバイアス電圧を上昇させるコンデンサと、当該コンデンサに並列接続された抵抗と、を備える回路を２回路備え、当該２回路を逆並列に接続したものである。前記第１の突入電流低減回路は、電源投入時に生じる高周波の突入電流を防止するための解決手段である。また、特許文献１の実施の形態では、ＮチャネルＭＯＳＦＥＴを用いているが、ＰチャネルのＭＯＳＦＥＴ、ＮＰＮバイポーラトランジスタやＰＮＰバイポーラトランジスタを用いてもよいとの記載がある（特許文献１の９頁３３行目〜３５行目参照）。

特許第３９６４９１６号（３頁１５行目〜２４行目、及び図１参照）

しかしながら、特許文献１の第１の突入電流低減回路において、半導体素子への逆電流を防止するためのダイオードＤ１、Ｄ２（段落６９、段落７０）を交流回路に接続する必要があり、当該ダイオードＤ１，Ｄ２は交流回路に耐え得る耐圧の大きい部品を用いる必要がある。また、当該ダイオードＤ１，Ｄ２を使用することにより、当該ダイオードＤ１，Ｄ２の電圧降下と、交流回路に流れる電流とによって電力損失が生じるため、突入電流低減回路を用いることで、定常動作時の消費電力を増加させる要因となる。

本発明は、電源投入時の突入電流抑制には限流素子を用いて突入電流を抑制し、電源投入時の突入電流を抑制した後の動作は、限流素子をバイパスさせるスイッチ素子を介して入力電流を導通させる回路構成とする。さらに、バイパス用の半導体素子には、逆電流を防止するための部品を不要とすることで、突入電流の抑制時における消費電力の増加抑制を目的とする。

この発明の突入電流抑制回路は、
交流電源と、前記交流電源で動作する電気機器とが作る交流回路の前記交流電源と前記電気機器との間に挿入されて、前記交流電源の投入に際して発生する突入電流を制限する限流部と、
前記限流部と並列に接続され、導通信号を入力すると導通して前記限流部に流入しようとする電流をバイパス電流として入力し出力することでバイパスするバイパス部と、
前記バイパス部に入力する前記バイパス電流の入力経路とは異なる経路に配置され、前記交流電源の交流電圧を整流して出力する整流部と、
前記整流部の出力側に接続すると共に前記バイパス部に信号線で接続する導通信号出力部であって、前記整流部の出力電圧に基づき充電する充電コンデンサを有し、前記充電コンデンサの充電した電圧に基づく前記導通信号を、前記信号線を介して前記交流電源の投入時点から遅れて、前記バイパス部に出力する導通信号出力部と
を備えたことを特徴とする。

本発明によれば、回路の消費電力の増加を抑える突入電流抑制回路を提供できる。

実施の形態１の突入電流抑制回路１０１の回路図。 実施の形態２の突入電流抑制回路１０２の回路図。 実施の形態３の突入電流抑制回路１０３の回路図。 実施の形態４の突入電流抑制回路１０４の回路図。

実施の形態１．
図１を参照して実施の形態１を説明する。図１は、実施の形態１の突入電流抑制回路１０１の回路図を示す。電気機器システム１０１０は、電源投入時に突入電流が流れようとする電気機器である装置２００と、電源投入時に装置２００に突入電流が流れるのを防止する突入電流抑制回路１０１とを備える。交流電源３００で動作する装置２００（電気機器）は、交流電源３００とともに交流回路を形成している。

（突入電流抑制回路１０１）
図１では交流電源３００の一方の極ａ側のみに、突入電流を抑制する突入電流抑制回路１０１が構成されている。突入電流抑制回路１０１は、交流電源３００の一方の極ａに直列に接続された限流素子Ｒ２１（限流部）と、限流素子Ｒ２１と並列に、サイリスタＳ１（バイパス部、第１のスイッチ素子）が接続されている。サイリスタＳ１は、交流電源３００のａ側にアノードが接続され、装置２００側にカソードが接続されている。また、サイリスタＳ１と順電流の流れる向きが逆向きになる方向にサイリスタＳ２（バイパス部、第２のスイッチ素子）が逆並列に接続されている。

サイリスタＳ１のアノードと整流ダイオードＤ１（整流部、第１の整流素子）のアノードとが接続され、整流ダイオードＤ１のカソードと抵抗Ｒ１が接続され、抵抗Ｒ１の他端にはコンデンサＣ１（第１の充電コンデンサ）と抵抗Ｒ２が接続され、コンデンサＣ１の他端とサイリスタＳ１のカソードが接続されている。抵抗Ｒ２の他端には抵抗Ｒ３と、コンデンサＣ２と、サイリスタＳ１のゲートが接続され、抵抗Ｒ３とコンデンサＣ２の他端とサイリスタＳ１のカソードが接続される。

（第１の導通信号出力部１１）
抵抗Ｒ１、Ｒ２、Ｒ３、コンデンサＣ１、Ｃ２は、サイリスタＳ１にゲート電流を出力してサイリスタＳ１を導通させる第１の導通信号出力部１１を構成する。サイリスタＳ１のゲートと第１の導通信号出力部１１とは、第１の信号線で接続している。

サイリスタＳ２のアノードと整流ダイオードＤ１１（整流部、第２の整流素子）のアノードが接続され、整流ダイオードＤ１１のカソードと抵抗Ｒ１１が接続され、抵抗Ｒ１１の他端にはコンデンサＣ１１（第２の充電コンデンサ）と抵抗Ｒ１２が接続され、コンデンサＣ１１の他端とサイリスタＳ２のカソード側と接続され、抵抗Ｒ１２の他端には抵抗Ｒ１３とコンデンサＣ１２とサイリスタＳ２のゲートが接続され、抵抗Ｒ１３とコンデンサＣ１２の他端とは、サイリスタＳ２のカソードが接続される。

（第２の導通信号出力部１２）
抵抗Ｒ１１、Ｒ１２、Ｒ１３、コンデンサＣ１１、Ｃ１２は、サイリスタＳ２にゲート電流を出力してサイリスタＳ２を導通させる第２の導通信号出力部１２を構成する。サイリスタＳ２のゲートと第２の導通信号出力部１２とは、第２の信号線で接続している。

（突入電流抑制回路１０１の動作）
（１）まず、Ｖａ＞Ｖｂの場合、つまり、交流電源３００の一方の極ａの電圧Ｖａの方が他方の極ｂの電圧Ｖｂよりも高い状態（Ｖａ＞Ｖｂ）で、突入電流抑制回路１０１と装置２００に交流電源３００が投入される場合、投入時は、サイリスタＳ１と、サイリスタＳ２とはオフ状態である。このため、装置２００に流れようとする突入電流は、限流素子Ｒ２１によって抑制される。つまり限流素子Ｒ２１は、交流電源３００と装置２００（電気機器）との間に挿入されて、交流電源３００の投入に際して発生する突入電流を制限する。
（２）限流素子Ｒ２１によって突入電流が抑制されている間に、交流電源３００の極ａの電圧Ｖａから、整流ダイオードＤ１と抵抗Ｒ１を介してコンデンサＣ１に電荷が充電し始めている。さらに、抵抗Ｒ２を介してコンデンサＣ２に電荷が充電されて、サイリスタＳ１のゲートに駆動電圧・駆動電流（第１の導通信号）が供給されることで、サイリスタＳ１が導通する。
（３）なお、抵抗Ｒ１とコンデンサＣ１との充電時定数により、交流電源３００が投入されてから、サイリスタＳ１のゲート回路に駆動電圧・駆動電流が供給されるまでの遅延時間を設けている。
（４）交流電源３００の電圧について、高い電圧が極ａ側から極ｂ側へ移行していくが、交流電源３００の極ａが低下してサイリスタＳ１のオフ電流に低下した時点で、サイリスタＳ１の導通はオフする。
（５）その後、交流電源３００の電圧について、極ｂの方が極ａよりも高い状態では、サイリスタＳ１は、オフ状態を継続している。
（６）その後、交流電源３００の一方の極ａの電圧Ｖａの方が他方の極ｂの電圧Ｖｂよりも高い状態（Ｖａ＞Ｖｂ）に移行すると、整流ダイオードＤ１の経路から、再びサイリスタＳ１のゲートを駆動するための電圧・電流を供給するが、コンデンサＣ１には電荷が充電されている。このため、交流電源３００の電源が投入される時の遅延時間よりも速い時間で、サイリスタＳ１のゲートを駆動することができる。その後、コンデンサＣ１に電荷が充電されるので、サイリスタＳ１はオン状態を維持する定常動作状態になり、電流は限流素子である抵抗Ｒ２１を迂回する。このように、サイリスタＳ１は導通信号を入力すると導通して抵抗２１に流入しようとする電流をバイパス電流として入力し出力して、バイパスする。

（１）次に、上記とは反対に、Ｖａ＜Ｖｂの場合、つまり交流電源３００の一方の極ｂの電圧Ｖｂの方が他方の極ａの電圧Ｖａよりも高い状態（Ｖｂ＞Ｖａ）で、突入電流抑制回路１０１と装置２００に交流電源３００が投入される場合、投入時は、サイリスタＳ１と、サイリスタＳ２とはオフ状態である。このため、装置２００に流れようとする高周波の突入電流は、限流素子Ｒ２１によって低減する。
（２）限流素子Ｒ２１によって突入電流が抑制されている間に、交流電源３００の極ｂの電圧Ｖｂから、整流ダイオードＤ１１と抵抗Ｒ１１を介してコンデンサＣ１１に電荷が充電し始める。さらに、抵抗Ｒ１２を介してコンデンサＣ１２に電荷が充電されて、サイリスタＳ２のゲートに駆動電圧・駆動電流（第２の導通信号）が供給されることで、サイリスタＳ２が導通する。
（３）なお、抵抗Ｒ１１とコンデンサＣ１１との充電時定数により、交流電源３００が投入されてから、サイリスタＳ２のゲート回路に駆動電圧・駆動電流が供給されるまでの遅延時間を設けている。
（４）交流電源３００の電圧について、高い電圧が極ｂ側から極ａ側へ移行していくが、交流電源３００の極ｂが低下してサイリスタＳ２のオフ電流に低下した時点で、サイリスタＳ２の導通はオフする。
（５）その後、交流電源３００の電圧について、極ａの方が極ｂよりも高い状態では、サイリスタＳ２は、オフ状態を継続している。
（６）その後、交流電源３００の一方の極ｂの電圧Ｖｂの方が他方の極ａの電圧Ｖａよりも高い状態（Ｖｂ＞Ｖａ）に移行すると、整流ダイオードＤ１１の経路から、再びサイリスタＳ２のゲートを駆動するための電圧・電流を供給するが、コンデンサＣ１１には電荷が充電されている。このため、交流電源３００の電源が投入される時の遅延時間よりも速い時間で、サイリスタＳ２のゲートを駆動することができる。その後、コンデンサＣ１１に電荷が充電されるので、サイリスタＳ２はオン状態を維持する定常動作状態になり、電流は限流素子である抵抗Ｒ２１を迂回する。このように、サイリスタＳ２は導通信号を入力すると導通して抵抗２１に流入しようとする電流をバイパス電流として入力し出力して、バイパスする。

このように、限流素子Ｒ２１と、サイリスタＳ１と、サイリスタＳ２とを備える回路構成により、電源投入時に装置２００に流れようとする突入電流を限流素子Ｒ２１で抑制して、その後はサイリスタＳ１とサイリスタＳ２で限流素子Ｒ２１をバイパスさせることができる。また、交流電源３００の投入後においてはサイリスタＳ１とサイリスタＳ２とを駆動させる時間を電源投入時の遅延時間よりも短い時間で動作させながら、次第にサイリスタＳ１とサイリスタＳ２とを導通状態（定常状態）にもっていく。これにより、電源投入時から定常動作時に至るまでの電力損失を小さくすることができる。

実施の形態１の突入電流抑制回路１０１によれば、交流電源投入時の突入電流を抑制するためのサイリスタＳ１、サイリスタＳ２への逆電流を防止するためのダイオードを交流回路に接続する必要がない。したがって、定常動作時の回路の消費電力を増加させることがない突入電流抑制回路を提供できる。

（整流ダイオードＤ１、Ｄ１１）
また、整流ダイオードＤ１及び整流ダイオードＤ１１は、図１に示すように、サイリスタＳ１，Ｓ２に入力するバイパス電流の入力経路とは異なる経路に配置される。つまり、バイパスによってサイリスタＳ１，Ｓ２に流入するバイパス電流は、整流ダイオードＤ１、Ｄ１１には流入しない。従って、整流ダイオードＤ１，Ｄ１１をバイパス電流が流れることによる効率低下は生じないので、効率の高い突入電流抑制回路を提供できる。

実施の形態２．
本実施の形態２は、電気機器システム１０２０に使用される突入電流抑制回路１０２を示す。図２に示すように、実施の形態２の突入電流抑制回路１０２は、実施の形態１の突入電流抑制回路１０１のサイリスタＳ１の代わりにトライアックＳ３を使用し、逆並列接続しているサイリスタＳ２側の不要な回路を削除した構成である。実施の形態１と同様の部分は同符号を付し、説明を省略する。実施の形態２の突入電流抑制回路１０２も、実施の形態１の突入電流抑制回路１０１と同様の効果を得ることができる。さらに突入電流抑制回路１０２ではトライアックＳ３を使用するので、突入電流抑制回路１０１よりも回路構成が簡易になる効果が得られる。つまり、突入電流抑制回路１０２は、一つの導通信号出力部２１のみを有する。

実施の形態３．
図３は、実施の形態３の電気機器システム１０３０に使用される突入電流抑制回路１０３の回路図を示す。図３を参照して突入電流抑制回路１０３を説明する。電気機器システム１０３０は、電源投入時に突入電流が流れようとする装置２００と、電源投入時に装置２００に突入電流が流れるのを防止するのを防ぐための突入電流抑制回路１０３とを備える。

（１）突入電流抑制回路１０３は、交流電源３００の一方の極ａに直列に接続された限流素子Ｒ５１（第１の限流素子）と、限流素子Ｒ５１と並列にサイリスタＳ３が接続され、サイリスタＳ３のカソード側と交流電源３００の極ａが接続され、サイリスタＳ３の順電流の方向とダイオードＤ３２の順電流の方向とは互いに逆向きになるように並列に接続される。
（２）交流電源３００の他方の極ｂに直列に接続された限流素子Ｒ５２（第２の限流素子）と、限流素子Ｒ５２と並列にサイリスタＳ４が接続され、サイリスタＳ４のカソード側と交流電源３００の極ｂが接続され、サイリスタＳ４の順電流の方向とダイオードＤ４２の順電流の方向とは互いに逆向きになるように並列に接続される。

交流電源３００の極ｂと、整流ダイオードＤ３１（第１の整流素子）のアノードが接続され、整流ダイオードＤ３１のカソードと抵抗Ｒ３１が接続され、抵抗Ｒ３１の他方とは抵抗Ｒ３２と、コンデンサＣ３１（第１の充電コンデンサ）と、抵抗Ｒ３３が接続され、抵抗Ｒ３３の他方とは抵抗Ｒ３４と、コンデンサＣ３２と、サイリスタＳ３（第１のスイッチ素子）のゲートが接続され、抵抗Ｒ３２の他方と、コンデンサＣ３１の他方と、抵抗Ｒ３４の他方と、コンデンサＣ３２の他方と、サイリスタＳ３のカソードが接続されている。

（第１の導通信号出力部３１）
抵抗Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４、コンデンサＣ３１、Ｃ３２は、サイリスタＳ３にゲート電流を出力してサイリスタＳ３を導通させる第１の導通信号出力部３１を構成する。サイリスタＳ３のゲートと第１の導通信号出力部３１とは、第１の信号線で接続している。

また、上記と対称に交流電源３００の極ａと、整流ダイオードＤ４１（第２のスイッチ素子）のアノードが接続され、整流ダイオードＤ４１のカソードと抵抗Ｒ４１が接続され、抵抗Ｒ４１の他方とは抵抗Ｒ４２と、コンデンサＣ４１（第２の充電コンデンサ）と、抵抗Ｒ４３が接続され、抵抗Ｒ４３の他方とは抵抗Ｒ４４と、コンデンサＣ４２と、サイリスタＳ４のゲートが接続され、抵抗Ｒ４２の他方と、コンデンサＣ４１の他方と、抵抗Ｒ４４の他方と、コンデンサＣ４２の他方と、サイリスタＳ４のカソードが接続されている。

（第２の導通信号出力部３２）
抵抗Ｒ４１、Ｒ４２、Ｒ４３、Ｒ４４、コンデンサＣ４１、Ｃ４２は、サイリスタＳ４にゲート電流を出力してサイリスタＳ４を導通させる第２の導通信号出力部３２を構成する。サイリスタＳ４のゲートと第２の導通信号出力部３２とは、第２の信号線で接続している。

（突入電流抑制回路１０３の動作）
（１）Ｖｂ＞Ｖａの場合、つまり交流電源３００の一方の極ｂの電圧Ｖｂの方が他方の極ａの電圧Ｖａよりも高い状態（Ｖｂ＞Ｖａ）で、突入電流抑制回路１０３と装置２００に交流電源３００が投入される場合、サイリスタＳ３とサイリスタＳ４はオフ状態である為、交流電源３００の極ｂからダイオードＤ４２を介して装置２００へ流れて、交流電源３００の他方の極ａ側の限流素子Ｒ５１を介して、交流電源３００の極ａへの経路で突入電流が流れる。
（２）反対にＶｂ＜Ｖａの場合、つまり交流電源３００の一方の極ａの電圧Ｖａの方が他方の極ｂの電圧Ｖｂよりも高い状態（Ｖａ＞Ｖｂ）で、突入電流抑制回路１０３と装置２００に交流電源３００が投入される場合、同じくサイリスタＳ３とサイリスタＳ４はオフ状態である。この為、交流電源３００の極ａから、ダイオードＤ３２を介して装置２００へ流れ、交流電源３００の他方の極ｂ側の限流素子Ｒ５２を介して、交流電源３００の極ｂへの経路で突入電流が流れる。
（３）これにより、交流電源３００の投入時は、限流素子Ｒ５１もしくは限流素子Ｒ５２によって装置２００への突入電流を抑制している。

（１）次に電源投入時の突入電流を抑制した後の動作について説明する。交流電源３００の一方の極ｂの電圧Ｖｂの方が他方の極ａの電圧Ｖａよりも高い状態（Ｖｂ＞Ｖａ）で、突入電流抑制回路１０３と装置２００に交流電源３００が投入される場合、限流素子Ｒ５１で電源投入時の突入電流を抑制する。
（２）また同時に、整流ダイオードＤ３１を介してサイリスタＳ３のゲート電圧・電流を供給し始める。つまり整流ダイオードＤ３１の整流後に抵抗Ｒ３１と抵抗Ｒ３２によって分圧し、コンデンサＣ３１に電荷を充電し、その先に接続している抵抗Ｒ３３によりサイリスタＳ３のゲートに供給する電流を制限している。
（３）また、抵抗Ｒ３４とコンデンサＣ３２は、サイリスタＳ３のゲート回路のサージアブゾーバのために接続している。
（４）突入電流抑制回路１０３は交流電源３００の電源を投入してから突入電流を限流素子Ｒ５１で突入電流を抑制させるために、サイリスタＳ３がオンするまでの遅延時間を備えているが、抵抗Ｒ３１と抵抗Ｒ３２とコンデンサＣ３１の時定数回路によって遅延時間を実現させている。
（５）その後、交流電源３００の一方の極ｂの電圧Ｖｂの方が他方の極ａの電圧Ｖａよりも低い状態（Ｖｂ＜Ｖａ）に移行すると、サイリスタＳ３はオフして、再び極ｂの電圧の方が高くなるまでサイリスタＳ３はオフ状態を継続する。
（６）その後、再び交流電源３００の一方の極ｂの電圧Ｖｂの方が他方の極ａの電圧Ｖａよりも高い状態（Ｖｂ＞Ｖａ）に移行すると、コンデンサＣ３１に充電されていた電荷が電源投入時よりも充電されている状態にある。このため、交流電源３００の電源投入時よりも速い時定数で充電することで、電源投入時に比べてサイリスタＳ３が速く駆動することができる。その後、コンデンサＣ３１に電荷が充電されるので、サイリスタＳ３はオン状態を維持する定常動作状態になり、電流は限流素子である抵抗Ｒ５１を迂回する。このように、サイリスタＳ３は導通信号を入力すると導通して抵抗５１に流入しようとする電流をバイパス電流として入力し出力して、バイパスする。

（１）前記とは反対に交流電源３００の一方の極ａの電圧Ｖａの方が他方の極ｂの電圧Ｖｂよりも高い状態（Ｖａ＞Ｖｂ）で、突入電流抑制回路１０３と装置２００に交流電源３００が投入される場合、限流素子Ｒ５２で電源投入時の突入電流を抑制する。
（２）また同時に、整流ダイオードＤ４１（第２の整流素子）を介してサイリスタＳ４のゲート電圧・電流を供給し始める。整流ダイオードＤ４１の整流後に抵抗Ｒ４１と抵抗Ｒ４２によって分圧し、コンデンサＣ４１に電荷を充電し、その先に接続している抵抗Ｒ４３によりサイリスタＳ３のゲートに供給する電流を制限している。
（３）また、抵抗Ｒ４４とコンデンサＣ４２は、サイリスタＳ４のゲート回路のサージアブゾーバのために接続している。
（４）交流電源３００の電源を投入してから突入電流を限流素子Ｒ５２で突入電流を抑制させるために、サイリスタＳ４がオンするまでの遅延時間を備えているが、抵抗Ｒ４１と抵抗Ｒ４２とコンデンサＣ４１の時定数回路によって遅延時間を実現させている。
（５）その後、交流電源３００の一方の極ａの電圧Ｖａの方が他方の極ｂの電圧Ｖｂよりも低い状態（Ｖａ＜Ｖｂ）に移行すると、サイリスタＳ４はオフして、再び極ａの電圧Ｖａの方が高くなるまでサイリスタＳ４はオフ状態を継続する。
（６）その後、再び交流電源３００の一方の極ａの電圧Ｖａの方が他方の極ｂの電圧Ｖｂよりも高い状態（Ｖａ＞Ｖｂ）に移行すると、コンデンサＣ４１に充電されていた電荷が電源投入時よりも充電されている状態にあるため、交流電源３００の電源投入時よりも速い時定数で充電することで、電源投入時に比べてサイリスタＳ４が速く駆動することができる。その後、コンデンサＣ４１に電荷が充電されるので、サイリスタＳ４はオン状態を維持する定常動作状態になり、電流は限流素子である抵抗Ｒ５２を迂回する。このように、サイリスタＳ４は導通信号を入力すると導通して抵抗５２に流入しようとする電流をバイパス電流として入力し出力して、バイパスする。

このように、限流素子Ｒ５１、限流素子Ｒ５２と、ダイオードＤ３２、ダイオードＤ４２と、サイリスタＳ３、サイリスタＳ４とを備える回路構成により、電源投入時に装置２００に流れようとする突入電流を限流素子Ｒ５１または限流素子Ｒ５２で抑制して、その後はサイリスタＳ３とサイリスタＳ４で限流素子Ｒ５１または限流素子Ｒ５２をバイパスさせる。また、電源投入後のサイリスタＳ３とサイリスタＳ４とを駆動させる時間を電源投入時の遅延時間よりも短い時間で動作させながら次第にサイリスタＳ３とサイリスタＳ４とを導通状態（定常状態）にもっていく。これにより、電源投入時から定常動作時に至るまでの電力損失を小さくすることができる。

（整流ダイオードＤ３１、Ｄ４１）
また、整流ダイオードＤ３１、Ｄ４１は、図３に示すように、サイリスタＳ３，Ｓ４に入力するバイパス電流の入力経路とは異なる経路に配置される。つまり、バイパスによってサイリスタＳ３，Ｓ４に流入するバイパス電流は、整流ダイオードＤ３１、Ｄ４１には流入しない。従って、整流ダイオードＤ３１，Ｄ４１をバイパス電流が流れることによる効率低下は生じないので、効率の高い突入電流抑制回路を提供できる。

（ダイオードＤ４２、Ｄ３２）
また、ダイオードＤ３２、Ｄ４２は、図３に示すように、それぞれ、交流電源３００の極ａ側と極ｂ側とに分けて配置するので、ダイオードＤ３２とダイオードＤ４２とが接近することによる放熱性の低下を防止できると共に、配置する極が異なるので、ダイオードＤ３２、ダイオードＤ４２の配置の自由度が増す効果を得ることができる。

実施の形態４．
図４は、実施の形態４の電気機器システム１０４０に使用される突入電流抑制回路１０４の回路図を示す。突入電流抑制回路１０４は実施の形態３の突入電流抑制回路１０４のサイリスタＳ３、サイリスタ４の代わりに、トライアックＳ５、トライアックＳ６を使用し、サイリスタＳ３とサイリスタＳ４に逆並列接続しているダイオードＤ３２とダイオードＤ４２を削除した構成である。実施の形態３と同様の部分は同符号を付し、説明を省略する。実施の形態４の突入電流抑制回路１０４も、実施の形態３の突入電流抑制回路１０３と同様の効果を得ることができる。さらに突入電流抑制回路１０４ではトライアックＳ５、Ｓ６を使用するので、突入電流抑制回路１０３よりも回路構成が簡易になる効果が得られる。

なお、実施の形態１と実施の形態２は、突入電流を抑制するための回路を、交流電源３００の一方の極ａ側に設けているが他方の極ｂ側に設ける回路構成でも良い。

なお、実施の形態１〜４の突入電流が流れようとする装置２００は、電気機器と記載しているが、ＬＥＤもしくは蛍光灯、電球を負荷とする照明装置、あるいは光源点灯装置としても良い。

以上の実施の形態１〜４、整合する範囲で組み合わせことができる。

１１ 第１の導通信号出力部、１２ 第２の導通信号出力部、２１ 導通信号出力部、３１ 第１の導通信号出力部、３２ 第２の導通信号出力部、１０１，１０２，１０３，１０４ 突入電流抑制回路、２００ 装置、３００ 交流電源、１０１０，１０２０，１０３０，１０４０ 電気機器システム。

Claims (7)

1. 交流電源と、前記交流電源で動作する電気機器とが作る交流回路の前記交流電源と前記電気機器との間に挿入されて、前記交流電源の投入に際して発生する突入電流を制限する限流部と、
   前記限流部と並列に接続され、導通信号を入力すると導通して前記限流部に流入しようとする電流をバイパス電流として入力し出力することでバイパスするバイパス部と、
   前記バイパス部に入力する前記バイパス電流の入力経路とは異なる経路に配置され、前記交流電源の交流電圧を整流して出力する整流部と、
   前記整流部の出力側に接続すると共に前記バイパス部に信号線で接続する導通信号出力部であって、前記整流部の出力電圧に基づき充電する充電コンデンサを有し、前記充電コンデンサの充電した電圧に基づく前記導通信号を、前記信号線を介して前記交流電源の投入時点から遅れて、前記バイパス部に出力する導通信号出力部と
   を備えたことを特徴とする突入電流抑制回路。
2. 前記バイパス部は、
   前記交流電源の２極の正負に対して順電流の流れる方向が互いに逆向きとなるように並列に接続され、前記導通信号を入力して導通する第１のスイッチ素子と第２のスイッチ素子との２つのスイッチ素子からなり、
   前記整流部は、
   前記第１のスイッチ素子と前記交流電源の２極の正負に対して順電流の方向を同じくする第１の整流素子と、前記第２のスイッチ素子と前記交流電源の２極の正負に対して順電流の方向を同じくする第２の整流素子とからなり、
   前記導通信号出力部は、
   前記第１の整流素子の出力側に接続すると共に前記第１のスイッチ素子に第１の信号線で接続する第１の導通信号出力部であって、前記第１の整流素子の出力電圧に基づき充電する第１の充電コンデンサを有し、前記第１の充電コンデンサの充電した電圧に基づく第１の導通信号を、前記第１の信号線を介して前記交流電源の投入時点から遅れて、前記第１のスイッチ素子に出力する第１の導通信号出力部と、
   前記第２の整流素子の出力側に接続すると共に前記第２のスイッチ素子に第２の信号線で接続する第２の導通信号出力部であって、前記第２の整流素子の出力電圧に基づき充電する第２の充電コンデンサを有し、前記第２の充電コンデンサの充電した電圧に基づく第２の導通信号を、前記第２の信号線を介して前記交流電源の投入時点から遅れて、前記第２のスイッチ素子に出力する第２の導通信号出力部と
   からなることを特徴とする請求項１記載の突入電流抑制回路。
3. 前記限流部は、
   前記交流回路に挿入された第１の限流素子と第２の限流素子との２つの限流素子からなり、
   前記バイパス部は、
   前記交流電源の２極の正負に対して順電流の流れる方向が互いに逆向きとなる第１のスイッチ素子と第２のスイッチ素子であって、前記第１の限流素子に並列に接続され前記導通信号を入力して導通する第１のスイッチ素子と、前記第２の限流素子に並列に接続され前記導通信号を入力して導通する第２のスイッチ素子との２つのスイッチ素子からなり、
   前記整流部は、
   前記第１のスイッチ素子と前記交流電源の２極の正負に対して順電流の方向を同じくする第１の整流素子と、前記第２のスイッチ素子と前記交流電源の２極の正負に対して順電流の方向を同じくする第２の整流素子とからなり、
   前記導通信号出力部は、
   前記第１の整流素子の出力側に接続すると共に前記第１のスイッチ素子に第１の信号線で接続する第１の導通信号出力部であって、前記第１の整流素子の出力電圧に基づき充電する第１の充電コンデンサを有し、前記第１の充電コンデンサの充電した電圧に基づく第１の導通信号を、前記第１の信号線を介して前記交流電源の投入時点から遅れて、前記第１のスイッチ素子に出力する第１の導通信号出力部と、
   前記第２の整流素子の出力側に接続すると共に前記第２のスイッチ素子に第２の信号線で接続する第２の導通信号出力部であって、前記第２の整流素子の出力電圧に基づき充電する第２の充電コンデンサを有し、前記第２の充電コンデンサの充電した電圧に基づく第２の導通信号を、前記第２の信号線を介して前記交流電源の投入時点から遅れて、前記第２のスイッチ素子に出力する第２の導通信号出力部と
   からなることを特徴とする請求項１記載の突入電流抑制回路。
4. 前記電気機器は、
   光源を点灯する光源点灯装置であることを特徴とする請求項１〜３のいずれかに記載の突入電流抑制回路。
5. 前記スイッチ素子は、
   サイリスタであることを特徴とする請求項２〜４のいずれかに記載の突入電流抑制回路。
6. 前記バイパス部は、
   トライアックであることを特徴とする請求項１記載の突入電流抑制回路。
7. 前記１〜６のいずれかに記載の突入電流抑制回路を備えた光源点灯装置。

Images