JP2013207395A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013207395A5 JP2013207395A5 JP2012072001A JP2012072001A JP2013207395A5 JP 2013207395 A5 JP2013207395 A5 JP 2013207395A5 JP 2012072001 A JP2012072001 A JP 2012072001A JP 2012072001 A JP2012072001 A JP 2012072001A JP 2013207395 A5 JP2013207395 A5 JP 2013207395A5
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- inverter
- electrically connected
- transmission gate
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims 18
- 239000004065 semiconductor Substances 0.000 claims 6
Claims (3)
前記第１のラッチ部は、第１のインバータと、第１のクロックドインバータと、トランジスタと、を含み、
前記トランジスタは、酸化物半導体を有し、
前記第２のラッチ部は、第２のインバータと、第２のクロックドインバータと、を含み、
前記第１の入力端子は、前記第１のトランスミッションゲートの第１の端子と電気的に接続され、
前記第１のトランスミッションゲートの第２の端子は、前記第１のラッチ部と電気的に接続され、
前記トランジスタのゲートは、前記第２の入力端子と電気的に接続され、
前記第１のラッチ部は、前記第２のトランスミッションゲートの第１の端子と電気的に接続され、
前記第２のトランスミッションゲートの第２の端子は、前記第２のラッチ部と電気的に接続され、
前記第２のラッチ部は、前記出力端子と電気的に接続されていることを特徴とする半導体装置。 A first input terminal , a second input terminal, a first latch unit , a second latch unit, a first transmission gate , a second transmission gate, and an output terminal;
The first latch unit includes a first inverter, a first clocked inverter, and a transistor,
The transistor includes an oxide semiconductor ;
The second latch unit includes a second inverter and a second clocked inverter,
The first input terminal is electrically connected to a first terminal of the first transmission gate;
A second terminal of the first transmission gate is electrically connected to the first latch portion;
A gate of the transistor is electrically connected to the second input terminal;
The first latch portion is electrically connected to a first terminal of the second transmission gate;
A second terminal of the second transmission gate is electrically connected to the second latch portion;
It said second latch portion is a semiconductor device characterized by being connected to the output terminal and electrically.
前記トランジスタは、酸化物半導体を有し、
前記第１の入力端子は、前記第１のトランスミッションゲートの第１の端子と電気的に接続され、
前記第１のトランスミッションゲートの第２の端子は、前記第１のインバータの入力端子と、前記第１のクロックドインバータの出力端子とに、電気的に接続され、
前記第１のインバータの出力端子は、前記第２のトランスミッションゲートの第１の端子と、前記トランジスタのソースまたはドレインの一方とに、電気的に接続され、
前記トランジスタのゲートは、前記第２の入力端子と電気的に接続され、
前記トランジスタのソースまたはドレインの他方は、前記第１のクロックドインバータの入力端子に電気的に接続され、
前記第２のトランスミッションゲートの第２の端子は、前記第２のインバータの入力端子と、前記第２のクロックドインバータの出力端子とに、電気的に接続され、
前記第２のインバータの出力端子は、前記出力端子と、前記第２のクロックドインバータの入力端子とに、電気的に接続されていることを特徴とする半導体装置。 A first input terminal ; a second input terminal; a first transmission gate ; a second transmission gate; a first inverter ; a second inverter; a first clocked inverter ; A clocked inverter, a transistor, and an output terminal,
The transistor includes an oxide semiconductor ;
The first input terminal is electrically connected to a first terminal of the first transmission gate;
The second terminal of the first transmission gate comprises an input terminal of said first inverter, and an output terminal of said first clocked inverter is electrically connected,
The output terminal of the first inverter, first terminal of said second transmission gate, to the one of the source and the drain of the transistor is electrically connected,
A gate of the transistor is electrically connected to the second input terminal;
The other of the source and the drain of the transistor is electrically connected to the input terminal of the first clocked inverter,
The second terminal of the second transmission gate comprises an input terminal of said second inverter, and an output terminal of the second clocked inverter is electrically connected,
The output terminal of the second inverter, and the output terminal, the input terminal of the second clocked inverter, a semiconductor device characterized by being electrically connected.
前記トランジスタは、酸化物半導体を有し、
前記第１の入力端子は、前記第１のトランスミッションゲートの第１の端子と電気的に接続され、
前記第１のトランスミッションゲートの第２の端子は、前記トランジスタのソースまたはドレインの一方と、前記第１のクロックドインバータの出力端子とに、電気的に接続され、
前記トランジスタのゲートは、前記第２の入力端子と電気的に接続され、
前記トランジスタのソースまたはドレインの他方は、前記第１のインバータの入力端子に電気的に接続され、
前記第１のインバータの出力端子は、前記第２のトランスミッションゲートの第１の端子と、前記第１のクロックドインバータの入力端子とに、電気的に接続され、
前記第２のトランスミッションゲートの第２の端子は、前記第２のインバータの入力端子と、前記第２のクロックドインバータの出力端子とに、電気的に接続され、
前記第２のインバータの出力端子は、前記出力端子と、前記第２のクロックドインバータの入力端子とに、電気的に接続されていることを特徴とする半導体装置。 A first input terminal ; a second input terminal; a first transmission gate ; a second transmission gate; a first inverter ; a second inverter; a first clocked inverter ; A clocked inverter, a transistor, and an output terminal,
The transistor includes an oxide semiconductor ;
The first input terminal is electrically connected to a first terminal of the first transmission gate;
The second terminal of the first transmission gate, one of the source or drain of the transistor, and an output terminal of said first clocked inverter is electrically connected,
A gate of the transistor is electrically connected to the second input terminal;
The other of the source and the drain of the transistor is electrically connected to an input terminal of said first inverter,
An output terminal of said first inverter, first terminal of said second transmission gate, to the input terminal of the first clocked inverter is electrically connected,
The second terminal of the second transmission gate comprises an input terminal of said second inverter, and an output terminal of the second clocked inverter is electrically connected,
The output terminal of the second inverter, and the output terminal, the input terminal of the second clocked inverter, a semiconductor device characterized by being electrically connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012072001A JP6004697B2 (en) | 2012-03-27 | 2012-03-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012072001A JP6004697B2 (en) | 2012-03-27 | 2012-03-27 | Semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013207395A JP2013207395A (en) | 2013-10-07 |
| JP2013207395A5 true JP2013207395A5 (en) | 2015-05-07 |
| JP6004697B2 JP6004697B2 (en) | 2016-10-12 |
Family
ID=49526113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012072001A Expired - Fee Related JP6004697B2 (en) | 2012-03-27 | 2012-03-27 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6004697B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4820632B2 (en) * | 2005-12-01 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit device and information system |
| EP2887395B1 (en) * | 2009-11-20 | 2019-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
| WO2011074408A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Non-volatile latch circuit and logic circuit, and semiconductor device using the same |
| JP2013009285A (en) * | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | Signal processing circuit and method of driving the same |
-
2012
- 2012-03-27 JP JP2012072001A patent/JP6004697B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012257188A5 (en) | Latch circuit | |
| JP2014038334A5 (en) | ||
| JP2015129903A5 (en) | Semiconductor device | |
| JP2014030185A5 (en) | Semiconductor device | |
| JP2013041283A5 (en) | Semiconductor device | |
| JP2011129896A5 (en) | Semiconductor device | |
| JP2013168210A5 (en) | Semiconductor device, display device and electronic device | |
| JP2012004556A5 (en) | Semiconductor device | |
| JP2014075590A5 (en) | Display device | |
| JP2013055651A5 (en) | Semiconductor device | |
| JP2011044701A5 (en) | ||
| JP2013138191A5 (en) | ||
| JP2010186169A5 (en) | Semiconductor device and electronic device | |
| JP2012009839A5 (en) | Semiconductor device | |
| JP2015144266A5 (en) | Transistor | |
| JP2011147121A5 (en) | Semiconductor device | |
| JP2011216879A5 (en) | ||
| JP2013085237A5 (en) | ||
| JP2012039058A5 (en) | ||
| JP2012069932A5 (en) | Semiconductor device | |
| JP2011082967A5 (en) | ||
| JP2011101351A5 (en) | Semiconductor device | |
| JP2011229369A5 (en) | Semiconductor device | |
| JP2013066172A5 (en) | Semiconductor device and display device | |
| JP2015035803A5 (en) |