JP2013207169A - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP2013207169A
JP2013207169A JP2012076245A JP2012076245A JP2013207169A JP 2013207169 A JP2013207169 A JP 2013207169A JP 2012076245 A JP2012076245 A JP 2012076245A JP 2012076245 A JP2012076245 A JP 2012076245A JP 2013207169 A JP2013207169 A JP 2013207169A
Authority
JP
Japan
Prior art keywords
semiconductor element
die pad
power
semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012076245A
Other languages
Japanese (ja)
Inventor
Tatsuya Itabashi
竜也 板橋
Hiroyuki Ogino
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012076245A priority Critical patent/JP2013207169A/en
Priority to CN2012201876527U priority patent/CN202549842U/en
Publication of JP2013207169A publication Critical patent/JP2013207169A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module with a simple structure capable of dissipating heat generated by a power semiconductor element from only a lead frame.SOLUTION: A semiconductor module 1 has a power die pad and a heat transfer die pad, power semiconductor elements 12 are mounted and arranged on the substantially straight line on the power die pad, the heat transfer die pad is close to the power die pad, and they are arranged at substantially right angles to each other. A controlling semiconductor element is a driver semiconductor element 13 and a control semiconductor element 14, an overheat protection circuit is mounted on the driver semiconductor element 13 and the driver semiconductor element 13 is arranged adjacent to the power semiconductor elements 12 side.

Description

本発明は、半導体モジュールに関し、特にリードフレーム上に複数の半導体素子を搭載し、樹脂封止した半導体モジュールに関する。
The present invention relates to a semiconductor module, and more particularly to a semiconductor module in which a plurality of semiconductor elements are mounted on a lead frame and sealed with resin.

複数の半導体素子が使用される際には、リードフレームのダイパッド上に半導体素子が搭載され、絶縁性の高いモールド樹脂材料で樹脂封止された構成の半導体モジュールとされる場合が多い。こうした半導体モジュールにおいては、例えば単純なスイッチング動作だけでなく、安全性等が考慮されたより複雑な動作をするＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）とされる場合も多い。ＩＰＭにおいては、スイッチング素子（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ等）が構成されたパワー半導体素子と、このスイッチング素子を制御するため集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の制御半導体素子とが同時に用いられ、これらを樹脂封止し、インバータなどの電力変換装置に使用されている。
When a plurality of semiconductor elements are used, the semiconductor element is often mounted on a die pad of a lead frame, and the semiconductor module is configured to be resin-sealed with a highly insulating mold resin material. In such a semiconductor module, for example, not only a simple switching operation but also an IPM (Intelligent Power Module) that performs a more complicated operation considering safety and the like is often used. In the IPM, a power semiconductor element in which a switching element (IGBT: Insulated Gate Bipolar Transistor) is configured and a control semiconductor element such as an integrated circuit (IC: Integrated Circuit) are used simultaneously to control the switching element. These are resin-sealed and used in power converters such as inverters.

この場合には、リードフレームとこれらの半導体素子を用いてＩＰＭ中の電気回路が構成され、リードフレームは、これらの半導体素子の支持基板となるだけでなく、この電気回路における配線も構成する。このため、この半導体モジュールの構成においては、パターニングされたリードフレームのダイパッド上に各半導体素子が搭載される。また、ダイパッド周囲に複数のリードが設けられ、モールド層から突出した構成になっている。この突出した部分は、この半導体モジュールにおける入出力端子とされる。リードフレームは配線の一部となるため、伝導度の高い銅や銅合金の素材で構成される。
In this case, an electrical circuit in the IPM is configured using the lead frame and these semiconductor elements, and the lead frame not only serves as a support substrate for these semiconductor elements, but also configures wiring in the electrical circuit. For this reason, in the configuration of this semiconductor module, each semiconductor element is mounted on the die pad of the patterned lead frame. In addition, a plurality of leads are provided around the die pad and protrude from the mold layer. This protruding portion is used as an input / output terminal in the semiconductor module. Since the lead frame becomes a part of the wiring, it is made of copper or a copper alloy material having high conductivity.

また、リードフレームにパワー半導体素子と制御半導体素子を載置し、絶縁金属基板を有する半導体パワーモジュールが従来技術として知られている（例えば、特許文献１、図４）。これにより、パワー半導体素子から発生する損失熱を十分に放散できる半導体パワーモジュールを得ることができる。
Further, a semiconductor power module in which a power semiconductor element and a control semiconductor element are mounted on a lead frame and has an insulating metal substrate is known as a prior art (for example, Patent Document 1 and FIG. 4). Thereby, the semiconductor power module which can fully dissipate the heat loss generated from the power semiconductor element can be obtained.

特開２０００−１３３７６８号公報JP 2000-133768 A

一般に、複数の素子を内部に搭載する半導体モジュールでは、構成部品数が多くなってしまうものである。
In general, in a semiconductor module in which a plurality of elements are mounted inside, the number of components increases.

しかしながら、従来技術は、絶縁金属基板を介して放熱するにはよいが、部品数が多くなるため、パッケージ構造が複雑になるという課題がある。
However, the conventional technique may radiate heat through the insulating metal substrate, but there is a problem that the package structure becomes complicated because the number of components increases.


従って、本発明は、上述した課題を解決するためになされたものであり、パワー半導体素子の発生する熱をリードフレームのみで放熱でき、簡易な構造の半導体モジュールを提供することを目的とする。
Accordingly, the present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor module having a simple structure in which heat generated by a power semiconductor element can be dissipated only by a lead frame.


上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体モジュールは、パワーダイパッドと伝熱ダイパッドを有し、パワーダイパッドはパワー半導体素子を搭載して略一直線に配置し、伝熱ダイパッドはパワーダイパッドに近接して略直角状に配置しているものである。
また、制御半導体素子はドライバ半導体素子とコントロール半導体素子であり、ドライバ半導体素子には過熱保護回路が搭載され、かつドライバ半導体素子はパワー半導体素子側に隣接して配置されているものである。
In order to solve the above-described problems, the present invention has the following configurations.
The semiconductor module of the present invention has a power die pad and a heat transfer die pad, the power die pad is mounted in a substantially straight line with the power semiconductor element mounted thereon, and the heat transfer die pad is arranged in a substantially right angle adjacent to the power die pad. It is what.
The control semiconductor elements are a driver semiconductor element and a control semiconductor element. The driver semiconductor element is provided with an overheat protection circuit, and the driver semiconductor element is disposed adjacent to the power semiconductor element side.

本発明は、リードフレームのみで放熱することができるので、構成部品数の少ない簡易な構造の半導体モジュールを提供することができる。
Since the present invention can dissipate heat only with a lead frame, it is possible to provide a semiconductor module having a simple structure with a small number of components.

本発明の実施例１に係る半導体モジュールの内部平面図である。It is an internal top view of the semiconductor module which concerns on Example 1 of this invention. 本発明の実施例１に係る半導体モジュールのリードフレーム平面図である。It is a lead frame top view of a semiconductor module concerning Example 1 of the present invention. 本発明の実施例２に係る半導体モジュールの内部平面図である。It is an internal top view of the semiconductor module which concerns on Example 2 of this invention. 本発明の変形例に係る半導体モジュールの内部平面図である。It is an internal top view of the semiconductor module which concerns on the modification of this invention.

以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description.

以下、図面を参照して本発明の実施例１に係る半導体モジュールを説明する。図１は、本発明の実施例１に係る半導体モジュールの内部平面図である。図２は、本発明の実施例１に係る半導体モジュールのリードフレーム平面図である。モールドパッケージ内部のリードフレームを複数に分割したダイパッドを有し、複数の半導体素子を搭載する樹脂封止型半導体モジュールである。
Hereinafter, a semiconductor module according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is an internal plan view of a semiconductor module according to Embodiment 1 of the present invention. FIG. 2 is a plan view of the lead frame of the semiconductor module according to Embodiment 1 of the present invention. A resin-encapsulated semiconductor module having a die pad obtained by dividing a lead frame inside a mold package into a plurality of parts and mounting a plurality of semiconductor elements.

図１に示すように、半導体モジュール１は、リードフレーム２、パワー半導体素子１２、ドライバ半導体素子１３、コントロール半導体素子１４、モールド樹脂８とで構成されている。
As shown in FIG. 1, the semiconductor module 1 includes a lead frame 2, a power semiconductor element 12, a driver semiconductor element 13, a control semiconductor element 14, and a mold resin 8.

リードフレーム２は、図２に示すように、パワーダイパッド３、伝熱ダイパッド４、制御ダイパッド５、内部リード６、外部リード７とで構成されている。半導体に用いられるリードフレーム２は、一般的に、平板状の金属板からプレス加工によって製造される。例えば、リードフレーム２は、銅または銅合金で０．４ｍｍの板厚が使用できる。ここでは、半導体モジュールひとつ分のパターンを表している。実際のリードフレームとしては、このパターンが複数個連結されている。
As shown in FIG. 2, the lead frame 2 includes a power die pad 3, a heat transfer die pad 4, a control die pad 5, an internal lead 6, and an external lead 7. The lead frame 2 used for a semiconductor is generally manufactured from a flat metal plate by pressing. For example, the lead frame 2 can be made of copper or a copper alloy with a thickness of 0.4 mm. Here, the pattern for one semiconductor module is shown. As an actual lead frame, a plurality of these patterns are connected.

パワーダイパッド３は、半導体素子等を搭載するための面積を有し、パワー半導体素子１２を搭載するダイパッドである。パワー半導体素子１２は出力用素子であり、動作時に高温に発熱する。これにより、パワーダイパッド３も高温になる。ローサイド側のパワーダイパッド３は個々の面積が小さく分割されている。ハイサイド側のパワーダイパッドは３素子が搭載できるように大きく一体で形成されている。パワーダイパッド３は、パッケージの長手方向（図の左右方向）に略一直線に延伸している。
The power die pad 3 has an area for mounting a semiconductor element or the like, and is a die pad for mounting the power semiconductor element 12. The power semiconductor element 12 is an output element and generates heat to a high temperature during operation. Thereby, the power die pad 3 also becomes high temperature. The power die pad 3 on the low side is divided into small areas. The power die pad on the high side is formed as a large unit so that three elements can be mounted. The power die pad 3 extends substantially in a straight line in the longitudinal direction of the package (the left-right direction in the figure).

制御ダイパッド５は、半導体素子等を搭載するための面積を有し、制御用半導体素子を搭載するダイパッドである。制御用半導体素子は、ドライバ半導体素子１３とコントロール半導体素子１４であり、パワー半導体素子１２を制御する信号を出し、発熱は少ない。図の上下方向に延伸している。さらに、パワーダイパッド３とは、隣接し、直交して、略直角状（Ｔ字形状）をしている。
The control die pad 5 has an area for mounting a semiconductor element or the like, and is a die pad for mounting a control semiconductor element. The control semiconductor elements are a driver semiconductor element 13 and a control semiconductor element 14, which output a signal for controlling the power semiconductor element 12 and generate little heat. It extends in the vertical direction of the figure. Further, the power die pad 3 is adjacent, orthogonal, and substantially rectangular (T-shaped).

伝熱ダイパッド４は、制御ダイパッド５の両側に位置している。図中では伝熱ダイパッド４をハッチング表示している。制御ダイパッド５とパワーダイパッド３の接する部位を除いて、伝熱ダイパッド４は、パワーダイパッド３に近接されている。図中ではクロスハッチング表示している。これにより、近接部分が多いので、パワーダイパッド３の熱が伝熱ダイパッド４に伝わりやすく、後述する外部リード７ａへ熱を伝達する。
The heat transfer die pad 4 is located on both sides of the control die pad 5. In the figure, the heat transfer die pad 4 is hatched. The heat transfer die pad 4 is close to the power die pad 3 except for the part where the control die pad 5 and the power die pad 3 are in contact with each other. In the figure, cross hatching is displayed. Thereby, since there are many adjacent parts, the heat of the power die pad 3 is easily transferred to the heat transfer die pad 4, and heat is transferred to the external lead 7a described later.

内部リード６は、一方の端部を有し、ワイヤボンディング部として使用する。もう一方の端部は外部リード７へ連結している。
The internal lead 6 has one end portion and is used as a wire bonding portion. The other end is connected to the external lead 7.

外部リード７は、一方の端部は内部リード６、または、各ダイパッドに連結されている。もう一方の端部は後述するモールド樹脂８（モールドパッケージ）側面から突出している。この部位は半導体モジュールの外部入出力端子となる。パワーダイパッド側（図中上面）から突出している外部リード７はパワー端子である。制御ダイパッド側（図中下面）から突出している外部リード７は制御端子である。また、伝熱ダイパッド４側から突出している外部リード７ａは放熱の役目をする。
One end of the external lead 7 is connected to the internal lead 6 or each die pad. The other end protrudes from the side surface of a mold resin 8 (mold package) described later. This part becomes an external input / output terminal of the semiconductor module. The external lead 7 protruding from the power die pad side (upper surface in the figure) is a power terminal. The external lead 7 protruding from the control die pad side (lower surface in the figure) is a control terminal. Further, the external leads 7a protruding from the heat transfer die pad 4 side serve to dissipate heat.

パワー半導体素子１２は、ここでは、ＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）である。ローサイド側とハイサイド側とそれぞれ３素子、計６素子が搭載されている。例えば、ローサイド側ＭＯＳの外形寸法は１．８ｍｍＸ２．０ｍｍである。３つの素子がそれぞれ独立したダイパッド３（図中右側）に搭載されている。
Here, the power semiconductor element 12 is an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Three elements are mounted on each of the low side and the high side, for a total of six elements. For example, the external dimension of the low side MOS is 1.8 mm × 2.0 mm. Three elements are mounted on independent die pads 3 (right side in the figure).

同様に、ハイサイド側ＭＯＳで外形寸法は１．８ｍｍＸ２．０ｍｍである。３つの素子が共通したダイパッド３（図中左側）に搭載されている。
Similarly, the outer dimension of the high side MOS is 1.8 mm × 2.0 mm. Three elements are mounted on a common die pad 3 (left side in the figure).

制御半導体素子は、ドライバ半導体素子１３とコントロール半導体素子１４である。ドライバ半導体素子１３はＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で外形寸法は４．０ｍｍＸ２．７ｍｍである。コントロール半導体素子１４はＭＩＣで外形寸法は３．５ｍＸ２．０ｍｍである。
The control semiconductor elements are a driver semiconductor element 13 and a control semiconductor element 14. The driver semiconductor element 13 is MIC (Monolithically Integrated Circuit) and has an outer dimension of 4.0 mm × 2.7 mm. The control semiconductor element 14 is MIC and has an outer dimension of 3.5 m × 2.0 mm.

ダイパッド５上で、ドライバ半導体素子１３はパワー半導体素子１２側に隣接して配置している。また、ドライバ半導体素子１３の内部機能に加熱保護回路（ＴＳＤ：Ｔｈｅｒｍａｌ Ｓｈｕｔ Ｄｏｗｎ）を備えている。パワー半導体素子７に隣接しているので、パワー半導体素子１２の発熱する熱によって、ドライバ半導体素子１３の素子温度が設定温度を超えると保護回路機能が動作する。例えば、設定温度１７５度の場合、この温度を超えると、自動的に動作停止する。
On the die pad 5, the driver semiconductor element 13 is disposed adjacent to the power semiconductor element 12 side. In addition, a heat protection circuit (TSD: Thermal Shut Down) is provided in the internal function of the driver semiconductor element 13. Since it is adjacent to the power semiconductor element 7, the protection circuit function operates when the element temperature of the driver semiconductor element 13 exceeds the set temperature due to heat generated by the power semiconductor element 12. For example, in the case of the set temperature of 175 degrees, when this temperature is exceeded, the operation is automatically stopped.

なお、半導体素子と内部リードは金属細線等でワイヤボンディングし、電気的に接続するが、ここでは省略している。
The semiconductor element and the internal lead are wire-bonded and electrically connected with a thin metal wire or the like, but are omitted here.

モールド樹脂８は、モールドパッケージであり、トランスファーモールド装置によって、各半導体素子が搭載されたリードフレーム２を樹脂封止する。樹脂封止はパワー半導体素子１２とドライバ半導体素子１３とコントロール半導体素子１４が搭載されたパワーダイパッド３、制御ダイパッド５と伝熱ダイパッド４、内部リード６を覆うように樹脂封止する。例えば、モールド樹脂８の材質は、熱硬化性エポキシ樹脂が使用できる。
The mold resin 8 is a mold package, and the lead frame 2 on which each semiconductor element is mounted is resin-sealed by a transfer mold apparatus. Resin sealing is performed so as to cover the power die pad 3, the control die pad 5, the heat transfer die pad 4, and the internal leads 6 on which the power semiconductor element 12, the driver semiconductor element 13, and the control semiconductor element 14 are mounted. For example, a thermosetting epoxy resin can be used as the material of the mold resin 8.

また、モールド樹脂８は、平面上で長方形をしており、図中左右方向に延伸している。長手方向の対向するモールド樹脂８（モールドパッケージ）の端面から外部リード７が突出している。この外部リード６は、電気的な入出力の外部端子として使用され、基板実装に適した形状にリードフォーミングされる。（図示省略）９０度に折り曲げると一般的なＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージとすることができる。
Moreover, the mold resin 8 has a rectangular shape on a plane, and extends in the left-right direction in the figure. External leads 7 protrude from end faces of the mold resin 8 (mold package) facing each other in the longitudinal direction. The external lead 6 is used as an external terminal for electrical input / output and is lead-formed into a shape suitable for board mounting. (Not shown) When bent at 90 degrees, a general DIP (Dual Inline Package) type package can be obtained.

次に、上述の実施例１に係る半導体モジュール１の効果を説明する。
Next, effects of the semiconductor module 1 according to the first embodiment will be described.

本発明の実施例１に係る半導体モジュール１は、パワー半導体素子をモールド樹脂の長手方向に略一直線に配置し、制御半導体素子をパワー半導体素子に対して略直角状（Ｔ字形状）に配置している。これにより、発熱体がパッケージに片側に寄って、制御ダイパッド側の両側面があいている。ここに、パワー半導体素子側ダイパッドに近接している伝熱ダイパッドを設けているので、パワー半導体素子が発熱する熱を伝熱ダイパッドにより、制御半導体素子側へ伝熱し外部リードから放熱させることが可能である。同時にパワーダイパッド側の外部リードからもパワー半導体素子が発熱する熱を放熱させる。これにより、高放熱性の半導体モジュールとすることができる。
In the semiconductor module 1 according to the first embodiment of the present invention, the power semiconductor elements are arranged in a substantially straight line in the longitudinal direction of the mold resin, and the control semiconductor elements are arranged in a substantially right angle (T shape) with respect to the power semiconductor elements. ing. As a result, the heating element approaches one side of the package, and both side surfaces on the control die pad side are open. Since the heat transfer die pad is provided close to the power semiconductor element side die pad here, the heat generated by the power semiconductor element can be transferred to the control semiconductor element side by the heat transfer die pad and released from the external lead. It is. At the same time, the heat generated by the power semiconductor element is dissipated from the external lead on the power die pad side. Thereby, it can be set as a high heat dissipation semiconductor module.

また、制御半導体素子をパワー半導体素子に対して略直角状（Ｔ字形状）に配置して、制御半導体素子の両側に利用できる空間があいている。これにより、半導体モジュール１において、伝熱ダイパッドの面積を大きくすることができるので、熱影響を受けない部品を搭載するパッケージ構造とすることが可能である。半導体モジュールの多機能化ができる。
In addition, the control semiconductor element is arranged in a substantially right angle (T-shape) with respect to the power semiconductor element, and a space that can be used on both sides of the control semiconductor element is provided. Thereby, since the area of the heat transfer die pad can be increased in the semiconductor module 1, it is possible to provide a package structure in which components that are not affected by heat are mounted. Multifunctionalization of semiconductor modules can be achieved.

また、パワー半導体素子部が過度に発熱した場合は、隣接するドライバ半導体素子に加熱保護回路を備えているので、制御半導体素子に加わる発熱影響を最小限にすることが可能である。同様に、半導体モジュールの誤動作を防止し、信頼性を向上することができる。
Further, when the power semiconductor element portion generates excessive heat, the adjacent driver semiconductor element is provided with a heat protection circuit, so that it is possible to minimize the influence of heat generated on the control semiconductor element. Similarly, malfunction of the semiconductor module can be prevented and reliability can be improved.

また、リードフレームのみに半導体素子を搭載するので、金属放熱板が不要である。これにより、半導体モジュール１において、リードフレームと半導体素子とモールド樹脂だけで構成しているので、製造時における構成部品点数が少なく、簡易な構造でパッケージ化することが可能である。半導体モジュールをローコスト化することができる。
Further, since the semiconductor element is mounted only on the lead frame, a metal heat sink is not necessary. Thereby, in the semiconductor module 1, since it is comprised only with a lead frame, a semiconductor element, and mold resin, there are few number of components at the time of manufacture, and it is possible to package with a simple structure. The semiconductor module can be reduced in cost.

上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
As described above, the mode for carrying out the present invention has been described. From this disclosure, it should be apparent to those skilled in the art that various alternative embodiments and examples are possible.

上述の例では、パワー半導体素子と制御半導体素子を配置としたが、その他の部品を追加し配置してもよい。例えば、実施例２として、図３に示すような半導体モジュール１１とすることができる。
In the above example, the power semiconductor element and the control semiconductor element are arranged. However, other parts may be added and arranged. For example, a semiconductor module 11 as shown in FIG.

パワー半導体素子１２をパワーダイパッド３に、制御半導体素子（ドライバ半導体素子１３とコントロール半導体素子１４）を制御ダイパッド５にはんだ付け等（図示せず）で搭載している。（図１と同様なので、符号を省略している）その他搭載部品として、保護半導体素子１５と配線基板１６を複数搭載している。
The power semiconductor element 12 is mounted on the power die pad 3 and the control semiconductor elements (driver semiconductor element 13 and control semiconductor element 14) are mounted on the control die pad 5 by soldering (not shown). (As in FIG. 1, the reference numerals are omitted.) As other mounted components, a plurality of protective semiconductor elements 15 and wiring boards 16 are mounted.

保護半導体素子１５は、入力保護回路としてのダイオード（１．２ｍｍＸ１．２ｍｍ）が搭載されている。配線基板１６は、ワイヤ配線の中継としてのプリント基板（２．４ｍｍＸ１．２ｍｍ）等が搭載されている。これにより、モジュール回路保護と内部配線の自由度を増すことができる。
The protection semiconductor element 15 is equipped with a diode (1.2 mm × 1.2 mm) as an input protection circuit. The wiring board 16 is mounted with a printed board (2.4 mm × 1.2 mm) as a relay for wire wiring. Thereby, the module circuit protection and the degree of freedom of internal wiring can be increased.

ここでは、各半導体素子の表面電極と内部リード６の一方の端部とをワイヤボンディング装置によりワイヤ１７を使用し、金細線で直径３５ミクロンが使用され、電気的に接続している。
Here, the surface electrode of each semiconductor element and one end of the internal lead 6 are electrically connected by using a wire 17 by a wire bonding apparatus and using a gold wire having a diameter of 35 microns.

これにより、半導体モジュール１１はＩＰＭとして、実施例１と同様の効果を得ることができる。さらにその他部品を搭載することにより、保護機能の追加やリードフレームのパターンレイアウト設計に余裕がでる。よって、半導体モジュールの多機能化が可能である。
Thereby, the semiconductor module 11 can obtain the same effect as the first embodiment as an IPM. Furthermore, by installing other components, it is possible to afford additional protection functions and lead frame pattern layout design. Therefore, it is possible to increase the functionality of the semiconductor module.

また、変形例として、図４に示すような外部リード７ｂを幅広くすることができる。パワー半導体素子側の外部リードも幅広くすることが可能である。これにより、さらに放熱が有利になる。
As a modification, the external lead 7b as shown in FIG. 4 can be widened. External leads on the power semiconductor element side can also be widened. Thereby, heat dissipation becomes more advantageous.

１、半導体モジュール
２、リードフレーム
３、パワーダイパッド
４、伝熱ダイパッド
５、制御ダイパッド
６、内部リード
７、外部リード
８、モールド樹脂
１１半導体モジュール
１２、パワー半導体素子
１３、ドライバ半導体素子（制御半導体素子）
１４、コントロール半導体素子（制御半導体素子）
１５、保護半導体素子
１６、配線基板
１７、ワイヤ DESCRIPTION OF SYMBOLS 1, Semiconductor module 2, Lead frame 3, Power die pad 4, Heat transfer die pad 5, Control die pad 6, Internal lead 7, External lead 8, Mold resin 11 Semiconductor module 12, Power semiconductor element 13, Driver semiconductor element (Control semiconductor element) )
14. Control semiconductor element (control semiconductor element)
15, protection semiconductor element 16, wiring board 17, wire

Claims (4)

モールドパッケージ内部のリードフレームを複数に分割したダイパッドを有し、複数の半導体素子を搭載する樹脂封止型半導体モジュールにおいて、前記ダイパッドはパワーダイパッドと伝熱ダイパッドを有し、前記パワーダイパッドはパワー半導体素子を搭載して略一直線に配置し、前記伝熱ダイパッドは前記パワーダイパッドに近接して略直角状に配置していることを特徴とする半導体モジュール。
In a resin-encapsulated semiconductor module having a die pad obtained by dividing a lead frame inside a mold package into a plurality of parts and mounting a plurality of semiconductor elements, the die pad has a power die pad and a heat transfer die pad, and the power die pad is a power semiconductor. A semiconductor module having elements mounted thereon and arranged in a substantially straight line, wherein the heat transfer die pad is arranged in a substantially right angle adjacent to the power die pad.
前記制御半導体素子はドライバ半導体素子とコントロール半導体素子であり、前記ドライバ半導体素子には過熱保護回路が搭載され、かつ前記ドライバ半導体素子は前記パワー半導体素子側に隣接して配置されていることを特徴とする請求項１に記載の半導体モジュール。
The control semiconductor element is a driver semiconductor element and a control semiconductor element, the driver semiconductor element is provided with an overheat protection circuit, and the driver semiconductor element is disposed adjacent to the power semiconductor element side. The semiconductor module according to claim 1.
前記半導体素子は前記パワー半導体素子と前記制御半導体素子の他に保護半導体素子を搭載していることを特徴とする請求項１または請求項２に記載の半導体モジュール。
The semiconductor module according to claim 1, wherein the semiconductor element includes a protective semiconductor element in addition to the power semiconductor element and the control semiconductor element.
前記モールドパッケージから突出する外部リードが折り曲げられたＤＩＰ型パッケージであることを特徴とする請求項１から請求項３に記載の半導体モジュール。   4. The semiconductor module according to claim 1, wherein the external lead protruding from the mold package is a DIP type package bent. 5.
JP2012076245A 2012-03-29 2012-03-29 Semiconductor module Pending JP2013207169A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012076245A JP2013207169A (en) 2012-03-29 2012-03-29 Semiconductor module
CN2012201876527U CN202549842U (en) 2012-03-29 2012-04-27 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012076245A JP2013207169A (en) 2012-03-29 2012-03-29 Semiconductor module

Publications (1)

Publication Number Publication Date
JP2013207169A true JP2013207169A (en) 2013-10-07

Family

ID=47170428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012076245A Pending JP2013207169A (en) 2012-03-29 2012-03-29 Semiconductor module

Country Status (2)

Country Link
JP (1) JP2013207169A (en)
CN (1) CN202549842U (en)

Also Published As

Publication number Publication date
CN202549842U (en) 2012-11-21

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP6520437B2 (en) Semiconductor device
JP6065979B2 (en) Semiconductor device
JP5017332B2 (en) Inverter
JP2011187650A (en) Semiconductor device
JP4985810B2 (en) Semiconductor device
WO2014034411A1 (en) Electric power semiconductor device
JP2015142077A (en) semiconductor device
KR20160038784A (en) Semiconductor device
JP4985809B2 (en) Semiconductor device
US8614503B2 (en) Common drain exposed conductive clip for high power semiconductor packages
US20080054373A1 (en) Power semiconduction device and circuit module having such power semiconduction device
JP2011199148A (en) Semiconductor device
JP4403166B2 (en) Power module and power converter
JP2007027404A (en) Semiconductor device
JP2009130055A (en) Semiconductor device
JP2008130750A (en) Semiconductor device
US20140001611A1 (en) Semiconductor package
KR20130004745A (en) Power module package and method for manufacturing the same
US20130285229A1 (en) Through-hole electronic device with double heat-sink
JP2017069351A (en) Semiconductor device
JP2013207168A (en) Semiconductor module
JP2013207169A (en) Semiconductor module
JP2008187145A (en) Circuit device
JP2013187266A (en) Lead frame and semiconductor module