JP2013201671A

JP2013201671A - Current source matrix da converter

Info

Publication number: JP2013201671A
Application number: JP2012069654A
Authority: JP
Inventors: Kenichi Nakatsuka; 賢一中司; Tetsuya Hasebe; 鉄也長谷部
Original assignee: Kyushu Institute of Technology NUC
Current assignee: Kyushu Institute of Technology NUC
Priority date: 2012-03-26
Filing date: 2012-03-26
Publication date: 2013-10-03

Abstract

PROBLEM TO BE SOLVED: To provide a current source matrix DA converter that divides a unit current source matrix into groups and controls each individual group according to an external signal to reconfigure a circuit architecture in a single group or in a combination of a plurality of groups.SOLUTION: The current source matrix DA converter comprises a matrix array of a plurality of unit current sources for outputting an analog current in response the input of a current source selection signal created by conversion of an input digital signal. The unit current source matrix is divided into a plurality of subgroups, and each subgroup is configured as an individually controllable individual sub DA converter. Means for controlling the individual sub DA converters according to an external signal is provided to actuate a single sub DA converter or a combination of two or more.

Description

本発明は、電流源マトリックス型ＤＡコンバータに関し、特に、再構成可能な電流源マトリックス型ＤＡコンバータ（デジタルアナログ変換回路）に関する。一つのＤＡコンバータを用途に応じて外部からの信号により“再構成”することにより分解能や消費電力を制御することができる。 The present invention relates to a current source matrix type DA converter, and more particularly to a reconfigurable current source matrix type DA converter (digital-analog conversion circuit). Resolution and power consumption can be controlled by “reconfiguring” one DA converter with an external signal according to the application.

ＤＡコンバータは、コンピュータのようなデジタル世界でのデジタルデータ（バイナリコード）をアナログ信号に変換することによって、アナログ領域である自然界とつなぐ必須のデバイスである。ＤＡコンバータは、使用される場面において最適であるアーキテクチャーがあり、複数の要求仕様がある場合には、それぞれに適したアーキテクチャーのＤＡコンバータを複数個用意し、それらを組み合わせることになる。しかし、複数個のＤＡコンバータに伴う消費電力の増加、部品数増加に伴う面積の増大や、部品や実装のコスト高などが問題となる。電流源マトリックス型ＤＡコンバータは、単位電流源をマトリックス（格子状）に配置し、入力デジタルデータ（バイナリコード）に応じた数の電流源からの電流を加算することによって出力を得ている（特許文献１，特許文献２参照）。 The DA converter is an indispensable device that connects the digital world (binary code) in the digital world such as a computer to the natural world in the analog domain by converting it into an analog signal. A DA converter has an architecture that is optimal in the situation where it is used. When there are a plurality of required specifications, a plurality of DA converters having an architecture suitable for each are prepared and combined. However, there are problems such as an increase in power consumption associated with a plurality of DA converters, an increase in area due to an increase in the number of components, and a high cost of components and mounting. In the current source matrix type DA converter, unit current sources are arranged in a matrix (lattice form), and an output is obtained by adding currents from a number of current sources according to input digital data (binary code) (patent) Reference 1 and Patent Reference 2).

図１０は、従来の電流源マトリックス型ＤＡコンバータを説明する図であり、図１１は、図１０に示した単位電流源の詳細を示す図であり、（Ａ）は選択論理回路を、（Ｂ）は単位電流源セルを示している。単位電流源は、単位電流源セルと、この単位電流源セルをオンオフ制御する選択論理回路によって構成されている。図１０に示すＤＡコンバータに入力するデジタル入力Dinは、上位ビットMSBと、下位ビットLSBに分離して、それぞれ、バイナリ−温度計コード変換をする行デコーダ及び列デコーダに入力される。この行デコーダ及び列デコーダでは、バイナリ−温度計コード変換により、上位ビットMSB及び下位ビットLSBを行選択信号及び列選択信号に変換する。温度計コードは、例えば、コードの最低値００００に対してコードが増加するにつれて、０００１、００１１、０１１１、１１１１のように、各連続ディジットが“１”に変化するようなコードによって形成されている。 10 is a diagram for explaining a conventional current source matrix type DA converter, FIG. 11 is a diagram showing details of the unit current source shown in FIG. 10, (A) shows a selection logic circuit, (B ) Indicates a unit current source cell. The unit current source includes a unit current source cell and a selection logic circuit that controls on / off of the unit current source cell. The digital input Din input to the DA converter shown in FIG. 10 is separated into an upper bit MSB and a lower bit LSB and input to a row decoder and a column decoder that perform binary-thermometer code conversion, respectively. In this row decoder and column decoder, the upper bit MSB and the lower bit LSB are converted into a row selection signal and a column selection signal by binary-thermometer code conversion. The thermometer code is formed by a code in which each continuous digit changes to “1”, for example, 0001, 0011, 0111, 1111 as the code increases with respect to the lowest value 0000 of the code. .

行選択信号及び列選択信号は、図１１に詳細を示す選択論理回路及び単位電流源セルに入力される。電源端子VDDに接続された単位電流源セルは、スイッチM2、M1を介して接続されたアナログ出力端子に電流出力iout、xiout（ｘは論理反転信号を示す）をする。カスコード接続されたMOSトランジスタM3及びM4からなる電流源の電流値は、MOSトランジスタM3及びM4のゲート端子に印加されるバイアス電圧Vb1、Vb2により決定される。行デコーダからの行選択信号及び列デコーダからの列選択信号により、電流源選択信号din、或いはxdin（ｘは論理反転信号を示す。）のいずれかが出力される。電流源選択信号din、或いはxdinは、スイッチM1又はM2のいずれかをオンにして、アナログ出力iout、xioutのいずれかを出力する。図１０中のグレー表示をした単位電流源が、オンであるとする。ＤＡコンバータは、オンである単位電流源セルからの電流の和を出力する。即ち、ＤＡコンバータからの電流出力Ioutは、

Iout＋xIout＝一定、の関係になっている。 The row selection signal and the column selection signal are input to the selection logic circuit and the unit current source cell shown in detail in FIG. The unit current source cell connected to the power supply terminal VDD outputs current outputs iout and xiout (x indicates a logic inversion signal) to the analog output terminal connected via the switches M2 and M1. The current value of the current source including the cascode-connected MOS transistors M3 and M4 is determined by the bias voltages Vb1 and Vb2 applied to the gate terminals of the MOS transistors M3 and M4. Depending on the row selection signal from the row decoder and the column selection signal from the column decoder, either a current source selection signal din or xdin (x represents a logic inversion signal) is output. The current source selection signal din or xdin turns on either the switch M1 or M2 and outputs either the analog output iout or xiout. Assume that the unit current source shown in gray in FIG. 10 is on. The DA converter outputs the sum of currents from the unit current source cells that are on. That is, the current output Iout from the DA converter is

Iout + xIout = constant.

分解能を上げるためには、単位電流源の数を増やすことになるが、そのため面積の増大や、消費電力の増加といったことが問題となる。また、通常、電流源マトリックス型ＤＡコンバータは差動型単位電流源を用いており、差動出力を得ている。このため、一度分解能を決めると単位電流源の数は固定されてしまい、分解能を可変としたい場合に柔軟性が欠けることになる。例えば、10ビットの場合、2¹⁰-1個すなわち1023個の単位電流源から構成されているが、動作中に必要な分解能が8ビット（255個の電流源で十分である）となった場合、10ビットと8ビットの差である768個の電流源の動作を止めて255個の電流源だけを動作させるか、あるいは単位電流源4個を1個の電流源として扱い、全ての電流源を動作させることになり、無駄が生じることになる。これは電流源マトリックスを一括して制御しているためである。 In order to increase the resolution, the number of unit current sources is increased. However, an increase in area and an increase in power consumption are problematic. In general, a current source matrix DA converter uses a differential unit current source to obtain a differential output. For this reason, once the resolution is determined, the number of unit current sources is fixed, and flexibility is lost when it is desired to make the resolution variable. For example, in the case of 10 bits, it is composed of 2 ¹⁰ -1 units, or 1023 unit current sources, but the required resolution during operation is 8 bits (255 current sources are sufficient) Stop the operation of 768 current sources that are the difference between 10 bits and 8 bits and operate only 255 current sources, or treat 4 unit current sources as one current source and all current sources Will cause waste. This is because the current source matrix is controlled collectively.

特開平10-256915号公報Japanese Patent Laid-Open No. 10-256915 特開2009-21757号公報JP2009-21757

通常、ＤＡコンバータは、使用される状況や要求性能、すなわち、信号処理に必要な分解能や変換速度に応じて、様々なＤＡコンバータアーキテクチャーから最適なものが選択される。例えば、画像のような高速（数MHz以上、8ビット程度）や、音楽や音声信号のような低速（数十kHz以下）、高分解能（16ビット以上）など使用される環境において最適な仕様があり、それぞれに適したアーキテクチャーのＤＡコンバータから選択することになる。アプリケーションによっては、動作途中で分解能を変えたい場合がある。例えば、画像信号であれば、背景は変化が少なく、低分解能で十分である一方、動作の大きな場面では、ダイナミックレンジが広がり、高分解能が要求される。通常、最大ダイナミックレンジに合わせて分解能が決定されるため、分解能が低くても構わない場面においても、分解能を変えることができない。このため、無駄なエネルギーが消費されることになる。また、通常、電流源マトリックス型ＤＡコンバータは差動型単位電流源を用いているため電流出力は相補、すなわちプラス側出力とマイナス側出力の電流の和は常に一定となっており、分解能を変えるために一部の電流源を停止すると相補出力の電流値が変わることになる。また、差動型単位電流源は一塊のブロックとして構成されており、個別に制御することは想定されていない。このため、分解能を下げて動作させることは、一部の電流源を停止させることにより可能ではあるが、停止した電流源は動作に関係なくなるが、無駄な電力を消費し続けているといった問題が生じる。 In general, an optimum DA converter is selected from various DA converter architectures according to a use situation and required performance, that is, resolution and conversion speed necessary for signal processing. For example, the optimum specifications are used in environments where high speeds such as images (several MHz or more, about 8 bits), low speeds such as music or audio signals (several tens of kHz or less), and high resolutions (16 bits or more) are used. Yes, it will be selected from DA converters with architectures suitable for each. Depending on the application, you may want to change the resolution during operation. For example, in the case of an image signal, the background changes little and a low resolution is sufficient. On the other hand, in a scene with a large operation, a dynamic range is widened and a high resolution is required. Usually, since the resolution is determined in accordance with the maximum dynamic range, the resolution cannot be changed even in a scene where the resolution may be low. For this reason, useless energy is consumed. In general, since the current source matrix type DA converter uses a differential unit current source, the current output is complementary, that is, the sum of the currents of the plus side output and the minus side output is always constant, and the resolution is changed. Therefore, when a part of the current sources is stopped, the current value of the complementary output is changed. Further, the differential unit current source is configured as a block of blocks and is not assumed to be individually controlled. For this reason, it is possible to operate with a reduced resolution by stopping some of the current sources. However, the stopped current sources are irrelevant to the operation, but there is a problem that wasteful power continues to be consumed. Arise.

本発明は、係る問題点を解決して、電流源マトリックス型ＤＡコンバータにおいて、単位電流源マトリックスを分割・グループ化し、外部からの信号で各グループを個別に制御して、グループ単独あるいは複数グループを組合せて回路アーキテクチャーを再構成化することを目的としている。 The present invention solves such a problem, and in a current source matrix type DA converter, a unit current source matrix is divided and grouped, and each group is controlled individually by an external signal, so that a single group or a plurality of groups can be controlled. The goal is to reconfigure the circuit architecture in combination.

本発明の電流源マトリックス型ＤＡコンバータは、入力デジタル信号を変換して作成した電流源選択信号の入力によりアナログ電流出力をする単位電流源の複数個を、マトリックスに配置して構成する。単位電流源マトリックスを複数のサブグループに分割して、各サブグループを個別に制御可能の個別のサブＤＡコンバータとして構成する。このサブＤＡコンバータを外部からの信号で個別に制御する手段を備え、サブＤＡコンバータを単独あるいは複数組合せて動作させる。複数のサブグループは、個別に電力供給を停止する手段を備えることができる。 The current source matrix type DA converter of the present invention is configured by arranging a plurality of unit current sources that output an analog current by inputting a current source selection signal generated by converting an input digital signal in a matrix. The unit current source matrix is divided into a plurality of subgroups, and each subgroup is configured as an individual sub DA converter that can be individually controlled. Means for individually controlling the sub DA converter with an external signal is provided, and the sub DA converter is operated alone or in combination. The plurality of subgroups can include means for individually stopping power supply.

外部からの信号を入力して制御信号を出力する制御信号出力回路と、該制御信号出力回路により制御される電流源選択回路及び電流出力回路とを備える。この電流源選択回路は個々の単位電流源を選択してオンオフ制御し、かつ、電流出力回路は、複数のサブグループに属する全ての単位電流源の電流の和である各グループ電流出力をスイッチして電流加算して出力する。 A control signal output circuit that inputs a signal from the outside and outputs a control signal, and a current source selection circuit and a current output circuit controlled by the control signal output circuit are provided. This current source selection circuit selects and switches on / off individual unit current sources, and the current output circuit switches each group current output that is the sum of the currents of all unit current sources belonging to a plurality of subgroups. And add the current.

電流源選択回路として行デコーダ及び列デコーダ、及び、該行デコーダ及び列デコーダからの行選択信号と列選択信号をデコードして個々の単位電流源を選択してオンオフ制御する論理回路を備えることができる。また、各電流源の電流値を決定するバイアス電圧の大きさを個々に制御する回路を備えることができる。 A current source selection circuit includes a row decoder and a column decoder, and a logic circuit that decodes a row selection signal and a column selection signal from the row decoder and the column decoder, selects individual unit current sources, and controls on / off. it can. Further, it is possible to provide a circuit for individually controlling the magnitude of the bias voltage that determines the current value of each current source.

本発明によれば、一つのＤＡコンバータで、複数の入力信号を同時に、しかも異なる変換精度でデジタルアナログ変換を行うことができるだけでなく、部品サイズの低減、コスト低減や消費電力の低減をも図ることができる。 According to the present invention, not only can a single DA converter perform digital-analog conversion of a plurality of input signals at the same time with different conversion accuracy, but also reduce the component size, cost, and power consumption. be able to.

本発明によれば、一つのＤＡコンバータを用途に応じて外部からの信号により“再構成”することにより分解能や消費電力を制御することができる。すなわち、内部アーキテクチャーの切り替えや、回路定数をダイナミックに制御することによる構成の変更をすることができる。また、同時に複数の信号入力をインターリーブすることなく変換処理することができる。 According to the present invention, resolution and power consumption can be controlled by “reconfiguring” one DA converter with an external signal according to the application. That is, the configuration can be changed by switching the internal architecture or dynamically controlling the circuit constants. Moreover, it is possible to perform conversion processing without interleaving a plurality of signal inputs at the same time.

電流マトリックス型ＤＡコンバータのグループ化の概念を説明する図である。It is a figure explaining the concept of grouping of a current matrix type DA converter. 本発明に基づき構成した再構成可能なＤＡコンバータの第１の例を示す図である。It is a figure which shows the 1st example of the reconfigurable DA converter comprised based on this invention. 図２に示した6ビットの場合の６４個の単位電流源の１個を取り出して示す単位電流源の例であり、（Ａ）は選択論理回路を、また、（Ｂ）は単位電流源セルの例１を示している。FIG. 3 is an example of a unit current source extracted from one of 64 unit current sources in the case of 6 bits shown in FIG. 2, (A) is a selection logic circuit, and (B) is a unit current source cell. Example 1 is shown. 図３（Ｂ）に示す単位電流源セルの例１とは異なる構成を有する単位電流源セルの例２を示す図である。FIG. 4 is a diagram illustrating a unit current source cell example 2 having a configuration different from that of the unit current source cell example 1 illustrated in FIG. 図３及び図４とはさらに異なる構成を有する単位電流源セルの例３を示す図である。FIG. 5 is a diagram illustrating a third example of a unit current source cell having a configuration further different from that of FIGS. 3 and 4. 図３（Ａ）とは異なる選択論理回路の別の例を示す図である。It is a figure which shows another example of the selection logic circuit different from FIG. 3 (A). 図２とは異なる再構成可能なＤＡコンバータの第２の例を示す図である。FIG. 4 is a diagram illustrating a second example of a reconfigurable DA converter different from that in FIG. 2. 単位電流源の別の例を示す図である。It is a figure which shows another example of a unit current source. 図２及び図７とは異なる再構成可能なＤＡコンバータの第３の例を示す図である。FIG. 8 is a diagram illustrating a third example of a reconfigurable DA converter different from those in FIGS. 2 and 7. 従来の電流源マトリックス型ＤＡコンバータを説明する図である。It is a figure explaining the conventional current source matrix type DA converter. 図１０に示した単位電流源の詳細を示す図であり、（Ａ）は選択論理回路を、（Ｂ）は単位電流源セルを示している。It is a figure which shows the detail of the unit current source shown in FIG. 10, (A) has shown the selection logic circuit, (B) has shown the unit current source cell.

以下、添付した図面を参照しながら本発明を説明する。図１は、電流マトリックス型ＤＡコンバータのグループ化の概念を説明する図である。単位電流源をマトリックス（格子状）に配置した単位電流源マトリックスを、複数のサブグループＧ１〜Ｇ４に分割する。これらのサブ単位電流源マトリックスを外部からの信号で各グループを個別に制御する手段（詳細は後述する）を設ける。これにより各々のサブグループＧ１〜Ｇ４を、個別に制御可能の個別のＤＡコンバータとして扱うことができる。Nビット（Nは整数）のデジタルコード（バイナリコード）の場合は、2^N個の単位電流源（ユニット電流源）を用意する。グループ化の最小単位は2^M（Mは整数）である。ここで各グループの大きさは同じでも、異なっていてもよい。 Hereinafter, the present invention will be described with reference to the accompanying drawings. FIG. 1 is a diagram for explaining the concept of grouping of current matrix DA converters. A unit current source matrix in which unit current sources are arranged in a matrix (lattice form) is divided into a plurality of subgroups G1 to G4. Means (details will be described later) for individually controlling each group of these sub-unit current source matrices with an external signal are provided. As a result, each of the subgroups G1 to G4 can be handled as an individual DA converter that can be individually controlled. For N-bit (N is an integer) digital code (binary code), 2 ^N unit current sources (unit current sources) are prepared. The minimum unit for grouping is 2 ^M (M is an integer). Here, the size of each group may be the same or different.

図１は、6ビットの場合（単位電流源が8×8＝64個）を示し、この8×8単位電流源マトリックスを、4×4＝16を1グループとして、全体を4個のサブグループＧ１〜Ｇ４に分割している。デジタル入力Dinは、上位ビットMSBと、下位ビットLSBに分離して、それぞれ、バイナリ−温度計コード変換をする行デコーダ及び列デコーダに入力される。この行デコーダ及び列デコーダで温度計コードに変換された行選択信号及び列選択信号は、個々の単位電流源を制御することになるが、その詳細は、後述する。電流源の電流値は通常、同じ値であることが望ましいが、製造バラツキ等により電流源にミスマッチ、すなわち各電流源の電流値が異なる場合、特定の入力デジタルコードで理想値と異なる電流が出力されることになり、ひずみ成分を持つことになる。そこで、同じ入力デジタルコードに対して、ランダム選択回路により毎回異なる行選択信号と列選択信号を得ることにより、単位電流源の組合せを変化させる。これによりひずみ成分を低減することができる。 Figure 1 shows the case of 6 bits (8 × 8 = 64 unit current sources). This 8 × 8 unit current source matrix is composed of 4 × 4 = 16 as one group, and 4 subgroups as a whole. It is divided into G1 to G4. The digital input Din is separated into an upper bit MSB and a lower bit LSB, and is input to a row decoder and a column decoder that perform binary-thermometer code conversion, respectively. The row selection signal and the column selection signal converted into thermometer codes by the row decoder and the column decoder control individual unit current sources, and details thereof will be described later. Normally, the current value of the current source is preferably the same value, but if the current source mismatches due to manufacturing variations, etc., that is, the current value of each current source is different, a current different from the ideal value is output with a specific input digital code. Will have a distortion component. Therefore, the combination of unit current sources is changed by obtaining different row selection signals and column selection signals each time by the random selection circuit for the same input digital code. Thereby, a distortion component can be reduced.

以下、単位電流源マトリックスが10ビット精度である場合を例に説明する。まず、10ビット精度単位電流源マトリックスを、サブグループとして8ビットの単位電流源マトリックスを基本とする4グループに分割する。これにより8ビットのサブＤＡコンバータが4個構成される。この8ビットのサブＤＡコンバータを単独あるいは複数グループにして組合せることにより、1ないし4個のサブＤＡコンバータを同時に動作させることができる。例えば、10ビット精度が必要な場合、これら4個の8ビットサブＤＡコンバータを同時に動作させ、それぞれからの電流出力をすべて加算することにより実現することができる。一方、9ビット精度が必要な場合、これら4個の8ビットサブＤＡコンバータのうち任意の2個を同時に動作させ、それぞれからの電流出力を加算することにより実現することができる。この場合、9ビット精度のＤＡコンバータを2個同時に得ることができ、それぞれを独立に動作させることも、一方のみを動作させつつ、他方の動作を停止させることも可能である。すなわち、最大電流出力値や変換速度を違えることもできる。このことは8ビット精度のＤＡコンバータの場合も同様である。このときはＤＡコンバータが4個得られる。不要なＤＡコンバータは動作を停止させることにより消費電力を低減することができる。なお、図１、図２、図７、図９において図示したNビットのデジタル入力Dinは、上述のことから明らかなように、多チャンネルの入力データに対応可能となっている。 Hereinafter, a case where the unit current source matrix has 10-bit accuracy will be described as an example. First, the 10-bit precision unit current source matrix is divided into four groups based on an 8-bit unit current source matrix as a subgroup. As a result, four 8-bit sub DA converters are configured. By combining these 8-bit sub DA converters individually or in groups, one to four sub DA converters can be operated simultaneously. For example, when 10-bit accuracy is required, it can be realized by simultaneously operating these four 8-bit sub-DA converters and adding all the current outputs from them. On the other hand, when 9-bit accuracy is required, it can be realized by operating any two of these four 8-bit sub-DA converters simultaneously and adding the current outputs from each. In this case, two 9-bit precision DA converters can be obtained simultaneously, and each can be operated independently, or only one can be operated while the other is stopped. That is, the maximum current output value and the conversion speed can be changed. The same applies to an 8-bit precision DA converter. At this time, four DA converters are obtained. Power consumption can be reduced by stopping the operation of unnecessary DA converters. It should be noted that the N-bit digital input Din shown in FIGS. 1, 2, 7, and 9 can correspond to multi-channel input data, as is apparent from the above.

このように、例えば、8-bit（256個）を1ブロックとするブロック化の場合、9-bitは×2ブロック、10-bitは×4ブロック、12-bitは×16ブロックによって構成する。従来型ＤＡコンバータであれば、ユニット電流源の数が、8-bitの場合は、2⁸?1=255個で済むが、ブロックを組み合わせて大きなブロックを構成する場合には、1個不足するので、256個で1ブロックを構成するようにしている。 Thus, for example, in the case of blocking with 8-bit (256) as one block, 9-bit is constituted by x2 blocks, 10-bit is constituted by x4 blocks, and 12-bit is constituted by x16 blocks. In the case of a conventional DA converter, if the number of unit current sources is 8-bit, 2 ⁸ ? 1 = 255 is sufficient, but if a large block is configured by combining blocks, one is insufficient. Therefore, 256 blocks constitute one block.

図２は、図１を参照して説明したグループ化の概念を具体化した再構成可能なＤＡコンバータの第１の例を示す図である。図１と同様に、単位電流源マトリックスを複数のサブグループＧ１〜Ｇ４に分割する。これらのサブ単位電流源マトリックスを外部からの信号で各グループを個別に制御する手段を設ける。これにより各々の電流源グループを個別に制御することができる。図２は、図示を簡単化するために、単位電流源が8×8＝64個（即ち、6ビットの場合）を示し、この単位電流源マトリックスを、4×4＝16を1グループとして全体を4個のサブグループに分割しているが、以下、単位電流源マトリックスが10ビット精度である場合を例に説明する。図１を参照して上述したように、8ビットのサブＤＡコンバータＧ１〜Ｇ４が4個構成される。このサブ8ビットのサブＤＡコンバータＧ１〜Ｇ４を単独あるいは複数グループにして組合せることにより、1ないし4個のサブＤＡコンバータＧ１〜Ｇ４を同時に動作させることができる。この動作モード（組合せ）を指定する信号が、図中の再構成回路に制御信号として入力される。 FIG. 2 is a diagram showing a first example of a reconfigurable DA converter that embodies the concept of grouping described with reference to FIG. As in FIG. 1, the unit current source matrix is divided into a plurality of subgroups G1 to G4. Means is provided for individually controlling each of these sub-unit current source matrices with an external signal. Thereby, each current source group can be controlled individually. In order to simplify the illustration, FIG. 2 shows 8 × 8 = 64 unit current sources (that is, in the case of 6 bits), and this unit current source matrix is composed of 4 × 4 = 16 as one group. Is divided into four subgroups. Hereinafter, a case where the unit current source matrix has 10-bit precision will be described as an example. As described above with reference to FIG. 1, four 8-bit sub DA converters G1 to G4 are configured. By combining these sub 8-bit sub DA converters G1 to G4 individually or in a plurality of groups, one to four sub DA converters G1 to G4 can be operated simultaneously. A signal designating this operation mode (combination) is input as a control signal to the reconfiguration circuit in the figure.

再構成回路から、行デコーダには制御信号１が、また、列デコーダには制御信号２が出力される。多チャンネルにも対応するデジタル入力Dinは、上位ビットMSBと、下位ビットLSBに分離して、それぞれ、バイナリ−温度計コード変換をする行デコーダ及び列デコーダに入力される。制御信号１及び制御信号２は、それぞれ、行デコーダ及び列デコーダを制御して、使用するサブＤＡコンバータを選択し、おのおの動作を制御する。また、再構成回路は、バイアス生成回路に制御信号３を出力する。バイアス生成回路は、後述するバイアス電圧Vb1とVb2を発生させるバイアス回路であり、回路パラメータを制御することによって各電流源のバイアスの大きさを可変とし、フルスケール電流値を決定する。 From the reconstruction circuit, a control signal 1 is output to the row decoder and a control signal 2 is output to the column decoder. The digital input Din corresponding to multi-channel is separated into an upper bit MSB and a lower bit LSB, and each is input to a row decoder and a column decoder that perform binary-thermometer code conversion. The control signal 1 and the control signal 2 control the row decoder and the column decoder, respectively, select a sub DA converter to be used, and control each operation. The reconstruction circuit outputs a control signal 3 to the bias generation circuit. The bias generation circuit is a bias circuit that generates bias voltages Vb1 and Vb2, which will be described later. By controlling circuit parameters, the bias magnitude of each current source is made variable, and the full-scale current value is determined.

さらに、再構成回路は、スイッチ回路、電流加算回路、負荷制御回路に制御信号を出力する。各ブロックＧ１〜Ｇ４からの電流出力をスイッチして、電流加算する。各ブロックＧ１〜Ｇ４においては、各ブロックに属する全ての単位電流源セルからの電流（図３に示すiout、xiout）の和がそれぞれ対にして、ブロック電流出力g1(I₁、xI₁)、g2(I₂、xI₂)、g3(I₃、xI₃)、g4(I₄、xI₄) （ｘは論理反転信号を示す）として出力される。これらのブロック出力電流InあるいはxIn（nはブロック番号）は単独で用いることができるが、相補電流であるので差動成分、すなわちIn−xInを取ることにより、同相雑音成分を除去することができる。さらに、差動であるため、実質的に単独の電流出力InあるいはxInのみと比較して2倍の出力電流を得ることができる。 Further, the reconfiguration circuit outputs a control signal to the switch circuit, the current addition circuit, and the load control circuit. The current output from each of the blocks G1 to G4 is switched and the current is added. In each of the blocks G1 to G4, the sum of the currents (iout and xiout shown in FIG. 3) from all the unit current source cells belonging to each block is paired to generate a block current output g1 (I ₁ , xI ₁ ), g2 (I ₂ , xI ₂ ), g3 (I ₃ , xI ₃ ), and g4 (I ₄ , xI ₄ ) (x indicates a logic inversion signal). These block output currents In or xIn (n is a block number) can be used independently, but since they are complementary currents, the common-mode noise component can be removed by taking the differential component, that is, In-xIn. . Furthermore, since it is differential, it is possible to obtain an output current that is twice as large as that of a single current output In or xIn.

上述のように、動作モード（組合せ）を指定する信号は、10ビット精度の場合、（１）サブ8ビットのＤＡコンバータＧ１〜Ｇ４を全て個別に8-bitで動作させる4ch信号、（２）サブ8ビットのＤＡコンバータＧ１＋Ｇ３と、サブ8ビットのＤＡコンバータＧ２＋Ｇ４を9-bitで動作させる2ch信号、（３）4個のＤＡコンバータＧ１＋Ｇ２＋Ｇ３＋Ｇ４を組み合わせて10-bitで動作させる1ch信号である。再構成回路に入力された動作モード（組合せ）を指定する信号により、各サブＤＡコンバータＧ１〜Ｇ４のブロック出力電流をスイッチし、かつ、電流加算して、例えば10ビット精度の場合、4chの８ビット電流出力、2chの９ビット電流出力、或いは1chの１０ビット電流出力をする。 As described above, the signals specifying the operation mode (combination) are, in the case of 10-bit precision, (1) a 4-channel signal that individually operates the 8-bit DA converters G1 to G4 in 8-bit, (2) This is a 2ch signal for operating the sub 8 bit DA converter G1 + G3 and the sub 8 bit DA converter G2 + G4 in 9-bit, and (3) 1ch signal in which 4 DA converters G1 + G2 + G3 + G4 are combined and operated in 10-bit. The block output current of each of the sub DA converters G1 to G4 is switched by the signal designating the operation mode (combination) input to the reconfigurable circuit, and the current is added. Bit current output, 2ch 9-bit current output, or 1ch 10-bit current output.

図２に示すスイッチ回路／電流加算回路／負荷制御回路、から出力される「制御信号４」は、電流を外部に接続された抵抗を使って電圧に変換するため、その抵抗を切り替える信号、バイアス回路の電流値を制御する信号、及び電力供給停止のために使用しない単位電流源をオンオフ制御するEnable（イネーブル）信号である。なお、負荷として外部に接続された抵抗の切り替えを負荷制御と呼んでいる。バイアス電流を変化させるとフルスケールの出力電流値が変化するため、フルスケール電圧を一定に保ちたい場合は、抵抗値を変える（大きさを切り替える）ことになる。 The “control signal 4” output from the switch circuit / current adding circuit / load control circuit shown in FIG. 2 converts the current into a voltage using a resistor connected to the outside. A signal for controlling the current value of the circuit and an enable signal for controlling on / off of a unit current source not used for stopping the power supply. Note that switching of the resistance connected to the outside as a load is called load control. When the bias current is changed, the full-scale output current value changes. Therefore, when it is desired to keep the full-scale voltage constant, the resistance value is changed (the magnitude is switched).

図３は、図２に示した６４個（6ビットの場合）の単位電流源の１個を取り出して示す単位電流源の例であり、（Ａ）は選択論理回路を、また、（Ｂ）は単位電流源セルの例１を示している。図２に示す行デコーダ及び列デコーダで温度計コードに変換された行選択信号及び列選択信号は、それぞれ（Ａ）に示す選択論理回路に入力される。図示の選択論理回路は、クロスバー方式（行信号と列信号の両方が1となるとき電流源がオン）によって行信号と列信号をデコードする論理回路である。この論理回路においては、行選択信号Row_jと列選択信号Column_iが共に１であるときには電流源選択信号dinが0になり、電流ioutが出力される。また、行選択信号Row_jとRow_j+1が共に１の場合にも電流源選択信号dinが0になり電流ioutが出力される。それ以外の場合には電流源選択信号xdinが0になるように構成し、電流xioutが出力される。 FIG. 3 is an example of a unit current source extracted from one of the 64 unit current sources (in the case of 6 bits) shown in FIG. 2, wherein (A) shows a selection logic circuit and (B) Shows Example 1 of the unit current source cell. The row selection signal and the column selection signal converted into thermometer codes by the row decoder and the column decoder shown in FIG. 2 are respectively input to the selection logic circuit shown in (A). The selection logic circuit shown in the figure is a logic circuit that decodes a row signal and a column signal by a crossbar method (a current source is turned on when both the row signal and the column signal are 1). In this logic circuit, when both the row selection signal Row _j and the column selection signal Column _i are 1, the current source selection signal din becomes 0 and the current iout is output. Also, when both the row selection signals Row _j and Row _{j + 1} are 1, the current source selection signal din becomes 0 and the current iout is output. In other cases, the current source selection signal xdin is configured to be 0, and the current xiout is output.

電源端子VDDに接続された単位電流源セルは、スイッチM2、M1を介して、アナログ出力端子に電流iout、xiout（ｘは論理反転信号を示す）を出力する。MOSトランジスタM3からなる電流源の電流値は、MOSトランジスタM3のゲート端子に印加されるバイアス電圧Vb1により決定される。行デコーダからの行選択信号及び列デコーダからの列選択信号により、電流源選択信号din、或いはxdin（ｘは論理反転信号を示す）のいずれかが出力される。電流源選択信号din、或いはxdinは、スイッチM1又はM2のいずれかをオンにして、アナログ出力iout、xioutのいずれかを出力する。xiout＋iout＝i（一定）の関係がある。 The unit current source cell connected to the power supply terminal VDD outputs currents iout and xiout (x indicates a logic inversion signal) to the analog output terminal via the switches M2 and M1. The current value of the current source composed of the MOS transistor M3 is determined by the bias voltage Vb1 applied to the gate terminal of the MOS transistor M3. Depending on the row selection signal from the row decoder and the column selection signal from the column decoder, either the current source selection signal din or xdin (x indicates a logic inversion signal) is output. The current source selection signal din or xdin turns on either the switch M1 or M2 and outputs either the analog output iout or xiout. There is a relationship of xiout + iout = i (constant).

図４は、図３（Ｂ）に示す単位電流源セルの例１とは異なる構成を有する単位電流源セルの例２を示している。図中の電流源は、カスコード接続されたMOSトランジスタM3及びM4によって構成され、その電流値は、MOSトランジスタM3及びM4のゲート端子に印加されるバイアス電圧Vb1、Vb2により決定される。図示の電流源は、カスコードカレントソースと呼ばれるもので、その出力抵抗は、図３（Ｂ）に示す例１と比較して数倍から数十倍大きくなる。ここで、理想的な電流源は、出力抵抗が無限大であるが、現実的に無限大は実現できないため、できるだけ大きな出力抵抗が得られることが望ましい。出力抵抗が大きいと電圧が変動しても電流値が変化し難くなる。すなわち、電源電圧の変動や、出力電圧の変動に対して一定の電流値を得ることができる。そこで、図示のようなカスコードカレントソースが用いられる。ところが、カスコードカレントソースは動作電圧範囲が図３（Ｂ）に示す例１と比べて数百ミリボルト程度小さくなり、電源電圧が下がってくると動作しなくなる。電源電圧と出力抵抗のトレードオフで例１とするか例２とするかが決まることになる。 FIG. 4 shows a unit current source cell example 2 having a configuration different from that of the unit current source cell example 1 shown in FIG. The current source in the figure is constituted by cascode-connected MOS transistors M3 and M4, and the current value is determined by bias voltages Vb1 and Vb2 applied to the gate terminals of the MOS transistors M3 and M4. The illustrated current source is called a cascode current source, and its output resistance is several to several tens of times greater than that of Example 1 shown in FIG. Here, an ideal current source has an infinite output resistance. However, since an infinite value cannot be realized in practice, it is desirable to obtain an output resistance as large as possible. If the output resistance is large, the current value is difficult to change even if the voltage fluctuates. That is, a constant current value can be obtained with respect to fluctuations in the power supply voltage and fluctuations in the output voltage. Therefore, a cascode current source as shown is used. However, the operating voltage range of the cascode current source is reduced by several hundred millivolts compared to Example 1 shown in FIG. 3B, and does not operate when the power supply voltage decreases. Example 1 or Example 2 is determined by the trade-off between the power supply voltage and the output resistance.

図５は、図３及び図４とはさらに異なる構成を有する単位電流源セルの例３を示す図である。上述した図４に示す例２に対して、さらに直列に1個のMOSトランジスタを追加したトリプルカスコードと呼ばれる回路もあり、この場合は例２と比べて更に、数倍から数十倍程度出力抵抗が上がることになる。このようにトランジスタを縦積みすると縦積みトランジスタ1個あたり数倍から数十倍出力抵抗が上がるが、より大きな電源電圧が必要となる。なお、電源電圧が十分に大きく、制約がない場合には、さらにトランジスタを複数個縦積みした構成を採ることも可能である。電源電圧が低くても大きな出力抵抗を得る回路として図示の回路（フォールデッドカスコード電流源）が用いられる。この場合は、図４に示す例２と比べて更にアンプのゲインＡ倍程度だけ出力抵抗が大きくなる。なお、動作範囲は例２と同じである。 FIG. 5 is a diagram illustrating a third example of the unit current source cell having a configuration further different from those of FIGS. 3 and 4. There is also a circuit called triple cascode in which one MOS transistor is further added in series to Example 2 shown in FIG. 4 described above. In this case, the output resistance is several times to several tens of times that of Example 2. Will go up. When transistors are stacked in this way, the output resistance increases several to several tens of times per one stacked transistor, but a larger power supply voltage is required. In the case where the power supply voltage is sufficiently large and there are no restrictions, it is possible to adopt a configuration in which a plurality of transistors are further stacked vertically. The illustrated circuit (folded cascode current source) is used as a circuit for obtaining a large output resistance even when the power supply voltage is low. In this case, the output resistance is further increased by about A times the gain of the amplifier as compared with Example 2 shown in FIG. The operating range is the same as in Example 2.

図６は、図３（Ａ）とは異なる選択論理回路の別の例を示す図である。図示の選択論理回路においては、制御信号xEnable = 1（オン）のとき、電流源選択信号dinとxdinがともにオフになり、これによって図３（Ｂ）に示すスイッチM2、M1をオフにする回路が付加されている。この制御信号xEnable（ｘは論理反転信号を示す）は、図２において例示した制御信号４に相当する。上述したように、消費電力を低減するために不要なＤＡコンバータの動作を停止させる場合に、制御信号（xEnable）により単位電流源をオンオフ制御する。 FIG. 6 is a diagram illustrating another example of the selection logic circuit different from that in FIG. In the illustrated selection logic circuit, when the control signal xEnable = 1 (on), the current source selection signals din and xdin are both turned off, thereby turning off the switches M2 and M1 shown in FIG. Is added. This control signal xEnable (x represents a logic inversion signal) corresponds to the control signal 4 illustrated in FIG. As described above, when the operation of the unnecessary DA converter is stopped in order to reduce the power consumption, the unit current source is on / off controlled by the control signal (xEnable).

図７は、図２とは異なる再構成可能なＤＡコンバータの第２の例を示す図である。図２に示す第１の例に示す行デコーダ及び列デコーダに代えて、この第２の例は、個々の単位電流源を個別にオンオフ制御する電流源選択回路を設けた点でのみ相違している。図２に示す第１の例は、行信号と列信号をデコードする論理回路が必要になり、したがって、単位電流源の面積がその分大きくなり、ひいてはＤＡコンバータ全体が大きくなる。これに対して、図７に示す第２の例は、単位電流源の1個1個を個別に制御しているので、選択論理回路無しの単位電流源セルのみの簡単な回路で済み、図２に示す第１の例或いは後述する図９に示す第３の例と比較して、電流源の占める面積が半分以下になる。このことは、実際に試作して検証した。 FIG. 7 is a diagram showing a second example of a reconfigurable DA converter different from FIG. Instead of the row decoder and the column decoder shown in the first example shown in FIG. 2, this second example is different only in that a current source selection circuit for individually turning on / off individual unit current sources is provided. Yes. The first example shown in FIG. 2 requires a logic circuit that decodes the row signal and the column signal. Therefore, the area of the unit current source is increased correspondingly, and as a result, the entire DA converter is increased. On the other hand, in the second example shown in FIG. 7, since each unit current source is individually controlled, only a simple unit current source cell without a selection logic circuit is required. Compared with the first example shown in FIG. 2 or a third example shown in FIG. 9 described later, the area occupied by the current source is less than half. This was actually tested and verified.

図８は、単位電流源の別の例を示す図である。この単位電流源は、消費電力を低減するために不要なＤＡコンバータの動作を停止させる場合に、図７に示したように、個々の単位電流源を個別にオンオフ制御するＤＡコンバータの第２の例において使用可能である。制御信号xEnable = 1（オン）のとき、電流源選択信号din’とxdin’がオフになり、これによって図８（Ｂ）に示すスイッチM2、M1を共にオフにする回路が付加されている。この制御信号xEnableは、図７において例示した制御信号４に相当する。 FIG. 8 is a diagram illustrating another example of the unit current source. This unit current source is a second DA converter that individually controls on / off of each unit current source as shown in FIG. 7 when the operation of an unnecessary DA converter is stopped in order to reduce power consumption. It can be used in examples. When the control signal xEnable = 1 (on), the current source selection signals din 'and xdin' are turned off, and a circuit for turning off both the switches M2 and M1 shown in FIG. 8B is added. The control signal xEnable corresponds to the control signal 4 illustrated in FIG.

図９は、図２及び図７とは異なる再構成可能なＤＡコンバータの第３の例を示す図である。図２に示す第１の例に示す行デコーダ及び列デコーダに代えて、この第３の例は、行選択信号及び列選択信号をそれぞれ出力することのできる電流源選択回路を設けた点でのみ相違している。第１の例では、行を固定し、列方向に順に電流源がオンになっていく。前述したように行デコーダ及び列デコーダは行選択信号及び列選択信号をランダムに選択するランダム選択回路をデコーダ回路に付加することが望ましい。そのため、このランダム選択回路の構成が複雑になる。そこで行デコーダ及び列デコーダといった構成を廃し、個々の電流源を個別に制御するように行選択信号及び列選択信号をそれぞれ出力することのできる電流源選択回路を設けている。図7に示す第２の例との比較では、第２の例の電流源には制御信号（xEnable信号）が必要であり、配線の本数が増加し複雑化するが、この第３の例ではより少ない配線で済む。
FIG. 9 is a diagram illustrating a third example of a reconfigurable DA converter different from those in FIGS. 2 and 7. Instead of the row decoder and the column decoder shown in the first example shown in FIG. 2, this third example is only provided with a current source selection circuit that can output a row selection signal and a column selection signal, respectively. It is different. In the first example, the rows are fixed and the current sources are turned on in order in the column direction. As described above, the row decoder and the column decoder desirably add a random selection circuit that randomly selects a row selection signal and a column selection signal to the decoder circuit. This complicates the configuration of the random selection circuit. Therefore, the configuration such as the row decoder and the column decoder is eliminated, and a current source selection circuit capable of outputting a row selection signal and a column selection signal is provided so as to control each current source individually. In comparison with the second example shown in FIG. 7, the current source of the second example requires a control signal (xEnable signal), which increases the number of wires and complicates it. In this third example, Less wiring is required.

Claims

In a current source matrix type DA converter in which a plurality of unit current sources that output an analog current by inputting a current source selection signal generated by converting an input digital signal are arranged in a matrix,
The unit current source matrix is divided into a plurality of subgroups, and each subgroup is configured as an individual sub DA converter that can be individually controlled.
Means for individually controlling the sub DA converter with an external signal;
A current source matrix type DA converter, wherein the sub DA converter is operated alone or in combination.

2. The current source matrix type DA converter according to claim 1, wherein each of the plurality of subgroups includes means for individually stopping power supply.

A control signal output circuit that inputs a signal from the outside and outputs a control signal; a current source selection circuit that is controlled by the control signal output circuit; and a current output circuit. The current output is selected and controlled to be turned on / off, and the current output circuit switches and adds the currents of each group, which is the sum of the currents of all unit current sources belonging to the plurality of subgroups, and outputs the result. The current source matrix type DA converter according to claim 1.

The current source selection circuit includes a row decoder and a column decoder, and a logic circuit that decodes a row selection signal and a column selection signal from the row decoder and the column decoder to select individual unit current sources to control on / off. The current source matrix type DA converter according to claim 3.

2. The current source matrix type DA converter according to claim 1, further comprising a circuit for individually controlling a magnitude of a bias voltage for determining a current value of each current source.