JP2013201658A - Electronic circuit - Google Patents
Electronic circuit Download PDFInfo
- Publication number
- JP2013201658A JP2013201658A JP2012069464A JP2012069464A JP2013201658A JP 2013201658 A JP2013201658 A JP 2013201658A JP 2012069464 A JP2012069464 A JP 2012069464A JP 2012069464 A JP2012069464 A JP 2012069464A JP 2013201658 A JP2013201658 A JP 2013201658A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- intermediate voltage
- reference voltage
- voltage generation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
本発明は、電子回路を構成する回路ブロックを、中間電圧発生回路にて生成された中間電圧により駆動する電子回路に関し、特に回路ブロックがスタンバイ状態となるときに、消費電流を低減する電子回路に関する。 The present invention relates to an electronic circuit that drives a circuit block constituting an electronic circuit with an intermediate voltage generated by an intermediate voltage generation circuit, and more particularly to an electronic circuit that reduces current consumption when the circuit block is in a standby state. .
電子機器の発展に伴い、内蔵される電子回路には低消費電力化が求められることがますます多くなってきている。
そのような要求に対しては、例えば、電子回路の動作時の電力削減に有効なクロックゲーティング技術、リーク電流の低減に有効なMTCMOS(Multi−Threshold−Voltage Complementary−Metal−Oxide−Semiconductor)技術など、多くの提案を見るものである。
With the development of electronic devices, there is an increasing demand for low power consumption in built-in electronic circuits.
In response to such a demand, for example, a clock gating technique effective for reducing power during operation of an electronic circuit, and an MTCMOS (Multi-Threshold-Voltage Complementary-Metal Oxide-Semiconductor) technique effective for reducing leakage current. We see many proposals.
その中でも、電子回路を構成する回路ブロックがスタンバイ状態のときに、回路ブロックのリーク電流を低減する、パワーゲーティング技術が有効であると言われている。 Among them, it is said that a power gating technique that reduces the leakage current of the circuit block when the circuit block constituting the electronic circuit is in a standby state is effective.
ところで、スタンバイ状態とは、電子回路の動作を停止するなどして待機状態にすることをいう。電子回路を構成する一部の回路ブロックや、回路ブロックを構成する素子を動作停止にすることもある。いずれにおいても、電子回路自体や電子回路が搭載された電子機器の都合により、主に低消費電力化のために回路動作を停止する状態をいう。 By the way, the standby state means a standby state by stopping the operation of the electronic circuit. Some circuit blocks constituting the electronic circuit and elements constituting the circuit block may be stopped. In any case, the circuit operation is stopped mainly for the purpose of reducing the power consumption due to the convenience of the electronic circuit itself or the electronic device in which the electronic circuit is mounted.
電子回路における回路動作の停止とは、電源の切断などにより電子回路が完全に回路動作を停止している場合と、電子回路が所定の動作をしない範囲でわずかに通電させているものの回路動作自体は停止している場合とがある。後者の場合、電源の電圧を低下させたり通電量を低減させたりして、電子回路を構成する一部の素子や小規模回路などの動作を制限してなることが多い。このような場合を、実質的な回路動作の停止と呼ぶ。 Stopping circuit operation in an electronic circuit means that the electronic circuit has completely stopped operating due to power-off or the like, and the circuit operation itself that is slightly energized to the extent that the electronic circuit does not perform the specified operation. May be stopped. In the latter case, the operation of some elements or small-scale circuits constituting the electronic circuit is often limited by lowering the voltage of the power supply or reducing the amount of current flow. Such a case is called a substantial circuit operation stop.
なお、実質的な回路動作の停止は、例えば、電子回路に給電する電源電圧をその電子回路を構成する素子の閾値電圧Vthよりも低くするなどが一般的である。一例を挙げると、電子回路の電源電圧を絶対値で1.5Vとし、構成する素子の閾値電圧Vthを絶対値で0.65Vとすると、電源電圧を絶対値で0.5V程度にするものである。 In addition, the substantial stop of the circuit operation is generally made, for example, by making the power supply voltage supplied to the electronic circuit lower than the threshold voltage Vth of the element constituting the electronic circuit. For example, if the power supply voltage of the electronic circuit is 1.5V in absolute value and the threshold voltage Vth of the constituent elements is 0.65V in absolute value, the power supply voltage is about 0.5V in absolute value. is there.
パワーゲーティング技術とは、回路ブロックの電源を制御する技術であって、例えば、回路ブロックへと繋がる電源配線をMOSFET(Metal−Oxide−Semiconductor Field−Effect−Transistor)等のスイッチによって開閉制御することにより、スタンバイ状態のときに、回路ブロックへ電源供給を断つ状態にしてその動作を止め、消費電力低減を行うものである。 The power gating technology is a technology for controlling the power supply of the circuit block. For example, the power supply wiring connected to the circuit block is controlled to be opened and closed by a switch such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor). In the standby state, the power supply to the circuit block is cut off and the operation is stopped to reduce power consumption.
電子回路は、近年の低消費電力化の要望に伴い、低い電源電圧で回路を駆動することが望まれている。しかし、電源電圧が、回路ブロックを構成するMOSFETの閾値電圧Vth付近まで下がると、動作速度の低下が発生する場合があることに加え、パワーゲーティング技術を用いたとき、回路ブロックへの電源供給を遮断するスイッチが完全にオフできなくなることによるリーク電流の増加などの問題が生じる。 With the recent demand for low power consumption, electronic circuits are desired to be driven with a low power supply voltage. However, when the power supply voltage drops to near the threshold voltage Vth of the MOSFETs constituting the circuit block, the operating speed may decrease. In addition, when power gating technology is used, power supply to the circuit block is not possible. There arises a problem such as an increase in leakage current due to the fact that the switch to be cut off cannot be completely turned off.
このような問題を解決するために、パワーゲーティング技術に用いるスイッチに通常のMOSFETよりも閾値電圧Vthが低い、低VthのMOSFETが使われ始めた。 In order to solve such a problem, a low Vth MOSFET having a threshold voltage Vth lower than that of a normal MOSFET has begun to be used for a switch used in the power gating technique.
しかし、このような素子を用いても、MOSFETの閾値電圧Vthの低下に伴い、動作時以外のスタンバイ時において、回路ブロックへの電源供給を遮断するスイッチを完全にオフすることができず、結局、回路ブロックのリーク電流を低減することはできなかった。 However, even if such an element is used, the switch for shutting off the power supply to the circuit block cannot be completely turned off at the standby time other than the operation due to the decrease of the threshold voltage Vth of the MOSFET. The leakage current of the circuit block could not be reduced.
そこで、パワーゲーティング技術における、スタンバイ状態のときにリーク電流を低減させる技術が提案された(例えば、特許文献1参照。)。 Therefore, a technique for reducing the leakage current in the standby state in the power gating technique has been proposed (see, for example, Patent Document 1).
図7は、特許文献1に示した従来技術を説明するためのブロック図であって、主旨を逸脱しない範囲で説明しやすいように書き直したものである。
図7において、102は制御回路、103は低い閾値電圧VthのMOSFETにより構成するスイッチング回路、104は低い閾値電圧VthのMOSFETにより構成する論理回路である。これらを搭載したデバイスが符号100である。そして、101は論理回路104に駆動電圧を供給する電圧レギュレータである。
FIG. 7 is a block diagram for explaining the prior art shown in
In FIG. 7,
特許文献1に示した従来技術は、MOSFETのゲート端子とソース端子との間の電圧Vgsが所定の電圧に保持されているときに、このMOSFETのリーク電流が最も低くなるという特徴を利用している。
図7に示したように、電圧レギュレータ101から論理回路104へ供給される駆動電圧の供給路に、制御回路102で制御されるスイッチング回路103を設け、これを開閉制御することにより、論理回路104への給電の開始と停止とを切り換えるものである。
The prior art disclosed in
As shown in FIG. 7, the
詳しくは、論理回路104がスタンバイ状態になるときに、スイッチング回路103を構成するMOSFETのゲート端子に、このデバイス100を駆動するそもそもの電源電圧よりも絶対値が高い電圧(つまり、電圧レギュレータ101からの駆動電圧)を印加することにより、スイッチング回路103を構成するMOSFETを強いオフ状態にすることにより、電流経路を遮断し、低い閾値電圧VthのMOSFETを用いてもリーク電流を低減させることができる。
Specifically, when the
特許文献1に示した従来技術は、スタンバイ状態において、電圧レギュレータ101から論理回路104に供給される駆動電圧を遮断するが、スイッチング回路103を構成するMOSFETが強いオフ状態になることにより、リーク電流が低減され、スタンバイ状態においても低消費電力化を行える。
In the prior art disclosed in
しかし、その状態であっても、電圧レギュレータ101自体は停止していない。このため、電圧レギュレータ101自体は、論理回路104が停止した後でも電力を消費し続けてしまう。
However, even in this state, the
このため、特許文献1に示した従来技術は、消費電力が大きい機器に適用する場合は、電圧レギュレータ101の消費電流としては相対的にわずかであるため無視できるが、例えば、電子腕時計等の小型電子機器に適用する場合は、電圧レギュレータ101の消費電力は無視できなくなり、小型電子機器に搭載した電池の寿命を大幅に短くしてしまう。
For this reason, when the conventional technique shown in
本発明は、かかる問題を解決するためにあり、スタンバイ状態のときに不必要に動作し
ている回路を停止させ、回路システム全体の低消費電力化を図る。
The present invention is to solve such a problem, and stops a circuit that is operating unnecessarily in a standby state, thereby reducing the power consumption of the entire circuit system.
上記課題を解決するため、本発明の電子回路は、下記記載の構成を採用する。 In order to solve the above problems, the electronic circuit of the present invention employs the following configuration.
本発明の電子回路は、電源電圧が供給され前記電源電圧よりも絶対値が低い中間電圧を出力する中間電圧発生回路と、中間電圧が供給され所定の動作を行う回路ブロックと、制御回路から出力される制御信号に基づいて、回路ブロックへの中間電圧の供給を制御するスイッチ手段とを有し、スイッチ手段は、中間電圧と制御信号との電位差により開閉制御される電子回路において、中間電圧発生回路は制御信号に基づいて中間電圧発生回路の回路動作を停止させる動作停止手段を有することを特徴とする。 An electronic circuit according to the present invention includes an intermediate voltage generating circuit that supplies a power supply voltage and outputs an intermediate voltage having an absolute value lower than the power supply voltage, a circuit block that is supplied with the intermediate voltage and performs a predetermined operation, and outputs from a control circuit Switching means for controlling the supply of the intermediate voltage to the circuit block based on the control signal, and the switching means generates an intermediate voltage in an electronic circuit that is controlled to open and close by a potential difference between the intermediate voltage and the control signal. The circuit has an operation stop means for stopping the circuit operation of the intermediate voltage generation circuit based on the control signal.
これにより、スタンバイ状態のときには、回路ブロックへの電流供給経路が遮断されて回路ブロックでの消費電力が低減されると共に、中間電圧発生回路自体も停止することから、電子回路全体を低消費電力化とすることができる。 As a result, in the standby state, the current supply path to the circuit block is cut off, reducing the power consumption in the circuit block and stopping the intermediate voltage generation circuit itself, thus reducing the overall power consumption of the electronic circuit. It can be.
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との3つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて3つの回路部全ての電源電圧の供給を停止するようにしてもよい。 The intermediate voltage generation circuit is composed of three circuit parts, a reference voltage generation circuit part, an amplification circuit part, and an output circuit part. The reference voltage generation circuit part generates a predetermined reference voltage and amplifies it based on the reference voltage. An intermediate voltage may be generated and output by the circuit unit and the output circuit unit, and the operation stop unit may stop the supply of the power supply voltage of all three circuit units based on the control signal.
このような構成にすることで、中間電圧発生回路は、完全に動作を停止するので、低消費電力化ができる。 With such a configuration, the operation of the intermediate voltage generation circuit is completely stopped, so that power consumption can be reduced.
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との3つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて増幅回路部及び出力回路部への電源電圧の供給を停止するようにしてもよい。 The intermediate voltage generation circuit is composed of three circuit parts, a reference voltage generation circuit part, an amplification circuit part, and an output circuit part. The reference voltage generation circuit part generates a predetermined reference voltage and amplifies it based on the reference voltage. The circuit unit and the output circuit unit may generate and output an intermediate voltage, and the operation stop unit may stop the supply of the power supply voltage to the amplifier circuit unit and the output circuit unit based on the control signal.
このような構成にすれば、基準電圧生成回路部は動作を停止していないため、多少この回路部で電力を消費してしまうが、基準電圧が常に発生しており、増幅回路部及び出力回路部が停止から復帰すれば、すぐさま中間電圧を出力できるので、電子回路全体の起動性を上げることができる。 In such a configuration, since the reference voltage generation circuit unit does not stop operating, the circuit unit consumes power somewhat, but the reference voltage is always generated, and the amplifier circuit unit and the output circuit Since the intermediate voltage can be output as soon as the unit returns from the stop, the startability of the entire electronic circuit can be improved.
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との3つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて出力回路部への電源電圧の供給を停止するようにしてもよい。 The intermediate voltage generation circuit is composed of three circuit parts, a reference voltage generation circuit part, an amplification circuit part, and an output circuit part. The reference voltage generation circuit part generates a predetermined reference voltage and amplifies it based on the reference voltage. The circuit unit and the output circuit unit may generate and output an intermediate voltage, and the operation stop unit may stop the supply of the power supply voltage to the output circuit unit based on the control signal.
このような構成にすれば、基準電圧生成回路部は動作を停止していないため、多少この回路部で電力を消費してしまうが、基準電圧が常に発生しており、出力回路部が停止から復帰すれば、すぐさま中間電圧を出力できるので、電子回路全体の起動性を上げることができる。 In such a configuration, since the reference voltage generation circuit unit does not stop its operation, power is consumed somewhat in this circuit unit, but the reference voltage is always generated and the output circuit unit is stopped from stopping. Since the intermediate voltage can be output immediately after returning, the startability of the entire electronic circuit can be improved.
中間電圧発生回路は、基準電圧生成回路部と増幅回路部と出力回路部との3つの回路部によりなり、基準電圧生成回路部で所定の基準電圧を生成して、この基準電圧に基づいて増幅回路部及び出力回路部により中間電圧を生成して出力し、動作停止手段は、制御信号に基づいて基準電圧生成回路部への通電量を制限して基準電圧の値をゼロにすることで増幅回路部と出力回路部の回路動作を停止するようにしてもよい。 The intermediate voltage generation circuit is composed of three circuit parts, a reference voltage generation circuit part, an amplification circuit part, and an output circuit part. The reference voltage generation circuit part generates a predetermined reference voltage and amplifies it based on the reference voltage. An intermediate voltage is generated and output by the circuit unit and the output circuit unit, and the operation stop unit amplifies the reference voltage by limiting the amount of current supplied to the reference voltage generation circuit unit based on the control signal to zero. You may make it stop the circuit operation | movement of a circuit part and an output circuit part.
このような構成にすれば、基準電圧生成回路部と増幅回路部と出力回路部との3つの回路部の電源を遮断して回路動作を停止する場合にくらべて、各回路を構成する素子がフローティングにならないため、ノイズ等の外乱に対して誤動作することが少なくなる。 With such a configuration, the elements constituting each circuit are not compared with the case where the circuit operation is stopped by shutting off the power supply of the three circuit units, that is, the reference voltage generation circuit unit, the amplification circuit unit, and the output circuit unit. Since it does not float, it is less likely to malfunction due to disturbances such as noise.
動作停止手段は、制御信号に基づいて開閉制御されるMOSFET型スイッチであってもよい。 The operation stop means may be a MOSFET type switch that is controlled to open and close based on a control signal.
このような構成にすれば、電圧信号で簡単にスイッチ制御できることに加え、より低消費電力化とすることができる。 With such a configuration, in addition to simple switch control with a voltage signal, lower power consumption can be achieved.
回路ブロックと中間電圧発生回路とを構成するトランジスタと、スイッチ手段とは、同一の閾値を有するようにしてもよい。 The transistors constituting the circuit block and the intermediate voltage generation circuit and the switch means may have the same threshold value.
このような構成にすれば、それら閾値を低くすることで、消費電力をさらに低減することができる。また、複数の閾値を有する素子で回路を構成する必要がなくなるから、製造工程が複雑化せず、短手番で電子回路を製造でき、コストダウン化できるメリットもある。 With such a configuration, the power consumption can be further reduced by lowering the threshold values. In addition, since it is not necessary to configure a circuit with elements having a plurality of threshold values, the manufacturing process is not complicated, an electronic circuit can be manufactured in a short time, and the cost can be reduced.
本発明によれば、スタンバイ状態のときに、中間電圧発生回路自体の回路動作を停止する動作停止手段を設けることにより、回路ブロックの消費電力を低減すると共に、中間電圧発生回路自体の消費電力も低減することができる。 According to the present invention, by providing an operation stop means for stopping the circuit operation of the intermediate voltage generation circuit itself in the standby state, the power consumption of the circuit block is reduced and the power consumption of the intermediate voltage generation circuit itself is also reduced. Can be reduced.
本発明の電子回路は、回路ブロックへ電源電圧を供給するための中間電圧発生回路に、この中間電圧発生回路の動作を停止する動作停止手段を備えている。
電子回路をスタンバイ状態にするとき、回路ブロックへの電源供給を断つと共に、この動作停止手段により中間電圧発生回路も動作を停止又は実質的に停止させるのである。
これにより、中間電圧発生回路が消費する分の電力を低減することができるため、電子回路をより低消費電力化とすることができる。
The electronic circuit according to the present invention includes an operation stopping means for stopping the operation of the intermediate voltage generating circuit in the intermediate voltage generating circuit for supplying the power supply voltage to the circuit block.
When the electronic circuit is set to the standby state, the power supply to the circuit block is cut off, and the operation of the intermediate voltage generation circuit is stopped or substantially stopped by the operation stop means.
As a result, the power consumed by the intermediate voltage generation circuit can be reduced, and the power consumption of the electronic circuit can be further reduced.
ところで、すでに説明したように、電子回路における回路動作の停止には2つの概念がある。電源電圧の遮断などによる回路動作の完全な停止と、電源電圧や動作電流の低減などによる回路動作の実質的な停止である。 By the way, as already explained, there are two concepts for stopping the circuit operation in the electronic circuit. The circuit operation is completely stopped by shutting off the power supply voltage or the like, and the circuit operation is substantially stopped by reducing the power supply voltage or the operating current.
中間電圧発生回路の動作を停止又は実質的に停止するということも同様であって、後述する実施例の説明にあっては、実施例1に中間電圧発生回路の回路動作を完全に停止させる例を、実施例2に中間電圧発生回路の回路動作を実質的に停止させる例を説明する。 The same applies to the operation of the intermediate voltage generating circuit being stopped or substantially stopped. In the description of the embodiments described later, an example in which the circuit operation of the intermediate voltage generating circuit is completely stopped in the first embodiment. An example in which the circuit operation of the intermediate voltage generation circuit is substantially stopped in the second embodiment will be described.
以降、本発明の実施形態を説明するが、まず、電子回路の概要を説明し、次に実施例1を説明する。実施例1には変形例1と変形例2とがあり、計3つの例を説明する。そして
、実施例2を説明する。
なお、説明にあっては、図面を指定しつつ行うが、適宜他の図面も参照されたい。また、図面に用いる記号や符合は、同一の構成には同一のものを付与している。そして、説明に際しては、具体的な電圧値などを示しているが、これはあくまでも例示であって発明を限定するものではない。
Hereinafter, embodiments of the present invention will be described. First, an outline of an electronic circuit will be described, and then Example 1 will be described. The first embodiment includes a first modification and a second modification, and a total of three examples will be described. A second embodiment will be described.
In the description, the drawings are designated while referring to other drawings as appropriate. Further, the same symbols and signs used in the drawings are given to the same components. In the description, specific voltage values and the like are shown, but this is merely an example and does not limit the invention.
[電子回路の概要説明:図1]
まず、電子回路の概要を、図1の機能ブロック図を用いて説明する。
図1において、21は動作対象である回路ブロック、31は回路ブロック21への電源供給を制御するためのスイッチ手段、41はスイッチ手段31への電源供給を行うための中間電圧VREGを発生させる中間電圧発生回路である。50は中間電圧発生回路41を全て又は部分的に停止させたりして実質的な回路動作の停止を行う、動作停止手段である。11はスイッチ手段31及び動作停止手段50を制御するための制御信号CNTを発生させる制御回路である。90はこれらで構成する電子回路である。
[Outline of electronic circuit: Fig. 1]
First, the outline of the electronic circuit will be described with reference to the functional block diagram of FIG.
In FIG. 1, 21 is a circuit block to be operated, 31 is a switch means for controlling power supply to the
中間電圧発生回路41は、図示しない電源配線から、ハイレベルの電源電圧(例えば、0V)として電源電圧VDDの供給と、ローレベルの電源電圧(例えば、−1.5V)として電源電圧VSSの供給とを受け、中間電圧VREG(例えば、−0.8V)を出力する。この回路は、詳しくは後述するが、電圧レギュレータ回路で構成することができる。
The intermediate
中間電圧発生回路41には、この中間電圧発生回路41の動作を停止又は実質的に停止する動作停止手段50が設けてあり、その回路は、制御回路11からの制御信号CNTで動作する。
The intermediate
回路ブロック21は、同じく図示しない電源配線から、電源電圧VDDの供給と、中間電圧発生回路41により発生する中間電圧VREGの供給とを受け、所定の動作をする。例えば、この電子回路90を電子時計に用いる場合は、この回路ブロック21は、発振回路や分周回路や表示手段駆動回路などに相当する。
The
スイッチ手段31は、回路ブロック21と中間電圧発生回路41が発生した中間電圧VREGを供給する配線との間に設けており、制御回路11からの制御信号CNTで開閉動作する。
The switch means 31 is provided between the
制御回路11は、電子回路90自身や、電子回路90が搭載される電子機器の他の回路やシステム側からの要望に対して、回路ブロック21を停止させると共に中間電圧発生回路41の動作を停止又は実質的に停止させるための所定の制御信号CNTを出力する回路である。例えば、電子回路90がスタンバイ状態になるとき、制御回路11は、制御信号CNTによりスイッチ手段31と動作停止手段50とを制御して、それを実現する。
The
電子回路90が、スタンバイ状態になるとき、制御回路11からの制御信号CNTにより、スイッチ手段31は強いオフ状態になる。これにより、回路ブロック21への中間電圧VREGの供給が遮断される。回路ブロック21への電流経路がなくなるため、回路ブロック21は動作を停止し、回路動作に伴う電力の消費がなくなる。
When the
また、中間電圧発生回路41を構成する各回路を動作停止又は実質的に動作停止させる動作停止手段50により、中間電圧発生回路41の回路動作が停止したり、部分的に停止(実質的な停止)することにより、回路動作に伴う電力の消費がなくなる。
Further, the operation of the intermediate
[実施例1の構成の説明:図1、図2]
主に図2を用い図1も参照しつつ、実施例1の構成を説明する。
図2は、図1に示す電子回路90を構成する中間電圧発生回路41の詳細を示した回路図である。
[Description of Configuration of First Embodiment: FIGS. 1 and 2]
The configuration of the first embodiment will be described with reference to FIG. 1 mainly using FIG.
FIG. 2 is a circuit diagram showing details of the intermediate
実施例1の特徴は、スタンバイ状態のときに、中間電圧発生回路41を構成する回路を全て停止することにより、この回路で消費する電力を削減するという点である。
The feature of the first embodiment is that the power consumed in this circuit is reduced by stopping all the circuits constituting the intermediate
図2(a)において、42は基準電圧生成回路部、43は基準電圧を増幅する増幅回路部、44は増幅した基準電圧を出力する出力回路部である。
基準電圧生成回路部42は、カレントミラー回路を備え、定電圧の基準電圧VREFを発生する回路である。増幅回路部43は、基準電圧VREFを入力して増幅する回路であって、例えば1倍の差動増幅アンプ(オペアンプ)である。出力回路部44は、基準電圧VREFから中間電圧VREGを生成する回路である。
In FIG. 2A,
The reference voltage
これら3つの回路で、電圧レギュレータ回路を構成する。これらの回路は良く知られた回路であるため、詳細な説明は省略する。 These three circuits constitute a voltage regulator circuit. Since these circuits are well-known circuits, detailed description thereof is omitted.
図2(a)において、51は図1に示す動作停止手段50に相当するスイッチである。このスイッチ51は、制御信号CNTを入力して動作する、公知の機械式スイッチや電磁式スイッチを用いることができる。
図2(b)〜図2(d)は、スイッチ51の他の構成例である。図2(b)は、MOSFET型の半導体スイッチを用いる例である。図2(c)は、MOSFETを2つ用いるトランスミッションゲート回路を用いる例である。図2(d)は、バイポーラトランジスタ型の半導体スイッチを用いる例である。
In FIG. 2A, 51 is a switch corresponding to the operation stop means 50 shown in FIG. The
2B to 2D are other configuration examples of the
上述のごとく、動作停止手段50を構成するスイッチ51は、公知の機械式スイッチや電磁式スイッチの他、図2(b)〜図2(d)に例示するような構成のうちどれを用いても構わない。選択する構成は、電子回路90を運用する環境により変化するからである。
As described above, the
なお、シンプルな構成であると共に単体の半導体スイッチとして消費電力が低い図2(b)に示すMOSFET型の半導体スイッチが好ましい。以後の説明は、この図2(b)に示す構成を用いる例で行う。 Note that the MOSFET type semiconductor switch shown in FIG. 2B is preferable because it has a simple configuration and low power consumption as a single semiconductor switch. The following description will be made using an example using the configuration shown in FIG.
記号VDDは、電子回路90に供給されるハイレベルの電源電圧(例えば、0V)である。記号VSSは、ローレベルの電源電圧(例えば、−1.5V)である。なお、特に限定しないが、中間電圧VREGは、例えば、−0.8Vである。これらの電圧は、図示しない電源配線などにより各要素に供給されている。
The symbol VDD is a high-level power supply voltage (for example, 0 V) supplied to the
ところで、回路ブロック21と動作停止手段50を含む中間電圧発生回路41とを構成する素子は、低い閾値電圧VthのMOSFETで構成することができる。上記記載の電源電圧の関係では、例えば、標準的な閾値電圧Vthを絶対値で0.65Vとすると、低い閾値電圧は、絶対値で0.35V程度である。
By the way, the elements constituting the
スイッチ手段31は、例えばn型のMOSFET型の半導体スイッチを用いることができる。そのゲート端子には制御信号CNTが入力しており、ドレイン端子は回路ブロック21に、ソース端子は中間電圧VREGが入力されている。
As the switch means 31, for example, an n-type MOSFET type semiconductor switch can be used. The control signal CNT is input to the gate terminal, the drain terminal is input to the
図2(a)に示すように、中間電圧発生回路41を構成する基準電圧生成回路部42、増幅回路部43、出力回路部44は、電源電圧VDDが供給されている。これらの回路と電源電圧VSSを供給する電源配線との間に動作停止手段50であるスイッチ51が接続
されている。
As shown in FIG. 2A, the reference voltage
動作停止手段50であるスイッチ51は、すでに説明しているように、MOSFET型の半導体スイッチである。そのゲート端子には制御信号CNTが入力しており、ドレイン端子は基準電圧生成回路部42、増幅回路部43、出力回路部44と接続している。ソース端子は電源電圧VSSが供給されている。
The
制御回路11からの制御信号CNTは、通常動作時にはVDDレベル、スタンバイ状態のときにはVSSレベルとなる信号である。
The control signal CNT from the
[通常動作時の説明]
次に、引き続き図1及び図2を参照して、実施例1の動作を説明する。
まず、通常動作時の動作を説明する。
電子回路90が通常動作しているきは、動作停止手段50であるスイッチ51のゲート端子には、ソース端子に入力している電源電圧VSSよりも高い電圧である電源電圧VDDレベルの制御信号CNTが入力している。このため、スイッチ51はオンする。
そうすると、中間電圧発生回路41からの中間電圧VREGが出力される。
[Description during normal operation]
Next, the operation of the first embodiment will be described with reference to FIGS.
First, the operation during normal operation will be described.
When the
Then, the intermediate voltage VREG from the intermediate
同様に、スイッチ手段31のゲート端子には、ソース端子に入力している中間電圧VREGよりも高い電圧である電源電圧VDDレベルの制御信号CNTが入力している。このため、スイッチ手段31はオンする。
そうすると、中間電圧発生回路41からの中間電圧VREGがそのまま回路ブロック21へと伝わり、回路ブロック21の駆動電源として、中間電圧VREGが使われるようになる。
Similarly, the control signal CNT at the power supply voltage VDD level, which is a voltage higher than the intermediate voltage VREG input to the source terminal, is input to the gate terminal of the switch means 31. For this reason, the switch means 31 is turned on.
Then, the intermediate voltage VREG from the intermediate
ところで、中間電圧発生回路41の構成によるが、中間電圧VREGを発生するときに、中間電圧発生回路41の起動後、時間的にディレイが生じる場合がある。中間電圧VREGが安定して出力されるまで、数十mSec程度の時間がかかるときがあるためである。このような中間電圧発生回路41を用いるときは、回路ブロック21へ安定して中間電圧VREGを供給するために、制御信号CNTの伝達系に、その信号伝達をディレイさせる手段を設けてもよい。
By the way, depending on the configuration of the intermediate
つまり、スイッチ手段31のゲート端子側に、印加される制御信号CNTを遅延させるディレイ回路を付加することにより、先に動作停止手段50をオンさせ、中間電圧VREGが安定して出力するようになった後、スイッチ手段31をオンさせるようにするのである。これにより、回路ブロック21へ安定した中間電圧VREGを印加させることができる。
なお、ディレイ回路は、抵抗素子とコンデンサなどの容量素子とを組み合わせて構成することができる、電子回路では良く知られたものであるから、その構成についての説明は省略する。
That is, by adding a delay circuit for delaying the applied control signal CNT to the gate terminal side of the switch means 31, the operation stop means 50 is turned on first, and the intermediate voltage VREG is stably output. After that, the switch means 31 is turned on. Thereby, a stable intermediate voltage VREG can be applied to the
Note that the delay circuit can be configured by combining a resistance element and a capacitance element such as a capacitor, and is well known in an electronic circuit, and thus description of the configuration is omitted.
[スタンバイ状態の説明]
次に、スタンバイ状態の動作を説明する。
電子回路90がスタンバイ状態になるときは、制御回路11からの制御信号CNTが電源電圧VSSレベルとなる。
スイッチ手段31のゲート端子には、ソース端子に入力している中間電圧VREGよりも低い電圧である電源電圧VSSレベルの制御信号CNTが入力している。このため、スイッチ手段31はオフする。
[Description of standby status]
Next, the operation in the standby state will be described.
When the
A control signal CNT at the power supply voltage VSS level, which is a voltage lower than the intermediate voltage VREG input to the source terminal, is input to the gate terminal of the switch means 31. For this reason, the switch means 31 is turned off.
そうすると、中間電圧発生回路41からの中間電圧VREGは、回路ブロック21へと
伝わらなくなり、駆動電圧を失った回路ブロック21は動作を停止する。
Then, the intermediate voltage VREG from the intermediate
すでに説明しているとおり、スイッチ手段31は、n型のMOSFETを用いており、低い閾値電圧Vthの素子とすることができる。そうすると、このときのスイッチ手段31の状態は、強いオフ状態となっている。このような状態であれば、スイッチ手段31は確実にオフされるため、スイッチ手段31自体のリークも無く、回路ブロック21への電流供給経路を遮断することができる。よって回路ブロック21自体の消費電力もほとんどなくなる。
As already described, the switch means 31 uses an n-type MOSFET and can be an element having a low threshold voltage Vth. Then, the state of the switch means 31 at this time is a strong off state. In such a state, since the
同様に、動作停止手段50であるスイッチ51のゲート端子は、ソース端子に供給している電圧である電源電圧VSSと同一となるから、動作停止手段50はオフとなる。
そうすると、中間電圧発生回路41は電源が断たれるため動作を停止し、中間電圧VREGも出力されない。よって、中間電圧発生回路41内の消費電力はほとんどなくなる。
Similarly, since the gate terminal of the
Then, the intermediate
ところで、中間電圧発生回路41は、動作を停止した状態では、電源電圧VDD側が印加されたままであるが、電源電圧VSSは断たれた状態となるため、所定の時間(例えば、数百mSec)を経過した後、中間電圧VREGは電源電圧VDDレベルに近づくようになる。つまり、中間電圧発生回路41を構成する各素子の浮遊容量に蓄積している電荷が放電され、次第に0Vである電源電圧VDDレベルに収束するのである。
By the way, the intermediate
このようになれば、時間の経過と共に中間電圧VREGが電源電圧VDDレベルとなるから、スイッチ手段31のゲート端子とソース端子との電位差は更に大きくなり、スイッチ手段31の状態は、時間の経過と共にさらに強いオフ状態(スーパーカットオフ状態)とすることができる。そうすると、さらにスイッチ手段31自体のリークも発生しない状態になる。 In this case, since the intermediate voltage VREG becomes the power supply voltage VDD level as time passes, the potential difference between the gate terminal and the source terminal of the switch means 31 further increases, and the state of the switch means 31 changes with time. Furthermore, it can be set as a strong OFF state (super cut-off state). If it does so, it will be in the state which the leak of switch means 31 itself does not generate | occur | produce further.
また、中間電圧発生回路41は、動作を停止した後、上記所定の時間(例えば、数百mSec)を経ずとも、中間電圧VREGの出力をすぐさま電源電圧VDDとすることもできる。
すなわち、動作停止手段50に連動したスイッチ手段を電源電圧VDDと中間電圧VREGの配線間に設けるのである。このようにすれば、すぐさまスイッチ手段31を上記の強いオフ状態とすることができる。
Further, the intermediate
That is, the switch means linked to the operation stop means 50 is provided between the power supply voltage VDD and the intermediate voltage VREG. If it does in this way, the switch means 31 can be immediately made into the said strong OFF state.
[実施例1のまとめ]
以上の説明の通り、電子回路90がスタンバイ状態になると、中間電圧発生回路41を構成する基準電圧生成回路部42、増幅回路部43、出力回路部44の3つの回路は、MOSFET型などのスイッチ51により電源電圧VSSの供給が断たれて、全て動作を停止する。これにより、スタンバイ状態のとき、中間電圧発生回路41で無駄な電力を消費することがない。
[Summary of Example 1]
As described above, when the
[実施例1の変形例1の説明:図1、図3]
次に、図1及び図3を用いて、実施例1の変形例1を説明する。
図3は、図1に示す電子回路90を構成する中間電圧発生回路41の詳細を示したものである。
[Description of
Next, a first modification of the first embodiment will be described with reference to FIGS. 1 and 3.
FIG. 3 shows details of the intermediate
実施例1の変形例1の特徴は、スタンバイ状態のときに、中間電圧発生回路41を構成する回路の一部である、増幅回路部43と出力回路部44とを停止することにより、この2つの回路で消費する電力を削減するという点である。
The feature of the first modification of the first embodiment is that the
図3に示す例は、基準電圧生成回路部42を動作させたまま、増幅回路部43と出力回
路部44とを停止する例であり、増幅回路部43及び出力回路部44と電源電圧VSSを供給する配線との間に動作停止手段50であるスイッチ51が接続されている。
The example shown in FIG. 3 is an example in which the
このような構成にすれば、基準電圧生成回路部42は動作を停止していないため、多少この回路部で電力を消費してしまうが、基準電圧VREFが常に発生しており、増幅回路部43と出力回路部44とが停止から復帰すれば、すぐさま中間電圧VREGを出力できる。したがって、回路ブロック21もすぐさま動作を開始でき、電子回路90全体の起動性を上げることができる。
In such a configuration, the operation of the reference voltage
[実施例1の変形例2の説明:図1、図4]
次に、図1及び図4を用いて、実施例1の変形例2を説明する。
図4は、図1に示す電子回路90を構成する中間電圧発生回路41の詳細を示したものである。
[Description of Modification 2 of Embodiment 1: FIGS. 1 and 4]
Next, a second modification of the first embodiment will be described with reference to FIGS. 1 and 4.
FIG. 4 shows details of the intermediate
実施例1の変形例2の特徴は、スタンバイ状態のときに、中間電圧発生回路41を構成する回路の一部である、出力回路部44のみを停止することにより、この回路で消費する電力を削減するという点である。
The feature of the second modification of the first embodiment is that, in the standby state, by stopping only the
図4に示す例は、基準電圧生成回路部42と増幅回路部43とを動作させたまま、出力回路部44のみ停止する例であり、出力回路部44と電源電圧VSSを供給する配線との間に動作停止手段50であるスイッチ51が接続されている。
The example shown in FIG. 4 is an example in which only the
このような構成にすれば、基準電圧生成回路部42及び増幅回路部43は動作を停止していないため、多少これらの回路部で電力を消費してしまうが、基準電圧VREFが常に発生しており、出力回路部44が停止から復帰すれば、すぐさま中間電圧VREGを出力できることに加え、増幅回路部43を構成する素子がフローティングにならないため、誤動作することはないというメリットもある。
In such a configuration, since the operation of the reference voltage
この増幅回路部43は、説明の例では1倍の差動増幅回路を用いている。差動増幅回路が誤動作してしまうと、中間電圧発生回路41の起動直後、中間電圧VREGが大きく変動してしまい、回路ブロック21をすぐさま正常に動作開始させることができなくなる。
The
[実施例1の変形例1及び変形例2のまとめ]
中間電圧発生回路41を構成する基準電圧生成回路部42、増幅回路部43、出力回路部44は、それぞれ回路構成や機能が異なるため、各回路部で消費する電力も異なる。
中間電圧発生回路41の設計や仕様、大きな意味では電子回路90の仕様や使用環境により、上記の各回路部の一部をスイッチ51で停止させるかを選ぶことができる。
[Summary of
Since the reference voltage
Depending on the design and specifications of the intermediate
一例を示すと、発明者が試作したMOSFETで構成した中間電圧発生回路41は、電源電圧VDDを0V、電源電圧VSSを−1.5V、中間電圧VREGを−0.8Vとしたとき、通常動作時におけるその全体消費電流は、約6.4nAであった。
As an example, the intermediate
実施例1で示したように、動作停止手段50を制御して、中間電圧発生回路41の電源電圧VSSの供給を断ち、動作を停止させたとき(スタンバイ状態)の中間電圧発生回路41の消費電流は、0.024nAであった。この値は回路のリーク電流と言ってもよい程度の微小なものであり、ほとんど電流が流れていないといえる。
As shown in the first embodiment, the operation stop means 50 is controlled to stop the supply of the power supply voltage VSS to the intermediate
中間電圧発生回路41の基準電圧生成回路部42は、基準電圧VREFを出力しなければならないため、ある程度の消費電流が必要である。増幅回路部43は、入力した基準電圧VREFを増幅しない1倍の差動増幅アンプであるから、その消費電力は、基準電圧生
成回路部42と比べてかなり小さい。一方、出力回路部44は、基準電圧VREFから中間電圧VREGを生成するため、その消費電力は基準電圧生成回路部42と同様にある程度の電流が必要である。
Since the reference voltage
発明者が調べたところによると、基準電圧生成回路部42のみ動作させたときの中間電圧発生回路41の消費電流は、約3.39nAであった。基準電圧生成回路部42及び増幅回路部43の消費電流は、約3.41nAであった。そして、出力回路部44の消費電流は、約2.99nAであった。
このことから、基準電圧生成回路部42及び出力回路部44が中間電圧発生回路41の消費電流のほとんどを占めていることが分かる。
According to an examination by the inventors, the current consumption of the intermediate
From this, it can be seen that the reference voltage
基準電圧生成回路部42を動作させ、増幅回路部43及び出力回路部44を停止させた実施例1の変形例1で示した例では、すでに説明した起動性を維持しつつ、中間電圧発生回路41の消費電流を、約半分とすることができる。
In the example shown in the first modified example of the first embodiment in which the reference voltage
基準電圧生成回路部42及び増幅回路部43を動作させ、出力回路部44のみを停止させた実施例1の変形例2で示した例でも、増幅回路部43で消費される電流が少ないため、中間電圧発生回路41の消費電流を、変形例1と同様の約半分とすることができる。
この例にあっては、増幅回路部43が動作を停止していないため、この回路を構成する各MOSFETの電位も固定されており、これらが誤動作することがないというメリットもある。
Even in the example shown in the second modification of the first embodiment in which the reference voltage
In this example, since the operation of the
以上のことから、上述の実施例1の変形例1及び変形例2にあっては、この出力回路部44を停止させることで低消費電力化となる意味は大きく、そのほか変形例1と変形例2は、電子回路90を運用する都合により、双方の例を使い分けるとよい。
From the above, in the first and second modifications of the first embodiment described above, it is significant to reduce the power consumption by stopping the
また、実施例1で示した例では、スタンバイ状態から動作停止手段50を制御して、中間電圧発生回路41の電源電圧VSSの供給を投入し中間電圧VREGが所定の電圧を発生するまでの時間は、約2.38mSecであった。一方、実施例1の変形例1及び変形例2で示した例では、約1.81mSecであった。
In the example shown in the first embodiment, the time from when the operation stop means 50 is controlled from the standby state to supply the power supply voltage VSS of the intermediate
つまり、基準電圧生成回路部42を動作させておき、基準電圧VREFを発生しておくことで、中間電圧VREGの発生が速くなることがわかる。
その差はわずかであり約0.57mSecだが、0.1mSecでも起動を速くしたい電子時計などの小型電子機器に搭載する電子回路などの場合は、その効果は大きいといえる。
That is, it can be seen that the generation of the intermediate voltage VREG is accelerated by operating the reference voltage
The difference is slight, about 0.57 mSec, but it can be said that the effect is great in the case of an electronic circuit or the like mounted on a small electronic device such as an electronic timepiece that is desired to start up quickly even with 0.1 mSec.
[実施例2の構成の説明:図1、図5、図6]
まず、図5及び図6を用いて、実施例2の構成を説明する。
図5は、実施例2における中間電圧発生回路41を示すブロック図であり、符号52は図1に示す動作停止手段50に相当するスイッチである。符号91はこのスイッチを構成するp型のMOSFETである。
[Description of Configuration of Second Embodiment: FIGS. 1, 5, and 6]
First, the structure of Example 2 is demonstrated using FIG.5 and FIG.6.
FIG. 5 is a block diagram showing the intermediate
図6は、図5に示す中間電圧発生回路41の具体的な構成を示す回路図である。符号71〜74はp型のMOSFET、符号81及び82はn型のMOSFETである。
図6に示す中間電圧発生回路41は、すでに説明した例と同じ回路であるが、以降の説明をし易いように、各回路のp型のMOSFETの一部には符号71〜74を、n型のMOSFETの一部には、符号81及び82を付与している。
FIG. 6 is a circuit diagram showing a specific configuration of intermediate
The intermediate
実施例2の特徴は、スタンバイ状態のときに、一部の回路の通電量を制限することでその他の回路の動作を停止させ、中間電圧発生回路41全体で消費する電力を削減するという点である。中間電圧発生回路41は完全に動作を停止していないが、実質的に停止していることなる。
The feature of the second embodiment is that the operation of other circuits is stopped by limiting the energization amount of some circuits in the standby state, and the power consumed by the intermediate
具体的には、中間電圧発生回路41を構成する基準電圧生成回路部42への通電量を制限して基準電圧VREFの値をゼロにし、増幅回路部43と出力回路部44の回路動作を停止させるものである。
実施例1ですでに説明した通り、基準電圧生成回路部42と出力回路部44とは、中間電圧発生回路41の消費電流の大部分を消費する回路であるから、これら回路の通電量を制限することは低消費電力化になる。
Specifically, the energization amount to the reference voltage
As already described in the first embodiment, the reference voltage
図5に示す例は、基準電圧生成回路部42の出力部と増幅回路部43の入力部との間にスイッチ52が挿入されている。
In the example shown in FIG. 5, a
スイッチ52は、p型のMOSFET91でスイッチを構成する例を示している。図6に示すように、p型のMOSFET91のソース端子は、電源電圧VDDを供給する配線に接続しており、ドレイン端子は、後段の増幅回路部43の入力部及び基準電圧生成回路部42の出力部であるp型のMOSFET72のゲート端子とドレイン端子との接続点(n型のMOSFET82のドレイン端子との接続点でもある)と接続している。そして、スイッチ52を構成するp型のMOSFET91のゲート端子には、制御信号CNTが入力している。
The
[通常動作時の説明:図1、図6]
次に、同じく図6を主に用いて、実施例2の動作を説明する。
まず、通常動作時の動作を説明する。
電子回路90が通常動作しているきは、動作停止手段50であるスイッチ52を構成するスイッチのゲート端子には、電源電圧VSSよりも高い電圧である電源電圧VDDレベルの制御信号CNTが入力している。このため、p型のMOSFET91はオフする。
[Description during normal operation: FIGS. 1 and 6]
Next, the operation of the second embodiment will be described with reference mainly to FIG.
First, the operation during normal operation will be described.
When the
そうすると、基準電圧生成回路部42からは基準電圧VREFが増幅回路部43に入力され、その出力が出力回路部44から中間電圧VREGが出力される。
Then, the reference voltage VREF is input to the
同様に、スイッチ手段31のゲート端子には、ソース端子に入力している中間電圧VREGよりも高い電圧である電源電圧VDDレベルの制御信号CNTが入力している。このため、スイッチ手段31はオンする。
そうすると、中間電圧発生回路41からの中間電圧VREGがそのまま回路ブロック21へと伝わり、回路ブロック21の駆動電源として、中間電圧VREGが使われるようになる。
Similarly, the control signal CNT at the power supply voltage VDD level, which is a voltage higher than the intermediate voltage VREG input to the source terminal, is input to the gate terminal of the switch means 31. For this reason, the switch means 31 is turned on.
Then, the intermediate voltage VREG from the intermediate
実施例1の説明では、印加される制御信号CNTを遅延させるディレイ回路をスイッチ手段31のゲート端子側に付加する例を説明したが、実施例2においてもそのディレイ回路を用いてもよいことは無論である。
In the description of the first embodiment, the example in which the delay circuit for delaying the applied control signal CNT is added to the gate terminal side of the
[スタンバイ状態の説明:図1、図6]
次に、スタンバイ状態の動作を説明する。
電子回路90がスタンバイ状態になるときは、制御回路11からの制御信号CNTが電源電圧VSSレベルとなる。
スイッチ手段31のゲート端子には、ソース端子に入力している中間電圧VREGよりも低い電圧である電源電圧VSSレベルの制御信号CNTが入力している。このため、ス
イッチ手段31はオフする。
[Description of standby state: FIGS. 1 and 6]
Next, the operation in the standby state will be described.
When the
A control signal CNT at the power supply voltage VSS level, which is a voltage lower than the intermediate voltage VREG input to the source terminal, is input to the gate terminal of the switch means 31. For this reason, the switch means 31 is turned off.
そうすると、中間電圧発生回路41からの中間電圧VREGは、回路ブロック21へと伝わらなくなり、駆動電圧を失った回路ブロック21は動作を停止する。
Then, the intermediate voltage VREG from the intermediate
同様に、動作停止手段50であるスイッチ52を構成するp型のMOSFET91のゲート端子には、電源電圧VDDよりも低い電圧である電源電圧VSSレベルの制御信号CNTが印加されている。このため、p型のMOSFET91はオンする。
Similarly, the control signal CNT at the power supply voltage VSS level, which is a voltage lower than the power supply voltage VDD, is applied to the gate terminal of the p-type MOSFET 91 constituting the
そうすると、基準電圧生成回路部42を構成するp型のMOSFET71、72のゲート端子とソース端子との間には、電源電圧VDDレベルの電圧が印加される。これにより、基準電圧VREFの値はゼロ(電源電圧VDDレベル、要するに0V)になる。そして、これらp型のMOSFET71、72にはドレイン電流がほとんど流れなくなり、基準電圧生成回路部42のn型のMOSFET81、82も同様にドレイン電流がほとんど流れなくなる。つまり、基準電圧生成回路部42で消費する電流はほとんどない状態となる。
Then, a voltage of the power supply voltage VDD level is applied between the gate terminal and the source terminal of the p-
スイッチ52を構成するp型のMOSFET91がオンしているので、後段の増幅回路部43及び出力回路部44をそれぞれ構成するp型のMOSFET73、74のゲート端子側にも、電源電圧VDDレベルが印加される。
p型のMOSFET73、74は、それぞれ増幅回路部43及び出力回路部44に流れる電流を制限する役割を果たしているため、そのゲート端子側とソース端子側とに電源電圧VDDレベルが印加されている状態では、これら2つのp型のMOSFETは、オフしている状態である。
Since the p-type MOSFET 91 constituting the
Since the p-
そうすると、増幅回路部43及び出力回路部44には電流が流れなくなり、これらの回路動作が停止する。
Then, no current flows through the
この状態では、基準電圧生成回路部42、増幅回路部43、出力回路部44は、通電はしているものの、回路動作を停止しており、すでに説明した、これら回路の電源を断つことで動作を停止する実施例1と同様な、回路動作停止の状態になる。しかし、この状態であっても、基準電圧生成回路部42、増幅回路部43、出力回路部44は、各部が電気的にフローティングにならないため、ノイズに強くなる効果もある。
In this state, the reference voltage
以上説明した実施例1及び実施例2では、回路ブロック21と中間電圧発生回路41とを構成するMOSFETなどの素子と、スイッチ手段31を構成するMOSFETなどの半導体スイッチとは、同一の閾値を有するようにしてもよい。
In the first and second embodiments described above, the elements such as MOSFETs that constitute the
このような構成にすれば、それら閾値を低くすることで、電子回路90の消費電力をさらに低減することができる。
また、このようにすれば、複数の閾値を有する素子で回路を構成する必要がなくなるから、製造工程が複雑化せず、短手番で電子回路を製造でき、コストダウンできる。
With such a configuration, the power consumption of the
In this way, since it is not necessary to configure a circuit with elements having a plurality of threshold values, the manufacturing process is not complicated, the electronic circuit can be manufactured in a short time, and the cost can be reduced.
このような閾値の調整は、例えば、MOSFETを構成する半導体基板の不純物濃度を調整したり、チャネル領域やソース領域及びドレイン領域の不純物濃度を調整することで容易に変更できることが知られている。 It is known that such adjustment of the threshold value can be easily changed, for example, by adjusting the impurity concentration of the semiconductor substrate constituting the MOSFET or adjusting the impurity concentration of the channel region, the source region, and the drain region.
[まとめ]
以上、実施例1及び実施例2で説明したように、本発明の電子回路によれば、スタンバイ状態における回路ブロック21及び中間電圧発生回路41の消費電力を低減することが
できる。
なお、すでに説明した実施例で用いた具体的な回路構成や電源電圧などは、これに限定されるものではなく、本発明の範囲を逸脱しない限り、任意に変更することができる。例えば、実施例2で説明したスイッチ52を図2(c)に示すトランスミッションゲート回路としても良いのである。
[Summary]
As described above, as described in the first and second embodiments, according to the electronic circuit of the present invention, the power consumption of the
The specific circuit configuration and power supply voltage used in the embodiments already described are not limited to this, and can be arbitrarily changed without departing from the scope of the present invention. For example, the
本発明は、動作時の消費電力が非常に少ない電子腕時計のような小型電子機器に好適であるのはもちろんのこと、電池寿命を延ばしたい、動作時間を伸ばしたい等の要求がある、低消費電力化が求められる電子機器にも適用できる。 The present invention is suitable for a small electronic device such as an electronic wristwatch that consumes very little power during operation, and has a demand for extending battery life, extending operation time, and the like. It can also be applied to electronic devices that require electric power.
11 制御回路
21 回路ブロック
31 スイッチ手段
41 中間電圧発生回路
42 基準電圧生成回路部
43 増幅回路部
44 出力回路部
50 動作停止手段
51、52 スイッチ
71〜74、91 p型のMOSFET
81、82 n型のMOSFET
90 電子回路
DESCRIPTION OF
81, 82 n-type MOSFET
90 electronic circuit
Claims (7)
前記中間電圧が供給され所定の動作を行う回路ブロックと、
制御回路から出力される制御信号に基づいて、前記回路ブロックへの前記中間電圧の供給を制御するスイッチ手段と、
を有し、
前記スイッチ手段は、前記中間電圧と前記制御信号との電位差により開閉制御される電子回路において、
前記中間電圧発生回路は、前記制御信号に基づいて前記中間電圧発生回路の回路動作を停止させる動作停止手段を有することを特徴とする電子回路。 An intermediate voltage generating circuit that is supplied with a power supply voltage and outputs an intermediate voltage having an absolute value lower than the power supply voltage;
A circuit block which is supplied with the intermediate voltage and performs a predetermined operation;
Switch means for controlling the supply of the intermediate voltage to the circuit block based on a control signal output from the control circuit;
Have
In the electronic circuit that is controlled to open and close by the potential difference between the intermediate voltage and the control signal,
2. The electronic circuit according to claim 1, wherein the intermediate voltage generating circuit has an operation stopping means for stopping the circuit operation of the intermediate voltage generating circuit based on the control signal.
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記3つの回路部全ての前記電源電圧の供給を停止することを特徴とする請求項1に記載の電子回路。 The intermediate voltage generation circuit is composed of three circuit parts including a reference voltage generation circuit part, an amplification circuit part, and an output circuit part,
A predetermined reference voltage is generated in the reference voltage generation circuit unit, and the intermediate voltage is generated and output by the amplification circuit unit and the output circuit unit based on the reference voltage,
2. The electronic circuit according to claim 1, wherein the operation stop unit stops the supply of the power supply voltage to all of the three circuit units based on the control signal.
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記増幅回路部及び前記出力回路部への前記電源電圧の供給を停止することを特徴とする請求項1に記載の電子回路。 The intermediate voltage generation circuit is composed of three circuit parts including a reference voltage generation circuit part, an amplification circuit part, and an output circuit part,
A predetermined reference voltage is generated in the reference voltage generation circuit unit, and the intermediate voltage is generated and output by the amplification circuit unit and the output circuit unit based on the reference voltage,
The electronic circuit according to claim 1, wherein the operation stop unit stops the supply of the power supply voltage to the amplifier circuit unit and the output circuit unit based on the control signal.
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記出力回路部への前記電源電圧の供給を停止することを特徴とする請求項1に記載の電子回路。 The intermediate voltage generation circuit is composed of three circuit parts including a reference voltage generation circuit part, an amplification circuit part, and an output circuit part,
A predetermined reference voltage is generated in the reference voltage generation circuit unit, and the intermediate voltage is generated and output by the amplification circuit unit and the output circuit unit based on the reference voltage,
The electronic circuit according to claim 1, wherein the operation stopping unit stops the supply of the power supply voltage to the output circuit unit based on the control signal.
前記基準電圧生成回路部にて所定の基準電圧を生成し、該基準電圧に基づいて前記増幅回路部及び前記出力回路部により前記中間電圧を生成して出力し、
前記動作停止手段は、前記制御信号に基づいて前記基準電圧生成回路部への通電量を制限し、前記基準電圧の値をゼロにすることで前記増幅回路部と前記出力回路部の回路動作を停止することを特徴とする請求項1に記載の電子回路。 The intermediate voltage generation circuit is composed of three circuit parts including a reference voltage generation circuit part, an amplification circuit part, and an output circuit part,
A predetermined reference voltage is generated in the reference voltage generation circuit unit, and the intermediate voltage is generated and output by the amplification circuit unit and the output circuit unit based on the reference voltage,
The operation stop means limits an energization amount to the reference voltage generation circuit unit based on the control signal, and sets a value of the reference voltage to zero, thereby performing circuit operations of the amplification circuit unit and the output circuit unit. The electronic circuit according to claim 1, wherein the electronic circuit is stopped.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069464A JP2013201658A (en) | 2012-03-26 | 2012-03-26 | Electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069464A JP2013201658A (en) | 2012-03-26 | 2012-03-26 | Electronic circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201658A true JP2013201658A (en) | 2013-10-03 |
Family
ID=49521530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069464A Pending JP2013201658A (en) | 2012-03-26 | 2012-03-26 | Electronic circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201658A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083755B2 (en) | 2017-01-26 | 2018-09-25 | Toshiba Memory Corporation | Discharge circuit and semiconductor memory device |
-
2012
- 2012-03-26 JP JP2012069464A patent/JP2013201658A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083755B2 (en) | 2017-01-26 | 2018-09-25 | Toshiba Memory Corporation | Discharge circuit and semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100730015B1 (en) | Buffer circuit and integrated circuit | |
JP5106186B2 (en) | Driver circuit | |
US7414458B2 (en) | Power gating circuit of a signal processing system | |
JP2007026337A (en) | Voltage regulator | |
JP6082356B2 (en) | Semiconductor device | |
JP5211889B2 (en) | Semiconductor integrated circuit | |
JP6163310B2 (en) | Constant voltage circuit and analog electronic clock | |
US7675347B2 (en) | Semiconductor device operating in an active mode and a standby mode | |
JP2013214957A (en) | Fully complementary self-biased differential receiver with startup circuit | |
US8203370B2 (en) | Schmitt trigger with gated transition level control | |
US8593204B2 (en) | Amplitude conversion circuit | |
US8847629B2 (en) | Electronic device and method for low leakage switching | |
WO2009147770A1 (en) | Clock signal amplifier circuit | |
JP2013201658A (en) | Electronic circuit | |
JP4724575B2 (en) | Level conversion circuit | |
CN112041777B (en) | Starting circuit | |
KR20170006910A (en) | Level shifter | |
JP2020161982A (en) | Logic circuit | |
JP4268890B2 (en) | Reference voltage generator | |
JP4849048B2 (en) | Off hold circuit | |
KR20090054093A (en) | Voltage generating device for semiconductor device | |
CN117792013A (en) | Zero standby circuit and driving chip | |
KR100845405B1 (en) | Bias current generator | |
TWI387202B (en) | Output buffer circuit with enhanced slew rate | |
JP2006294127A (en) | Voltage step-down circuit |