JP2013197303A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013197303A
JP2013197303A JP2012062664A JP2012062664A JP2013197303A JP 2013197303 A JP2013197303 A JP 2013197303A JP 2012062664 A JP2012062664 A JP 2012062664A JP 2012062664 A JP2012062664 A JP 2012062664A JP 2013197303 A JP2013197303 A JP 2013197303A
Authority
JP
Japan
Prior art keywords
substrate
dicing
semiconductor device
scribe line
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012062664A
Other languages
Japanese (ja)
Inventor
Yoshiaki Shinjo
嘉昭 新城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012062664A priority Critical patent/JP2013197303A/en
Publication of JP2013197303A publication Critical patent/JP2013197303A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce chipping generated by dicing of a substrate.SOLUTION: A semiconductor device manufacturing method comprises: a first process of irradiating with laser beams a rear face of a substrate 6 which has a plurality of integrated circuits separated by scribe lines, in regions opposite to the scribe lines to achieve amorphization 22 of the rear face side of the substrate without scattering a material of the rear face of the substrate 6; and a second process of dicing by rotating dicing means after the first process, the substrate 6 along the scribe lines with a surface of the substrate 6 being directed toward a rotation center side of the dicing means.

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

ウエハレベルCSP(Chip Size Package)は、極限まで小型化された半導体装置のパケージである。ウエハレベルCSPにパケージされた半導体装置は、例えばウエハ上の集積回路に外部端子を形成し、このウエハをチップに分割することで製造される。   A wafer level CSP (Chip Size Package) is a package of a semiconductor device miniaturized to the limit. A semiconductor device packaged in a wafer level CSP is manufactured, for example, by forming external terminals on an integrated circuit on a wafer and dividing the wafer into chips.

特開2011−40611号公報JP 2011-40611 A

ウエハのチップへの分割は、高速回転するダイシングブレードにより行われる。ダイシングブレードにより分割されたチップの裏面には、大きなチッピング(欠けやヒビ)が発生する。   The wafer is divided into chips by a dicing blade that rotates at high speed. Large chipping (chips or cracks) occurs on the back surface of the chip divided by the dicing blade.

このため、ダイシングによりパッケージ(ウエハレベルCSP等)が完成する半導体装置は、外観品質が良くないという問題を有している。また、半導体装置は、そのチッピングが大きくなると、外力により破壊されやすくなるという問題を有している。   For this reason, a semiconductor device in which a package (wafer level CSP or the like) is completed by dicing has a problem that appearance quality is not good. Further, the semiconductor device has a problem that when the chipping is increased, the semiconductor device is easily broken by an external force.

上記特許文献1には、チップが個片化された際に生じるチッピングを防止する技術が開示されている。この技術は、ウエハ裏面にレーザー照射により溝を形成し、当該溝内を樹脂で被覆した後、ダイシング処理を行う。しかし、レーザー照射の際、レーザー光のエネルギーにより溶融したシリコンが飛散して、加工面やその周囲に付着し、付着したシリコンは、急冷・凝固することで粒子状となって固着し、加工面が凹凸形状となる。この凹凸形状により、ウエハ裏面がダイシングテープから剥がれやすくなり、ダイシング処理に支障が生じる。   Patent Document 1 discloses a technique for preventing chipping that occurs when chips are separated into individual pieces. In this technique, a groove is formed on the back surface of the wafer by laser irradiation, and the groove is covered with a resin, and then a dicing process is performed. However, at the time of laser irradiation, the molten silicon is scattered by the energy of the laser beam and adheres to the processing surface and its surroundings. The adhered silicon adheres in the form of particles by rapid cooling and solidification, and the processing surface Becomes an uneven shape. This uneven shape makes it easy for the back surface of the wafer to be peeled off from the dicing tape, resulting in a hindrance to the dicing process.

そこで、上記の問題を解決するために、本製造方法の一観点によれば、スクライブラインで分離された複数の集積回路を表面に有する基板の裏面において前記スクライブラインに対向する領域にエネルギービームを照射して、飛散させずに前記基板の裏面側をアモルファス化する第1の工程と、前記第1の工程の後に、回転するダイシング手段により、前記ダイシング手段の回転中心側に表面が向けられた前記基板を前記スクライブラインに沿ってダイシングする第2の工程とを有する半導体装置の製造方法が提供される。   Therefore, in order to solve the above problem, according to one aspect of the manufacturing method, an energy beam is applied to a region facing the scribe line on the back surface of the substrate having a plurality of integrated circuits separated by the scribe line on the surface. A first step of amorphizing the back side of the substrate without irradiating and scattering, and after the first step, the surface is directed to the rotation center side of the dicing means by the rotating dicing means. And a second step of dicing the substrate along the scribe line.

本製造方法によれば、ダイシングによって生じる基板のチッピングが小さくなる。   According to this manufacturing method, chipping of the substrate caused by dicing is reduced.

実施の形態の半導体装置の製造方法を説明する工程図である。It is process drawing explaining the manufacturing method of the semiconductor device of embodiment. 実施の形態の半導体装置の製造方法を説明する工程図である。It is process drawing explaining the manufacturing method of the semiconductor device of embodiment. 実施の形態の半導体装置の製造方法を説明する工程図である。It is process drawing explaining the manufacturing method of the semiconductor device of embodiment. 図1のIV-IV線に沿った基板の断面図である。It is sectional drawing of the board | substrate along the IV-IV line of FIG. レーザ照射工程を説明する図である。It is a figure explaining a laser irradiation process. レーザ照射工程を説明する図である。It is a figure explaining a laser irradiation process. アモルファス領域の形状の一例を説明する断面図である。It is sectional drawing explaining an example of the shape of an amorphous area | region. 基板のダイシング装置への装着方法を説明する図である。It is a figure explaining the mounting | wearing method to the dicing apparatus of a board | substrate. ダイシング方法を説明する平面図である。It is a top view explaining the dicing method. 図9のX-X線に沿った断面図である。FIG. 10 is a cross-sectional view taken along line XX in FIG. 9. 図9のXI-XI線に沿った断面図であるIt is sectional drawing along the XI-XI line of FIG. 基板のチッピングを説明する平面図である。It is a top view explaining chipping of a substrate. 基板のチッピングを説明する平面図である。It is a top view explaining chipping of a substrate. 図13のXIV-XIV線に沿った断面図である。It is sectional drawing along the XIV-XIV line | wire of FIG. スクライブラインに対向する領域がアモルファス化されていない基板のダイシングを説明する平面図である。It is a top view explaining the dicing of the board | substrate with which the area | region which opposes a scribe line is not amorphized. 図15のXVI−XVI線に沿った断面図である。It is sectional drawing along the XVI-XVI line of FIG. 実施の形態のチップの裏面を示す斜視図である。It is a perspective view which shows the back surface of the chip | tip of embodiment. スクライブラインに対向する領域がアモルファス化されていない基板から分割されるチップの裏面を示す図である。It is a figure which shows the back surface of the chip | tip divided | segmented from the board | substrate which is not amorphized in the area | region which opposes a scribe line. 実施の形態の変形例を説明する図である。It is a figure explaining the modification of embodiment. 実施の形態の変形例を説明する図である。It is a figure explaining the modification of embodiment.

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof. Note that, even if the drawings are different, corresponding parts are denoted by the same reference numerals, and description thereof is omitted.

図1〜3は、実施の形態の半導体装置の製造方法を説明する工程図(斜視図)である。   1 to 3 are process diagrams (perspective views) for explaining a method of manufacturing a semiconductor device according to the embodiment.

(1)バックグラインド工程(図1(a)〜(c))
まず、図1(a)に示すように、スクライブライン2で分離された複数の集積回路4を表面に有する基板(ウエハ)6を用意する。
(1) Back grinding process (FIGS. 1A to 1C)
First, as shown in FIG. 1A, a substrate (wafer) 6 having a plurality of integrated circuits 4 separated by scribe lines 2 on the surface is prepared.

集積回路4は、例えば論理回路やCPU(Central Processing Unit)である。基板6は、例えば厚さ約775μmのシリコン単結晶基板に集積回路4が形成されたウエハである。   The integrated circuit 4 is, for example, a logic circuit or a CPU (Central Processing Unit). The substrate 6 is, for example, a wafer in which the integrated circuit 4 is formed on a silicon single crystal substrate having a thickness of about 775 μm.

図4は、図1のIV-IV線に沿った基板6の断面図である。図4には、IV-IV線の中央部が示されている。図4に示す基板6は、ウエハレベルCSP用のウエハである。   FIG. 4 is a cross-sectional view of the substrate 6 taken along line IV-IV in FIG. FIG. 4 shows the central portion of the IV-IV line. A substrate 6 shown in FIG. 4 is a wafer for wafer level CSP.

集積回路4は、図4に示すように、基板6の表面に形成された素子(トランジスタ、抵抗など)8と、多層配線層を含む配線層10と、外部端子(図4の例では、バンプ12)を有している。配線層10は、再配線層を含んでも良い。集積回路4は、配線層10を覆う樹脂保護層(図示せず)を有してもよい。   As shown in FIG. 4, the integrated circuit 4 includes elements (transistors, resistors, etc.) 8 formed on the surface of the substrate 6, a wiring layer 10 including a multilayer wiring layer, and external terminals (in the example of FIG. 12). The wiring layer 10 may include a rewiring layer. The integrated circuit 4 may have a resin protective layer (not shown) that covers the wiring layer 10.

スクライブライン2は、後述するダイシング工程により切削される領域である。図4に示す例では、スクライブライン2には何も形成されない。しかし、スクライブライン2には、TEG(Test Element Group)やスクライブラインの位置を示すマーカなどが形成されてもよい。   The scribe line 2 is an area cut by a dicing process described later. In the example shown in FIG. 4, nothing is formed on the scribe line 2. However, the scribe line 2 may be formed with a TEG (Test Element Group), a marker indicating the position of the scribe line, or the like.

次に、図1(b)に示すように、基板6の表面に表面保護テープ14を貼り付ける。基板6から食み出した表面保護テープ14は、除去される。その後、図1(c)に示すように、回転するリング状の砥石16により、基板6の裏面をバックグラインド(研磨)する。このバックグラインドにより、基板6を所定の厚さ(例えば、25〜700μm)にする。図1(c)に示す基板6の裏側の模様は、バックグラインドにより生じるソーマークである。   Next, as shown in FIG. 1B, a surface protection tape 14 is attached to the surface of the substrate 6. The surface protection tape 14 protruding from the substrate 6 is removed. Thereafter, as shown in FIG. 1C, the back surface of the substrate 6 is back-ground (polished) with a rotating ring-shaped grindstone 16. By this back grinding, the substrate 6 has a predetermined thickness (for example, 25 to 700 μm). The pattern on the back side of the substrate 6 shown in FIG. 1C is a saw mark generated by back grinding.

(2)レーザ照射工程(図2(a)参照)
図5乃至7は、レーザ照射工程を説明する図である。尚、図5では、基板6に形成された素子およびバンプは省略されている(以下の図面においても、同様)。
(2) Laser irradiation process (see FIG. 2 (a))
5 to 7 are diagrams for explaining the laser irradiation process. In FIG. 5, elements and bumps formed on the substrate 6 are omitted (the same applies to the following drawings).

まず、バックグラインドした裏面から、例えば赤外線により基板6を透視して、スクライブライン2に対向する領域18(図5参照)を確認する。この基板裏面の領域18にレーザビーム20を照射する。レーザビーム20の照射は、図2(a)に示すように、スクライブラインに沿ったレーザビーム20の走査により行われる。   First, from the back-ground back surface, the substrate 6 is seen through, for example, by infrared rays, and a region 18 (see FIG. 5) facing the scribe line 2 is confirmed. A laser beam 20 is applied to the region 18 on the back surface of the substrate. The irradiation with the laser beam 20 is performed by scanning the laser beam 20 along the scribe line as shown in FIG.

レーザビームの照射により、スクライブライン2に対向する領域18は、加熱され溶融する。レーザビームが通り過ぎると溶融箇所は急激に冷却され、図2(a)および図6に示すように、スクライブライン2に沿って単結晶がアモルファスに変化したアモルファス領域22が形成される。   The region 18 facing the scribe line 2 is heated and melted by irradiation with the laser beam. When the laser beam passes, the melted portion is rapidly cooled, and an amorphous region 22 in which the single crystal is changed to amorphous is formed along the scribe line 2 as shown in FIGS.

ところで、単結晶は、アモルファス化すると脆くなる。したがって、アモルファス領域22は、周囲の領域より脆くなる。   By the way, a single crystal becomes brittle when it becomes amorphous. Therefore, the amorphous region 22 becomes more fragile than the surrounding region.

図6に示すように、レーザビーム20の照射により、基板6は厚さの途中までアモルファス化される。例えば、基板6は、厚さの略半分までアモルファス化される。ただし、基板表面の20μm以内は、アモルファス化されないことが好ましい。更に好ましくは、基板表面の30μm以内はアモルファス化されないことが好ましい。アモルファス化のため基板を表面近傍まで溶融すると、集積回路4が劣化することがある。   As shown in FIG. 6, the substrate 6 is amorphized to the middle of the thickness by the irradiation of the laser beam 20. For example, the substrate 6 is amorphized to approximately half the thickness. However, it is preferable not to be amorphous within 20 μm of the substrate surface. More preferably, it is preferable that the surface of the substrate is not amorphized within 30 μm. If the substrate is melted to the vicinity of the surface due to amorphization, the integrated circuit 4 may be deteriorated.

アモルファス領域22の幅は、図6に示すように、スクライブライン2の幅と同程度が好ましい。アモルファス領域22は、スクライブライン2より狭くてもよいが、後述するダイシングブレードより広いことが好ましい。   The width of the amorphous region 22 is preferably about the same as the width of the scribe line 2 as shown in FIG. The amorphous region 22 may be narrower than the scribe line 2, but is preferably wider than a dicing blade described later.

実施の形態では、溶融した基板6が沸騰しない程度に、レーザビームは基板6に照射される。基板6が沸騰すると、溶融した基板が微粒子になって飛び散り、基板6の裏面に付着する。付着した微粒子は、半導体装置の外観品質を劣化させる。さらに、付着した微粒子は、後述するダイシング工程を困難にする。   In the embodiment, the laser beam is applied to the substrate 6 so that the molten substrate 6 does not boil. When the substrate 6 boils, the molten substrate becomes fine particles and scatters and adheres to the back surface of the substrate 6. The attached fine particles deteriorate the appearance quality of the semiconductor device. Furthermore, the adhered fine particles make the dicing process described later difficult.

したがって、基板6は、構成材料の融点以上であって沸点未満の温度(基板がSiの場合は、1,420℃以上2,599℃以下)に加熱されることが好ましい。基板が沸騰したか否かは、アモルファス領域22の形状を観察することで確認できる。   Therefore, it is preferable that the substrate 6 is heated to a temperature not lower than the melting point of the constituent material and lower than the boiling point (when the substrate is Si, it is not lower than 1,420 ° C. and not higher than 2,599 ° C.). Whether or not the substrate has boiled can be confirmed by observing the shape of the amorphous region 22.

図7は、アモルファス領域の形状の一例を説明する断面図である。   FIG. 7 is a cross-sectional view illustrating an example of the shape of the amorphous region.

図7に示すように、基板6は加熱温度が高くなると一部蒸発して、アモルファス領域22aに窪みが生じる。基板6が溶融するだけで沸騰しなければ、窪みの深さdは高々5μm程度である。したがって、窪みの深さdを観察することで、基板6の裏面が沸騰したか否かを判断することができる。   As shown in FIG. 7, the substrate 6 partially evaporates when the heating temperature increases, and a depression is generated in the amorphous region 22a. If the substrate 6 is only melted and does not boil, the depth d of the recess is about 5 μm at most. Therefore, it is possible to determine whether or not the back surface of the substrate 6 has boiled by observing the depth d of the recess.

実施の形態では、レーザビーム20の照射後にスクライブライン2に対向する領域18aが周囲より5μm以上(好ましくは、3μm以上)窪まないように、レーザビーム20のスポット径、パワー、および走査速度等を調整する。その後、レーザビーム20を基板6に照射する。   In the embodiment, the spot diameter, power, scanning speed, and the like of the laser beam 20 are set so that the region 18a facing the scribe line 2 after irradiation with the laser beam 20 is not recessed 5 μm or more (preferably 3 μm or more) from the surroundings. adjust. Thereafter, the laser beam 20 is irradiated onto the substrate 6.

レーザビームは、例えば、レーザマーキング装置やレーザスクライブ装置により基板6に照射することができる。レーザビームの波長は、基板に吸収される波長(Si基板では、例えば200nm〜1,000nm)が好ましい。   The laser beam can be applied to the substrate 6 by, for example, a laser marking device or a laser scribing device. The wavelength of the laser beam is preferably a wavelength absorbed by the substrate (for example, 200 nm to 1,000 nm for a Si substrate).

レーザビームのパワーは、例えば0.1W〜10Wである。レーザ発振の形態は、連続発振およびパルス発振のいずれであってもよい。   The power of the laser beam is, for example, 0.1 W to 10 W. The form of laser oscillation may be either continuous oscillation or pulse oscillation.

(3)ダイシング工程(図2(b)〜図3(a))
次に、図2(b)に示すように、フレームリング24の中央に基板6を配置し、ダイシングテープ26を基板6の裏面とフレームリング24に貼りつける。これにより、基板6はダイシングテープ26に固定される。
(3) Dicing process (FIGS. 2B to 3A)
Next, as shown in FIG. 2B, the substrate 6 is disposed at the center of the frame ring 24, and the dicing tape 26 is attached to the back surface of the substrate 6 and the frame ring 24. As a result, the substrate 6 is fixed to the dicing tape 26.

その後、フレームリング24から食み出したダイシングテープ26を除去し、さらに図2(c)に示すように、基板6の表面を覆う表面保護テープ14を取り除く。   Thereafter, the dicing tape 26 protruding from the frame ring 24 is removed, and the surface protection tape 14 covering the surface of the substrate 6 is further removed as shown in FIG.

次に、ダイシングテープ26に固定された基板6を、ダイシングブレードを有するダイシング装置(所謂、ダイシングソー)に装着する。図8は、基板6のダイシング装置への装着方法を説明する図である。   Next, the substrate 6 fixed to the dicing tape 26 is mounted on a dicing apparatus (so-called dicing saw) having a dicing blade. FIG. 8 is a diagram for explaining a method of mounting the substrate 6 on the dicing apparatus.

図8に示すように、基板6は、その表面がダイシングブレード28の回転中心30側に向くように、ダイシング装置に装着される。ダイシングブレード28の高さは、その先端がダイシングテープ26に入り込むように調整される。尚、ダイシングブレード28が回転軸に取り付けられる場合、回転軸の中心がダイシングブレード28の回転中心30になる。   As shown in FIG. 8, the substrate 6 is mounted on the dicing apparatus so that the surface thereof faces the rotation center 30 side of the dicing blade 28. The height of the dicing blade 28 is adjusted so that the tip of the dicing blade 28 enters the dicing tape 26. When the dicing blade 28 is attached to the rotation shaft, the center of the rotation shaft becomes the rotation center 30 of the dicing blade 28.

この状態で、ダイシングブレード28を回転させ、図3(a)に示すように、基板6をスクライブライン2に沿ってダイシング(切削)する。ダイシングブレード28は、例えば金属等の基材にダイヤモンド粒子等をボンド材で固定したダイシング手段である。   In this state, the dicing blade 28 is rotated, and the substrate 6 is diced (cut) along the scribe line 2 as shown in FIG. The dicing blade 28 is a dicing means in which diamond particles or the like are fixed to a base material such as metal with a bond material.

図9は、ダイシング方法を説明する平面図である。図10は、図9のX-X線に沿った断面図である。図11は、図9のXI-XI線に沿った断面図である。   FIG. 9 is a plan view for explaining the dicing method. FIG. 10 is a cross-sectional view taken along line XX in FIG. 11 is a cross-sectional view taken along line XI-XI in FIG.

ダイシングブレード28は、図9に示すように、スクライブライン28に沿って基板6を切削する。ダイシングブレードは、スクライブライン2より狭い幅W1を有している。スクライブライン2の幅W2は、例えば40〜100μmである。ダイシングブレード28の幅W1は、スクライブライン2の幅W2より10〜30μm狭いことが好ましい。   The dicing blade 28 cuts the substrate 6 along the scribe line 28 as shown in FIG. The dicing blade has a width W1 narrower than the scribe line 2. The width W2 of the scribe line 2 is, for example, 40 to 100 μm. The width W1 of the dicing blade 28 is preferably 10 to 30 μm narrower than the width W2 of the scribe line 2.

図10に示すように、ダイシングブレード28は、基板6の厚さ全体およびダイシングテープ26の一部を切削する。   As shown in FIG. 10, the dicing blade 28 cuts the entire thickness of the substrate 6 and a part of the dicing tape 26.

ところで、スクライブライン2は、図3(a)に示すように、第1の方向32aと第1の方向に交差(例えば、直交)する第2の方向32bに延びている。したがって、基板6は、上記ダイシングにより集積回路4ごとに分割される。   By the way, as shown in FIG. 3A, the scribe line 2 extends in a second direction 32b intersecting (for example, orthogonal to) the first direction 32a and the first direction. Therefore, the substrate 6 is divided for each integrated circuit 4 by the dicing.

図11に示すように、アモルファス領域22の幅W3は、ダイシングブレード28の幅W1より広い。したがって、チッピングは、後述するようにアモルファス領域内に閉じ込められる。   As shown in FIG. 11, the width W <b> 3 of the amorphous region 22 is wider than the width W <b> 1 of the dicing blade 28. Therefore, the chipping is confined in the amorphous region as will be described later.

―チッピング―
図12乃至13は、基板6のチッピングを説明する平面図である。図14は、図13のXIV-XIV線に沿った断面図である。
―Chipping―
12 to 13 are plan views for explaining chipping of the substrate 6. 14 is a cross-sectional view taken along line XIV-XIV in FIG.

図12には、基板6を切削しているダイシングブレード28が示されている。ダイシングブレード28は、回転しながら進行方向33に押されることで、基板6を切削する。この時、ダイシングブレード28は基板6からの反作用(切削抵抗)36を受け、応力を蓄積する。   FIG. 12 shows a dicing blade 28 cutting the substrate 6. The dicing blade 28 cuts the substrate 6 by being pushed in the traveling direction 33 while rotating. At this time, the dicing blade 28 receives a reaction (cutting resistance) 36 from the substrate 6 and accumulates stress.

この応力が閾値に達すると、図13に示すように、ダイシングブレード28の先端が振動して、応力が解放される。   When this stress reaches the threshold value, as shown in FIG. 13, the tip of the dicing blade 28 vibrates and the stress is released.

ダイシングブレード28は、図10に示すように、基板6の表面から裏面に向かって回転する。したがって、基板6の裏面には、基板本体から引き剥がそうとする力が働く。ダイシングブレード28の先端が振動すると、図14に示すように、振動の衝撃と基板から引き剥がそうとする力により、基板6の裏面側が破壊される。   As shown in FIG. 10, the dicing blade 28 rotates from the front surface to the back surface of the substrate 6. Accordingly, a force for peeling off the substrate body acts on the back surface of the substrate 6. When the tip of the dicing blade 28 vibrates, as shown in FIG. 14, the back surface side of the substrate 6 is destroyed by the vibration impact and the force to be peeled off from the substrate.

基板6の裏面側には、アモルファス領域22が形成されている。上述したようにアモルファス領域22は脆いので、ダイシングブレード28の応力が大きくなる前に破壊される。このためダイシングブレード28の振動は微弱であり、基板6には小さなチッピング34が発生する。   An amorphous region 22 is formed on the back side of the substrate 6. As described above, since the amorphous region 22 is brittle, it is destroyed before the stress of the dicing blade 28 increases. For this reason, the vibration of the dicing blade 28 is weak, and a small chipping 34 is generated on the substrate 6.

アモルファス領域22は、破壊され難い単結晶により囲まれている。したがって、図14に示すように、基板6の破壊は略アモルファス領域22に閉じ込められる。このため、基板6のチッピング34は更に小さくなる。   The amorphous region 22 is surrounded by a single crystal that is not easily destroyed. Therefore, as shown in FIG. 14, the destruction of the substrate 6 is confined in the substantially amorphous region 22. For this reason, the chipping 34 of the substrate 6 is further reduced.

図15は、スクライブライン2に対向する領域がアモルファス化されていない基板6aのダイシングを説明する平面図である。図16は、図15のXVI−XVI線に沿った断面図である。図15及び16に示す例では、基板全体が壊れにくい単結晶である。したがって、ダイシングブレードが振動する閾値は高い。このため、図15に示すように、ダイシングブレードの振動35は大きくなる。その結果、基板6aは、図16に示すように大きく破壊され、チッピング34aは大きくなる。   FIG. 15 is a plan view for explaining dicing of the substrate 6a in which the region facing the scribe line 2 is not amorphized. 16 is a cross-sectional view taken along line XVI-XVI in FIG. In the example shown in FIGS. 15 and 16, the entire substrate is a single crystal that is not easily broken. Therefore, the threshold value at which the dicing blade vibrates is high. For this reason, as shown in FIG. 15, the vibration 35 of the dicing blade increases. As a result, the substrate 6a is largely destroyed as shown in FIG. 16, and the chipping 34a becomes large.

尚、ダイシングブレード28を基板6の裏面から表面に向かって回転させると、基板6の表面にチッピングが発生し、集積回路4が破壊されてしまう。したがって、このようなダイシングは殆ど行われない。   When the dicing blade 28 is rotated from the back surface to the front surface of the substrate 6, chipping occurs on the surface of the substrate 6 and the integrated circuit 4 is destroyed. Therefore, such dicing is hardly performed.

(4)後工程(図3(b)〜(c))
次に、図3(b)に示すように、基板6の裏面側からダイシングテープ26に紫外線38を照射して、ダイシングテープ26を硬化させる。これにより、分割された基板(チップ)が、ダイシングテープ26から剥がれ易くなる。
(4) Subsequent process (FIGS. 3B to 3C)
Next, as shown in FIG. 3B, the dicing tape 26 is cured by irradiating the dicing tape 26 with ultraviolet rays 38 from the back side of the substrate 6. Thereby, the divided substrate (chip) is easily peeled off from the dicing tape 26.

その後、図3(c)に示すように、ダイシングテープ26からチップ38をピックアップする。このチップ38は、ウエハレベルCSPによりパッケージされた半導体装置である。   Thereafter, the chip 38 is picked up from the dicing tape 26 as shown in FIG. The chip 38 is a semiconductor device packaged by a wafer level CSP.

図17は、チップ(半導体装置)38の裏面を示す斜視図である。図17に示すように、実施の形態によれば、半導体装置38に生じるチッピング34は微細である。例えば、チッピング34の幅は5μm〜15μm程度である。したがって、半導体装置38の外観品質は良好である。   FIG. 17 is a perspective view showing the back surface of the chip (semiconductor device) 38. As shown in FIG. 17, according to the embodiment, the chipping 34 generated in the semiconductor device 38 is fine. For example, the width of the chipping 34 is about 5 μm to 15 μm. Therefore, the appearance quality of the semiconductor device 38 is good.

図18は、スクライブライン2に対向する領域がアモルファス化されていない基板6aから分割されるチップ38aの裏面を示す斜視図である。図18に示すように、基板6aには、大きなチッピング34aが発生する。   FIG. 18 is a perspective view showing the back surface of the chip 38a divided from the substrate 6a in which the region facing the scribe line 2 is not amorphized. As shown in FIG. 18, a large chipping 34a is generated on the substrate 6a.

チッピング34aの長さLは、例えば約200μmである。チッピング34aの幅W4は、例えば50〜60μmである。チッピング34aの深さは、例えば30〜100μmである。   The length L of the chipping 34a is, for example, about 200 μm. The width W4 of the chipping 34a is, for example, 50 to 60 μm. The depth of the chipping 34a is, for example, 30 to 100 μm.

したがって、チップ38aの外観品質は不良である。このようなチップ38aは、外力に弱く壊れやすい。   Therefore, the appearance quality of the chip 38a is poor. Such a chip 38a is weak against external force and easily broken.

(5)変形例
図19及び20は、実施の形態の変形例を説明する図である。
(5) Modification FIGS. 19 and 20 are diagrams for describing a modification of the embodiment.

アモルファス領域22の深さを抑制するためレーザビームの走査速度を速くすると、アモルファス領域の幅が、スクライブライン2より狭くなり過ぎることがある。   If the scanning speed of the laser beam is increased to suppress the depth of the amorphous region 22, the width of the amorphous region may become too narrow than the scribe line 2.

このような場合には、図19に示すように、スクライブライン2の横方向(すなわち、スクライブラインに垂直な方向)40における照射位置が異なるように、レーザビーム20を複数回(例えば、2回)走査してもよい。   In such a case, as shown in FIG. 19, the laser beam 20 is irradiated a plurality of times (for example, twice) so that the irradiation position in the lateral direction 40 of the scribe line 2 (that is, the direction perpendicular to the scribe line) is different. ) You may scan.

図19に示す例では、第1のレーザビーム20aは、1回目の走査におけるレーザビームである。第2のレーザビーム20bは、2回目の走査におけるレーザビームである。   In the example shown in FIG. 19, the first laser beam 20a is a laser beam in the first scan. The second laser beam 20b is a laser beam in the second scan.

図20に示すように、第1のレーザビーム20aによるアモルファス領域22aと第2のレーザビーム20bによるアモルファス領域22bとは合体して、スクライブライン2と略同じ幅のアモルファス領域22cになる。したがって、レーザビームを複数回走査することで、スクライブライン2と同程度に、アモルファス領域を太くすることができる。   As shown in FIG. 20, the amorphous region 22a formed by the first laser beam 20a and the amorphous region 22b formed by the second laser beam 20b are combined to form an amorphous region 22c having substantially the same width as the scribe line 2. Therefore, the amorphous region can be thickened to the same extent as the scribe line 2 by scanning the laser beam a plurality of times.

以上の例では、レーザビームを基板に照射して、飛散させずに基板の裏面を局所的にアモルファス化する。しかし、レーザビームの代わりに、他のエネルギービーム(例えば、電子線)を基板に照射してもよい。   In the above example, the substrate is irradiated with a laser beam to locally amorphize the back surface of the substrate without scattering. However, instead of the laser beam, the substrate may be irradiated with another energy beam (for example, an electron beam).

また、以上の例では、基板は、シリコン単結晶基板である。しかし、基板は、少なくとも裏面側が単結晶であればよい。例えば、基板は、SIO(Silicon on Insulator)基板や化合物半導体基板であってもよい。   In the above example, the substrate is a silicon single crystal substrate. However, the substrate may be a single crystal at least on the back side. For example, the substrate may be a SIO (Silicon on Insulator) substrate or a compound semiconductor substrate.

また、以上の例では、ダイヤモンドを金属の基材に固定したダイシングブレードを用いて基板をダイシングする。しかし、他のダイシング手段(例えば、研磨剤に結合材を混ぜて焼結した人工砥石)により、基板をダイシングしてもよい。   In the above example, the substrate is diced using a dicing blade in which diamond is fixed to a metal base material. However, the substrate may be diced by other dicing means (for example, an artificial grindstone in which a binder is mixed with an abrasive and sintered).

また、以上の例では、レーザビームの横断面はスポット(点状)である。しかし、横断面がライン状のレーザビームを基板裏面に照射して、スクライブラインに対向する領域を一括してアモルファス化してもよい。   In the above example, the cross section of the laser beam is a spot (dot). However, it is also possible to irradiate the back surface of the substrate with a laser beam having a line-shaped cross section to make the regions facing the scribe line all amorphous.

また、以上の例では、基板は厚さの途中までアモルファス化される。しかし、スクライブラインが十分に広い場合には、基板表面までアモルファス化してもよい。この場合は、スクライブラインよりアモルファス領域を十分に細くすることで、集積回路の加熱を回避することができる。   In the above example, the substrate is amorphized to the middle of its thickness. However, if the scribe line is sufficiently wide, the substrate surface may be amorphized. In this case, heating the integrated circuit can be avoided by making the amorphous region sufficiently narrower than the scribe line.

以上の実施の形態に関し、更に以下の付記を開示する。   Regarding the above embodiment, the following additional notes are disclosed.

(付記1)
スクライブラインで分離された複数の集積回路を表面に有する基板の裏面において前記スクライブラインに対向する領域にエネルギービームを照射して、前記基板の裏面の材料を飛散させずに前記基板の裏面側をアモルファス化する第1の工程と、
前記第1の工程の後に、回転するダイシング手段により、前記ダイシング手段の回転中心側に表面が向けられた前記基板を、前記スクライブラインに沿ってダイシングする第2の工程とを有する
半導体装置の製造方法。
(Appendix 1)
A back surface of the substrate having a plurality of integrated circuits separated by a scribe line is irradiated with an energy beam on a region facing the scribe line on the back surface of the substrate, so that the back surface side of the substrate is not scattered. A first step of amorphization;
After the first step, there is a second step of dicing the substrate whose surface is directed to the rotation center side of the dicing means by the rotating dicing means along the scribe line. Method.

(付記2)
付記1に記載の半導体装置の製造方法において、
前記基板は、少なくとも裏面側が単結晶であり、
前記第1の工程では、前記基板を厚さの途中までアモルファス化することを
特徴とする半導体装置の製造方法。
(Appendix 2)
In the method for manufacturing a semiconductor device according to attachment 1,
The substrate is a single crystal at least on the back side,
In the first step, the substrate is amorphized to the middle of its thickness.

(付記3)
付記1又は2に記載の半導体装置の製造方法において、
前記第1の工程の後であって、更に前記第2の工程の前に、前記基板の裏面にダイシングテープを貼り付けることを特徴とする半導体装置の製造方法。
(Appendix 3)
In the method for manufacturing a semiconductor device according to appendix 1 or 2,
A method of manufacturing a semiconductor device, wherein a dicing tape is attached to the back surface of the substrate after the first step and before the second step.

(付記4)
付記1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記第1の工程では、前記エネルギービームを照射した前記領域が周囲より5μm以上窪まないように調整された前記エネルギービームを照射することを
特徴とする半導体装置の製造方法。
(Appendix 4)
In the method for manufacturing a semiconductor device according to any one of appendices 1 to 3,
In the first step, the energy beam adjusted so that the region irradiated with the energy beam is not depressed more than 5 μm from the surroundings is irradiated.

(付記5)
付記1乃至4のいずれか1項に記載の半導体装置の製造方法において、
前記第1の工程では、前記スクライブラインに垂直な方向における照射位置が異なるように、前記エネルギービームを複数回照射することを
特徴とする半導体装置の製造方法。
(Appendix 5)
In the method for manufacturing a semiconductor device according to any one of appendices 1 to 4,
In the first step, the energy beam is irradiated a plurality of times so that an irradiation position in a direction perpendicular to the scribe line is different.

(付記6)
付記1乃至5のいずれか1項に記載の半導体装置の製造方法において、
前記エネルギービームは、レーザビームまたは電子線ビームであることを
ことを特徴とする半導体装置の製造方法。
(Appendix 6)
In the method for manufacturing a semiconductor device according to any one of appendices 1 to 5,
The method of manufacturing a semiconductor device, wherein the energy beam is a laser beam or an electron beam.

2・・・スクライブライン
4・・・集積回路
6・・・基板
8・・・素子
10・・・配線層
22・・・アモルファス領域
30・・・回転中心
34・・・チッピング
2 ... scribe line 4 ... integrated circuit 6 ... substrate 8 ... element 10 ... wiring layer 22 ... amorphous region 30 ... center of rotation 34 ... chipping

Claims (5)

スクライブラインで分離された複数の集積回路を表面に有する基板の裏面において前記スクライブラインに対向する領域にエネルギービームを照射して、前記基板の裏面の材料を飛散させずに前記基板の裏面側をアモルファス化する第1の工程と、
前記第1の工程の後に、回転するダイシング手段により、前記ダイシング手段の回転中心側に表面が向けられた前記基板を、前記スクライブラインに沿ってダイシングする第2の工程とを有する
半導体装置の製造方法。
A back surface of the substrate having a plurality of integrated circuits separated by a scribe line is irradiated with an energy beam on a region facing the scribe line on the back surface of the substrate, so that the back surface side of the substrate is not scattered. A first step of amorphization;
After the first step, there is a second step of dicing the substrate whose surface is directed to the rotation center side of the dicing means by the rotating dicing means along the scribe line. Method.
請求項1に記載の半導体装置の製造方法において、
前記基板は、少なくとも裏面側が単結晶であり、
前記第1の工程では、前記基板を厚さの途中までアモルファス化することを
特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
The substrate is a single crystal at least on the back side,
In the first step, the substrate is amorphized to the middle of its thickness.
請求項1又は2に記載の半導体装置の製造方法において、
前記第1の工程の後であって、更に前記第2の工程の前に、前記基板の裏面にダイシングテープを貼り付けることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1 or 2,
A method of manufacturing a semiconductor device, wherein a dicing tape is attached to the back surface of the substrate after the first step and before the second step.
請求項1乃至3のいずれか1項に半導体装置の製造方法において、
前記第1の工程では、前記エネルギービームを照射した領域が周囲より5μm以上窪まないように調整された前記エネルギービームを照射することを
特徴とする半導体装置の製造方法。
In the manufacturing method of a semiconductor device according to any one of claims 1 to 3,
In the first step, the energy beam adjusted so that the region irradiated with the energy beam is not recessed more than 5 μm from the surroundings is irradiated.
請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、
前記第1の工程では、前記スクライブラインに垂直な方向における照射位置が異なるように、前記エネルギービームを複数回照射することを
特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device of any one of Claims 1 thru / or 4,
In the first step, the energy beam is irradiated a plurality of times so that an irradiation position in a direction perpendicular to the scribe line is different.
JP2012062664A 2012-03-19 2012-03-19 Semiconductor device manufacturing method Pending JP2013197303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012062664A JP2013197303A (en) 2012-03-19 2012-03-19 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062664A JP2013197303A (en) 2012-03-19 2012-03-19 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013197303A true JP2013197303A (en) 2013-09-30

Family

ID=49395898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012062664A Pending JP2013197303A (en) 2012-03-19 2012-03-19 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2013197303A (en)

Similar Documents

Publication Publication Date Title
US7129114B2 (en) Methods relating to singulating semiconductor wafers and wafer scale assemblies
JP4471632B2 (en) Wafer processing method
CN109256369B (en) Method for manufacturing glass interposer
JP3825753B2 (en) Manufacturing method of semiconductor device
JP4422463B2 (en) Semiconductor wafer dividing method
JP4959422B2 (en) Wafer division method
US7041578B2 (en) Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
US10755980B2 (en) Laser processing method
JP2000114129A (en) Semiconductor device and its manufacture
US20130149841A1 (en) Wafer dicing employing edge region underfill removal
JP2006190779A (en) Method of dividing wafer
JP2009544145A (en) Wafer scribing with an infrared laser using short pulses
JP2005353935A (en) Wafer processing method
JP3795040B2 (en) Manufacturing method of semiconductor device
JP2012069747A (en) Semiconductor device and method of manufacturing the same
JP2005032903A (en) Semiconductor device and its manufacturing method
JP2019050357A (en) Substrate processing method
JP2012089709A (en) Method for dividing workpiece
TW201415547A (en) Wafer processing method
JP7098221B2 (en) Wafer processing method
KR100675001B1 (en) Method of dicing wafer and die being fabricated using the same method
CN103811458A (en) Method for dicing a semiconductor wafer having through silicon vias and resultant structures
JP6605277B2 (en) Laser processing method and laser processing apparatus
JP2013197303A (en) Semiconductor device manufacturing method
JP4553878B2 (en) Manufacturing method of semiconductor device