JP2013191818A - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2013191818A
JP2013191818A JP2012058961A JP2012058961A JP2013191818A JP 2013191818 A JP2013191818 A JP 2013191818A JP 2012058961 A JP2012058961 A JP 2012058961A JP 2012058961 A JP2012058961 A JP 2012058961A JP 2013191818 A JP2013191818 A JP 2013191818A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
lanthanum
containing silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012058961A
Other languages
Japanese (ja)
Inventor
Akiko Ito
藤 彰 子 伊
Hiroki Yamashita
下 寛 樹 山
Atsushi Murakoshi
越 篤 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012058961A priority Critical patent/JP2013191818A/en
Publication of JP2013191818A publication Critical patent/JP2013191818A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To manufacture a transistor having a different dielectricity of a gate insulating film at a low cost.SOLUTION: In a method of manufacturing a semiconductor device, a lantern-containing silicone oxide film 103 is formed on a substrate 101, and an electrode layer 104 is formed on the lantern-containing silicone oxide film 103. In a specified region, the electrode layer 104 and the lantern-containing silicone oxide film 103 are processed into a specified shape, so that a side wall of the lantern containing silicone oxide film 103 is exposed, and oxidization chemical liquid is made to contact to the side wall of the lantern-containing silicone oxide film 103. The lantern-containing silicone oxide film 103 contacts to the oxidization chemical liquid and at least a part of it is changed to a silicone oxide film 110.

Description

本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。   Embodiments described herein relate generally to a semiconductor device and a method for manufacturing the semiconductor device.

ULSIの高速化及び大規模化に伴い、静電容量(ゲート容量)を増大させるためにゲート絶縁膜が薄膜化されたり、ゲート絶縁膜に高誘電率膜(high-K膜)が用いられたりしている。ULSIは、高速化及び大規模化により消費電力が増大するため、動作オフ時にソース・ドレイン間に流れるサブスレッショルド電流や、ゲートから基板方向に垂直に突き抜けるゲートリーク電流を抑制して、消費電力を低減することが求められている。   As the speed and scale of ULSI increase, the gate insulating film is thinned to increase the capacitance (gate capacity), or a high dielectric constant film (high-K film) is used for the gate insulating film. doing. Since ULSI increases power consumption due to higher speed and scale, it suppresses the subthreshold current that flows between the source and drain when the operation is off and the gate leakage current that penetrates perpendicularly from the gate to the substrate direction. There is a need to reduce it.

例えば、領域毎にトランジスタのゲート酸化膜の膜厚を変え、ゲート酸化膜を厚膜化した領域でゲートリークを下げる手法が知られている。しかし、このような従来の手法では、製造過程が複雑になり、工程数が増え、製造コストが増加するという問題があった。   For example, a technique is known in which the thickness of the gate oxide film of a transistor is changed for each region, and the gate leakage is reduced in the region where the gate oxide film is thickened. However, such a conventional method has a problem that the manufacturing process becomes complicated, the number of processes increases, and the manufacturing cost increases.

特開2010−182964号公報JP 2010-182964 A

本発明は、ゲート絶縁膜の誘電率が異なるトランジスタを低コストに製造できる半導体装置の製造方法、及びこのような方法で製造された半導体装置を提供することを目的とする。   An object of the present invention is to provide a method for manufacturing a semiconductor device capable of manufacturing transistors having different dielectric constants of a gate insulating film at low cost, and a semiconductor device manufactured by such a method.

本実施形態によれば、半導体装置の製造方法は、基板上にランタン含有シリコン酸化膜を形成し、前記ランタン含有シリコン酸化膜上に電極層を形成し、所定領域において、前記電極層及び前記ランタン含有シリコン酸化膜を所定形状に加工して、前記ランタン含有シリコン酸化膜の側壁を露出させ、前記ランタン含有シリコン酸化膜の側壁に酸化性薬液を接触させる。前記ランタン含有シリコン酸化膜は、酸化性薬液と接触することで、少なくとも一部がシリコン酸化膜に変化する。   According to this embodiment, a method for manufacturing a semiconductor device includes forming a lanthanum-containing silicon oxide film on a substrate, forming an electrode layer on the lanthanum-containing silicon oxide film, and forming the electrode layer and the lanthanum in a predetermined region. The silicon oxide film is processed into a predetermined shape to expose the sidewall of the lanthanum-containing silicon oxide film, and an oxidizing chemical solution is brought into contact with the sidewall of the lanthanum-containing silicon oxide film. The lanthanum-containing silicon oxide film is at least partially changed to a silicon oxide film by contacting with the oxidizing chemical solution.

第1の実施形態による半導体装置の製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor device by 1st Embodiment. 図1に続く工程断面図である。It is process sectional drawing following FIG. 図2に続く工程断面図である。FIG. 3 is a process cross-sectional view subsequent to FIG. 2. 図3に続く工程断面図である。FIG. 4 is a process cross-sectional view subsequent to FIG. 3. 図4に続く工程断面図である。FIG. 5 is a process cross-sectional view subsequent to FIG. 4. 図5に続く工程断面図である。FIG. 6 is a process cross-sectional view subsequent to FIG. 5. 図6に続く工程断面図である。FIG. 7 is a process cross-sectional view subsequent to FIG. 6. 図7に続く工程断面図である。FIG. 8 is a process cross-sectional view subsequent to FIG. 7. 図8に続く工程断面図である。FIG. 9 is a process cross-sectional view subsequent to FIG. 8. シリコン酸化膜のEDS分析結果を示す図である。It is a figure which shows the EDS analysis result of a silicon oxide film. 第2の実施形態による半導体装置の断面図である。It is sectional drawing of the semiconductor device by 2nd Embodiment. 第3の実施形態による半導体装置の断面図である。It is sectional drawing of the semiconductor device by 3rd Embodiment.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施形態)図1〜図9は、第1の実施形態による半導体装置の製造方法を説明する工程断面図である。   (First Embodiment) FIGS. 1 to 9 are process sectional views for explaining a method of manufacturing a semiconductor device according to a first embodiment.

まず、図1に示すように、基板101の表面部にソース・ドレイン領域(図示せず)を形成する。例えば、基板101はp型半導体基板であり、p型半導体基板にリン又はヒ素をイオン注入することでソース・ドレイン領域を形成することができる。   First, as shown in FIG. 1, source / drain regions (not shown) are formed on the surface portion of the substrate 101. For example, the substrate 101 is a p-type semiconductor substrate, and source / drain regions can be formed by ion implantation of phosphorus or arsenic into the p-type semiconductor substrate.

そして、基板101上にゲート絶縁膜の材料となるランタンアルミシリコン酸化膜103、電極層の材料となるポリシリコン膜104、マスク材となるシリコン窒化膜105を順に形成する。ランタンアルミシリコン酸化膜103は非晶質であり、膜厚は3〜30nmである。ポリシリコン膜104は例えばn型ポリシリコン膜である。   Then, a lanthanum aluminum silicon oxide film 103 serving as a gate insulating film material, a polysilicon film 104 serving as an electrode layer material, and a silicon nitride film 105 serving as a mask material are sequentially formed on the substrate 101. The lanthanum aluminum silicon oxide film 103 is amorphous and has a film thickness of 3 to 30 nm. The polysilicon film 104 is, for example, an n-type polysilicon film.

次に、図2に示すように、シリコン窒化膜105上にレジスト106を形成する。そして、リソグラフィ処理により、速度性能を必要としない領域A1のレジスト106をパターニングする。速度性能を必要とする領域A2のレジスト106はパターニングしない。ここで、速度性能を必要としない領域A1は例えば周辺回路領域である。また、領域A2は例えばトランジスタの高速スイッチング動作が要求される回路領域である。   Next, as shown in FIG. 2, a resist 106 is formed on the silicon nitride film 105. Then, the resist 106 in the region A1 that does not require speed performance is patterned by lithography. The resist 106 in the region A2 that requires speed performance is not patterned. Here, the region A1 that does not require speed performance is, for example, a peripheral circuit region. The region A2 is a circuit region in which, for example, a high-speed switching operation of a transistor is required.

次に、図3に示すように、RIE(Reactive Ion Etching)法を用いてレジスト106をマスクにしてシリコン窒化膜105を加工する。これにより、レジスト106のパターンがシリコン窒化膜105に転写される。その後、レジスト106を除去する。   Next, as shown in FIG. 3, the silicon nitride film 105 is processed using the resist 106 as a mask by RIE (Reactive Ion Etching). Thereby, the pattern of the resist 106 is transferred to the silicon nitride film 105. Thereafter, the resist 106 is removed.

次に、図4に示すように、シリコン窒化膜105をマスクとして、RIE法を用いてポリシリコン膜104及びランタンアルミシリコン酸化膜103を加工する。これにより、領域A1においてポリシリコン膜104がゲート電極形状に加工される。また、領域A1では、ゲート電極(ポリシリコン膜104)下のランタンアルミシリコン酸化膜103の側面が露出される。   Next, as shown in FIG. 4, using the silicon nitride film 105 as a mask, the polysilicon film 104 and the lanthanum aluminum silicon oxide film 103 are processed using the RIE method. Thereby, the polysilicon film 104 is processed into the gate electrode shape in the region A1. In the region A1, the side surface of the lanthanum aluminum silicon oxide film 103 under the gate electrode (polysilicon film 104) is exposed.

次に、図5に示すように、領域A1に硫酸・過酸化水素水混合水溶液を供給し、側面が露出しているランタンアルミシリコン酸化膜103をシリコン酸化膜110に変化させる。ランタンアルミシリコン酸化膜103は、露出した側面から硫酸・過酸化水素水混合水溶液が浸入すると、ランタン及びアルミニウムが溶け出し、シリコン酸化膜110となる。図10に、シリコン酸化膜110の構成元素をEDS(Energy dispersive X-ray spectrometry)により検出した結果を示す。図10からシリコン酸化膜110にはランタン及びアルミニウムが含まれていないことがわかる。   Next, as shown in FIG. 5, a mixed aqueous solution of sulfuric acid and hydrogen peroxide solution is supplied to the region A1, and the lanthanum aluminum silicon oxide film 103 whose side surface is exposed is changed to a silicon oxide film 110. The lanthanum aluminum silicon oxide film 103 becomes a silicon oxide film 110 when the mixed aqueous solution of sulfuric acid and hydrogen peroxide solution enters from the exposed side surface and lanthanum and aluminum are dissolved. FIG. 10 shows a result of detecting constituent elements of the silicon oxide film 110 by EDS (Energy dispersive X-ray spectrometry). 10 that the silicon oxide film 110 does not contain lanthanum or aluminum.

次に、図6に示すように、領域A1において、ポリシリコン膜104及びシリコン酸化膜110の側面と、基板101の表面とを覆うシリコン窒化膜120を形成する。シリコン窒化膜120によりゲート電極の側壁が保護される。そして、シリコン窒化膜120上にシリコン酸化膜121を形成し、シリコン窒化膜105をストッパとしてCMP(chemical mechanical polishing)により平坦化する。シリコン酸化膜121は、隣接するゲート電極間を電気的に分離する素子分離絶縁膜である。   Next, as shown in FIG. 6, a silicon nitride film 120 that covers the side surfaces of the polysilicon film 104 and the silicon oxide film 110 and the surface of the substrate 101 is formed in the region A1. The side walls of the gate electrode are protected by the silicon nitride film 120. Then, a silicon oxide film 121 is formed on the silicon nitride film 120, and planarized by CMP (chemical mechanical polishing) using the silicon nitride film 105 as a stopper. The silicon oxide film 121 is an element isolation insulating film that electrically isolates adjacent gate electrodes.

次に、図7に示すように、シリコン窒化膜105及びシリコン酸化膜121上にレジスト130を形成する。そして、リソグラフィ処理により、領域A2のレジスト130をパターニングする。領域A1のレジスト130はパターニングしない。   Next, as shown in FIG. 7, a resist 130 is formed on the silicon nitride film 105 and the silicon oxide film 121. Then, the resist 130 in the region A2 is patterned by lithography processing. The resist 130 in the region A1 is not patterned.

次に、図8に示すように、RIE法を用いてレジスト130をマスクにしてシリコン窒化膜105を加工する。これにより、レジスト130のパターンがシリコン窒化膜105に転写される。その後、レジスト130を除去する。   Next, as shown in FIG. 8, the silicon nitride film 105 is processed using the resist 130 as a mask by RIE. Thereby, the pattern of the resist 130 is transferred to the silicon nitride film 105. Thereafter, the resist 130 is removed.

次に、図9に示すように、シリコン窒化膜105をマスクとして、RIE法を用いて領域A2のポリシリコン膜104及びランタンアルミシリコン酸化膜103を加工する。これにより、領域A2においてポリシリコン膜104がゲート電極形状に加工される。その後、図6に示す工程と同様の方法により、領域A2に、ゲート電極の側壁を保護するシリコン窒化膜140及び素子分離絶縁膜となるシリコン酸化膜141を形成する。   Next, as shown in FIG. 9, using the silicon nitride film 105 as a mask, the polysilicon film 104 and the lanthanum aluminum silicon oxide film 103 in the region A2 are processed using the RIE method. Thereby, the polysilicon film 104 is processed into the gate electrode shape in the region A2. Thereafter, a silicon nitride film 140 that protects the sidewall of the gate electrode and a silicon oxide film 141 that serves as an element isolation insulating film are formed in the region A2 by a method similar to the process shown in FIG.

このようにして、領域A1にゲート絶縁膜がシリコン酸化膜110となっているトランジスタを形成し、領域A2にゲート絶縁膜がランタンアルミシリコン酸化膜103となっているトランジスタを形成することができる。シリコン酸化膜110はランタンアルミシリコン酸化膜103からランタン及びアルミニウムが溶け出すことで得られるものであるため、シリコン酸化膜110とランタンアルミシリコン酸化膜103の膜厚はほぼ同じである。   In this manner, a transistor whose gate insulating film is the silicon oxide film 110 can be formed in the region A1, and a transistor whose gate insulating film is the lanthanum aluminum silicon oxide film 103 can be formed in the region A2. Since the silicon oxide film 110 is obtained by dissolving lanthanum and aluminum from the lanthanum aluminum silicon oxide film 103, the silicon oxide film 110 and the lanthanum aluminum silicon oxide film 103 have substantially the same film thickness.

このように、本実施形態によれば、ゲート絶縁膜の誘電率が異なるトランジスタを簡易な方法で低コストに製造することができる。   Thus, according to this embodiment, transistors having different dielectric constants of the gate insulating film can be manufactured at a low cost by a simple method.

(第2の実施形態)上記第1の実施形態において、領域A2のゲート絶縁膜(ランタンアルミシリコン酸化膜103)の一部をシリコン酸化膜に変化させてもよい。例えば、図9に示す工程において、ゲート電極を加工した後、シリコン窒化膜140を形成する前に、領域A2に硫酸・過酸化水素水混合水溶液を供給する。そして、側面が露出しているランタンアルミシリコン酸化膜103を硫酸・過酸化水素水混合水溶液に所定時間接触させる。ここでランタンアルミシリコン酸化膜103を硫酸・過酸化水素水混合水溶液に接触させる時間は、図5に示す工程においてランタンアルミシリコン酸化膜103を硫酸・過酸化水素水混合水溶液に接触させる時間より短くする。   (Second Embodiment) In the first embodiment, a part of the gate insulating film (lanthanum aluminum silicon oxide film 103) in the region A2 may be changed to a silicon oxide film. For example, in the step shown in FIG. 9, after processing the gate electrode and before forming the silicon nitride film 140, a mixed aqueous solution of sulfuric acid and hydrogen peroxide solution is supplied to the region A2. Then, the lanthanum aluminum silicon oxide film 103 whose side surfaces are exposed is brought into contact with a sulfuric acid / hydrogen peroxide mixed solution for a predetermined time. Here, the time for which the lanthanum aluminum silicon oxide film 103 is brought into contact with the sulfuric acid / hydrogen peroxide mixed solution is shorter than the time for which the lanthanum aluminum silicon oxide film 103 is brought into contact with the sulfuric acid / hydrogen peroxide mixed solution in the step shown in FIG. To do.

このような処理により、図11に示すように、ランタンアルミシリコン酸化膜103の両端部がシリコン酸化膜210に変化する。   By such processing, both end portions of the lanthanum aluminum silicon oxide film 103 are changed to the silicon oxide film 210 as shown in FIG.

本実施形態によれば、ゲート絶縁膜の膜厚を維持したまま、両端部の誘電率を下げ、リーク電流が流れやすいゲート端部を用いることなく、安定した中央部を用いてトランジスタの閾値電圧を制御することが可能となる。   According to this embodiment, while maintaining the thickness of the gate insulating film, the dielectric constant of both ends is lowered, and the threshold voltage of the transistor is used by using a stable central portion without using the gate end where leakage current easily flows. Can be controlled.

(第3の実施形態)上記第1の実施形態の図5に示す工程において、ランタンアルミシリコン酸化膜103を硫酸・過酸化水素水混合水溶液に曝す時間を長くして過処理状態にしてもよい。例えば、ランタンアルミシリコン酸化膜103を硫酸・過酸化水素水混合水溶液に40分接触させる。これにより、ランタンアルミシリコン酸化膜103から溶出する元素の量が増え、図12に示すように、シリコン酸化膜110の一部(例えば中央部)に空洞301が形成される。ゲート絶縁膜に空洞が形成されたゲート電極は電気破壊が容易であるため、この半導体装置は、ヒューズトランジスタのヒューズとしての機能を有することができる。   (Third Embodiment) In the step shown in FIG. 5 of the first embodiment, the lanthanum aluminum silicon oxide film 103 may be exposed to a sulfuric acid / hydrogen peroxide solution mixed solution for a longer time to be in an overprocessed state. . For example, the lanthanum aluminum silicon oxide film 103 is brought into contact with a sulfuric acid / hydrogen peroxide mixed solution for 40 minutes. As a result, the amount of the element eluted from the lanthanum aluminum silicon oxide film 103 is increased, and as shown in FIG. 12, a cavity 301 is formed in a part (for example, the central part) of the silicon oxide film 110. Since the gate electrode in which the cavity is formed in the gate insulating film is easily broken down, this semiconductor device can have a function as a fuse of the fuse transistor.

上記第1〜第3の実施形態では、電極層の材料としてn型ポリシリコン膜を用いる例について説明したが、電極層材料に、p型ポリシリコン、ポリシリコン/金属(タングステン、モリブテン、チタン、タンタル等)の積層膜、金属炭化物(タンタル、チタン、タングステン等)、金属窒化物(タンタル、チタン、タングステン、モリブデン等)、金属(タンタル、チタン、タングステン、モリブデン等)およびこれらのうち少なくとも1つからなる物質を含む積層膜を用いても良い。   In the first to third embodiments, the example in which the n-type polysilicon film is used as the material of the electrode layer has been described. However, as the electrode layer material, p-type polysilicon, polysilicon / metal (tungsten, molybdenum, titanium, Laminated film of tantalum, etc., metal carbide (tantalum, titanium, tungsten, etc.), metal nitride (tantalum, titanium, tungsten, molybdenum, etc.), metal (tantalum, titanium, tungsten, molybdenum, etc.) and at least one of these A laminated film containing a substance made of may be used.

また、上記第1〜第3の実施形態では、領域A1のトランジスタのゲート絶縁膜をランタンアルミシリコン酸化膜103からシリコン酸化膜110へ変化させるにあたり、硫酸・過酸化水素水混合水溶液を供給していたが、硫酸・オゾン混合水など他の酸化性薬液を用いてもよい。   In the first to third embodiments, a mixed aqueous solution of sulfuric acid and hydrogen peroxide is supplied to change the gate insulating film of the transistor in the region A1 from the lanthanum aluminum silicon oxide film 103 to the silicon oxide film 110. However, other oxidizing chemicals such as sulfuric acid / ozone mixed water may be used.

また、上記第1〜第3の実施形態では、ゲート絶縁膜の材料としてランタンアルミシリコン酸化膜103を形成していたが、ランタンシリコン酸化膜を形成してもよい。ランタンシリコン酸化膜は酸化性薬液と接触することでランタンが溶出し、シリコン酸化膜に変化する。   In the first to third embodiments, the lanthanum aluminum silicon oxide film 103 is formed as the material of the gate insulating film. However, a lanthanum silicon oxide film may be formed. When the lanthanum silicon oxide film comes into contact with the oxidizing chemical solution, lanthanum elutes and changes to a silicon oxide film.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

101 基板
103 ランタンアルミシリコン酸化膜
104 ポリシリコン膜
105 シリコン窒化膜
110、210 シリコン酸化膜
301 空洞
101 substrate 103 lanthanum aluminum silicon oxide film 104 polysilicon film 105 silicon nitride film 110, 210 silicon oxide film 301 cavity

Claims (7)

基板上にアルミニウムが添加されたランタン含有シリコン酸化膜を形成し、
前記ランタン含有シリコン酸化膜上に電極層を形成し、
第1所定領域において、前記電極層及び前記ランタン含有シリコン酸化膜を所定形状に加工して、前記ランタン含有シリコン酸化膜の側壁を露出させ、
前記ランタン含有シリコン酸化膜の側壁に酸化性薬液を接触させて、前記ランタン含有シリコン酸化膜をシリコン酸化膜に変化させるとともに、前記シリコン酸化膜中に空洞を形成し、
前記ランタン含有シリコン酸化膜をシリコン酸化膜に変化させた後、前記第1所定領域とは異なる第2所定領域において、前記電極層及び前記ランタン含有シリコン酸化膜を所定形状に加工して、前記ランタン含有シリコン酸化膜の側壁を露出させ、
前記第2所定領域の前記ランタン含有シリコン酸化膜の側壁に酸化性薬液を接触させて、このランタン含有シリコン酸化膜の両端部をシリコン酸化膜に変化させる
半導体装置の製造方法。
A lanthanum-containing silicon oxide film to which aluminum is added is formed on the substrate,
Forming an electrode layer on the lanthanum-containing silicon oxide film;
In the first predetermined region, the electrode layer and the lanthanum-containing silicon oxide film are processed into a predetermined shape to expose the sidewall of the lanthanum-containing silicon oxide film,
An oxidizing chemical solution is brought into contact with the side wall of the lanthanum-containing silicon oxide film to change the lanthanum-containing silicon oxide film into a silicon oxide film, and a cavity is formed in the silicon oxide film.
After the lanthanum-containing silicon oxide film is changed to a silicon oxide film, the electrode layer and the lanthanum-containing silicon oxide film are processed into a predetermined shape in a second predetermined region different from the first predetermined region, and the lanthanum Exposing the side wall of the silicon oxide film,
A manufacturing method of a semiconductor device, wherein an oxidizing chemical solution is brought into contact with a side wall of the lanthanum-containing silicon oxide film in the second predetermined region, and both ends of the lanthanum-containing silicon oxide film are changed to silicon oxide films.
基板上にランタン含有シリコン酸化膜を形成し、
前記ランタン含有シリコン酸化膜上に電極層を形成し、
所定領域において、前記電極層及び前記ランタン含有シリコン酸化膜を所定形状に加工して、前記ランタン含有シリコン酸化膜の側壁を露出させ、
前記ランタン含有シリコン酸化膜の側壁に酸化性薬液を接触させて、前記ランタン含有シリコン酸化膜の少なくとも一部をシリコン酸化膜に変化させる
半導体装置の製造方法。
A lanthanum-containing silicon oxide film is formed on the substrate,
Forming an electrode layer on the lanthanum-containing silicon oxide film;
In a predetermined region, the electrode layer and the lanthanum-containing silicon oxide film are processed into a predetermined shape to expose a sidewall of the lanthanum-containing silicon oxide film,
A method of manufacturing a semiconductor device, wherein an oxidizing chemical solution is brought into contact with a sidewall of the lanthanum-containing silicon oxide film to change at least a part of the lanthanum-containing silicon oxide film into a silicon oxide film.
前記ランタン含有シリコン酸化膜の両端部をシリコン酸化膜に変化させることを特徴とする請求項2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein both end portions of the lanthanum-containing silicon oxide film are changed to silicon oxide films. 前記ランタン含有シリコン酸化膜の側壁に酸化性薬液を接触させて、前記ランタン含有シリコン酸化膜の少なくとも一部をシリコン酸化膜に変化させるとともに、前記シリコン酸化膜中に空洞を形成することを特徴とする請求項2に記載の半導体装置の製造方法。   An oxidizing chemical solution is brought into contact with the sidewall of the lanthanum-containing silicon oxide film to change at least a part of the lanthanum-containing silicon oxide film into a silicon oxide film, and a cavity is formed in the silicon oxide film. A method for manufacturing a semiconductor device according to claim 2. 前記ランタン含有シリコン酸化膜はアルミニウムが添加されていることを特徴とする請求項2乃至4のいずれかに記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 2, wherein aluminum is added to the lanthanum-containing silicon oxide film. 前記所定領域において、前記ランタン含有シリコン酸化膜の少なくとも一部をシリコン酸化膜に変化させた後、前記所定領域とは異なる領域において、前記電極層及び前記ランタン含有シリコン酸化膜を所定形状に加工することを特徴とする請求項2に記載の半導体装置の製造方法。   In the predetermined region, after changing at least a part of the lanthanum-containing silicon oxide film to a silicon oxide film, the electrode layer and the lanthanum-containing silicon oxide film are processed into a predetermined shape in a region different from the predetermined region. The method of manufacturing a semiconductor device according to claim 2. 基板上の第1領域に形成され、空洞を含むシリコン酸化膜と、
前記シリコン酸化膜上に形成された第1ゲート電極と、
前記基板上の第2領域に形成されたランタン含有シリコン酸化膜と、
前記ランタン含有シリコン酸化膜上に形成された第2ゲート電極と、
を備える半導体装置。
A silicon oxide film formed in a first region on the substrate and including a cavity;
A first gate electrode formed on the silicon oxide film;
A lanthanum-containing silicon oxide film formed in the second region on the substrate;
A second gate electrode formed on the lanthanum-containing silicon oxide film;
A semiconductor device comprising:
JP2012058961A 2012-03-15 2012-03-15 Semiconductor device and method of manufacturing semiconductor device Pending JP2013191818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012058961A JP2013191818A (en) 2012-03-15 2012-03-15 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012058961A JP2013191818A (en) 2012-03-15 2012-03-15 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2013191818A true JP2013191818A (en) 2013-09-26

Family

ID=49391748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012058961A Pending JP2013191818A (en) 2012-03-15 2012-03-15 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2013191818A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017528907A (en) * 2014-08-19 2017-09-28 インテル・コーポレーション MOS type antifuse whose breakdown is accelerated by voids

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017528907A (en) * 2014-08-19 2017-09-28 インテル・コーポレーション MOS type antifuse whose breakdown is accelerated by voids

Similar Documents

Publication Publication Date Title
TWI524397B (en) Integrated circuits having replacement metal gates with improved threshold voltage performance and methods for fabricating the same
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US8846510B2 (en) Method and structure to boost MOSFET performance and NBTI
US10050036B2 (en) Semiconductor structure having common gate
JP5001522B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2007150292A (en) Semiconductor element and its manufacturing method
CN107180869B (en) Semiconductor device and method of forming the same
JP5990843B2 (en) Semiconductor device manufacturing method and semiconductor device
KR102311552B1 (en) Semiconductor device and method for manufacturing of the same
US10811520B2 (en) Semiconductor device and method for manufacturing same
US9177913B2 (en) Semiconductor structure and fabrication method
KR20080025191A (en) A semiconductor device including a vertical decoupling capacitor
US9748231B2 (en) Semiconductor device
JP5654184B1 (en) Semiconductor device manufacturing method and semiconductor device
KR101812593B1 (en) Method of manufacturing semiconductor device
US20090224324A1 (en) Semiconductor device and manufacturing method thereof
JP2013191818A (en) Semiconductor device and method of manufacturing semiconductor device
JP2008021935A (en) Electronic device and manufacturing method thereof
CN113764423A (en) Semiconductor structure and forming method thereof
JP4902888B2 (en) Semiconductor device and manufacturing method thereof
JP2011100910A (en) Semiconductor device, and method for manufacturing the same
CN103390584A (en) Method for manufacturing semiconductor device
JP6159777B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2005322730A (en) Semiconductor device and manufacturing method therefor
CN115274446A (en) Transistor structure, semiconductor structure and preparation method thereof