JP2013190244A - 炉外核計装装置 - Google Patents

Abstract

【課題】種々の状況において、メモリへの誤書き込みが防止でき、より安全が確保できる炉外核計装装置を得ることを目的とする。
【解決手段】キーホールを備え、キーホールは、キーロックスイッチが差し込まれている状態において、汎用ロジックにより、電気的に書き換え可能な不揮発性メモリに対する書き込みが有効となるよう構成されるとともに、電気的に書き換え可能な不揮発性メモリに対する書き込みが有効になっているとき、かつ操作パネルとＦＰＧＡとがシリアル通信を行い、このシリアル通信のデータ順が所定のデータ順である場合に、ＣＰＵが、電気的に書き換え可能な不揮発性メモリを制御することにより、操作パネルから出力された、電気的に書き換え可能な不揮発性メモリに対する書き換えデータが、ＦＰＧＡから電気的に書き換え可能な不揮発性メモリに送られて、電気的に書き換え可能な不揮発性メモリのデータを書き換えるようにした。
【選択図】図１

Description

この発明は、原子炉容器外の中性子束を監視する炉外核計装装置に関し、特に炉外核計装装置を構成している炉外核計装盤に関するものである。

炉外核計装装置は、加圧水型原子炉（ＰＷＲ：Pressurized Water Reactor）の原子炉
容器外の中性子束を連続監視することにより、起動時および運転時の原子炉の状態を監視して、中性子束の状態に異常が検出された場合は、警報信号及び原子炉を緊急停止させる信号を出力することで、原子炉の保護を行うものである。炉外核計装装置は、主に中性子束を計測して電流値に変換する中性子検出器と、変換された電流値を演算処理して前記信号に変換する炉外核計装盤から構成されている。

一般に、炉外核計装装置の中性子計測範囲は、原子炉の停止状態から出力運転に至るまでの中性子束のレベルに応じて、中性子源領域、中間領域、及び出力領域（運転領域）に分けられる。中性子検出器および炉外核計装盤の構造、機能は領域ごとに異なり、出力領域の演算処理には検出器信号処理回路（Ｉ／Ｅアンプ、つまり、電流／電圧アンプ）が用いられる。

炉外核計装装置は、上記のように中性子検出器と炉外核計装盤とで構成されている。中性子検出器は、原子炉格納容器の内部に設けられる原子炉容器の外部の周囲に複数体設置する。中性子検出器は、原子炉容器から漏洩してくる中性子束を計測して電流値に変換する。この電流値を炉外核計装盤の検出器信号処理回路に入力して、炉出力レベルに応じた出力電圧に変換する。そして、検出器信号処理回路の出力電圧を信号処理カードに入力する。信号処理カードでは、Ａ／Ｄ（アナログ／デジタル）変換、工学値変換を行い、各種信号を操作パネルや原子炉保護系システム内の入出力カードに出力する。また、ディジタルデータに変換された測定データは、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）（登録商標）のような電気的に書き換え可能な記憶装置に記憶される。

ここで、中性子検出器自身や検出器信号処理回路の増幅器の経年変化などを補正するために、校正作業が必要となる（例えば特許文献１）。この校正作業は、操作パネルを介して、オペレータによって実行される。このとき、記憶装置に記憶されたデータを書き換える作業が発生する場合がある。

従来の炉外核計装装置において、記憶装置に記憶されたデータを書き換えるためのメモリアクセス構造の一例のブロック図を図５に示す。このメモリアクセス構造は、ＣＰＵ２２０、ＦＰＧＡ（Field Programmable Gate Array）２３０、ＥＥＰＲＯＭ（登録商標）などの電気的に書き換え可能な不揮発性メモリ２４０を搭載した信号処理カード１１１と、外部から人間が操作する操作パネル１２０から構成されている。操作パネル１２０はこの信号処理カード１１１とは別の電子基板３１０に配置されている。

ＣＰＵ２２０は、主に信号処理の制御や演算を行う。操作パネル１２０からの入力は、ＦＰＧＡ２３０と通信してデータが入力される。この入力は、ＣＰＵからのライト信号をＦＰＧＡ２３０がソフトウエア処理して、ＦＰＧＡ２３０が直接不揮発性メモリ２４０に記憶されているデータを書き換える。

特開２０００−２６６８８４号公報

従来の炉外核計装装置のデータ書き換えのメモリアクセスは以上のように構成されており、操作パネルからの入力によりデータを書き換える際、ＦＰＧＡのソフトウエア処理を介しており、ＣＰＵからメモリに直接アクセスする構成となっていない。ＦＰＧＡを介したメモリアクセスの場合、ＦＰＧＡ内部の処理がブラックボックスとなり、回路図だけでは動作が理解できないという問題があった。

また、不揮発性メモリとしてリセット機能が無く、電源起動時などにメモリへの誤書き込みの恐れがあることや、操作パネルを誤って操作した場合にメモリのデータを書き換えてしまう恐れがあった。

この発明は上述のような課題を解決するためになされたものであり、種々の状況において、メモリへの誤書き込みが防止でき、より安全が確保できる炉外核計装装置を得ることを目的とする。

この発明に係わる炉外核計装装置は、原子炉容器の外の中性子束を計測して電流値に変換する中性子検出器と、変換された電流値を電圧値に変換する検出器信号処理回路と、この検出器信号処理回路において変換された電圧値を用いて演算処理して原子炉の運転時の中性子束の状態を出力する信号処理カードと、マンマシンインターフェースを備えた操作パネルと、を備えた炉外核計装装置において、信号処理カードは、ＣＰＵと、ＦＰＧＡと、電気的に書き換え可能な不揮発性メモリと、キーホールを備え、キーホールにキーロックスイッチが差し込まれている状態において、汎用ロジックにより、電気的に書き換え可能な不揮発性メモリに対する書き込みが有効となるよう構成されるとともに、電気的に書き換え可能な不揮発性メモリに対する書き込みが有効になっているとき、かつ操作パネルとＦＰＧＡとがシリアル通信を行い、このシリアル通信のデータ順が所定のデータ順である場合に、ＣＰＵが、電気的に書き換え可能な不揮発性メモリを制御することにより、操作パネルから出力された、電気的に書き換え可能な不揮発性メモリに対する書き換えデータが、ＦＰＧＡから電気的に書き換え可能な不揮発性メモリに送られて、電気的に書き換え可能な不揮発性メモリのデータを書き換えるようにした。

この発明の炉外核計装装置によれば、種々の状況においてメモリへの誤書き込みが防止でき、信頼性の高い炉外核計装装置を得ることができる。

この発明の実施の形態１による炉外核計装装置の信号処理カードの概要を示すブロック図である。 炉外核計装装置の一般的な構成を示す構成図である。 この発明の実施の形態１による、メモリアクセス動作を説明するフローチャートである。 従来の炉外核計装装置の信号処理カードのメモリアクセス構成の一例を示すブロック図である。

実施の形態１．
図２は、炉外核計装装置の一般的な構成を示す構成図である。図２において、原子炉格納容器１５内に設置される原子炉容器１６の外部の周辺に炉外核計装装置１４の中性子検出器３が設けられる。中性子検出器３は、原子炉容器１６の上部から漏洩する中性子を検出し電流値に変換する上部検出器４と、この原子炉容器１６の下部から漏洩する中性子を検出し電流値に変換する下部検出器５を一体にしたものである。上部検出器４で変換された電流値は上部検出器ケーブル６を経由して、通常原子炉格納容器１５の外部に設置される炉外核計装装置１４の炉外核計装盤１内にある検出器信号処理回路８に入力される。下部検出器５で変換された電流値も同様に、下部検出器ケーブル７を経由して検出器信号処理回路８に入力される。

この検出器信号処理回路８は、上部検出器４に対応した回路と下部検出器５に対応した回路がそれぞれあり、この検出器信号処理回路８により電流値が上部検出器用出力電圧信号９、下部検出器用出力電圧信号１０に変換される。この両出力電圧信号９、１０を炉外核計装盤１内の信号処理カード１１に入力する。信号処理カード１１では、Ａ／Ｄ（アナログ／デジタル）変換、工学値変換を行い、各種信号を信号処理カード１１とは別の電子基板３１に配置された操作パネル１２や原子炉安全保護盤１８とシリアル通信にてデータ通信する。

本発明の実施の形態による、信号処理カード１１の詳細を図１に示す。検出器信号処理回路８からの上部検出器用出力電圧信号９、下部検出器用出力電圧信号１０はＡ／Ｄ変換器１１０に入力されてデジタル信号となり、第一のＦＰＧＡ（Field Programmable Gate Array）２３１に入力される。また、検出器信号処理回路８は、フロント操作パネル８０
において表示器８３や入力キー８２などのマンマシンインターフェースを備えている。フロント操作パネル８０からは、検出器信号処理回路８にある増幅器のゲインなどを設定できるようになっている。このゲイン値はシリアル通信線８４を通じて第一のＦＰＧＡ２３１にも入力される。表示器８３は、ゲイン設定時にゲインを表示したり、工学値やトリップ設定値を表示したりする。

一方、操作パネル１２にも、表示器１２３や入力キー１２２などのマンマシンインターフェースを備えている。操作パネルからは、トリップ設定値の変更やゲイン設定を行う。また、操作パネル１２からは、定期的な調整、校正作業のため、テスト信号を、テスト校正用カード１７を介して検出器信号処理回路８に送信して、調整、校正作業も行う。なお、検出器信号処理回路８のフロント操作パネル８０からは、上記のように、検出器信号処理回路８にある増幅器のゲインなどを設定する。一方、操作パネル１２からは、上部検出器４、下部検出器５などの中性子検出器３そのものの感度が経年変化によって変化したときに、変化分として補正係数を設定する。操作パネル１２からは、また、原子炉に所定のレベルを超える異常や故障が発生した場合に緊急停止させるための中性子束高トリップ(高設定)セット値を変更する場合に、トリップセット値を設定する。操作パネル１２は、
第二のＦＰＧＡ２３２とシリアル通信線１２４を介してデータ通信を行い、例えば、操作パネル１２で設定するゲイン値を第二のＦＰＧＡ２３２から電気的に書き換え可能な不揮発性メモリ２４に書き込む。

このように、電気的に書き換え可能な不揮発性メモリ２４には、検出器信号処理回路８から受信した設定値データ、操作パネル１２から受信した設定値データなどの他、信号処理カード単位で定められた装置番号や、通信接続相手である原子炉安全保護盤１８の装置番号などの不変値も記憶されている。

ここで、メモリアクセス構造について説明する。電気的に書き込み可能な不揮発性メモリ２４へのデータは、第一のＦＰＧＡ２３１および第二のＦＰＧＡ２３２から送られる。メモリアクセスコントロールは、ＣＰＵ２２が行うが、電気的に書き込み可能な不揮発性
メモリ２４への書き込みが常に可能であると、誤った書き込みが行われる恐れがある。そこで、信号処理カード１１には、メモリアクセスを物理的に制限するためのキーホール２５が配置されている。キーホール２５は、汎用ロジック２７を介して電気的に書き換え可能な不揮発性メモリ２４のアクセスを制限する信号を出力する。汎用ロジック２７は、キーホール２５が開錠されていなければ、ＣＰＵ２２から第一のＦＰＧＡ２３１を介してライト信号が無効となるように、汎用ロジック２７によって電気的に書き換え可能な不揮発性メモリ２４アクセスが制限される。キーロックスイッチ２６によってキーホール２５を開錠すると、ＣＰＵ２２から第一のＦＰＧＡ２３１を介して送られるライト信号が汎用ロジック２７によって有効となり、電気的に書き換え可能な不揮発性メモリ２４に記憶されているデータを書き換えることができる。

なお、キーロックスイッチ２６によってキーホール２５が開錠されていない場合には、検出器信号処理回路８のフロント操作パネル８０のライトプロテクト（ＷＰ）ランプ８１や、操作パネル１２のライトプロテクトランプ１２１が点灯して、設定値の変更など、電気的に書き換え可能な不揮発性メモリ２４へのデータ書き換えができない状態であることを表示する。さらに、信号処理カード１１にもライトプロテクトランプ２５１を設けておくと、メモリアクセス制限の状態をより確実に認識できる。

図１に示す構成におけるＣＰＵ２２、第一のＦＰＧＡ２３１、第二のＦＰＧＡ２３２、および電気的に書き換え可能な不揮発性メモリ２４は、図４に示すＣＰＵ２２０、ＦＰＧＡ２３０、電気的に書き換え可能な不揮発性メモリ２４０の構成とは異なっている。すなわち、キーホール２５の状態が汎用ロジック２７を介して電気的書き換え可能な不揮発性メモリ２４のライト信号（ＷＲ）を制御しているため、ライトプロテクトの状態が回路的に認識可能な構成となっている。

図１、図２および図３を用いて動作を説明する。ＣＰＵ２２は、主に検出器信号処理回路８から入力される中性子検出器３の信号を処理するための信号処理の制御や演算を行う。一方、操作パネル１２からの出力は、操作パネル１２とシリアル通信配線により接続されている第二のＦＰＧＡ２３２とシリアル通信により通信して、第二のＦＰＧＡ２３２に入力される。操作パネル１２から入力する例として、中性子検出器３の感度が変化した場合に、演算による倍率（補正係数）など、電気的に書き換え可能な不揮発性メモリ２４に記憶されている設定値データを修正するため、新たな設定値データを入力して記憶されている設定値データを書き換える操作がある。このような、電気的に書き換え可能な不揮発性メモリ２４のデータを、オペレータによって書き換える必要がある事態は、頻繁には発生しない。そこで、このデータの書き換えの操作は、キーロックスイッチ２６によってキーホール２５を開錠した後にしか実行できないようにした。

また、電気的に書き換え可能な不揮発性メモリ２４に記憶されたデータを書き換える操作以外においても、操作パネル１２から、オペレータが入力する場合もある。すなわち、操作パネル１２から出力される信号は、電気的に書き換え可能な不揮発性メモリ２４に対する信号以外の信号も含まれる。

例えば次のような例がある。図２において検出器信号処理回路８は、電流／電圧変換増幅器により構成されているが、この電流電圧変換増幅器を校正するために、テスト校正用カード１７が設けられている。電流電圧変換増幅器を校正する場合、テスト校正用カード１７から校正用の信号を出力して電流電圧変換増幅器を校正する。テスト校正を実行する場合、操作パネル１２をオペレータが操作して、操作パネル１２からテスト校正用カードに指令が送られる。この時、電気的に書き換え可能な不揮発性メモリ２４のデータを書き換える操作はしない。しかし、オペレータが誤ってデータ書き換えの操作をすることも考えられる。図１の構成にあっては、キーロックスイッチ２６によってキーホール２５を開
錠しない限り、電気的に書き換え可能な不揮発性メモリのデータを書き換えることはできない。

以上のように、電気的に書き換え可能な不揮発性メモリ２４に記憶されているデータを書き換える操作の場合だけ、オペレータがキーロックスイッチ２６によってキーホール２５を開錠した後に、操作パネル１２やフロント操作パネル８０からデータの書き換え操作を実行する。キーホール２５が開錠されると、汎用ロジック２７は電気的に書き換え可能な不揮発性メモリ２４へアクセスを有効にする。この状態で、例えば操作パネル１２から第二のＦＰＧＡ２３２にデータが送られてくると、ＣＰＵ２２が、ライト信号を第一のＦＰＧＡ２３１および汎用ロジック２７を介して電気的に書き換え可能な不揮発性メモリ２４に送ることで、第二のＦＰＧＡ２３２から書き換えのデータが電気的に書き換え可能な不揮発性メモリ２４受け付けられる。

なお、電気的に書き換え可能な不揮発性メモリ２４はリセット機能を有している。電源立ち上げ時は、電気的に書き換え可能な不揮発性メモリ２４の内部回路、およびセットが不安定な低電圧領域を通過して電源電圧が立ち上がるため、電源監視回路２８を設けて、正常に電源が起動するまで電気的に書き換え可能な不揮発性メモリ２４内部を完全にリセットし立ち上がるようにしている。

このように、キーホール２５の物理的なアクセス制限によりメモリアクセスが制限されるため、電気的に書き換え可能な不揮発性メモリ２４のデータを書き換えるときだけ、確実にデータが書き換えられる。データ書き換え以外のときは、キーホール２５によって電気的に書き換え可能な不揮発性メモリ２４へのアクセス制限が掛かっているため、電気的に書き換え可能な不揮発性メモリ２４のデータが書き換えられることはない。例えば、電源起動時などの誤書き込みが防止できる。また、操作パネル１２やフロント操作パネル８０から、電気的に書き換え可能な不揮発性メモリ２４のデータを書き換える操作以外のときに、誤ってデータを書き換えることも防止できる。

データの書き換え操作を、図３に示すフローチャートにより具体的に説明する。キーホール２５が閉錠した状態では、電気的に書き換え可能な不揮発性メモリ２４への書き込みが禁止されている状態であるため、このことをオペレータに知らせるために、操作パネル１２のＷＰ（ライトプロテクト）ランプ１２１が点灯した状態になっている。オペレータは、データ書き換え操作を実行しようとするとき、まず例えば操作パネル１２のＷＰランプ１２１が点灯しているかどうか確認する（ＳＴ１）。ＷＰランプ１２１が点灯していることを確認したら、キーロックスイッチ２６をキーホール２５に差し込んで、キーホール２５のロックを解除する（ＳＴ２）。ロックを解除すると操作パネル１２のＷＰランプ１２１が消灯して（ＳＴ３）、オペレータにロックが解除されている状態であることを知らせる。ステップＳＴ１において、もし操作パネル１２のＷＰランプ１２１が点灯していない場合は、すでにキーホール２５のロックが解除された状態であるため、キーロックスイッチ２６によるロックの解除操作は必要ない。

操作パネルのＷＰランプが消灯していることを確認すると、操作パネルから書き込みデータを設定する（ＳＴ４）。設定された設定値が正しい設定値であることを確認して操作パネルのＥＮ（設定）キーを押下げると（ＳＴ５）、操作パネル１２から設定値データが第二のＦＰＧＡ２３２に入力され、電気的に書き換え可能な不揮発性メモリ２４のデータ書き込みが実行される（ＳＴ７）。データ書き込みの実行が終了した後、キーロックスイッチ２６をキーホール２５から抜くことで、キーホール２５がロックされ（ＳＴ７）、操作パネルのＷＰランプが点灯し（ＳＴ８）、オペレータにデータ書き込みができない状態になったことを知らせる。

以上のように、キーホール２５にキーロックスイッチ２６が差し込まれている状態において、汎用ロジック２７を介して、電気的に書き換え可能な不揮発性メモリ２４に対する書き込み有効となるよう構成されるとともに、電気的に書き換え可能な不揮発性メモリ２４の書き込みが有効になっているとき、かつ操作パネル１２と第二のＦＰＧＡ２３２とがシリアル通信を行い、このシリアル通信のデータ順が所定のデータ順である場合に、ＣＰＵ２２が、電気的に書き換え可能な不揮発性メモリ２４を制御することにより、操作パネル１２から出力された、電気的に書き換え可能な不揮発性メモリ２４に対する書き換えデータが、第二のＦＰＧＡ２３２から電気的に書き換え可能な不揮発性メモリ２４に送られて、電気的に書き換え可能な不揮発性メモリ２４のデータを書き換えるように構成されている。

以上では、操作パネル１２から電気的に書き換え可能な不揮発性メモリ２４へのデータ書き換えについて説明した。検出器信号処理回路８のフロント操作パネル８０から設定するゲイン設定など、フロント操作パネル８０から電気的に書き換え可能な不揮発性メモリ２４へのデータ書き換え時は、データをフロント操作パネル８０と第一のＦＰＧＡ２３１との間のシリアル通信線８４を介してやり取りする。このとき、図１の構成から明らかなように、操作パネル１２から電気的に書き換え可能な不揮発性メモリ２４へのデータ書き換えと同様に、キーホール２５とキーロックスイッチ２６によるアクセス制限が有効となっている。

以上のように、本実施の形態では、キーホール２５がキーロックスイッチ２６によって開錠されている場合にだけ、電気的に書き換え可能な不揮発性メモリ２４に記憶されているデータを書き換えることができ、キーホール２５がキーロックスイッチ２６によって開錠されていない場合は、電気的に書き換え可能な不揮発性メモリ２４のデータ書き換えが許可されないように構成した。また、電気的書き換え可能な不揮発性メモリ２４にリセット機能が付加されており、電源起動時の不安定な状態ではリセットが働く構成とした。このため、電源起動時や、オペレータの誤操作によって電気的に書き換え可能な不揮発性メモリ２４のデータが書き換えられる恐れがない。

３：中性子検出器 ８：検出器信号処理回路
１１：信号処理カード １２：操作パネル
１４：炉外核計装装置 １６：原子炉容器
２２：ＣＰＵ ２３０、２３１、２３２：ＦＰＧＡ
２４：電気的に書き換え可能な不揮発性メモリ
２５：キーホール ２６：キーロックスイッチ
８０：フロント操作パネル

Claims (4)

1. 原子炉容器の外の中性子束を計測して電流値に変換する中性子検出器と、
   変換された電流値を電圧値に変換する検出器信号処理回路と、
   この検出器信号処理回路において変換された電圧値を用いて演算処理して原子炉の運転時の中性子束の状態を出力する信号処理カードと、
   マンマシンインターフェースを備えた操作パネルと、を備えた炉外核計装装置において、前記信号処理カードは、ＣＰＵと、ＦＰＧＡと、電気的に書き換え可能な不揮発性メモリと、キーホールを備え、
   前記キーホールにキーロックスイッチが差し込まれている状態において、汎用ロジックにより、前記電気的に書き換え可能な不揮発性メモリに対する書き込みが有効となるよう構成されるとともに、
   前記電気的に書き換え可能な不揮発性メモリに対する書き込みが有効になっているとき、かつ前記操作パネルと前記ＦＰＧＡとがシリアル通信を行い、このシリアル通信のデータ順が所定のデータ順である場合に、前記ＣＰＵが、前記電気的に書き換え可能な不揮発性メモリを制御することにより、前記操作パネルから出力された、前記電気的に書き換え可能な不揮発性メモリに対する書き換えデータが、前記ＦＰＧＡから前記電気的に書き換え可能な不揮発性メモリに送られて、前記電気的に書き換え可能な不揮発性メモリのデータを書き換えることを特徴とする炉外核計装装置。
2. 前期前記信号処理カードと、前記操作パネルとは、物理的に別個の電子基板で構成され、前記信号処理カードと前記操作パネルとの間がシリアル通信配線で接続されていることを特徴とする請求項１に記載の炉外核計装装置。
3. 前記操作パネルから出力される信号は、前記電気的に書き換え可能な不揮発性メモリに対する書き換えデータの信号以外の信号を含むことを特徴とする請求項１に記載の炉外核計装装置。
4. 前記電気的に書き換え可能な不揮発性メモリは、リセット機能を有することを特徴とする請求項１に記載の炉外核計装装置。

Images