JP2013179661A - 光結合型絶縁回路 - Google Patents
光結合型絶縁回路 Download PDFInfo
- Publication number
- JP2013179661A JP2013179661A JP2013095546A JP2013095546A JP2013179661A JP 2013179661 A JP2013179661 A JP 2013179661A JP 2013095546 A JP2013095546 A JP 2013095546A JP 2013095546 A JP2013095546 A JP 2013095546A JP 2013179661 A JP2013179661 A JP 2013179661A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- optical
- output
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】アナログ信号を入力してデジタル信号に変換するアナログデジタル変換回路4と、前記デジタル信号を符号化して送信信号として出力する符号化回路5と、出力を前記送信信号および前記アナログ信号のいずれかに切り替える送信制御回路8と、前記送信制御回路の前記出力を光信号に変換して出力する電気光変換素子7と、を有する光送信回路2と、前記光信号を受信して電気信号に変換して出力する光受信回路3と、を備える。
【選択図】図1
Description
また、論理値ローレベルをLで表し、論理値ハイレベルをHで表す。
図1に表したように、光結合型絶縁回路1は、光送信回路2及び光受信回路3を備える。
光送信回路2は、アナログデジタル変換回路4、符号化回路5、発光素子駆動回路6、電気光変換素子7、送信制御回路8を備える。そして、アナログデジタル変換回路4、符号化回路5、発光素子駆動回路6、送信制御回路8を同じ半導体基板に形成して1チップ化した構造を備える。
符号化回路5は、アナログデジタル変換回路4の出力のデジタル信号とクロックとを1つの伝送路の送信信号、例えば、PWM信号に符号化する。すなわち、クロックにアナログデジタル変換回路4の出力を重畳した送信信号を生成する。送信信号は、平均デューティ比が0よりも大きくかつ1未満に符号化されている。なお、図示しないクロックは、同一半導体基板上のクロック発生回路(図示せず)または外部クロック回路(図示せず)により生成され、アナログデジタル変換回路4に供給される。このクロックにより、標本化周期が規定される。
電気光変換素子7は、後述するように、送信制御回路8を介して、符号化回路5から出力される送信信号、または入力されたアナログ信号を光信号に変換する。
このように、光送信回路2においては、送信制御回路8により、アナログ信号の入力レベルVINに応じて、通常状態または光結合試験の状態に制御される。
光受信回路3は、光電気変換回路11、復号回路12、出力バッファ13、受信制御回路14を備える。そして、これらを同じ半導体基板に形成して1チップ化した構造を備える。
復号回路12は、光電気変換回路11の出力、すなわち受信信号から、クロックを再生するクロック再生回路12aと、アナログデジタル変換回路4の出力を再生するデータ復号回路12bで構成される。すなわち、復号回路12は、再生デジタル信号と再生クロックを出力する。なお、光送信回路2のアナログデジタル変換回路4がΔΣADCの場合、再生デジタル信号は、1ビットのデジタル信号となり、再生デジタル信号をローパスフィルタに通して、再生アナログ信号として出力することもできる。なお、クロック再生回路12aは、例えばDLL、PLLなどにより構成される。
受信制御回路14は、光電気変換回路11の出力の平均デューディ比に応じて、復号化回路12の出力または光電気変換回路11の出力を選択して出力する。
スイッチ素子15は、光電気変換回路11の出力を復号化回路12またはスイッチ素子16に出力する。スイッチ素子16は、復号化回路12の出力またはスイッチ素子15を介して光電気変換回路11の出力を出力する。スイッチ素子15、16は、スイッチ制御回路17により制御される。
例えば、電気光変換素子7の発光素子がLED、受光素子がPDの場合、PDが受光する光強度POは、(1)式のように定式化できる。
光受信回路3においては、光電気変換回路11の出力、すなわち受信信号の平均デューティ比に応じて、通常動作または光結合試験の状態へ制御される。受信信号の平均デューティ比が、判定値内か否かにより、通常動作または光結合試験の状態へ自動的に制御される。
このように、本発明の実施形態に係る光結合型絶縁回路1の光受信回路3においては、光結合試験または通常動作への制御は、光電気変換回路11の出力の平均デューティ比に応じて、受信制御回路14により自動的に行われる。
従って、光受信回路3の動作モードを外部で制御しようとすると、電源電圧VDD以上、耐圧VMAX以下の電圧が出力バッファ13に入力されたときに、光結合試験の状態にする必要がある。
従って、本発明の実施形態に係る光結合型絶縁回路1によれば、容易に光結合部18、すなわち電気光変換素子7と受光素子11aとの光結合部分の試験を行うことができる。
なお、上記のとおり、アナログデジタル変換回路4としてΔΣADCを用いた場合は、再生デジタル信号VOUTをローパスフィルタに通すことにより、再生アナログ信号として出力することもできる。
図2に表したように、光送信回路2Aは、アナログデジタル変換回路4A、符号化回路5、発光素子駆動回路6、電気光変換素子7、送信制御回路8Aを備える。そして、アナログデジタル変換回路4A、符号化回路5、発光素子駆動回路6、送信制御回路8Aは同じ半導体基板に形成して1チップ化した構造を備える。
送信制御回路8Aは、スイッチ素子9とスイッチ制御回路10とを有する。スイッチ素子9は、発光素子駆動回路6の出力またはアナログ信号の逆相入力を出力する。スイッチ制御回路10は、アナログ信号の正相入力の入力レベルVIN+に応じてスイッチ素子9を制御する。
送信制御回路8Aは、通常動作時においては発光素子駆動回路6の出力を、光結合試験時においてはアナログ信号の逆相入力を、それぞれ選択して電気光変換素子7に出力する。
従って、光送信回路2Aを用いて、光結合型絶縁回路1Aを構成することができる。
アナログ信号の正相入力レベルVIN+を光結合試験時のレベル、例えば、VIN+>VIN_MAXとすることにより、光結合試験の状態に制御することができる。また、通常動作時のレベル、例えば、VIN+<VIN_MAXとすることにより、通常動作の状態に制御することができる。光受信回路3は、上記のとおり通常動作、または光結合試験の状態へ自動的に制御される。
また、この光信号を受光した光受信回路3は、通常動作の状態へ自動的に制御され、再生デジタル信号VOUT、再生クロックCLKを出力する。なお、上記のとおり、ローパスフィルタを用いて再生デジタル信号VOUTを平滑化して、再生アナログ信号を出力してもよい。
また光結合型絶縁回路1Aにおいては、差動入力の構成のため、光結合試験時の電気光変換素子7の電流制御がより容易となる。
アナログデジタル変換回路4、4Aから出力されるデジタル信号に依存して、符号化回路5の出力、すなわち送信信号の平均デューティ比Dは変化する。
符号化回路5の符号化方式を、標本化周期においてデジタル信号がHまたはLのとき、デューティ比D1またはD2のパルスにそれぞれ変換するものとする。また、光結合部18におけるパルス幅歪み量をΔtpとする。すなわち、光結合部18に入力されたデジタルデータのHの期間が、光結合部18の出力においてパルス幅歪み量Δtpだけ変化するとする。
例えば、D1=25%、D2=75%のパルスで符号化する場合、パルス幅歪み量Δtp=0としても、平均デューティ比は、25〜75%になる。さらに、クロックの周波数(標本化周波数)fS=10MHzとして、パルス幅歪み量Δtp=±10nsと仮定すると、平均デューティ比は、15〜85%になる。
図3に表したように、光送信回路2Bは、アナログデジタル変換回路4A、符号化回路5A、発光素子駆動回路6、電気光変換素子7、送信制御回路8A、スクランブル信号生成回路19を備える。そして、光送信回路2Bは、アナログデジタル変換回路4A、符号化回路5A、発光素子駆動回路6、送信制御回路8A、スクランブル信号生成回路19を同じ半導体基板に形成して1チップ化した構造を備える。
符号化回路5Aは、アナログデジタル変換回路4Aの出力及びスクランブル信号生成回路19の出力の2つの情報に応じて送信信号を生成する回路である。
符号化回路5Aは、スクランブル信号及びΔΣADCの出力の2ビットデータを、クロックに同期したパルス幅のデューティ比がそれぞれW1、W2、W3、W4の4種のパルスに符号化するPWMエンコーダである。送信信号は、クロックに基づく信号に、ΔΣADCの出力とさらにスクランブル信号とが重畳された信号となる。
表1は、符号化回路5Aの入出力の真理値表である。なお、復号も表1に表した真理値表に基づいて行うことができる。
さらに、スクランブル信号の確率yが変化した場合に、符号化回路5Aに与える影響を最小にするためには、(7)式を最小にする必要がある。
例えば、スクランブル信号のH、Lの発生確率をそれぞれ50%、すなわちx=0.5とし、パルス幅のデューティ比をそれぞれW1=20%、W2=40%、W3=80%、W4=60%とすると、(6)式の関係を満たす。
従って、この組合せにより、ΔΣADCの出力がいかなる状態でも、符号化回路5Aの出力の平均デューティ比Dは一定値に保たれる。この一定値に保たれる平均デューティ比D=D(x、y)は、(5)式を変形して、(8)式のように求められる。
ΔΣADCの出力がH、Lの繰り返しになる場合などを考慮すると、スクランブル信号としては交番信号よりも擬似ランダム信号がより望ましい。ただし、二次以上のΔΣADCを用いている場合はこの限りではない。
アナログ信号の正相入力レベルVIN+に応じて光送信回路2Bを通常動作の状態または光結合試験の状態に制御することができる。光受信回路3は、通常動作の状態または光結合試験の状態へ自動的に制御される。
また、この光信号を受光した光受信回路3は、通常動作の状態へ自動的に制御され、再生デジタル信号VOUT、再生クロックCLKを出力する。なお、上記のとおりローパスフィルタを用いて出力デジタル信号を平滑化して、再生アナログ信号を出力してもよい。
また、光結合型絶縁回路1Bにおいては、通常動作の状態における符号化回路5Aの出力の平均デューティ比Dは一定値に保たれる。そのため、光受信回路3において平均デューティ比の判定値としては、狭い範囲の値を設定することができ、光受信回路3の受信制御回路14の構成が容易となる。
2、2A、2B 光送信回路
3 光受信回路
4、4A アナログデジタル変換回路
5、5A 符号化回路
6 発光素子駆動回路
7 電気光変換素子
8、8A 送信制御回路
9、15、16 スイッチ素子
10、17 スイッチ制御回路
11 光電気変換回路
11a 受光素子
11b トランスインピーダンス型増幅回路
12 復号回路
12a クロック再生回路
12b データ復号回路
13 出力バッファ
14 受信制御回路
18 光結合部
19 スクランブル信号生成回路
Claims (9)
- アナログ信号を入力してデジタル信号に変換するアナログデジタル変換回路と、前記デジタル信号を符号化して送信信号として出力する符号化回路と、出力を前記送信信号および前記アナログ信号のいずれかに切り替える送信制御回路と、前記送信制御回路の前記出力を光信号に変換して出力する電気光変換素子と、を有する光送信回路と、
前記光信号を受信して電気信号に変換して出力する光受信回路と、
を備えたことを特徴とする光結合型絶縁回路。 - 前記送信制御回路は、前記アナログ信号の入力レベルに応じて、前記出力を切り替える請求項1記載の光結合型絶縁回路。
- 前記送信制御回路は、前記入力レベルの閾値よりも前記アナログ信号が小さい場合には前記送信信号を出力し、前記入力レベルの前記閾値よりも前記アナログ信号が大きい場合には前記アナログ信号を出力することを特徴とする請求項2記載の光結合型絶縁回路。
- 前記アナログデジタル変換回路は差動入力であり、
前記送信制御回路は、正相入力レベルに応じて前記出力を前記送信信号および逆相入力アナログ信号のいずれかに切り替えるか、または逆相入力レベルに応じて前記出力を前記送信信号および正相入力アナログ信号のいずれかに切り替えることを特徴とする請求項2記載の光結合型絶縁回路。 - 前記送信制御回路は、スイッチ素子と、前記スイッチ素子を制御するスイッチ制御回路と、を有することを特徴とする請求項1〜4のいずれか1つに記載の光結合型絶縁回路。
- 前記光送信回路は、スクランブル信号を生成するスクランブル信号生成回路をさらに有し、
前記符号化回路は、前記デジタル信号と前記スクランブル信号とのデータに応じて、前記送信信号を生成することを特徴とする請求項1〜5のいずれか1つに記載の光結合型絶縁回路。 - 前記符号化回路は、1ビットの前記デジタル信号と1ビットの前記スクランブル信号との組み合わせに対応して、デューティ比に符号化した送信信号を生成し、前記送信信号の平均デューティ比が一定値になることを特徴とする請求項6記載の光結合型絶縁回路。
- 前記スクランブル信号は、クロックに同期した交番信号、または前記クロックにより生成された擬似ランダム信号であることを特徴とする請求項6または7に記載の光結合型絶縁回路。
- 第1の電気信号を光信号に変換して出力する光送信回路と、
前記光信号を受信して第2の電気信号に変換する光電気変換回路と、前記第2の電気信号を復号して、再生デジタル信号と再生クロックを出力する復号回路と、通常動作と試験状態とを切り替え可能であり、前記第2の電気信号が判定値の範囲内である通常動作では前記復号回路の再生デジタル信号と前記再生クロックとを出力し、前記第2の電気信号が前記判定値の範囲外である試験状態では前記第2の電気信号を出力する受信制御回路と、を有する光受信回路と、
を備えたことを特徴とする光結合型絶縁回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013095546A JP5563124B2 (ja) | 2013-04-30 | 2013-04-30 | 光結合型絶縁回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013095546A JP5563124B2 (ja) | 2013-04-30 | 2013-04-30 | 光結合型絶縁回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010018769A Division JP2011160096A (ja) | 2010-01-29 | 2010-01-29 | 光送信回路、光受信回路及び光結合型絶縁回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179661A true JP2013179661A (ja) | 2013-09-09 |
JP5563124B2 JP5563124B2 (ja) | 2014-07-30 |
Family
ID=49270838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013095546A Active JP5563124B2 (ja) | 2013-04-30 | 2013-04-30 | 光結合型絶縁回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5563124B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1172380A (ja) * | 1997-08-28 | 1999-03-16 | Nissin Electric Co Ltd | 光伝送装置 |
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
JP2007104106A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 送受信装置 |
JP2008270640A (ja) * | 2007-04-24 | 2008-11-06 | Toshiba Corp | 発光装置及びその検査方法 |
JP2009071153A (ja) * | 2007-09-14 | 2009-04-02 | Toshiba Corp | 光結合装置 |
-
2013
- 2013-04-30 JP JP2013095546A patent/JP5563124B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1172380A (ja) * | 1997-08-28 | 1999-03-16 | Nissin Electric Co Ltd | 光伝送装置 |
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
JP2007104106A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 送受信装置 |
JP2008270640A (ja) * | 2007-04-24 | 2008-11-06 | Toshiba Corp | 発光装置及びその検査方法 |
JP2009071153A (ja) * | 2007-09-14 | 2009-04-02 | Toshiba Corp | 光結合装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5563124B2 (ja) | 2014-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011160096A (ja) | 光送信回路、光受信回路及び光結合型絶縁回路 | |
JP5611906B2 (ja) | 半導体装置、その検査方法および送信回路 | |
US9000675B2 (en) | Transmitting and receiving digital and analog signals across an isolator | |
KR101362709B1 (ko) | 가시광 통신용 수신기, 가시광 통신 시스템 및 가시광 통신 방법 | |
US7304594B2 (en) | Transmitting and receiving device and transmitting device and receiving device | |
TWI641232B (zh) | 用於數位類比轉換器之低功率切換技術 | |
US20160056829A1 (en) | Isolator system supporting multiple adcs via a single isolator channel | |
TWI720592B (zh) | 數位類比轉換器 | |
JP2006303663A (ja) | 光結合型絶縁回路 | |
US20090310978A1 (en) | Complementary optical wiring system | |
TW200531449A (en) | High speed serializer-deserializer | |
CN108768517B (zh) | 一种基于ppm的发送端、接收端及可见光通信系统 | |
JP5563124B2 (ja) | 光結合型絶縁回路 | |
Lavania et al. | An ultra low power encoder for 5 bit flash ADC | |
US8004440B2 (en) | Transimpedance amplifier and analog-digital converter circuit | |
JP2010141526A (ja) | 受光回路 | |
US20130322888A1 (en) | Optical transmission circuit device, optical reception circuit device, optical transmission/reception circuit device and optical transmission method | |
Kobayashi et al. | Soft decision LSI operating at 32 Gsample/s for LDPC FEC-based optical transmission systems | |
US7196651B2 (en) | Analog-to-digital converter (ADC) | |
Tsolaridis et al. | High speed, multi-channel, isolated data transmission with a single fiber based on intensity modulation | |
CN101645709B (zh) | 基于rtd与ehemt的超高速全并行模数转换器 | |
US11121779B2 (en) | Semiconductor device | |
TWI626831B (zh) | 轉態強制編碼接收器及用於轉態強制編碼接收器中接收方法 | |
Jain et al. | Improved characterization of high speed continuous-time ΔΣ modulators using a duobinary test interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140611 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5563124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |