JP2013172160A - Power amplification device - Google Patents

Power amplification device Download PDF

Info

Publication number
JP2013172160A
JP2013172160A JP2012032749A JP2012032749A JP2013172160A JP 2013172160 A JP2013172160 A JP 2013172160A JP 2012032749 A JP2012032749 A JP 2012032749A JP 2012032749 A JP2012032749 A JP 2012032749A JP 2013172160 A JP2013172160 A JP 2013172160A
Authority
JP
Japan
Prior art keywords
signal
amplitude
input
comparison
comparison signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012032749A
Other languages
Japanese (ja)
Other versions
JP5624569B2 (en
Inventor
Shohei Kozai
西 昌 平 香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012032749A priority Critical patent/JP5624569B2/en
Priority to US13/604,370 priority patent/US8742844B2/en
Publication of JP2013172160A publication Critical patent/JP2013172160A/en
Application granted granted Critical
Publication of JP5624569B2 publication Critical patent/JP5624569B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power amplification device capable of reducing the distortion of an RF output signal.SOLUTION: The power amplification device includes: an input terminal to which an RF input signal is inputted; an output terminal from which an RF output signal is outputted; a first power amplifier which has an input connected to the input terminal and amplifies an amplitude of the RF input signal inputted via the input terminal, by a first gain and outputs a resultant first amplified signal; a second power amplifier which has an output connected to the output terminal and amplifies a signal based on the first amplified signal, by a second gain and outputs a resultant second amplified signal; a filter which outputs a filter signal obtained by subjecting the second amplified signal to low pass filtering or band filtering; and an amplitude comparator which compares a first amplitude of a first comparison signal generated from the RF input signal and a second amplitude of a second comparison signal generated from the filter signal with each other to output an amplitude comparison signal based on the comparison result.

Description

電力増幅装置に関する。 The present invention relates to a power amplification device.

従来、入力されたＲＦ信号を増幅して出力する電力増幅装置がある。   Conventionally, there is a power amplifying apparatus that amplifies an input RF signal and outputs the amplified RF signal.

米国特許７４８６１３７号明細書US Pat. No. 7,486,137 米国特許７３５８８０７号明細書US Pat. No. 7,358,807

ＲＦ出力信号の歪みを低減することが可能な電力増幅装置を提供する。   Provided is a power amplification device capable of reducing distortion of an RF output signal.

実施形態に従った電力増幅装置は、ＲＦ入力信号が入力される入力端子を備える。電力増幅装置は、ＲＦ出力信号を出力する出力端子を備える。電力増幅装置は、前記入力端子に入力が接続され、前記入力端子を介して入力されたＲＦ入力信号の振幅を第１の利得で増幅し、得られた第１の増幅信号を出力する第１のパワーアンプを備える。電力増幅装置は、前記出力端子に出力が接続され、前記第１の増幅信号に基づいた信号を第２の利得で増幅し、得られた第２の増幅信号を出力する第２のパワーアンプを備える。電力増幅装置は、前記第２の増幅信号を低域又は帯域でフィルタリングしたフィルタ信号を出力する出力するフィルタを備える。電力増幅装置は、前記ＲＦ入力信号から生成される第１の比較信号の第１の振幅と、前記フィルタ信号から生成される第２の比較信号の第２の振幅とを比較し、この比較結果に基づいた振幅比較信号を出力する振幅比較器を備える。   The power amplification device according to the embodiment includes an input terminal to which an RF input signal is input. The power amplification device includes an output terminal that outputs an RF output signal. The power amplifying apparatus has a first input that has an input connected to the input terminal, amplifies the amplitude of the RF input signal input through the input terminal with a first gain, and outputs the obtained first amplified signal. With a power amplifier. The power amplifying apparatus includes: a second power amplifier having an output connected to the output terminal, amplifying a signal based on the first amplified signal with a second gain, and outputting the obtained second amplified signal. Prepare. The power amplifying apparatus includes a filter that outputs a filter signal obtained by filtering the second amplified signal in a low band or a band. The power amplification device compares the first amplitude of the first comparison signal generated from the RF input signal with the second amplitude of the second comparison signal generated from the filter signal, and the comparison result An amplitude comparator that outputs an amplitude comparison signal based on the above is provided.

前記第２のパワーアンプは、前記振幅比較信号に応じて、前記第１の振幅と前記第２の振幅とが等しくなるように、前記第２の利得を調整する。   The second power amplifier adjusts the second gain according to the amplitude comparison signal so that the first amplitude is equal to the second amplitude.

図１は、第１の実施形態に係る電力増幅装置１００の構成の一例を示す図である。FIG. 1 is a diagram illustrating an example of the configuration of the power amplification device 100 according to the first embodiment. 図２は、第１の実施形態の変形例に係る電力増幅装置１００Ａの構成の一例を示す図である。FIG. 2 is a diagram illustrating an example of a configuration of a power amplifying device 100A according to a modification of the first embodiment. 図３は、第２の実施形態に係る電力増幅装置２００の構成の一例を示す図である。FIG. 3 is a diagram illustrating an example of the configuration of the power amplification device 200 according to the second embodiment. 図４は、第３の実施形態に係る電力増幅装置３００の構成の一例を示す図である。FIG. 4 is a diagram illustrating an example of the configuration of the power amplifying device 300 according to the third embodiment. 図５は、第４の実施形態に係る電力増幅装置４００の構成の一例を示す図である。FIG. 5 is a diagram illustrating an example of the configuration of the power amplifying apparatus 400 according to the fourth embodiment. 図６は、図５に示す第２のパワーアンプＰＡ２の構成の一例を示す回路図である。FIG. 6 is a circuit diagram showing an example of the configuration of the second power amplifier PA2 shown in FIG.

以下、実施形態について図面に基づいて説明する。   Hereinafter, embodiments will be described with reference to the drawings.

第１の実施形態First embodiment

図１は、第１の実施形態に係る電力増幅装置１００の構成の一例を示す図である。   FIG. 1 is a diagram illustrating an example of the configuration of the power amplification device 100 according to the first embodiment.

図１に示すように、電力増幅装置１００は、入力端子Ｔｉｎと、出力端子Ｔｏｕｔと、 第１のパワーアンプＰＡ１と、第２のパワーアンプＰＡ２と、フィルタＦと、振幅比較器ＡＣと、減衰器ＡＴＴと、バッファＢと、を備える。   As shown in FIG. 1, the power amplifying device 100 includes an input terminal Tin, an output terminal Tout, a first power amplifier PA1, a second power amplifier PA2, a filter F, an amplitude comparator AC, and an attenuation. A device ATT and a buffer B.

入力端子Ｔｉｎは、ＲＦ入力信号ＲＦｉｎが入力されるようになっている。   An RF input signal RFin is input to the input terminal Tin.

出力端子Ｔｏｕｔは、ＲＦ出力信号ＲＦｏｕｔを出力するようになっている。   The output terminal Tout is configured to output an RF output signal RFout.

第１のパワーアンプＰＡ１は、入力端子Ｔｉｎに入力が接続されている。この第１のパワーアンプＰＡ１は、入力端子Ｔｉｎを介して入力されたＲＦ入力信号ＲＦｉｎの振幅を第１の利得で増幅し、得られた第１の増幅信号Ｓａ１を出力するようになっている。   The first power amplifier PA1 has an input connected to the input terminal Tin. The first power amplifier PA1 amplifies the amplitude of the RF input signal RFin input via the input terminal Tin with a first gain, and outputs the obtained first amplified signal Sa1. .

第２のパワーアンプＰＡ２は、出力端子Ｔｏｕｔに出力が接続されている。この第２のパワーアンプＰＡ２は、第１の増幅信号Ｓａ１に基づいた信号を第２の利得で増幅し、得られた第２の増幅信号Ｓａ２を出力するようになっている。   The output of the second power amplifier PA2 is connected to the output terminal Tout. The second power amplifier PA2 amplifies a signal based on the first amplified signal Sa1 with a second gain, and outputs the obtained second amplified signal Sa2.

なお、図１に示す例では、第１のパワーアンプＰＡ１の出力は、第２のパワーアンプＰＡ２の入力に接続されている。そして、第２のパワーアンプＰＡ２は、第１の増幅信号Ｓａ１が入力され、入力された第１の増幅信号Ｓａ１を増幅し、得られた信号を第２の増幅信号Ｓａ２として出力するようになっている。   In the example shown in FIG. 1, the output of the first power amplifier PA1 is connected to the input of the second power amplifier PA2. The second power amplifier PA2 receives the first amplified signal Sa1, amplifies the input first amplified signal Sa1, and outputs the obtained signal as the second amplified signal Sa2. ing.

しかし、第１のパワーアンプＰＡ１の出力と第２のパワーアンプＰＡ２の入力との間に、１つ又は複数段の他のパワーアンプが備えられてもよい。この場合、第１の増幅信号Ｓａ１は、１つ又は複数段の他のパワーアンプにより増幅され、得られた信号（すなわち、第１の増幅信号Ｓａ１から生成された信号）が第２のパワーアンプＰＡ２に入力される。   However, one or more stages of other power amplifiers may be provided between the output of the first power amplifier PA1 and the input of the second power amplifier PA2. In this case, the first amplified signal Sa1 is amplified by one or more other power amplifiers, and the obtained signal (that is, the signal generated from the first amplified signal Sa1) is the second power amplifier. Input to PA2.

また、バッファＢは、入力が入力端子Ｔｉｎに接続されている。このバッファＢは、ＲＦ入力信号ＲＦｉｎが入力され、このＲＦ入力信号ＲＦｉｎを第３の利得で増幅し、得られた信号を第１の比較信号Ｓ１として出力するようになっている。   The buffer B has an input connected to the input terminal Tin. The buffer B receives the RF input signal RFin, amplifies the RF input signal RFin with a third gain, and outputs the obtained signal as the first comparison signal S1.

すなわち、第１の比較信号Ｓ１は、バッファＢにより、ＲＦ入力信号ＲＦｉｎから生成される。なお、このバッファＢは、省略されてもよい。この場合、ＲＦ入力信号ＲＦｉｎが第１の比較信号Ｓ１に相当する。   That is, the first comparison signal S1 is generated from the RF input signal RFin by the buffer B. The buffer B may be omitted. In this case, the RF input signal RFin corresponds to the first comparison signal S1.

フィルタＦは、第２の増幅信号Ｓａ２を低域又は帯域でフィルタリングしたフィルタ信号ＳＦを出力する出力するようになっている。   The filter F outputs a filter signal SF obtained by filtering the second amplified signal Sa2 in a low band or a band.

このフィルタＦは、例えば、図１に示すように、出力端子Ｔｏｕｔと振幅比較器ＡＣの入力との間に接続されている。この場合、ＲＦ出力信号ＲＦｏｕｔは、第２の増幅信号Ｓａ２である。   For example, as shown in FIG. 1, the filter F is connected between the output terminal Tout and the input of the amplitude comparator AC. In this case, the RF output signal RFout is the second amplified signal Sa2.

減衰器ＡＴＴは、フィルタ信号ＳＦが入力され、このフィルタ信号ＳＦの振幅を減衰させて得られた信号を第２の比較信号Ｓ２として出力するようになっている。   The attenuator ATT receives the filter signal SF and outputs a signal obtained by attenuating the amplitude of the filter signal SF as the second comparison signal S2.

すなわち、第２の比較信号Ｓ１は、フィルタＦ及び減衰器ＡＴＴにより、第２の増幅信号Ｓａ２から生成される。なお、この減衰器ＡＴＴは、省略されてもよい。この場合、フィルタ信号ＳＦが第２の比較信号Ｓ２に相当する。   That is, the second comparison signal S1 is generated from the second amplified signal Sa2 by the filter F and the attenuator ATT. This attenuator ATT may be omitted. In this case, the filter signal SF corresponds to the second comparison signal S2.

振幅比較器ＡＣは、ＲＦ入力信号ＲＦｉｎから生成される第１の比較信号Ｓ１の第１の振幅と、フィルタ信号ＳＦから生成される第２の比較信号Ｓ２の第２の振幅とを比較し、この比較結果に基づいた振幅比較信号Ｓｇを出力するようになっている。   The amplitude comparator AC compares the first amplitude of the first comparison signal S1 generated from the RF input signal RFin with the second amplitude of the second comparison signal S2 generated from the filter signal SF. An amplitude comparison signal Sg based on the comparison result is output.

この振幅比較器ＡＣは、例えば、図１に示すように、第１の振幅検出回路ＡＤ１と、第２の振幅検出回路ＡＤ２と、オペアンプＯＰと、を有する。   For example, as shown in FIG. 1, the amplitude comparator AC includes a first amplitude detection circuit AD1, a second amplitude detection circuit AD2, and an operational amplifier OP.

第１の振幅検出回路ＡＤ１は、入力がバッファＢの出力に接続され、第１の比較信号Ｓ１が入力されるようになっている。また、振幅検出回路ＡＤ１は、出力がオペアンプＯＰの非反転入力端子に接続されている。   The first amplitude detection circuit AD1 has an input connected to the output of the buffer B, and receives the first comparison signal S1. The output of the amplitude detection circuit AD1 is connected to the non-inverting input terminal of the operational amplifier OP.

この第１の振幅検出回路ＡＤ１は、第１の比較信号Ｓ１の振幅を検出し、この検出結果に応じた第１の振幅検出信号ＳＡＤ１を出力するようになっている。   The first amplitude detection circuit AD1 detects the amplitude of the first comparison signal S1, and outputs a first amplitude detection signal SAD1 corresponding to the detection result.

なお、例えば、第１の振幅検出信号ＳＡＤ１は、第１の比較信号Ｓ１の振幅に応じた電圧である。   For example, the first amplitude detection signal SAD1 is a voltage corresponding to the amplitude of the first comparison signal S1.

また、第２の振幅検出回路ＡＤ２は、入力が減衰器ＡＴＴの出力に接続され、出力がオペアンプＯＰの反転入力端子に接続されている。   The second amplitude detection circuit AD2 has an input connected to the output of the attenuator ATT and an output connected to the inverting input terminal of the operational amplifier OP.

この第２の振幅検出回路ＡＤ２は、第２の比較信号Ｓ２の振幅を検出し、この検出結果に応じた第２の振幅検出信号ＳＡＤ２を出力するようになっている
なお、例えば、第２の振幅検出信号ＳＡＤ２は、第２の比較信号Ｓ２の振幅に応じた電圧である。 The second amplitude detection circuit AD2 detects the amplitude of the second comparison signal S2, and outputs a second amplitude detection signal SAD2 corresponding to the detection result. The amplitude detection signal SAD2 is a voltage corresponding to the amplitude of the second comparison signal S2.

また、オペアンプＯＰは、第１の振幅検出信号ＳＡＤ１と第２の振幅検出信号ＳＡＤ２とを比較し、この比較結果に応じた信号を振幅比較信号Ｓｇとして出力するようになっている。   The operational amplifier OP compares the first amplitude detection signal SAD1 and the second amplitude detection signal SAD2, and outputs a signal corresponding to the comparison result as the amplitude comparison signal Sg.

そして、第２のパワーアンプＰＡ２は、このオペアンプＯＰが出力した振幅比較信号Ｓｇに応じて、第１の比較信号Ｓ１の第１の振幅と第２の比較信号Ｓ２の第２の振幅とが等しくなるように、その第２の利得を調整する。   In the second power amplifier PA2, the first amplitude of the first comparison signal S1 is equal to the second amplitude of the second comparison signal S2 in accordance with the amplitude comparison signal Sg output from the operational amplifier OP. Then, the second gain is adjusted.

以上のように、電力増幅装置１００は、２段以上のパワーアンプからなるパワーアンプ回路の入力と出力を減衰したＲＦ信号の振幅を検出し、それらを比較する。その結果を最終段のパワーアンプにフィードバックする。これにより、パワーアンプ回路の利得が減衰器の減衰比と一致するように制御することができる。   As described above, the power amplifying apparatus 100 detects the amplitude of the RF signal that attenuates the input and output of the power amplifier circuit including two or more stages of power amplifiers, and compares them. The result is fed back to the final stage power amplifier. As a result, the gain of the power amplifier circuit can be controlled to match the attenuation ratio of the attenuator.

すなわち、電力増幅装置１００は、ＲＦ入力信号ＲＦｉｎの入力に対して線形的に変化するＲＦ出力信号することができる。これにより、ＲＦ出力信号ＲＦｏｕｔの歪みを低減することができる。   That is, the power amplifying apparatus 100 can output an RF output signal that linearly changes with respect to the input of the RF input signal RFin. Thereby, distortion of the RF output signal RFout can be reduced.

以上のように、本実施形態に係る電力増幅装置によれば、ＲＦ出力信号の歪みを低減することができる。   As described above, according to the power amplification device according to the present embodiment, distortion of the RF output signal can be reduced.

なお、フィルタＦの位置は、図１に示す例と異なっていてもよい。ここで、図２は、第１の実施形態の変形例に係る電力増幅装置１００Ａの構成の一例を示す図である。   The position of the filter F may be different from the example shown in FIG. Here, FIG. 2 is a diagram illustrating an example of a configuration of a power amplifying device 100A according to a modification of the first embodiment.

図２に示すように、フィルタＦは、例えば、第２のパワーアンプＰＡ２の出力と出力端子Ｔｏｕｔとの間に接続されていてもよい。この場合、ＲＦ出力信号ＲＦｏｕｔは、フィルタ信号ＳＦである。   As shown in FIG. 2, the filter F may be connected between the output of the second power amplifier PA2 and the output terminal Tout, for example. In this case, the RF output signal RFout is the filter signal SF.

電力増幅装置１００Ａのその他の構成・機能は、図１に示す電力増幅装置１００と同様であり、同様の作用効果を奏することができる。   Other configurations and functions of the power amplifying device 100A are the same as those of the power amplifying device 100 shown in FIG. 1, and the same operational effects can be achieved.

以下の実施形態においても、図２に示すようにしてフィルタＦを第２のパワーアンプＰＡ２の出力と出力端子Ｔｏｕｔとの間に接続するようにしてもよい。   Also in the following embodiments, the filter F may be connected between the output of the second power amplifier PA2 and the output terminal Tout as shown in FIG.

第２の実施形態Second embodiment

図３は、第２の実施形態に係る電力増幅装置２００の構成の一例を示す図である。なお、図３において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。   FIG. 3 is a diagram illustrating an example of the configuration of the power amplification device 200 according to the second embodiment. In FIG. 3, the same reference numerals as those in FIG. 1 indicate the same configurations as those in the first embodiment.

図３に示すように、電力増幅装置２００は、第１の実施形態に係る電力増幅装置１００と比較して、制御回路ＣＯＮをさらに備える。   As illustrated in FIG. 3, the power amplifying device 200 further includes a control circuit CON as compared with the power amplifying device 100 according to the first embodiment.

この制御回路ＣＯＮは、振幅比較信号Ｓｇ、又は、第１、第２の振幅検出信号ＳＡＤ１、ＳＡＤ２が入力されるようになっている（すなわち、制御回路ＣＯＮは、第１の比較信号Ｓ１の第１の振幅と第２の比較信号Ｓ２の第２の振幅の大小関係に関する情報を取得可能になっている）。   The control circuit CON receives the amplitude comparison signal Sg or the first and second amplitude detection signals SAD1 and SAD2 (that is, the control circuit CON outputs the first comparison signal S1. Information on the magnitude relationship between the amplitude of 1 and the second amplitude of the second comparison signal S2 can be acquired).

この制御回路ＣＯＮは、制御信号ＳＢ、ＳＰＡ１、ＳＡＴＴ、ＳＯＰを出力して、第１の比較信号Ｓ１の第１の振幅と第２の比較信号Ｓ２の第２の振幅とが等しくなるように、第１のパワーアンプＰＡ１の第１の利得、第３の利得、振幅比較器ＡＣの利得、又は、減衰器ＡＴＴの減衰率の少なくとも何れか１つを調整するようになっている。   The control circuit CON outputs control signals SB, SPA1, SATT, and SOP so that the first amplitude of the first comparison signal S1 is equal to the second amplitude of the second comparison signal S2. At least one of the first gain, the third gain, the gain of the amplitude comparator AC, or the attenuation factor of the attenuator ATT of the first power amplifier PA1 is adjusted.

例えば、制御回路ＣＯＮは、第１の振幅が第２の振幅より大きい場合には、第１の利得を下げ、又は、第３の利得を下げ、又は、振幅比較器ＡＣの利得を下げ、又は減衰率を上げる。   For example, if the first amplitude is greater than the second amplitude, the control circuit CON decreases the first gain, decreases the third gain, decreases the gain of the amplitude comparator AC, or Increase the decay rate.

一方、制御回路ＣＯＮは、第１の振幅が第２の振幅より小さい場合には、第１の利得を上げ、又は、第３の利得を上げ、又は、振幅比較器ＡＣの利得を上げ、又は減衰率を下げる。   On the other hand, when the first amplitude is smaller than the second amplitude, the control circuit CON increases the first gain, increases the third gain, increases the gain of the amplitude comparator AC, or Decrease the attenuation rate.

これにより、第１の比較信号Ｓ１の第１の振幅と第２の比較信号Ｓ２の第２の振幅とが等しくなるように制御され、第１、第２のパワーアンプＰＡ１、ＰＡ２の利得と減衰器ＡＴＴの減衰率が等しくなるように制御されることとなる。すなわち、ＲＦ出力信号ＲＦｏｕｔの歪みを低減することができる。   As a result, the first amplitude of the first comparison signal S1 and the second amplitude of the second comparison signal S2 are controlled to be equal, and the gain and attenuation of the first and second power amplifiers PA1 and PA2 are controlled. The attenuation rate of the device ATT is controlled to be equal. That is, the distortion of the RF output signal RFout can be reduced.

また、制御回路ＣＯＮは、第１の比較信号Ｓ１が入力されるようになっている。そして、制御回路ＣＯＮは、第１の比較信号Ｓ１の第１の振幅が予め設定された閾値よりも小さい場合には、第１の利得を上げ、及び／又は第３の利得を上げる。   Further, the control circuit CON is configured to receive the first comparison signal S1. The control circuit CON increases the first gain and / or increases the third gain when the first amplitude of the first comparison signal S1 is smaller than a preset threshold value.

電力増幅装置２００は、ＲＦ入力信号ＲＦｉｎの振幅が或るレベルよりも小さい場合、十分に入力と出力の差を補正できない（ループ利得が小さい）。   When the amplitude of the RF input signal RFin is smaller than a certain level, the power amplifying apparatus 200 cannot sufficiently correct the difference between the input and the output (the loop gain is small).

そこで、制御回路ＣＯＮは、ＲＦ入力信号ＲＦｉｎの振幅が予め設定された閾値よりも小さい場合、減衰比と利得が一致するように、キャリブレーションをする。   Therefore, the control circuit CON performs calibration so that the attenuation ratio and the gain match when the amplitude of the RF input signal RFin is smaller than a preset threshold value.

これにより、十分に入力と出力の差をより適切に補正できるようになる。   Thereby, the difference between the input and the output can be corrected more appropriately.

なお、電力増幅装置２００のその他の構成及び機能は、第１の実施形態の電力増幅装置１００と同様である。   Other configurations and functions of the power amplifying apparatus 200 are the same as those of the power amplifying apparatus 100 of the first embodiment.

すなわち、本実施形態に係る電力増幅装置によれば、第１の実施形態と同様に、ＲＦ出力信号の歪みを低減することができる。   That is, according to the power amplifying apparatus according to the present embodiment, the distortion of the RF output signal can be reduced as in the first embodiment.

第３の実施形態Third embodiment

より好ましくは、ＲＦ出力信号の振幅の歪みを低減するだけでなく、ＲＦ出力信号の位相の歪みに関しても別途線形化する必要がある。   More preferably, not only the amplitude distortion of the RF output signal is reduced, but also the phase distortion of the RF output signal needs to be linearized separately.

そこで、本実施形態では、ＲＦ出力信号の位相の歪みを低減するための構成の一例について説明する。   Therefore, in the present embodiment, an example of a configuration for reducing the phase distortion of the RF output signal will be described.

図４は、第３の実施形態に係る電力増幅装置３００の構成の一例を示す図である。なお、図４において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。   FIG. 4 is a diagram illustrating an example of the configuration of the power amplifying device 300 according to the third embodiment. In FIG. 4, the same reference numerals as those in FIG. 1 indicate the same configurations as those in the first embodiment.

図４に示すように、電力増幅装３００は、第１の実施形態に係る電力増幅装置１００と比較して、位相比較器ＰＣをさらに備える。   As illustrated in FIG. 4, the power amplifying apparatus 300 further includes a phase comparator PC as compared with the power amplifying apparatus 100 according to the first embodiment.

位相比較器ＰＣは、第１の比較信号Ｓ１の第１の位相と、第２の比較信号Ｓ２の第２の位相とを比較し、この比較結果に基づいた位相比較信号Ｓｃを出力するようになっている。すなわち、この位相比較信号Ｓｃには、第１の比較信号Ｓ１の第１の位相と、第２の比較信号Ｓ２の第２の位相との関係に関する情報が含まれる。   The phase comparator PC compares the first phase of the first comparison signal S1 with the second phase of the second comparison signal S2, and outputs a phase comparison signal Sc based on the comparison result. It has become. That is, the phase comparison signal Sc includes information related to the relationship between the first phase of the first comparison signal S1 and the second phase of the second comparison signal S2.

この位相比較器ＰＣは、例えば、図４に示すように、第１のリミッタ回路Ｌ１と、第２のリミッタ回路Ｌ２と、ミキサ回路Ｍと、を有する。   The phase comparator PC includes, for example, a first limiter circuit L1, a second limiter circuit L2, and a mixer circuit M as shown in FIG.

第１のリミッタ回路Ｌ１は、第１の比較信号Ｓ１が入力されるようになっている。この第１のリミッタ回路Ｌ１は、第１の比較信号Ｓ１の振幅を予め決められた設定値に制限した第１のリミット信号を出力するようになっている。   The first limiter circuit L1 receives the first comparison signal S1. The first limiter circuit L1 outputs a first limit signal in which the amplitude of the first comparison signal S1 is limited to a predetermined set value.

第２のリミッタ回路Ｌ２は、第２の比較信号Ｓ２が入力され、第２の比較信号Ｓ２の振幅を該設定値に制限した第２のリミット信号を出力するようになっている   The second limiter circuit L2 receives the second comparison signal S2, and outputs a second limit signal in which the amplitude of the second comparison signal S2 is limited to the set value.

ミキサ回路Ｍは、第１のリミット信号と第２のリミット信号とを混合し、得られた混合信号を位相比較信号Ｓｃとして出力するようになっている。   The mixer circuit M mixes the first limit signal and the second limit signal, and outputs the obtained mixed signal as the phase comparison signal Sc.

ここで、第２のパワーアンプＰＡ２は、位相比較信号Ｓｃに応じて、第１の比較信号Ｓ１と第２の比較信号Ｓ２と間の位相差が予め設定された目標値なるように、第１の増幅信号Ｓａ１に基づいた信号（ここでは、第１の増幅信号Ｓａ１）と第２の増幅信号Ｓａ２との間の位相差を調整する。   Here, in accordance with the phase comparison signal Sc, the second power amplifier PA2 is configured so that the phase difference between the first comparison signal S1 and the second comparison signal S2 becomes a preset target value. The phase difference between the signal based on the amplified signal Sa1 (here, the first amplified signal Sa1) and the second amplified signal Sa2 is adjusted.

ここで、この場合における第２のパワーアンプＰＡ２の構成の一例について説明する。図５は、図４に示す第２のパワーアンプＰＡ２の構成の一例を示す回路図である。   Here, an example of the configuration of the second power amplifier PA2 in this case will be described. FIG. 5 is a circuit diagram showing an example of the configuration of the second power amplifier PA2 shown in FIG.

図５に示すように、第２のパワーアンプＰＡ２は、可変容量Ｃと、抵抗Ｒと、ｎＭＯＳトランジスタＴｒと、を有する。
可変容量Ｃは、第１の増幅信号Ｓａ１に基づいた信号（ここでは第１の増幅信号Ｓａ１）が一端に入力され、接地に他端が接続されている。この可変容量Ｃは、位相比較信号Ｓｃにより容量値が制御されるようになっている。 As shown in FIG. 5, the second power amplifier PA2 has a variable capacitor C, a resistor R, and an nMOS transistor Tr.
In the variable capacitor C, a signal based on the first amplified signal Sa1 (here, the first amplified signal Sa1) is input to one end, and the other end is connected to the ground. The capacitance value of the variable capacitor C is controlled by the phase comparison signal Sc.

抵抗Ｒは、振幅比較信号Ｓｇが一端に入力され、可変容量Ｃの一端に他端が接続されている。   The resistor R has an amplitude comparison signal Sg input at one end and the other end connected to one end of the variable capacitor C.

ｎＭＯＳトランジスタＴｒは、接地にソースが接続され、抵抗Ｒの他端にゲートが接続されている。このｎＭＯＳトランジスタＴｒは、第２の増幅信号Ｓａ２をドレインから出力するようになっている。   The nMOS transistor Tr has a source connected to the ground and a gate connected to the other end of the resistor R. The nMOS transistor Tr outputs the second amplified signal Sa2 from the drain.

例えば、位相比較信号Ｓｃにより、可変容量Ｃの容量値が大きくなるように制御されると、第１の増幅信号Ｓａ１の位相を基準として、第２の増幅信号Ｓａ２の位相が遅くなるように制御される。   For example, if the phase comparison signal Sc is controlled to increase the capacitance value of the variable capacitor C, the phase of the second amplified signal Sa2 is controlled to be delayed with reference to the phase of the first amplified signal Sa1. Is done.

一方、位相比較信号Ｓｃにより、可変容量Ｃの容量値が小さくなるように制御されると、第１の増幅信号Ｓａ１の位相を基準として、第２の増幅信号Ｓａ２の位相が早くなるように制御される。   On the other hand, if the phase comparison signal Sc is controlled so that the capacitance value of the variable capacitor C is reduced, the phase of the second amplified signal Sa2 is controlled to be earlier with the phase of the first amplified signal Sa1 as a reference. Is done.

このように、第２のパワーアンプＰＡ２の位相は、可変容量（Varactor）で制御することができる。   Thus, the phase of the second power amplifier PA2 can be controlled by the variable capacitor (Varactor).

既述のように、より好ましくは、振幅だけでなく、位相に関しても別途線形化する必要がある。   As described above, more preferably, not only the amplitude but also the phase needs to be linearized separately.

そこで、振幅と同様に入力と出力の位相を比較して、その位相（差）が等しくなるように、最終段のパワーアンプの位相を調整する。位相の検出には、リミッタにより振幅を一定とし、ミキサ回路により位相を比較することができる。その比較した結果での位相を制御し、位相差が一定となるようにすることができる。   Therefore, the phase of the power amplifier in the final stage is adjusted so that the phases of the input and output are compared in the same way as the amplitude and the phases (differences) are equal. For phase detection, the amplitude can be made constant by a limiter, and the phase can be compared by a mixer circuit. The phase in the comparison result can be controlled so that the phase difference becomes constant.

通常、振幅の異なる信号の位相（差）を正しく検出するのは回路自身の出力位相が振幅に依存してしまう問題により困難である。しかし、電力増幅装置３００においては、第１の比較信号Ｓ１と第２の比較信号Ｓ２の振幅が等しくなるように制御される。   Normally, it is difficult to correctly detect the phase (difference) of signals having different amplitudes due to the problem that the output phase of the circuit itself depends on the amplitude. However, the power amplifying apparatus 300 is controlled so that the amplitudes of the first comparison signal S1 and the second comparison signal S2 are equal.

これにより、第１、第２のリミッタ回路Ｌ１、Ｌ２には、振幅が等しくなるように制御された第１、第２の比較信号Ｓ１、Ｓ２が入力される。したがって、第１、第２のリミッタ回路Ｌ１、Ｌ２の能力が低くても、より正確に位相（差）を検出することができる。   As a result, the first and second comparison signals S1 and S2 controlled to have the same amplitude are input to the first and second limiter circuits L1 and L2. Therefore, even if the capabilities of the first and second limiter circuits L1 and L2 are low, the phase (difference) can be detected more accurately.

なお、電力増幅装置３００のその他の構成及び機能は、第１の実施形態の電力増幅装置１００と同様である。   Other configurations and functions of the power amplifying apparatus 300 are the same as those of the power amplifying apparatus 100 of the first embodiment.

すなわち、本実施形態に係る電力増幅装置によれば、第１の実施形態と同様に、ＲＦ出力信号の歪みを低減することができる。   That is, according to the power amplifying apparatus according to the present embodiment, the distortion of the RF output signal can be reduced as in the first embodiment.

第４の実施形態Fourth embodiment

本第４の実施形態においては、ミキサ回路のオフセット及び／又は極性を調整するための構成例について、説明する。   In the fourth embodiment, a configuration example for adjusting the offset and / or polarity of the mixer circuit will be described.

図６は、第４の実施形態に係る電力増幅装置４００の構成の一例を示す図である。なお、図６において、図４の符号と同じ符号は、第３の実施形態と同様の構成を示す。また、図６においては、制御回路ＣＯＮが位相比較器ＰＣを制御する構成を記載している。さらに、図６において、制御回路ＣＯＮの構成のうち、図４に示す構成と同様の部分は省略している。すなわち、第４の実施形態における制御回路ＣＯＮは、図６に示す構成に加えて、第３の実施形態で説明した構成・機能をも備える。   FIG. 6 is a diagram illustrating an example of the configuration of the power amplifying apparatus 400 according to the fourth embodiment. In FIG. 6, the same reference numerals as those in FIG. 4 indicate the same configurations as those in the third embodiment. FIG. 6 shows a configuration in which the control circuit CON controls the phase comparator PC. Further, in FIG. 6, the same part as the configuration shown in FIG. 4 is omitted from the configuration of the control circuit CON. That is, the control circuit CON in the fourth embodiment has the configuration and functions described in the third embodiment in addition to the configuration shown in FIG.

図６に示すように、電力増幅装置４００は、第３の実施形態に係る電力増幅装置３００と同様に、制御回路ＣＯＮを備える。   As illustrated in FIG. 6, the power amplifying apparatus 400 includes a control circuit CON similarly to the power amplifying apparatus 300 according to the third embodiment.

この制御回路ＣＯＮは、位相比較信号Ｓｃに応じて、ミキサ回路Ｍのオフセット及び／又は極性を調整するようになっている。   The control circuit CON adjusts the offset and / or polarity of the mixer circuit M in accordance with the phase comparison signal Sc.

例えば、ミキサ回路Ｍにおいて、第１の比較信号Ｓ１と第２の比較信号Ｓ２の位相差は、必ずしもπ／２ではない。   For example, in the mixer circuit M, the phase difference between the first comparison signal S1 and the second comparison signal S2 is not necessarily π / 2.

このため、ミキサ回路Ｍの出力は、絶えずオフセットが存在する。さらに、第１の比較信号Ｓ１と第２の比較信号Ｓ２の位相のどちらが進んでいるかによって、制御する向きも変える必要がある。   For this reason, the output of the mixer circuit M always has an offset. Further, it is necessary to change the control direction depending on which phase of the first comparison signal S1 or the second comparison signal S2 is advanced.

そこで、制御回路ＣＯＮは、ミキサ回路の出力である位相比較信号Ｓｃが、例えば、適当な電圧になるように、極性、及び／又はオフセットを制御する。   Therefore, the control circuit CON controls the polarity and / or offset so that the phase comparison signal Sc, which is the output of the mixer circuit, becomes an appropriate voltage, for example.

これにより、位相比較器ＰＣは、より適切に位相比較信号Ｓｃを出力することができる。すなわち、第２のパワーアンプＰＡ２は、この位相比較信号Ｓｃに基づいて、より適切に位相を制御することができる。   Thereby, the phase comparator PC can output the phase comparison signal Sc more appropriately. That is, the second power amplifier PA2 can more appropriately control the phase based on the phase comparison signal Sc.

なお、電力増幅装置４００のその他の構成及び機能は、第３の実施形態の電力増幅装置３００と同様である。   Other configurations and functions of the power amplifying apparatus 400 are the same as those of the power amplifying apparatus 300 of the third embodiment.

すなわち、本実施形態に係る電力増幅装置によれば、第３の実施形態と同様に、ＲＦ出力信号の歪みを低減することができる。   That is, according to the power amplification device according to the present embodiment, distortion of the RF output signal can be reduced as in the third embodiment.

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。   In addition, embodiment is an illustration and the range of invention is not limited to them.

１００、１００Ａ、２００、３００、４００ 電力増幅装置
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子
ＰＡ１ 第１のパワーアンプ
ＰＡ２ 第２のパワーアンプ
Ｆ フィルタ
ＡＣ 振幅比較器
ＡＴＴ 減衰器
Ｂ バッファ 100, 100A, 200, 300, 400 Power amplifier Tin Input terminal Tout Output terminal
PA1 First power amplifier PA2 Second power amplifier F Filter AC Amplitude comparator ATT Attenuator B Buffer

Claims (14)

ＲＦ入力信号が入力される入力端子と、
ＲＦ出力信号を出力する出力端子と、
前記入力端子に入力が接続され、前記入力端子を介して入力されたＲＦ入力信号の振幅を第１の利得で増幅し、得られた第１の増幅信号を出力する第１のパワーアンプと、
前記出力端子に出力が接続され、前記第１の増幅信号に基づいた信号を第２の利得で増幅し、得られた第２の増幅信号を出力する第２のパワーアンプと、
前記第２の増幅信号を低域又は帯域でフィルタリングしたフィルタ信号を出力する出力するフィルタと、
前記ＲＦ入力信号から生成される第１の比較信号の第１の振幅と、前記フィルタ信号から生成される第２の比較信号の第２の振幅とを比較し、この比較結果に基づいた振幅比較信号を出力する振幅比較器と、を備え、
前記第２のパワーアンプは、前記振幅比較信号に応じて、前記第１の振幅と前記第２の振幅とが等しくなるように、前記第２の利得を調整する
ことを特徴とする電力増幅装置。 An input terminal to which an RF input signal is input;
An output terminal for outputting an RF output signal;
A first power amplifier having an input connected to the input terminal, amplifying the amplitude of the RF input signal input via the input terminal with a first gain, and outputting the obtained first amplified signal;
A second power amplifier having an output connected to the output terminal, amplifying a signal based on the first amplified signal with a second gain, and outputting the obtained second amplified signal;
A filter for outputting a filter signal obtained by filtering the second amplified signal in a low band or a band; and
The first amplitude of the first comparison signal generated from the RF input signal is compared with the second amplitude of the second comparison signal generated from the filter signal, and an amplitude comparison based on the comparison result An amplitude comparator for outputting a signal,
The second power amplifier adjusts the second gain so that the first amplitude and the second amplitude are equal according to the amplitude comparison signal. . 前記フィルタは、前記出力端子と前記振幅比較器の入力との間に接続され、
前記ＲＦ出力信号は、前記第２の増幅信号であることを特徴とする請求項１に記載の電力増幅装置。 The filter is connected between the output terminal and the input of the amplitude comparator;
The power amplification apparatus according to claim 1, wherein the RF output signal is the second amplified signal. 前記フィルタは、前記第２のパワーアンプの出力と前記出力端子との間に接続され、
前記ＲＦ出力信号は、前記フィルタ信号であることを特徴とする請求項１に記載の電力増幅装置。 The filter is connected between an output of the second power amplifier and the output terminal;
The power amplification apparatus according to claim 1, wherein the RF output signal is the filter signal. 前記フィルタ信号の振幅を減衰させて得られた信号を前記第２の比較信号として出力する減衰器をさらに備える
ことを特徴とする請求項１ないし３のいずれか一項に記載の電力増幅装置。 The power amplifying apparatus according to any one of claims 1 to 3, further comprising an attenuator that outputs a signal obtained by attenuating the amplitude of the filter signal as the second comparison signal. 前記ＲＦ入力信号を第３の利得で増幅し、得られた信号を前記第１の比較信号として出力するバッファをさらに備える
ことを特徴とする請求項４に記載の電力増幅装置。 The power amplifying apparatus according to claim 4, further comprising a buffer that amplifies the RF input signal with a third gain and outputs the obtained signal as the first comparison signal. 前記第１の振幅と前記第２の振幅とが等しくなるように、前記第１のパワーアンプの前記第１の利得を調整し、前記第３の利得を調整し、前記振幅比較器の利得を調整し、又は、前記減衰器の減衰率を調整する制御回路をさらに備える
ことを特徴とする請求項５に記載の電力増幅装置。 The first gain of the first power amplifier is adjusted, the third gain is adjusted, and the gain of the amplitude comparator is adjusted so that the first amplitude is equal to the second amplitude. The power amplifying apparatus according to claim 5, further comprising a control circuit that adjusts or adjusts an attenuation factor of the attenuator. 前記制御回路は、
前記第１の振幅が前記第２の振幅より大きい場合には、前記第１の利得を下げ、又は前記減衰率を上げ、一方、前記第１の振幅が前記第２の振幅より小さい場合には、前記第１の利得を上げ又は前記減衰率を下げる
ことを特徴とする請求項６に記載の電力増幅装置。 The control circuit includes:
When the first amplitude is greater than the second amplitude, the first gain is decreased or the attenuation factor is increased, whereas when the first amplitude is smaller than the second amplitude The power amplification device according to claim 6, wherein the first gain is increased or the attenuation factor is decreased. 前記制御回路は、前記第１の振幅が予め設定された閾値よりも小さい場合には、前記第１の利得を上げ、及び／又は前記第３の利得を上げる
ことを特徴とする請求項６又は７に記載の電力増幅装置。 The control circuit increases the first gain and / or increases the third gain when the first amplitude is smaller than a preset threshold value. 8. The power amplifying device according to 7. 前記第１の比較信号の第１の位相と、前記第２の比較信号の第２の位相とを比較し、この比較結果に基づいた位相比較信号を出力する位相比較器をさらに備え、
前記第２のパワーアンプは、前記位相比較信号に応じて、前記第１の比較信号と前記第２の比較信号と間の位相差が予め設定された目標値なるように、前記第１の増幅信号に基づいた前記信号と前記第２の増幅信号との間の位相差を調整する
ことを特徴とする請求項１ないし８のいずれか一項に記載の電力増幅装置。 A phase comparator that compares the first phase of the first comparison signal with the second phase of the second comparison signal and outputs a phase comparison signal based on the comparison result;
In accordance with the phase comparison signal, the second power amplifier performs the first amplification so that a phase difference between the first comparison signal and the second comparison signal becomes a preset target value. The power amplification device according to any one of claims 1 to 8, wherein a phase difference between the signal based on a signal and the second amplified signal is adjusted. 前記位相比較器は、
前記第１の比較信号が入力され、前記第１の比較信号の振幅を設定値に制限した第１のリミット信号を出力する第１のリミッタ回路と、
前記第２の比較信号が入力され、前記第２の比較信号の振幅を前記設定値に制限した第２のリミット信号を出力する第２のリミッタ回路と、
前記第１のリミット信号と前記第２のリミット信号とを混合し、得られた信号を前記位相比較信号として出力するミキサ回路と、を有する
ことを特徴とする請求項９に記載の電力増幅装置。 The phase comparator is
A first limiter circuit that receives the first comparison signal and outputs a first limit signal in which the amplitude of the first comparison signal is limited to a set value;
A second limiter circuit that receives the second comparison signal and outputs a second limit signal in which the amplitude of the second comparison signal is limited to the set value;
The power amplification device according to claim 9, further comprising: a mixer circuit that mixes the first limit signal and the second limit signal and outputs the obtained signal as the phase comparison signal. . 前記位相比較信号に応じて、前記ミキサ回路のオフセット及び／又は極性を調整する制御回路をさらに備える
ことを特徴とする請求項１０に記載の電力増幅装置。 The power amplifier according to claim 10, further comprising a control circuit that adjusts an offset and / or polarity of the mixer circuit in accordance with the phase comparison signal. 前記第２のパワーアンプは、
前記第１の増幅信号に基づいた前記信号が一端に入力され、接地に他端が接続され、前記位相比較信号により容量値が制御される可変容量と、
前記振幅比較信号が一端に入力され、前記可変容量の一端に他端が接続された抵抗と、
前記接地にソースが接続され、前記抵抗の他端にゲートが接続され、前記第２の増幅信号をドレインから出力するｎＭＯＳトランジスタと、を有する
ことを特徴とする請求項１ないし１１のいずれか一項に記載の電力増幅装置。 The second power amplifier is
A variable capacitor in which the signal based on the first amplified signal is input to one end, the other end is connected to ground, and a capacitance value is controlled by the phase comparison signal;
The amplitude comparison signal is input to one end, and a resistor having the other end connected to one end of the variable capacitor;
12. An nMOS transistor having a source connected to the ground, a gate connected to the other end of the resistor, and outputting the second amplified signal from a drain. The power amplifying device according to the item. 前記振幅比較器は、
前記第１の比較信号の振幅を検出し、この検出結果に応じた第１の振幅検出信号を出力する第１の振幅検出回路と、
前記第２の比較信号の振幅を検出し、この検出結果に応じた第２の振幅検出信号を出力する第２の振幅検出回路と、
前記第１の振幅検出信号と前記第２の振幅検出信号とを比較し、この比較結果に応じた信号を前記振幅比較信号として出力するオペアンプと、を有する
ことを特徴とする請求項１ないし１２のいずれか一項に記載の電力増幅装置。 The amplitude comparator is
A first amplitude detection circuit that detects an amplitude of the first comparison signal and outputs a first amplitude detection signal according to the detection result;
A second amplitude detection circuit that detects an amplitude of the second comparison signal and outputs a second amplitude detection signal according to the detection result;
13. An operational amplifier that compares the first amplitude detection signal and the second amplitude detection signal and outputs a signal corresponding to the comparison result as the amplitude comparison signal. The power amplification device according to any one of the above. 前記第１のパワーアンプの出力は、前記第２のパワーアンプの入力に接続され、
前記第２のパワーアンプは、前記第１の増幅信号が入力され、入力された前記第１の増幅信号を増幅し、得られた信号を前記第２の増幅信号として出力する
ことを特徴とする請求項１ないし１３のいずれか一項に記載の電力増幅装置。 The output of the first power amplifier is connected to the input of the second power amplifier,
The second power amplifier receives the first amplified signal, amplifies the input first amplified signal, and outputs the obtained signal as the second amplified signal. The power amplifying apparatus according to any one of claims 1 to 13.
JP2012032749A 2012-02-17 2012-02-17 Power amplifier Expired - Fee Related JP5624569B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012032749A JP5624569B2 (en) 2012-02-17 2012-02-17 Power amplifier
US13/604,370 US8742844B2 (en) 2012-02-17 2012-09-05 Power amplifier device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032749A JP5624569B2 (en) 2012-02-17 2012-02-17 Power amplifier

Publications (2)

Publication Number Publication Date
JP2013172160A true JP2013172160A (en) 2013-09-02
JP5624569B2 JP5624569B2 (en) 2014-11-12

Family

ID=48981813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012032749A Expired - Fee Related JP5624569B2 (en) 2012-02-17 2012-02-17 Power amplifier

Country Status (2)

Country Link
US (1) US8742844B2 (en)
JP (1) JP5624569B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512414A (en) * 2013-03-15 2016-04-25 クアンタンス， インコーポレイテッド Envelope tracking system with internal power amplifier characterization

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013134026A2 (en) 2012-03-04 2013-09-12 Quantance, Inc. Envelope tracking power amplifier system with delay calibration
EP3089371B1 (en) 2013-03-14 2017-10-18 Quantance, Inc. Et system with adjustment for noise
JP5795351B2 (en) 2013-03-22 2015-10-14 株式会社東芝 Amplifying device and transmitting device
US9413319B2 (en) * 2014-03-24 2016-08-09 Analog Devices, Inc. Gain calibration
US10056869B2 (en) * 2016-01-20 2018-08-21 Mediatek Inc. Power amplifier system and associated control circuit and control method
JP2020159949A (en) * 2019-03-27 2020-10-01 東京エレクトロン株式会社 High frequency supply device and method for supplying high frequency power
TWI760693B (en) * 2020-02-13 2022-04-11 瑞昱半導體股份有限公司 Filter, filtering method, and filter system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548346A (en) * 1991-08-20 1993-02-26 Oki Electric Ind Co Ltd Linear power amplifier circuit
JPH07202581A (en) * 1993-12-29 1995-08-04 Toshiba Corp Power amplifier
WO2008090721A1 (en) * 2007-01-24 2008-07-31 Nec Corporation Power amplifier
JP2009525695A (en) * 2006-02-03 2009-07-09 クアンタンス， インコーポレイテッド RF power amplifier controller circuit with compensation for output impedance mismatch

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740670A (en) * 1972-05-15 1973-06-19 Bendix Corp Integral rf modamp
US4591800A (en) * 1984-10-01 1986-05-27 Motorola, Inc. Linear power amplifier feedback improvement
US5193224A (en) * 1991-04-24 1993-03-09 Northern Telecom Limited Adaptive phase control for a power amplifier predistorter
US5886572A (en) 1997-07-25 1999-03-23 Motorola, Inc. Method and apparatus for reducing distortion in a power amplifier
JP2001036351A (en) 1999-07-16 2001-02-09 Matsushita Electric Ind Co Ltd Power amplifier
JP2004120306A (en) * 2002-09-26 2004-04-15 Renesas Technology Corp Variable gain amplifier
US7502601B2 (en) 2003-12-22 2009-03-10 Black Sand Technologies, Inc. Power amplifier with digital power control and associated methods
JP4690835B2 (en) * 2004-12-21 2011-06-01 ルネサスエレクトロニクス株式会社 Transmitter and mobile communication terminal using the same
EP1696558A1 (en) 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Protection of output stage transistor of an RF power amplifier
JP4647361B2 (en) * 2005-03-29 2011-03-09 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit
US7894772B2 (en) * 2006-08-04 2011-02-22 Axiom Microdevices, Inc. Low distortion radio frequency (RF) limiter
US7486137B2 (en) 2006-09-08 2009-02-03 Axiom Microdevices, Inc. System and method for power amplifier output power control
JP5045151B2 (en) 2007-03-06 2012-10-10 日本電気株式会社 Transmission power control circuit
US7768346B1 (en) * 2009-02-18 2010-08-03 Atheros Communications, Inc. System for amplifier linearization with envelope feedback
JP5036839B2 (en) 2010-03-24 2012-09-26 株式会社東芝 Power amplifier and semiconductor integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548346A (en) * 1991-08-20 1993-02-26 Oki Electric Ind Co Ltd Linear power amplifier circuit
JPH07202581A (en) * 1993-12-29 1995-08-04 Toshiba Corp Power amplifier
JP2009525695A (en) * 2006-02-03 2009-07-09 クアンタンス， インコーポレイテッド RF power amplifier controller circuit with compensation for output impedance mismatch
WO2008090721A1 (en) * 2007-01-24 2008-07-31 Nec Corporation Power amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512414A (en) * 2013-03-15 2016-04-25 クアンタンス， インコーポレイテッド Envelope tracking system with internal power amplifier characterization

Also Published As

Publication number Publication date
JP5624569B2 (en) 2014-11-12
US8742844B2 (en) 2014-06-03
US20130214867A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
JP5624569B2 (en) Power amplifier
US20200389131A1 (en) Amplification systems and methods with distortion reductions
US9571056B2 (en) Power amplifier with self aligned peaking stage
US9748912B2 (en) Method and apparatus for detecting power
US20150117675A1 (en) Push-Pull Microphone Buffer
KR101663970B1 (en) Time alignment for an amplification stage
US7397304B2 (en) Auto gain control circuit
KR102150503B1 (en) Fully differential signal system including common mode feedback circuit
KR102374197B1 (en) Calibration of a dual-path pulse width modulation system
EP2802074A1 (en) Amplifier circuit and amplification method
JP2011205362A (en) High frequency amplifier circuit
US9407216B2 (en) Analog feedback amplifier
US10079578B2 (en) Total harmonic distortion (THD) controlled clip detector and automatic gain limiter (AGL)
US10027300B2 (en) Amplifier system, controller of main amplifier and associated control method
WO2015052803A1 (en) Power amplifier
US8331890B2 (en) Duty-to-voltage amplifier, FM receiver and method for amplifying a peak of a multiplexed signal
JP2015070379A (en) Detection circuit and detection method
JP2013223227A (en) Distortion compensation circuit
JPH06338731A (en) Linear amplification device
US20220385255A1 (en) Apparatus and method for adaptively controlling dynamic range
US11047890B2 (en) Minimizing phase mismatch and offset sensitivity in a dual-path system
KR100664264B1 (en) Apparatus for compensation power of the rf detector
JP5521904B2 (en) Signal amplification apparatus and method
JP2012160967A (en) Audio signal amplification apparatus and audio signal amplification method
JP5305481B2 (en) Signal transmission circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140926

R151 Written notification of patent or utility model registration

Ref document number: 5624569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees