JP5305481B2 - Signal transmission circuit - Google Patents

Signal transmission circuit Download PDF

Info

Publication number
JP5305481B2
JP5305481B2 JP2011052273A JP2011052273A JP5305481B2 JP 5305481 B2 JP5305481 B2 JP 5305481B2 JP 2011052273 A JP2011052273 A JP 2011052273A JP 2011052273 A JP2011052273 A JP 2011052273A JP 5305481 B2 JP5305481 B2 JP 5305481B2
Authority
JP
Japan
Prior art keywords
signal
current
output
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011052273A
Other languages
Japanese (ja)
Other versions
JP2012191367A (en
Inventor
正尚 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2011052273A priority Critical patent/JP5305481B2/en
Publication of JP2012191367A publication Critical patent/JP2012191367A/en
Application granted granted Critical
Publication of JP5305481B2 publication Critical patent/JP5305481B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress generation of harmonics while preventing an increase in current consumption. <P>SOLUTION: A signal transmission circuit includes: an oscillator for outputting a signal of a single frequency; an amplifier circuit comprising an amplification part for amplifying a signal outputted from the oscillator or a signal transmitted from the outside, and an output buffer part having a variable current unit for controlling an output current of a signal outputted from the amplification part; a saturation level control circuit which extracts, from a signal outputted from the amplifier circuit, a harmonic component of this signal and outputs a current control voltage for controlling a current of the variable current unit, on the basis of power of the extracted harmonic component; and a power supply control circuit for controlling power supplies of the oscillator and the saturation level control circuit. <P>COPYRIGHT: (C)2013,JPO&amp;INPIT

Description

本発明は、信号送信回路に関し、特に、高調波の発生を抑制する信号送信回路に関する。   The present invention relates to a signal transmission circuit, and more particularly to a signal transmission circuit that suppresses the generation of harmonics.

無線信号等の信号を送信する送信回路等の伝送回路では、一般に、増幅回路が設けられ、この増幅回路により信号を増幅させて出力する。このとき、増幅回路に用いられる増幅素子の非直線性や、増幅回路に設定された増幅率によっては、信号が歪んだり飽和することがあり、この歪みや飽和によって信号の周波数の整数倍となる高調波が発生する。   In a transmission circuit such as a transmission circuit that transmits a signal such as a radio signal, an amplifier circuit is generally provided, and the signal is amplified by this amplifier circuit and output. At this time, the signal may be distorted or saturated depending on the nonlinearity of the amplifying element used in the amplifying circuit or the amplification factor set in the amplifying circuit, and this distortion or saturation results in an integral multiple of the signal frequency. Harmonics are generated.

このような高調波が発生した状態で信号を伝送した場合、信号の劣化や誤動作を招く虞がある。また、所定の通信規格では、信号の基本波成分に対する高調波成分全体の比を示すTHD(Total Harmonic Distortion:全高調波歪)が規定され、この規格を満足するように高調波成分を抑制する必要がある。そのため、通常の伝送回路では、フィルタ等を用いて高調波成分を取り除いて出力する(例えば、特許文献1)。   When a signal is transmitted in a state where such harmonics are generated, there is a risk of signal deterioration or malfunction. In addition, in a predetermined communication standard, THD (Total Harmonic Distortion: Total Harmonic Distortion) indicating the ratio of the entire harmonic component to the fundamental component of the signal is defined, and the harmonic component is suppressed so as to satisfy this standard. There is a need. Therefore, in a normal transmission circuit, a harmonic component is removed using a filter or the like (for example, Patent Document 1).

ところで、最近では、信号を送信する際に、送信信号を所定の周波数帯域内に拡散させるように変調するOFDM(Orthogonal Frequency Division Multiplex)と呼ばれる変調方式を用いた信号の伝送が行われる。   Recently, when a signal is transmitted, the signal is transmitted using a modulation method called OFDM (Orthogonal Frequency Division Multiplex) that modulates the transmission signal so as to be spread within a predetermined frequency band.

ここで、OFDMを用いた場合において、図6に示すように、基本波に対して周波数が2倍及び3倍となる2次高調波及び3次高調波が所定の周波数帯域(以下、OFDM信号帯域とする)内に発生すると、高調波がノイズ成分となり信号が劣化する。そのため、THD等が悪化し、通信品質が劣化する。   Here, in the case of using OFDM, as shown in FIG. 6, the second harmonic and the third harmonic whose frequency is doubled and tripled with respect to the fundamental wave have predetermined frequency bands (hereinafter referred to as OFDM signals). If it occurs within the band), harmonics become noise components and the signal deteriorates. As a result, THD and the like deteriorate and communication quality deteriorates.

この高調波は、OFDM信号帯域内に発生するため、フィルタ等で取り除くことが困難である。従って、通常は、高調波の発生を抑制することが行われる。高調波を抑制する具体的な方法としては、例えば、素子の製造ばらつきによる個体差や環境条件変動によるばらつき等が発生した場合に、信号の歪みや飽和を防ぐような補正回路を追加したり、増幅回路の飽和振幅レベルを上げることにより、信号の歪みや飽和を防ぐという方法が考えられる。   Since this harmonic is generated in the OFDM signal band, it is difficult to remove it by a filter or the like. Therefore, normally, the generation of harmonics is suppressed. Specific methods for suppressing harmonics include, for example, adding a correction circuit to prevent signal distortion and saturation when individual differences due to device manufacturing variations or variations due to environmental condition fluctuations occur. A method of preventing signal distortion and saturation by increasing the saturation amplitude level of the amplifier circuit is conceivable.

特開2000−101660号公報JP 2000-101660 A

しかしながら、上記従来の方法では、高調波の発生を抑制するにあたって、補正回路を追加した場合に回路構成の複雑化や大型化を招くという問題があった。また、増幅回路の飽和振幅レベルを上げた場合には、消費電流が増大するという問題があった。   However, the above-described conventional method has a problem in that when a correction circuit is added to suppress the generation of harmonics, the circuit configuration becomes complicated and large. Further, when the saturation amplitude level of the amplifier circuit is increased, there is a problem that current consumption increases.

そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、回路構成の複雑化や大型化を招かず、消費電流の増大を防止しながら、高調波の発生を抑制することが可能な信号送信回路を提供することを目的とする。   Therefore, the present invention has been made in view of the problems in the above-described conventional technology, and does not increase the complexity and size of the circuit configuration and suppress the generation of harmonics while preventing an increase in current consumption. An object of the present invention is to provide a signal transmission circuit capable of performing the above.

上記目的を達成するため、本発明は、外部から伝送された信号を増幅して出力する信号送信回路であって、単一周波数の信号を出力する発振器と、前記発振器から出力された信号又は前記外部から伝送された信号を増幅する増幅部と、該増幅部から出力された信号の出力電流を制御する可変電流器を有する出力バッファ部とからなる増幅回路と、前記増幅回路から出力された信号から、該信号の高調波成分を抽出し、該抽出された高調波成分のパワーに基づき、前記可変電流器の電流を制御する電流制御電圧を出力する飽和レベル制御回路と、前記発振器及び前記飽和レベル制御回路の電源を制御する電源制御回路とを備え、前記外部から伝送される信号は、所定の周波数帯域を有する拡散信号であり、前記発振器から出力される信号の前記周波数は、前記所定の周波数帯域の低域側に位置すると共に、前記周波数に対する2次高調波及び3次高調波の周波数が前記所定の周波数帯域内に含まれるように設定されることを特徴とする。 In order to achieve the above object, the present invention provides a signal transmission circuit that amplifies and outputs a signal transmitted from the outside, and an oscillator that outputs a signal of a single frequency, a signal output from the oscillator, or the An amplification circuit comprising an amplification unit for amplifying a signal transmitted from the outside, an output buffer unit having a variable current source for controlling an output current of the signal output from the amplification unit, and a signal output from the amplification circuit A saturation level control circuit that extracts a harmonic component of the signal and outputs a current control voltage for controlling the current of the variable current device based on the power of the extracted harmonic component; the oscillator and the saturation and a power control circuit for controlling the power level control circuit, a signal transmitted from the external is a spread signal having a predetermined frequency band, the signal output from the oscillator Wave number, and characterized in that as well as positioned on the low frequency side of the predetermined frequency band, the frequency of the second harmonic and third harmonic relative to the frequency is set to be included within said predetermined frequency band To do.

そして、本発明によれば、抽出された高調波成分のパワーに基づき、信号送信回路から出力される差動信号の電流を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することが可能になる。
また、発振器から出力される信号の周波数を、所定の周波数帯域の低域側とすると共に、この周波数に対する2次高調波及び3次高調波の周波数が所定の周波数帯域内に含まれるように設定することにより、基本波に対する高調波成分を所定の周波数帯域内に発生させることができるため、電流調整モード時に、高調波成分を抽出することが可能になる。
According to the present invention, since the current of the differential signal output from the signal transmission circuit is automatically adjusted based on the power of the extracted harmonic component, harmonics are prevented while preventing an increase in current consumption. Can be suppressed.
In addition, the frequency of the signal output from the oscillator is set to the low frequency side of the predetermined frequency band, and the frequency of the second harmonic and the third harmonic with respect to this frequency is set within the predetermined frequency band. By doing so, it is possible to generate a harmonic component with respect to the fundamental wave within a predetermined frequency band, so that it is possible to extract the harmonic component in the current adjustment mode.

上記信号送信回路において、前記飽和レベル制御回路は、前記増幅回路から出力された信号の高調波成分を抽出するフィルタ部と、前記抽出された高調波成分のパワーの総和を検出するパワー検出部と、前記パワー検出部で検出されたパワーの総和を示す電圧と、該電圧に対する基準電圧とを比較する比較部とを有し、前記比較部は、比較結果に応じて、前記電流制御電圧を出力することができる。これにより、所定の周波数帯域内に存在する高調波成分のパワーの総和に基づく電流制御電圧を出力することが可能になる。   In the signal transmission circuit, the saturation level control circuit includes a filter unit that extracts a harmonic component of the signal output from the amplifier circuit, and a power detection unit that detects a sum of powers of the extracted harmonic components. A comparison unit that compares a voltage indicating the sum of the power detected by the power detection unit with a reference voltage with respect to the voltage, and the comparison unit outputs the current control voltage according to a comparison result. can do. As a result, it is possible to output a current control voltage based on the sum of the powers of the harmonic components existing in the predetermined frequency band.

上記信号送信回路において、前記比較部は、前記パワーの総和を示す電圧が前記基準電圧を超えた場合に、前記可変電流器の電流を増加させ、前記パワーの総和を示す電圧が前記基準電圧以下の場合に、前記可変電流器の電流を減少させるように、前記可変電流器の電流を制御する前記電流制御電圧を出力することができる。これにより、電流制御電圧を基準電圧に収束させることができ、可変電流器の電流を適切に制御することが可能になる。   In the signal transmission circuit, when the voltage indicating the sum of power exceeds the reference voltage, the comparison unit increases the current of the variable current device, and the voltage indicating the sum of power is equal to or less than the reference voltage. In this case, the current control voltage for controlling the current of the variable current device can be output so as to decrease the current of the variable current device. Thereby, the current control voltage can be converged to the reference voltage, and the current of the variable current device can be appropriately controlled.

上記信号送信回路において、前記フィルタ部は、前記増幅回路から出力された信号の2次高調波成分及び3次高調波成分を抽出することができる。   In the signal transmission circuit, the filter unit can extract the second harmonic component and the third harmonic component of the signal output from the amplifier circuit.

上記信号送信回路において、前記電流制御電圧を記憶する制御電圧記憶回路をさらに備えることができる。これにより、通常動作モード時に、電流調整モード時に決定した電流制御電圧を可変電流器に供給することができ、適切な電流値を設定することが可能になる。   The signal transmission circuit may further include a control voltage storage circuit that stores the current control voltage. Thus, the current control voltage determined in the current adjustment mode can be supplied to the variable current device during the normal operation mode, and an appropriate current value can be set.

上記信号送信回路において、前記外部から伝送された信号及び前記発振器から出力される信号を、差動信号とすることができる。   In the signal transmission circuit, the signal transmitted from the outside and the signal output from the oscillator can be a differential signal.

上記信号送信回路において、前記外部から伝送された信号及び前記発振器から出力される信号を、シングルエンド信号とすることができる。   In the signal transmission circuit, the signal transmitted from the outside and the signal output from the oscillator can be a single-ended signal.

以上のように、本発明によれば、回路構成の複雑化や大型化を招かず、消費電流の増大を防止しながら、高調波の発生を抑制することが可能になる。   As described above, according to the present invention, it is possible to suppress the generation of higher harmonics while preventing an increase in current consumption without causing a complicated circuit configuration or an increase in size.

本発明にかかる信号送信回路の第1の実施形態を示すブロック図である。1 is a block diagram showing a first embodiment of a signal transmission circuit according to the present invention. 差動信号と周波数帯域との関係について説明するための略線図である。It is a basic diagram for demonstrating the relationship between a differential signal and a frequency band. パワー検出部の出力と可変電流器の電流値との関係について説明するための略線図である。It is a basic diagram for demonstrating the relationship between the output of a power detection part, and the electric current value of a variable current device. 本発明にかかる信号送信回路の第2の実施形態を示すブロック図である。It is a block diagram which shows 2nd Embodiment of the signal transmission circuit concerning this invention. 本発明にかかる信号送信回路の第3の実施形態を示すブロック図である。It is a block diagram which shows 3rd Embodiment of the signal transmission circuit concerning this invention. OFDM信号帯域内に発生する高調波について説明するための略線図である。It is a basic diagram for demonstrating the harmonic which generate | occur | produces in an OFDM signal band.

次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。   Next, an embodiment for carrying out the present invention will be described in detail with reference to the drawings.

図1は、本発明にかかる信号送信回路の第1の実施形態を示し、この信号送信回路1は、可変利得制御増幅回路(VGA(Variable Gain control Amp))2、発振器(OSC:Osscillator)3、飽和レベル制御回路4、電圧記憶回路5及び電源制御回路6で構成される。信号送信回路1は、外部から伝送された無線信号等の差動信号(例えば、OFDM信号)が入力され、所定の利得で増幅して出力する。また、信号送信回路1は、出力電流を調整する際において、入力される差動信号の基本波に対して周波数が整数倍となる高調波成分のパワーに基づき、出力される差動信号の電流値を調整する。   FIG. 1 shows a first embodiment of a signal transmission circuit according to the present invention. This signal transmission circuit 1 includes a variable gain control amplifier circuit (VGA (Variable Gain Control Amp)) 2 and an oscillator (OSC: Osscillator) 3. , A saturation level control circuit 4, a voltage storage circuit 5, and a power supply control circuit 6. The signal transmission circuit 1 receives a differential signal (for example, an OFDM signal) such as a radio signal transmitted from the outside, amplifies the signal with a predetermined gain, and outputs the amplified signal. Further, when adjusting the output current, the signal transmission circuit 1 outputs the current of the differential signal that is output based on the power of the harmonic component whose frequency is an integral multiple of the fundamental wave of the input differential signal. Adjust the value.

VGA回路2は、基準側可変抵抗11、帰還側可変抵抗12、増幅部(アンプ)13、及び可変電流器15を備える出力バッファ14で構成され、入力端子に供給された差動信号を所定の利得で増幅すると共に、所定の電流値で出力端子から出力する。VGA回路2の利得は、基準側可変抵抗11及び帰還側可変抵抗12の抵抗値の比によって決定され、これらの抵抗値を変化させることにより、所望の利得を設定することができる。   The VGA circuit 2 includes an output buffer 14 including a reference-side variable resistor 11, a feedback-side variable resistor 12, an amplifying unit (amplifier) 13, and a variable current source 15. A differential signal supplied to an input terminal is input to a predetermined signal. While amplifying with a gain, it outputs from an output terminal with a predetermined current value. The gain of the VGA circuit 2 is determined by the ratio of the resistance values of the reference-side variable resistor 11 and the feedback-side variable resistor 12, and a desired gain can be set by changing these resistance values.

基準側可変抵抗11の一端には、VGA回路2の入力端子が接続され、他端には、増幅部13の入力端子及び帰還側可変抵抗12の一端が接続される。帰還側可変抵抗12の一端には、基準側可変抵抗11の他端及び増幅部13の入力端子が接続され、他端には、出力バッファ14の出力端子及びVGA回路2の出力端子が接続される。   One end of the reference side variable resistor 11 is connected to the input terminal of the VGA circuit 2, and the other end is connected to the input terminal of the amplifying unit 13 and one end of the feedback side variable resistor 12. One end of the feedback side variable resistor 12 is connected to the other end of the reference side variable resistor 11 and the input terminal of the amplifying unit 13, and the other end is connected to the output terminal of the output buffer 14 and the output terminal of the VGA circuit 2. The

増幅部13の入力端子には、基準側可変抵抗11の他端及び帰還側可変抵抗12の一端が接続され、出力端子には、出力バッファ14の入力端子が接続される。増幅部13は、入力端子と、出力バッファ14を介した出力端子との間に接続された帰還側可変抵抗12によりフィードバックループが形成されることにより、入力端子に接続された基準側可変抵抗11と、入力端子及び出力端子の間に接続された帰還側可変抵抗12との抵抗値に基づき決定される利得で、入力された差動信号を増幅する。   The other end of the reference side variable resistor 11 and one end of the feedback side variable resistor 12 are connected to the input terminal of the amplifying unit 13, and the input terminal of the output buffer 14 is connected to the output terminal. In the amplifying unit 13, a feedback loop is formed by the feedback variable resistor 12 connected between the input terminal and the output terminal via the output buffer 14, so that the reference variable resistor 11 connected to the input terminal is formed. The input differential signal is amplified with a gain determined based on the resistance value of the feedback variable resistor 12 connected between the input terminal and the output terminal.

出力バッファ14の入力端子には、増幅部13の出力端子が接続され、出力端子には、帰還側可変抵抗12の他端及びVGA回路2の出力端子が接続される。出力バッファ14は、入力された差動信号を、可変電流器15に設定された電流値で出力する。可変電流器15は、後述する電圧記憶回路5が接続され、電圧記憶回路5から出力される電流制御電圧に応じて、VGA回路2から出力される差動信号の電流値を設定することができる。   The output terminal of the amplifier 13 is connected to the input terminal of the output buffer 14, and the other end of the feedback variable resistor 12 and the output terminal of the VGA circuit 2 are connected to the output terminal. The output buffer 14 outputs the input differential signal with a current value set in the variable current source 15. The variable current source 15 is connected to a voltage storage circuit 5 described later, and can set the current value of the differential signal output from the VGA circuit 2 in accordance with the current control voltage output from the voltage storage circuit 5. .

OSC3は、VGA回路2の入力端子に接続され、後述する電源制御回路6の制御により電源がONとされた際に、所定のパワー及び単一周波数の差動信号を出力する。   The OSC 3 is connected to the input terminal of the VGA circuit 2 and outputs a differential signal having a predetermined power and a single frequency when the power is turned on under the control of a power control circuit 6 described later.

飽和レベル制御回路4は、VGA回路2の出力端子に接続され、電源制御回路6の制御により電源がONとされた際に、VGA回路2から出力された差動信号が供給される。飽和レベル制御回路4は、フィルタ部21、パワー検出部22及び比較部23で構成される。   The saturation level control circuit 4 is connected to the output terminal of the VGA circuit 2 and is supplied with a differential signal output from the VGA circuit 2 when the power is turned on under the control of the power supply control circuit 6. The saturation level control circuit 4 includes a filter unit 21, a power detection unit 22, and a comparison unit 23.

フィルタ部21は、例えば、バンドパスフィルタ(BPF)であり、所定の遮断周波数に基づき供給された差動信号の帯域を制限することにより、差動信号に含まれる所定の周波数成分のみを通過させる。この例では、供給された差動信号における基本波に対して周波数が2倍及び3倍となる2次高調波及び3次高調波が通過できるように、周波数帯域が設定される。   The filter unit 21 is, for example, a band-pass filter (BPF), and allows only a predetermined frequency component included in the differential signal to pass by limiting a band of the differential signal supplied based on a predetermined cutoff frequency. . In this example, the frequency band is set so that the second harmonic and the third harmonic whose frequency is doubled and tripled with respect to the fundamental wave in the supplied differential signal can pass.

パワー検出部22は、フィルタ部21を通過した差動信号における所定の周波数成分のパワーを検出し、検出結果に応じた電圧を出力する。パワー検出部22は、例えば、フィルタ部21を通過した差動信号における2次高調波及び3次高調波のパワーの総和を検出し、検出したパワーに比例した電圧を出力する。   The power detection unit 22 detects the power of a predetermined frequency component in the differential signal that has passed through the filter unit 21 and outputs a voltage corresponding to the detection result. For example, the power detection unit 22 detects the sum of the powers of the second harmonic and the third harmonic in the differential signal that has passed through the filter unit 21 and outputs a voltage proportional to the detected power.

比較部23は、例えばオペアンプであり、2つの入力端子を備える。比較部23は、各々の入力端子に入力される電圧を比較し、比較結果に応じた電圧(以下、電流制御電圧とする)を出力する。一方の入力端子には、パワー検出部22から出力された電圧が供給され、他方の入力端子には、一方の入力端子に供給された電圧に対して、2次高調波及び3次高調波のパワー値を規定する基準電圧が供給される。   The comparison unit 23 is, for example, an operational amplifier, and includes two input terminals. The comparison unit 23 compares the voltages input to the respective input terminals, and outputs a voltage corresponding to the comparison result (hereinafter referred to as a current control voltage). The voltage output from the power detector 22 is supplied to one input terminal, and the second harmonic and the third harmonic of the voltage supplied to one input terminal are supplied to the other input terminal. A reference voltage defining the power value is supplied.

電圧記憶回路5は、比較部23の出力端子と、VGA回路2の出力バッファ14に設けられた可変電流器15とに接続される。電圧記憶回路5は、後述する電流調整モード時に、飽和レベル制御回路4の比較部23から出力された電流制御電圧を記憶し、後述する通常動作モード時に、記憶された電流制御電圧を出力する。電圧記憶回路5としては、例えば、CPU(Central Processing Unit)、A/D(Analog/Digital)変換回路及びD/A(Digital/Analog)変換回路等で構成される。尚、電圧記憶回路5の構成は、この例に限られず、飽和レベル制御回路4から出力された電圧を保持できるものであれば、どのような構成のものも採用できる。   The voltage storage circuit 5 is connected to the output terminal of the comparison unit 23 and the variable current source 15 provided in the output buffer 14 of the VGA circuit 2. The voltage storage circuit 5 stores the current control voltage output from the comparison unit 23 of the saturation level control circuit 4 in the current adjustment mode described later, and outputs the stored current control voltage in the normal operation mode described later. The voltage storage circuit 5 includes, for example, a CPU (Central Processing Unit), an A / D (Analog / Digital) conversion circuit, a D / A (Digital / Analog) conversion circuit, and the like. The configuration of the voltage storage circuit 5 is not limited to this example, and any configuration can be adopted as long as the voltage output from the saturation level control circuit 4 can be held.

電源制御回路6は、OSC3及び飽和レベル制御回路4の電源のON/OFFを制御する。例えば、電流調整モード時には、OSC3及び飽和レベル制御回路4の電源をONとし、通常動作モード時には、OSC3及び飽和レベル制御回路4の電源をOFFとするように制御する。   The power supply control circuit 6 controls ON / OFF of the power supply of the OSC 3 and the saturation level control circuit 4. For example, in the current adjustment mode, the OSC 3 and the saturation level control circuit 4 are turned on, and in the normal operation mode, the OSC 3 and the saturation level control circuit 4 are turned off.

次に、上記構成を有する信号送信回路1の動作について、図1及び図2を参照して説明する。この信号送信回路1は、電源制御回路6の制御によるOSC3及び飽和レベル制御回路4の電源ON/OFFに応じて、外部から伝送された差動信号を増幅して出力する通常動作モードと、VGA回路2から出力される差動信号の電流を適切に設定するための電流調整モードとを備える。   Next, the operation of the signal transmission circuit 1 having the above configuration will be described with reference to FIGS. The signal transmission circuit 1 includes a normal operation mode for amplifying and outputting a differential signal transmitted from the outside in accordance with the power ON / OFF of the OSC 3 and the saturation level control circuit 4 under the control of the power control circuit 6, and the VGA. A current adjustment mode for appropriately setting the current of the differential signal output from the circuit 2.

通常動作モード時は、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がOFFとされ、外部から伝送された差動信号が信号送信回路1に入力される。入力された差動信号は、VGA回路2の基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ14の可変電流器15に設定された電流値で出力される。   In the normal operation mode, the power of the OSC 3 and the saturation level control circuit 4 is turned off under the control of the power control circuit 6, and the differential signal transmitted from the outside is input to the signal transmission circuit 1. The input differential signal is input to one end of the reference side variable resistor 11 of the VGA circuit 2 and has a predetermined gain determined by the amplifier 13 based on the resistance values of the reference side variable resistor 11 and the feedback side variable resistor 12. While being amplified, it is output at the current value set in the variable current source 15 of the output buffer 14.

電流調整モード時は、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされ、OSC3から単一周波数の差動信号(基本波)が出力され、VGA回路2に供給される。このとき、OSC3から出力される差動信号の周波数は、図2(a)に示すように、OFDM信号帯域の低域側となり、基本波Aに対する3次高調波がOFDM信号帯域内に収まるような周波数が選択される。また、OSC3から出力される差動信号のパワーは、VGA回路2を介して出力される差動信号のパワーが、通常動作モード時にVGA回路2から出力される差動信号のパワーと同等のパワーとなるように選択される。   In the current adjustment mode, the power of the OSC 3 and the saturation level control circuit 4 is turned on by the control of the power control circuit 6, and a single frequency differential signal (fundamental wave) is output from the OSC 3 and supplied to the VGA circuit 2. The At this time, as shown in FIG. 2A, the frequency of the differential signal output from the OSC 3 is on the low frequency side of the OFDM signal band so that the third harmonic with respect to the fundamental wave A is within the OFDM signal band. The correct frequency is selected. The power of the differential signal output from the OSC 3 is equal to the power of the differential signal output from the VGA circuit 2 in the normal operation mode. Is selected.

VGA回路2に供給された差動信号は、通常動作モード時と同様に、基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ14の可変電流器15に設定された電流値で出力される。   The differential signal supplied to the VGA circuit 2 is input to one end of the reference-side variable resistor 11 as in the normal operation mode, and the resistance values of the reference-side variable resistor 11 and the feedback-side variable resistor 12 are set by the amplifier 13. The signal is amplified with a predetermined gain determined based on the current value, and is output with a current value set in the variable current source 15 of the output buffer 14.

VGA回路2から出力される差動信号は、図2(b)に示すように、基本波AがVGA回路2に設定された利得で増幅されると共に、高調波が発生する。この例では、OFDM信号帯域内に2次〜4次高調波B、C及びDが発生する。尚、図2(b)において、基本波A’の点線部分は、VGA回路2に入力される差動信号のパワーを示し、実線部分は、VGA回路2によって増幅されたゲイン量を示す。   As shown in FIG. 2B, the differential signal output from the VGA circuit 2 is amplified with the gain set in the VGA circuit 2 and a harmonic is generated. In this example, second to fourth harmonics B, C and D are generated in the OFDM signal band. In FIG. 2B, the dotted line portion of the fundamental wave A ′ indicates the power of the differential signal input to the VGA circuit 2, and the solid line portion indicates the gain amount amplified by the VGA circuit 2.

VGA回路2から出力された差動信号は、飽和レベル制御回路4に供給され、フィルタ部21に入力される。フィルタ部21には、所定の周波数成分のみが通過できるように周波数帯域が予め設定されており、この例では、図2(c)に示すように、差動信号の2次高調波B及び3次高調波Cのみが通過できるような周波数帯域が設定される。従って、図2(b)に示す差動信号がフィルタ部21に入力された場合、差動信号の2次高調波B及び3次高調波Cのみが通過し、基本波Aの成分やその他の高調波成分等が除去される。   The differential signal output from the VGA circuit 2 is supplied to the saturation level control circuit 4 and input to the filter unit 21. In the filter unit 21, a frequency band is set in advance so that only a predetermined frequency component can pass, and in this example, as shown in FIG. 2C, the second harmonics B and 3 of the differential signal. A frequency band in which only the second harmonic C can pass is set. Therefore, when the differential signal shown in FIG. 2B is input to the filter unit 21, only the second harmonic B and the third harmonic C of the differential signal pass, and the component of the fundamental wave A and other components Harmonic components and the like are removed.

フィルタ部21を通過した差動信号の2次高調波B及び3次高調波Cは、パワー検出部22に入力され、2次高調波B及び3次高調波Cのパワーの総和が検出される。そして、検出されたパワーの総和に比例した電圧が出力される。パワー検出部22から出力された電圧は、比較部23の一方の入力端子に供給される。比較部23では、一方の入力端子に供給された、2次高調波B及び3次高調波Cのパワーの総和に基づく電圧と、他方の入力端子に供給される基準電圧とが比較され、比較結果に応じた電流制御電圧が出力され、電圧記憶回路5に供給される。   The second harmonic B and the third harmonic C of the differential signal that have passed through the filter unit 21 are input to the power detection unit 22, and the total power of the second harmonic B and the third harmonic C is detected. . Then, a voltage proportional to the total power detected is output. The voltage output from the power detection unit 22 is supplied to one input terminal of the comparison unit 23. In the comparison unit 23, the voltage based on the sum of the powers of the second harmonic B and the third harmonic C supplied to one input terminal is compared with the reference voltage supplied to the other input terminal. A current control voltage corresponding to the result is output and supplied to the voltage storage circuit 5.

電圧記憶回路5に供給された電流制御電圧は、出力電流の調整中においてはそのまま出力され、VGA回路2の出力バッファ14に設けられた可変電流器15に供給される。可変電流器15では、電圧記憶回路5を介して供給された電流制御電圧に応じて電流値が設定される。   The current control voltage supplied to the voltage storage circuit 5 is output as it is during the adjustment of the output current, and is supplied to the variable current source 15 provided in the output buffer 14 of the VGA circuit 2. In the variable current source 15, the current value is set according to the current control voltage supplied via the voltage storage circuit 5.

ここで、VGA回路2から出力される差動信号の電流値を設定する方法について説明する。出力バッファ14の駆動能力が低く、出力電流が少ないと、差動信号の歪みや飽和が発生するため、2次高調波及び3次高調波のパワーの総和が大きい場合には、可変電流器15の出力電流を増加させ、パワーの総和が小さい場合には、出力電流を減少させる。   Here, a method for setting the current value of the differential signal output from the VGA circuit 2 will be described. If the output buffer 14 has a low driving capability and a small output current, distortion and saturation of the differential signal occur. Therefore, when the sum of the power of the second and third harmonics is large, the variable current device 15 When the total power is small, the output current is decreased.

例えば、信号送信回路1において、出力バッファ14から出力される差動信号の電流が少なく、出力信号に歪みや飽和が発生すると、2次高調波及び3次高調波のパワーの総和が増加するため、パワー検出部22の出力電圧が増加する。従って、図3に示すように、可変電流器15の出力電流を増加させることにより、パワー検出部22の出力電圧を減少させることができる。   For example, in the signal transmission circuit 1, if the current of the differential signal output from the output buffer 14 is small and distortion or saturation occurs in the output signal, the sum of the power of the second harmonic and the third harmonic increases. The output voltage of the power detector 22 increases. Therefore, as shown in FIG. 3, the output voltage of the power detector 22 can be decreased by increasing the output current of the variable current generator 15.

また、出力バッファ14から出力される差動信号の電流が多く、出力信号の歪みや飽和が減少すると、2次高調波及び3次高調波のパワーの総和が減少するため、パワー検出部22の出力電圧が減少する。従って、可変電流器15の出力電流を減少させることにより、パワー検出部22の出力電圧を増加させることができる。   Further, if the current of the differential signal output from the output buffer 14 is large and the distortion or saturation of the output signal is reduced, the sum of the power of the second harmonic and the third harmonic is reduced. The output voltage decreases. Therefore, the output voltage of the power detector 22 can be increased by decreasing the output current of the variable current generator 15.

このように、可変電流器15からの出力電流を増減させる動作を繰り返し、パワー検出部22の出力電圧が比較部23に供給される基準電圧を超えた場合に可変電流器15の出力電流を増加させ、また、パワー検出部22の出力電圧が基準電圧以下となった場合に可変電流器15の出力電流を減少させるようにする。これにより、パワー検出部22の出力電圧が、徐々に基準電圧に収束し、パワー検出部22の出力電圧が収束した際の可変電流器15の出力電流が、高調波を抑制しながら消費電流を最小とするための適切な出力電流となる。   In this manner, the operation of increasing / decreasing the output current from the variable current source 15 is repeated, and when the output voltage of the power detection unit 22 exceeds the reference voltage supplied to the comparison unit 23, the output current of the variable current source 15 is increased. In addition, when the output voltage of the power detection unit 22 is equal to or lower than the reference voltage, the output current of the variable current source 15 is decreased. As a result, the output voltage of the power detector 22 gradually converges to the reference voltage, and the output current of the variable current source 15 when the output voltage of the power detector 22 converges reduces the current consumption while suppressing harmonics. The output current is appropriate for minimization.

このとき、電圧記憶回路5は、パワー検出部22の電圧が収束した際に比較部23から出力される電流制御電圧を保持する。そして、通常動作モード時において、電圧記憶回路5は、保持した電流制御電圧を可変電流器15に対して供給する。これにより、可変電流器15からの出力電流は最適値となり、外部から伝送された差動信号の高調波を抑制することができ、通信品質の劣化を防ぐことができる。   At this time, the voltage storage circuit 5 holds the current control voltage output from the comparison unit 23 when the voltage of the power detection unit 22 converges. In the normal operation mode, the voltage storage circuit 5 supplies the held current control voltage to the variable current generator 15. As a result, the output current from the variable current source 15 becomes an optimum value, harmonics of the differential signal transmitted from the outside can be suppressed, and deterioration of communication quality can be prevented.

以上のように、第1の実施形態によれば、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路1から出力される差動信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。   As described above, according to the first embodiment, the current value of the differential signal output from the signal transmission circuit 1 is automatically adjusted based on the power value of the harmonic component generated in the OFDM signal band. Therefore, generation of higher harmonics can be suppressed while preventing an increase in current consumption.

次に、本発明にかかる信号送信回路の第2の実施形態について説明する。図4は、本発明にかかる信号送信回路の第2の実施形態を示し、この信号送信回路30は、上述した第1の実施形態による信号送信回路1のVGA回路2に代えて、VGA回路31を用いた構成とした。尚、上述した第1の実施形態と共通する部分については、同一の符号を付し、詳細な説明を省略する。   Next, a second embodiment of the signal transmission circuit according to the present invention will be described. FIG. 4 shows a second embodiment of the signal transmission circuit according to the present invention. This signal transmission circuit 30 is a VGA circuit 31 instead of the VGA circuit 2 of the signal transmission circuit 1 according to the first embodiment described above. It was set as the structure using. In addition, about the part which is common in 1st Embodiment mentioned above, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.

VGA回路31は、基準側可変抵抗11、帰還側可変抵抗12、増幅部13及び出力バッファ部32で構成される。出力バッファ部32は、差動部33、負荷部34及び可変電流器35を備える。差動部33は、例えば一対のFET(Field Effect Transistor)で構成される。各々のFETのゲート端子には、増幅部13の出力端子が接続され、ドレイン端子には、負荷部34が接続される。また、各々のFETのソース端子が共通に接続され、可変電流器35に接続される。可変電流器35は、電圧記憶回路5から出力される電流制御電圧に応じて、負荷部34に流れる電流を変化させることができる。   The VGA circuit 31 includes a reference-side variable resistor 11, a feedback-side variable resistor 12, an amplification unit 13, and an output buffer unit 32. The output buffer unit 32 includes a differential unit 33, a load unit 34, and a variable current device 35. The differential unit 33 is configured by a pair of FETs (Field Effect Transistors), for example. The output terminal of the amplifying unit 13 is connected to the gate terminal of each FET, and the load unit 34 is connected to the drain terminal. The source terminals of the FETs are connected in common and connected to the variable current source 35. The variable current device 35 can change the current flowing through the load unit 34 in accordance with the current control voltage output from the voltage storage circuit 5.

通常動作モード時、信号送信回路30には、差動信号が入力される。入力された差動信号は、VGA回路31の基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ部32の可変電流器35に設定された電流値で出力される。   In the normal operation mode, a differential signal is input to the signal transmission circuit 30. The input differential signal is input to one end of the reference-side variable resistor 11 of the VGA circuit 31 and has a predetermined gain determined by the amplifier 13 based on the resistance values of the reference-side variable resistor 11 and the feedback-side variable resistor 12. While being amplified, it is output at the current value set in the variable current source 35 of the output buffer unit 32.

電流調整モード時において、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされると、OSC3から単一周波数の差動信号が出力され、VGA回路31に供給される。VGA回路31に供給された差動信号は、基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅され、出力バッファ部32を介して出力される。   In the current adjustment mode, when the power supply of the OSC 3 and the saturation level control circuit 4 is turned on by the control of the power supply control circuit 6, a single frequency differential signal is output from the OSC 3 and supplied to the VGA circuit 31. The differential signal supplied to the VGA circuit 31 is input to one end of the reference-side variable resistor 11 and has a predetermined gain determined by the amplifier 13 based on the resistance values of the reference-side variable resistor 11 and the feedback-side variable resistor 12. Amplified and output via the output buffer unit 32.

VGA回路31から出力された差動信号は、飽和レベル制御回路4に供給され、差動信号の2次高調波及び3次高調波のパワーの総和に基づく電流制御電圧が出力される。飽和レベル制御回路4から出力された電流制御電圧は、電圧記憶回路5を介して可変電流器35に供給され、可変電流器35では、供給された電流制御電圧に応じて電流値が設定される。   The differential signal output from the VGA circuit 31 is supplied to the saturation level control circuit 4, and a current control voltage based on the sum of the power of the second harmonic and the third harmonic of the differential signal is output. The current control voltage output from the saturation level control circuit 4 is supplied to the variable current device 35 via the voltage storage circuit 5, and the current value is set in the variable current device 35 in accordance with the supplied current control voltage. .

ここで、例えば、可変電流器35の電流が増加すると、負荷部34に流れる電流が増加し、出力端子から出力される差動信号の振幅が大きくなるため、差動信号の歪みが少なくなると共に飽和レベルが上昇し、出力バッファ部32からの出力パワーが大きくなる。これにより、差動信号の高調波成分を抑えることができるため、THDの規格を満足すると共に、消費電流を抑制することができる。   Here, for example, when the current of the variable current device 35 increases, the current flowing through the load unit 34 increases, and the amplitude of the differential signal output from the output terminal increases, so that the distortion of the differential signal decreases. The saturation level increases and the output power from the output buffer unit 32 increases. Thereby, since the harmonic component of the differential signal can be suppressed, the THD standard can be satisfied and the current consumption can be suppressed.

以上のように、第2の実施形態によれば、第1の実施形態と同様に、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路30から出力される差動信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。   As described above, according to the second embodiment, similar to the first embodiment, the differential signal output from the signal transmission circuit 30 based on the power value of the harmonic component generated in the OFDM signal band. Therefore, the generation of higher harmonics can be suppressed while preventing an increase in current consumption.

次に、本発明にかかる信号送信回路の第3の実施形態について説明する。図5は、本発明にかかる信号送信回路の第3の実施形態を示し、この信号送信回路40は、差動信号に代えてシングルエンド信号に対しても適用することができる構成とした。尚、上述した第1及び第2の実施形態と共通する部分については、同一の符号を付し、詳細な説明を省略する。   Next, a third embodiment of the signal transmission circuit according to the present invention will be described. FIG. 5 shows a third embodiment of the signal transmission circuit according to the present invention, and the signal transmission circuit 40 is configured to be applicable to a single-ended signal instead of a differential signal. In addition, about the part which is common in 1st and 2nd embodiment mentioned above, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.

信号送信回路40は、VGA回路41、OSC3、飽和レベル制御回路4、電圧記憶回路5及び電源制御回路6で構成され、VGA回路41は、基準側可変抵抗42、帰還側可変抵抗43、増幅部44及び出力バッファ部45で構成される。VGA回路41の利得は、基準側可変抵抗42及び帰還側可変抵抗43の抵抗値の比によって決定され、これらの抵抗値を変化させることにより、所望の利得を設定することができる。   The signal transmission circuit 40 includes a VGA circuit 41, OSC3, a saturation level control circuit 4, a voltage storage circuit 5, and a power supply control circuit 6. The VGA circuit 41 includes a reference side variable resistor 42, a feedback side variable resistor 43, and an amplifying unit. 44 and an output buffer unit 45. The gain of the VGA circuit 41 is determined by the ratio of the resistance values of the reference-side variable resistor 42 and the feedback-side variable resistor 43, and a desired gain can be set by changing these resistance values.

基準側可変抵抗42の一端には、VGA回路41の入力端子が接続され、他端には、増幅部44の入力端子及び帰還側可変抵抗43の一端が接続される。帰還側可変抵抗43の一端には、基準側可変抵抗42の他端及び増幅部44の入力端子が接続され、他端には、出力バッファ部45の出力端子及びVGA回路41の出力端子が接続される。   The input terminal of the VGA circuit 41 is connected to one end of the reference side variable resistor 42, and the input terminal of the amplifier 44 and one end of the feedback side variable resistor 43 are connected to the other end. One end of the feedback side variable resistor 43 is connected to the other end of the reference side variable resistor 42 and the input terminal of the amplification unit 44, and the other end is connected to the output terminal of the output buffer unit 45 and the output terminal of the VGA circuit 41. Is done.

増幅部44の入力端子には、基準側可変抵抗42の他端及び帰還側可変抵抗43の一端が接続され、出力端子には、出力バッファ部45の入力端子が接続される。増幅部44は、入力端子と、出力バッファ部45を介した出力端子との間に接続された帰還側可変抵抗43によりフィードバックループが形成されることにより、入力端子に接続された基準側可変抵抗42と、入力端子及び出力端子の間に接続された帰還側可変抵抗43との抵抗値に基づき決定される利得で、入力された差動信号を増幅する。   The other end of the reference side variable resistor 42 and one end of the feedback side variable resistor 43 are connected to the input terminal of the amplifying unit 44, and the input terminal of the output buffer unit 45 is connected to the output terminal. The amplifying unit 44 forms a feedback loop by the feedback side variable resistor 43 connected between the input terminal and the output terminal via the output buffer unit 45, so that the reference side variable resistor connected to the input terminal 42 and the feedback variable resistor 43 connected between the input terminal and the output terminal are amplified with a gain determined based on the resistance value.

出力バッファ部45は、駆動回路46及び可変電流器47で構成され、入力端子に増幅部44の出力端子が接続されると共に、出力端子に帰還側可変抵抗43の他端及びVGA回路41の出力端子が接続される。可変電流器47は、電圧記憶回路5から出力される電流制御電圧に応じて、駆動回路46に流れる電流を変化させることができる。   The output buffer unit 45 includes a drive circuit 46 and a variable current device 47. The output terminal of the amplifying unit 44 is connected to the input terminal, and the other end of the feedback variable resistor 43 and the output of the VGA circuit 41 are connected to the output terminal. Terminal is connected. The variable current device 47 can change the current flowing through the drive circuit 46 in accordance with the current control voltage output from the voltage storage circuit 5.

駆動回路46は、例えば一対のFETで構成され、各々のFETのゲート端子が共通して接続されると共に、出力バッファ部45の入力端子(増幅部44の出力端子)が接続される。また、一方のFETのソース端子と他方のFETのドレイン端子とが接続され、出力バッファ部45の出力端子に接続される。さらに、一方のFETのドレイン端子が可変電流器47に接続され、他方のFETのソース端子が接地される。   The drive circuit 46 is composed of, for example, a pair of FETs, and the gate terminals of the FETs are connected in common, and the input terminal of the output buffer unit 45 (the output terminal of the amplification unit 44) is connected. The source terminal of one FET and the drain terminal of the other FET are connected to each other and connected to the output terminal of the output buffer unit 45. Furthermore, the drain terminal of one FET is connected to the variable current generator 47, and the source terminal of the other FET is grounded.

通常動作モード時、信号送信回路40には、シングルエンド信号が入力される。入力されたシングルエンド信号は、VGA回路41の基準側可変抵抗42の一端に入力され、増幅部44によって基準側可変抵抗42及び帰還側可変抵抗43の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ部45の可変電流器47に設定された電流値で出力される。   In the normal operation mode, the signal transmission circuit 40 receives a single end signal. The input single-ended signal is input to one end of the reference-side variable resistor 42 of the VGA circuit 41, and has a predetermined gain determined by the amplifier 44 based on the resistance values of the reference-side variable resistor 42 and the feedback-side variable resistor 43. While being amplified, it is output at the current value set in the variable current source 47 of the output buffer unit 45.

電流調整モード時において、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされると、OSC3から単一周波数のシングルエンド信号が出力され、VGA回路41に供給される。VGA回路41に供給されたシングルエンド信号は、基準側可変抵抗42の一端に入力され、増幅部44によって基準側可変抵抗42及び帰還側可変抵抗43の抵抗値に基づき決定される所定の利得で増幅され、出力バッファ部45を介して出力される。   In the current adjustment mode, when the power supply of the OSC 3 and the saturation level control circuit 4 is turned on by the control of the power supply control circuit 6, a single-frequency single-end signal is output from the OSC 3 and supplied to the VGA circuit 41. The single-ended signal supplied to the VGA circuit 41 is input to one end of the reference-side variable resistor 42 and has a predetermined gain determined by the amplifier 44 based on the resistance values of the reference-side variable resistor 42 and the feedback-side variable resistor 43. Amplified and output via the output buffer unit 45.

出力バッファ部45から出力されたシングルエンド信号は、飽和レベル制御回路4に供給され、シングルエンド信号の2次高調波及び3次高調波のパワーの総和に基づく電流制御電圧が出力される。飽和レベル制御回路4から出力された電流制御電圧は、電圧記憶回路5を介して可変電流器47に供給され、可変電流器47では、供給された電流制御電圧に応じて電流値が設定される。   The single end signal output from the output buffer unit 45 is supplied to the saturation level control circuit 4, and a current control voltage based on the sum of the power of the second harmonic and the third harmonic of the single end signal is output. The current control voltage output from the saturation level control circuit 4 is supplied to the variable current device 47 via the voltage storage circuit 5, and the current value is set in the variable current device 47 according to the supplied current control voltage. .

ここで、例えば、可変電流器47の電流が増加すると、駆動回路46に流れる電流が増加し、出力端子から出力されるシングルエンド信号の振幅が大きくなるため、差動信号の歪みが少なくなると共に飽和レベルが上昇し、出力バッファ部45からの出力パワーが大きくなる。これにより、差動信号の高調波成分を抑えることができるため、THDの規格を満足すると共に、消費電流を抑制することができる。   Here, for example, when the current of the variable current device 47 increases, the current flowing through the drive circuit 46 increases, and the amplitude of the single-ended signal output from the output terminal increases, so that the distortion of the differential signal is reduced. The saturation level increases and the output power from the output buffer unit 45 increases. Thereby, since the harmonic component of the differential signal can be suppressed, the THD standard can be satisfied and the current consumption can be suppressed.

以上のように、第3の実施形態によれば、外部から伝送される信号がシングルエンド信号であっても、第1及び第2の実施形態と同様に、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路40から出力されるシングルエンド信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。   As described above, according to the third embodiment, even if the signal transmitted from the outside is a single-ended signal, as in the first and second embodiments, harmonics generated in the OFDM signal band. Since the current value of the single-ended signal output from the signal transmission circuit 40 is automatically adjusted based on the power value of the component, the generation of harmonics can be suppressed while preventing an increase in current consumption.

以上、本発明の第1、第2及び第3の実施形態について説明したが、本発明は、上述した本発明の第1、第2及び第3の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   The first, second, and third embodiments of the present invention have been described above. However, the present invention is not limited to the above-described first, second, and third embodiments of the present invention, and the present invention is not limited thereto. Various modifications and applications are possible without departing from the scope of the invention.

例えば、上述の例では、飽和レベル制御回路4において差動信号又はシングルエンド信号の2次高調波及び3次高調波のみを抽出するようにフィルタ部21の帯域を設定し、パワー検出部22において、この2次高調波及び3次高調波のパワーの総和を検出するが、これはこの例に限られない。例えば、OFDM信号帯域内に発生する基本波以外のすべての成分をフィルタ部21で抽出し、パワー検出部22において、これらの抽出された成分のパワーの総和を検出するようにしてもよい。   For example, in the above-described example, the saturation level control circuit 4 sets the band of the filter unit 21 so as to extract only the second harmonic and the third harmonic of the differential signal or the single-ended signal, and the power detection unit 22 The sum of the power of the second and third harmonics is detected, but this is not limited to this example. For example, all components other than the fundamental wave generated in the OFDM signal band may be extracted by the filter unit 21, and the power detection unit 22 may detect the total power of these extracted components.

また、例えば、上述の例では、入力される信号として無線信号を用いた場合について説明したが、これに限られず、有線によるデータ通信等においても、同様の回路構成を適用することができる。   For example, in the above-described example, a case where a wireless signal is used as an input signal has been described. However, the present invention is not limited to this, and the same circuit configuration can be applied to wired data communication.

1、30、40 信号送信回路
2、31、41 可変利得制御増幅回路
3 発振器
4 飽和レベル制御回路
5 電圧記憶回路
6 電源制御回路
11、42 基準側可変抵抗
12、43 帰還側可変抵抗
13、44 増幅部
14 出力バッファ
15、35、47 可変電流器
21 フィルタ部
22 パワー検出部
23 比較部
32、45 出力バッファ部
33 差動部
34 負荷部
46 駆動回路
1, 30, 40 Signal transmission circuit 2, 31, 41 Variable gain control amplification circuit 3 Oscillator 4 Saturation level control circuit 5 Voltage storage circuit 6 Power supply control circuit 11, 42 Reference variable resistor 12, 43 Feedback variable resistor 13, 44 Amplifying unit 14 Output buffers 15, 35, 47 Variable current device 21 Filter unit 22 Power detection unit 23 Comparison unit 32, 45 Output buffer unit 33 Differential unit 34 Load unit 46 Drive circuit

Claims (7)

外部から伝送された信号を増幅して出力する信号送信回路であって、
単一周波数の信号を出力する発振器と、
前記発振器から出力された信号又は前記外部から伝送された信号を増幅する増幅部と、該増幅部から出力された信号の出力電流を制御する可変電流器を有する出力バッファ部とからなる増幅回路と、
前記増幅回路から出力された信号から、該信号の高調波成分を抽出し、該抽出された高調波成分のパワーに基づき、前記可変電流器の電流を制御する電流制御電圧を出力する飽和レベル制御回路と、
前記発振器及び前記飽和レベル制御回路の電源を制御する電源制御回路とを備え
前記外部から伝送される信号は、所定の周波数帯域を有する拡散信号であり、
前記発振器から出力される信号の前記周波数は、前記所定の周波数帯域の低域側に位置すると共に、前記周波数に対する2次高調波及び3次高調波の周波数が前記所定の周波数帯域内に含まれるように設定されることを特徴とする信号送信回路。
A signal transmission circuit that amplifies and outputs a signal transmitted from the outside,
An oscillator that outputs a single frequency signal;
An amplifying circuit comprising: an amplifying unit for amplifying a signal output from the oscillator or the signal transmitted from the outside; and an output buffer unit having a variable current device for controlling an output current of the signal output from the amplifying unit; ,
Saturation level control for extracting a harmonic component of the signal from the signal output from the amplifier circuit and outputting a current control voltage for controlling the current of the variable current device based on the power of the extracted harmonic component Circuit,
A power supply control circuit for controlling the power supply of the oscillator and the saturation level control circuit ,
The signal transmitted from the outside is a spread signal having a predetermined frequency band,
The frequency of the signal output from the oscillator is located on the low frequency side of the predetermined frequency band, and the frequencies of the second harmonic and the third harmonic with respect to the frequency are included in the predetermined frequency band. A signal transmission circuit characterized by being set as follows.
前記飽和レベル制御回路は、
前記増幅回路から出力された信号の高調波成分を抽出するフィルタ部と、
前記抽出された高調波成分のパワーの総和を検出するパワー検出部と、
前記パワー検出部で検出されたパワーの総和を示す電圧と、該電圧に対する基準電圧とを比較する比較部とを有し、
前記比較部は、比較結果に応じて、前記電流制御電圧を出力することを特徴とする請求項1に記載の信号送信回路。
The saturation level control circuit includes:
A filter unit for extracting harmonic components of the signal output from the amplifier circuit;
A power detector that detects the sum of the powers of the extracted harmonic components;
A voltage indicating the total power detected by the power detection unit, and a comparison unit that compares a reference voltage with respect to the voltage;
The signal transmission circuit according to claim 1, wherein the comparison unit outputs the current control voltage according to a comparison result.
前記比較部は、前記パワーの総和を示す電圧が前記基準電圧を超えた場合に、前記可変電流器の電流を増加させ、前記パワーの総和を示す電圧が前記基準電圧以下の場合に、前記可変電流器の電流を減少させるように、前記可変電流器の電流を制御する前記電流制御電圧を出力することを特徴とする請求項2に記載の信号送信回路。   The comparison unit increases the current of the variable current device when the voltage indicating the sum of power exceeds the reference voltage, and the variable when the voltage indicating the sum of power is equal to or less than the reference voltage. The signal transmission circuit according to claim 2, wherein the current control voltage for controlling the current of the variable current device is output so as to reduce the current of the current device. 前記フィルタ部は、前記増幅回路から出力された信号の2次高調波成分及び3次高調波成分を抽出することを特徴とする請求項2又は3に記載の信号送信回路。   The signal transmission circuit according to claim 2, wherein the filter unit extracts a second harmonic component and a third harmonic component of the signal output from the amplifier circuit. 前記電流制御電圧を記憶する制御電圧記憶回路をさらに備えることを特徴とする請求項1乃至4のいずれかに記載の信号送信回路。   The signal transmission circuit according to claim 1, further comprising a control voltage storage circuit that stores the current control voltage. 前記外部から伝送された信号及び前記発振器から出力される信号は、差動信号であることを特徴とする請求項1乃至のいずれかに記載の信号送信回路。 Signal output from the transmitted signal and the oscillator from the outside, a signal transmission circuit according to any one of claims 1 to 5, characterized in that a differential signal. 前記外部から伝送された信号及び前記発振器から出力される信号は、シングルエンド信号であることを特徴とする請求項1乃至のいずれかに記載の信号送信回路。 Signal output from the transmitted signal and the oscillator from the outside, a signal transmission circuit according to any one of claims 1 to 5, characterized in that a single-ended signal.
JP2011052273A 2011-03-10 2011-03-10 Signal transmission circuit Expired - Fee Related JP5305481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011052273A JP5305481B2 (en) 2011-03-10 2011-03-10 Signal transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011052273A JP5305481B2 (en) 2011-03-10 2011-03-10 Signal transmission circuit

Publications (2)

Publication Number Publication Date
JP2012191367A JP2012191367A (en) 2012-10-04
JP5305481B2 true JP5305481B2 (en) 2013-10-02

Family

ID=47084063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011052273A Expired - Fee Related JP5305481B2 (en) 2011-03-10 2011-03-10 Signal transmission circuit

Country Status (1)

Country Link
JP (1) JP5305481B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102805A (en) * 1984-10-25 1986-05-21 Fujitsu Ltd Linear amplification system
JPH06216680A (en) * 1993-01-18 1994-08-05 Hitachi Ltd Amplifier
JP2000261255A (en) * 1999-03-12 2000-09-22 Kokusai Electric Co Ltd Distortion compensating power amplifier circuit
JP2000286644A (en) * 1999-03-30 2000-10-13 Kokusai Electric Co Ltd Distortion detector
JP2002290160A (en) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd High-frequency amplifier
DE10127571A1 (en) * 2001-05-30 2002-12-05 Deutsche Telekom Ag Method and arrangement for digital transmission with AM transmitters
US7031689B2 (en) * 2001-11-13 2006-04-18 Frank Michael L Differential radio
JP3920089B2 (en) * 2001-12-21 2007-05-30 株式会社日立国際電気 Transmitter

Also Published As

Publication number Publication date
JP2012191367A (en) 2012-10-04

Similar Documents

Publication Publication Date Title
JP4791271B2 (en) Amplifier control device
JP2009525684A (en) Power amplifier controller circuit
KR20130040659A (en) Apparatus and method for calibration of supply modualtion in transmitter
JP2008219620A (en) Transmission power control circuit
WO2016152267A1 (en) Amplifier and electronic circuit
JP2018198355A (en) Power amplifier circuit
JP2007282157A (en) Variable gain amplifier
EP3089359A1 (en) Power amplifying apparatus and method for controlling power amplifying apparatus
JP5268036B2 (en) Bias control circuit
JP6269423B2 (en) Power amplification device and power amplification method
JP6314572B2 (en) Strain correction circuit
JP4536468B2 (en) Class E amplifier and EER modulation amplifier
US10931239B2 (en) Amplification circuit
JP4710870B2 (en) Digital amplifier device and speaker device
JP6229628B2 (en) Power amplification device and power amplification method
JP5305481B2 (en) Signal transmission circuit
JP2008306360A (en) Low noise amplifier
JP2010258896A (en) Rf amplification apparatus
TWI474614B (en) Power amplifier
JPWO2018061386A1 (en) Class D amplifier
US20150249431A1 (en) Power amplification apparatus and control method
US7554395B1 (en) Automatic low battery compensation scaling across multiple power amplifier stages
CN110380698B (en) Linear amplifier
JP2005197904A (en) Amplifier and semiconductor integrated circuit
JP5521904B2 (en) Signal amplification apparatus and method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees