JP5305481B2 - Signal transmission circuit - Google Patents
Signal transmission circuit Download PDFInfo
- Publication number
- JP5305481B2 JP5305481B2 JP2011052273A JP2011052273A JP5305481B2 JP 5305481 B2 JP5305481 B2 JP 5305481B2 JP 2011052273 A JP2011052273 A JP 2011052273A JP 2011052273 A JP2011052273 A JP 2011052273A JP 5305481 B2 JP5305481 B2 JP 5305481B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- output
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
Description
本発明は、信号送信回路に関し、特に、高調波の発生を抑制する信号送信回路に関する。 The present invention relates to a signal transmission circuit, and more particularly to a signal transmission circuit that suppresses the generation of harmonics.
無線信号等の信号を送信する送信回路等の伝送回路では、一般に、増幅回路が設けられ、この増幅回路により信号を増幅させて出力する。このとき、増幅回路に用いられる増幅素子の非直線性や、増幅回路に設定された増幅率によっては、信号が歪んだり飽和することがあり、この歪みや飽和によって信号の周波数の整数倍となる高調波が発生する。 In a transmission circuit such as a transmission circuit that transmits a signal such as a radio signal, an amplifier circuit is generally provided, and the signal is amplified by this amplifier circuit and output. At this time, the signal may be distorted or saturated depending on the nonlinearity of the amplifying element used in the amplifying circuit or the amplification factor set in the amplifying circuit, and this distortion or saturation results in an integral multiple of the signal frequency. Harmonics are generated.
このような高調波が発生した状態で信号を伝送した場合、信号の劣化や誤動作を招く虞がある。また、所定の通信規格では、信号の基本波成分に対する高調波成分全体の比を示すTHD(Total Harmonic Distortion:全高調波歪)が規定され、この規格を満足するように高調波成分を抑制する必要がある。そのため、通常の伝送回路では、フィルタ等を用いて高調波成分を取り除いて出力する(例えば、特許文献1)。 When a signal is transmitted in a state where such harmonics are generated, there is a risk of signal deterioration or malfunction. In addition, in a predetermined communication standard, THD (Total Harmonic Distortion: Total Harmonic Distortion) indicating the ratio of the entire harmonic component to the fundamental component of the signal is defined, and the harmonic component is suppressed so as to satisfy this standard. There is a need. Therefore, in a normal transmission circuit, a harmonic component is removed using a filter or the like (for example, Patent Document 1).
ところで、最近では、信号を送信する際に、送信信号を所定の周波数帯域内に拡散させるように変調するOFDM(Orthogonal Frequency Division Multiplex)と呼ばれる変調方式を用いた信号の伝送が行われる。 Recently, when a signal is transmitted, the signal is transmitted using a modulation method called OFDM (Orthogonal Frequency Division Multiplex) that modulates the transmission signal so as to be spread within a predetermined frequency band.
ここで、OFDMを用いた場合において、図6に示すように、基本波に対して周波数が2倍及び3倍となる2次高調波及び3次高調波が所定の周波数帯域(以下、OFDM信号帯域とする)内に発生すると、高調波がノイズ成分となり信号が劣化する。そのため、THD等が悪化し、通信品質が劣化する。 Here, in the case of using OFDM, as shown in FIG. 6, the second harmonic and the third harmonic whose frequency is doubled and tripled with respect to the fundamental wave have predetermined frequency bands (hereinafter referred to as OFDM signals). If it occurs within the band), harmonics become noise components and the signal deteriorates. As a result, THD and the like deteriorate and communication quality deteriorates.
この高調波は、OFDM信号帯域内に発生するため、フィルタ等で取り除くことが困難である。従って、通常は、高調波の発生を抑制することが行われる。高調波を抑制する具体的な方法としては、例えば、素子の製造ばらつきによる個体差や環境条件変動によるばらつき等が発生した場合に、信号の歪みや飽和を防ぐような補正回路を追加したり、増幅回路の飽和振幅レベルを上げることにより、信号の歪みや飽和を防ぐという方法が考えられる。 Since this harmonic is generated in the OFDM signal band, it is difficult to remove it by a filter or the like. Therefore, normally, the generation of harmonics is suppressed. Specific methods for suppressing harmonics include, for example, adding a correction circuit to prevent signal distortion and saturation when individual differences due to device manufacturing variations or variations due to environmental condition fluctuations occur. A method of preventing signal distortion and saturation by increasing the saturation amplitude level of the amplifier circuit is conceivable.
しかしながら、上記従来の方法では、高調波の発生を抑制するにあたって、補正回路を追加した場合に回路構成の複雑化や大型化を招くという問題があった。また、増幅回路の飽和振幅レベルを上げた場合には、消費電流が増大するという問題があった。 However, the above-described conventional method has a problem in that when a correction circuit is added to suppress the generation of harmonics, the circuit configuration becomes complicated and large. Further, when the saturation amplitude level of the amplifier circuit is increased, there is a problem that current consumption increases.
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、回路構成の複雑化や大型化を招かず、消費電流の増大を防止しながら、高調波の発生を抑制することが可能な信号送信回路を提供することを目的とする。 Therefore, the present invention has been made in view of the problems in the above-described conventional technology, and does not increase the complexity and size of the circuit configuration and suppress the generation of harmonics while preventing an increase in current consumption. An object of the present invention is to provide a signal transmission circuit capable of performing the above.
上記目的を達成するため、本発明は、外部から伝送された信号を増幅して出力する信号送信回路であって、単一周波数の信号を出力する発振器と、前記発振器から出力された信号又は前記外部から伝送された信号を増幅する増幅部と、該増幅部から出力された信号の出力電流を制御する可変電流器を有する出力バッファ部とからなる増幅回路と、前記増幅回路から出力された信号から、該信号の高調波成分を抽出し、該抽出された高調波成分のパワーに基づき、前記可変電流器の電流を制御する電流制御電圧を出力する飽和レベル制御回路と、前記発振器及び前記飽和レベル制御回路の電源を制御する電源制御回路とを備え、前記外部から伝送される信号は、所定の周波数帯域を有する拡散信号であり、前記発振器から出力される信号の前記周波数は、前記所定の周波数帯域の低域側に位置すると共に、前記周波数に対する2次高調波及び3次高調波の周波数が前記所定の周波数帯域内に含まれるように設定されることを特徴とする。 In order to achieve the above object, the present invention provides a signal transmission circuit that amplifies and outputs a signal transmitted from the outside, and an oscillator that outputs a signal of a single frequency, a signal output from the oscillator, or the An amplification circuit comprising an amplification unit for amplifying a signal transmitted from the outside, an output buffer unit having a variable current source for controlling an output current of the signal output from the amplification unit, and a signal output from the amplification circuit A saturation level control circuit that extracts a harmonic component of the signal and outputs a current control voltage for controlling the current of the variable current device based on the power of the extracted harmonic component; the oscillator and the saturation and a power control circuit for controlling the power level control circuit, a signal transmitted from the external is a spread signal having a predetermined frequency band, the signal output from the oscillator Wave number, and characterized in that as well as positioned on the low frequency side of the predetermined frequency band, the frequency of the second harmonic and third harmonic relative to the frequency is set to be included within said predetermined frequency band To do.
そして、本発明によれば、抽出された高調波成分のパワーに基づき、信号送信回路から出力される差動信号の電流を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することが可能になる。
また、発振器から出力される信号の周波数を、所定の周波数帯域の低域側とすると共に、この周波数に対する2次高調波及び3次高調波の周波数が所定の周波数帯域内に含まれるように設定することにより、基本波に対する高調波成分を所定の周波数帯域内に発生させることができるため、電流調整モード時に、高調波成分を抽出することが可能になる。
According to the present invention, since the current of the differential signal output from the signal transmission circuit is automatically adjusted based on the power of the extracted harmonic component, harmonics are prevented while preventing an increase in current consumption. Can be suppressed.
In addition, the frequency of the signal output from the oscillator is set to the low frequency side of the predetermined frequency band, and the frequency of the second harmonic and the third harmonic with respect to this frequency is set within the predetermined frequency band. By doing so, it is possible to generate a harmonic component with respect to the fundamental wave within a predetermined frequency band, so that it is possible to extract the harmonic component in the current adjustment mode.
上記信号送信回路において、前記飽和レベル制御回路は、前記増幅回路から出力された信号の高調波成分を抽出するフィルタ部と、前記抽出された高調波成分のパワーの総和を検出するパワー検出部と、前記パワー検出部で検出されたパワーの総和を示す電圧と、該電圧に対する基準電圧とを比較する比較部とを有し、前記比較部は、比較結果に応じて、前記電流制御電圧を出力することができる。これにより、所定の周波数帯域内に存在する高調波成分のパワーの総和に基づく電流制御電圧を出力することが可能になる。 In the signal transmission circuit, the saturation level control circuit includes a filter unit that extracts a harmonic component of the signal output from the amplifier circuit, and a power detection unit that detects a sum of powers of the extracted harmonic components. A comparison unit that compares a voltage indicating the sum of the power detected by the power detection unit with a reference voltage with respect to the voltage, and the comparison unit outputs the current control voltage according to a comparison result. can do. As a result, it is possible to output a current control voltage based on the sum of the powers of the harmonic components existing in the predetermined frequency band.
上記信号送信回路において、前記比較部は、前記パワーの総和を示す電圧が前記基準電圧を超えた場合に、前記可変電流器の電流を増加させ、前記パワーの総和を示す電圧が前記基準電圧以下の場合に、前記可変電流器の電流を減少させるように、前記可変電流器の電流を制御する前記電流制御電圧を出力することができる。これにより、電流制御電圧を基準電圧に収束させることができ、可変電流器の電流を適切に制御することが可能になる。 In the signal transmission circuit, when the voltage indicating the sum of power exceeds the reference voltage, the comparison unit increases the current of the variable current device, and the voltage indicating the sum of power is equal to or less than the reference voltage. In this case, the current control voltage for controlling the current of the variable current device can be output so as to decrease the current of the variable current device. Thereby, the current control voltage can be converged to the reference voltage, and the current of the variable current device can be appropriately controlled.
上記信号送信回路において、前記フィルタ部は、前記増幅回路から出力された信号の2次高調波成分及び3次高調波成分を抽出することができる。 In the signal transmission circuit, the filter unit can extract the second harmonic component and the third harmonic component of the signal output from the amplifier circuit.
上記信号送信回路において、前記電流制御電圧を記憶する制御電圧記憶回路をさらに備えることができる。これにより、通常動作モード時に、電流調整モード時に決定した電流制御電圧を可変電流器に供給することができ、適切な電流値を設定することが可能になる。 The signal transmission circuit may further include a control voltage storage circuit that stores the current control voltage. Thus, the current control voltage determined in the current adjustment mode can be supplied to the variable current device during the normal operation mode, and an appropriate current value can be set.
上記信号送信回路において、前記外部から伝送された信号及び前記発振器から出力される信号を、差動信号とすることができる。 In the signal transmission circuit, the signal transmitted from the outside and the signal output from the oscillator can be a differential signal.
上記信号送信回路において、前記外部から伝送された信号及び前記発振器から出力される信号を、シングルエンド信号とすることができる。 In the signal transmission circuit, the signal transmitted from the outside and the signal output from the oscillator can be a single-ended signal.
以上のように、本発明によれば、回路構成の複雑化や大型化を招かず、消費電流の増大を防止しながら、高調波の発生を抑制することが可能になる。 As described above, according to the present invention, it is possible to suppress the generation of higher harmonics while preventing an increase in current consumption without causing a complicated circuit configuration or an increase in size.
次に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。 Next, an embodiment for carrying out the present invention will be described in detail with reference to the drawings.
図1は、本発明にかかる信号送信回路の第1の実施形態を示し、この信号送信回路1は、可変利得制御増幅回路(VGA(Variable Gain control Amp))2、発振器(OSC:Osscillator)3、飽和レベル制御回路4、電圧記憶回路5及び電源制御回路6で構成される。信号送信回路1は、外部から伝送された無線信号等の差動信号(例えば、OFDM信号)が入力され、所定の利得で増幅して出力する。また、信号送信回路1は、出力電流を調整する際において、入力される差動信号の基本波に対して周波数が整数倍となる高調波成分のパワーに基づき、出力される差動信号の電流値を調整する。
FIG. 1 shows a first embodiment of a signal transmission circuit according to the present invention. This
VGA回路2は、基準側可変抵抗11、帰還側可変抵抗12、増幅部(アンプ)13、及び可変電流器15を備える出力バッファ14で構成され、入力端子に供給された差動信号を所定の利得で増幅すると共に、所定の電流値で出力端子から出力する。VGA回路2の利得は、基準側可変抵抗11及び帰還側可変抵抗12の抵抗値の比によって決定され、これらの抵抗値を変化させることにより、所望の利得を設定することができる。
The VGA circuit 2 includes an
基準側可変抵抗11の一端には、VGA回路2の入力端子が接続され、他端には、増幅部13の入力端子及び帰還側可変抵抗12の一端が接続される。帰還側可変抵抗12の一端には、基準側可変抵抗11の他端及び増幅部13の入力端子が接続され、他端には、出力バッファ14の出力端子及びVGA回路2の出力端子が接続される。
One end of the reference
増幅部13の入力端子には、基準側可変抵抗11の他端及び帰還側可変抵抗12の一端が接続され、出力端子には、出力バッファ14の入力端子が接続される。増幅部13は、入力端子と、出力バッファ14を介した出力端子との間に接続された帰還側可変抵抗12によりフィードバックループが形成されることにより、入力端子に接続された基準側可変抵抗11と、入力端子及び出力端子の間に接続された帰還側可変抵抗12との抵抗値に基づき決定される利得で、入力された差動信号を増幅する。
The other end of the reference
出力バッファ14の入力端子には、増幅部13の出力端子が接続され、出力端子には、帰還側可変抵抗12の他端及びVGA回路2の出力端子が接続される。出力バッファ14は、入力された差動信号を、可変電流器15に設定された電流値で出力する。可変電流器15は、後述する電圧記憶回路5が接続され、電圧記憶回路5から出力される電流制御電圧に応じて、VGA回路2から出力される差動信号の電流値を設定することができる。
The output terminal of the
OSC3は、VGA回路2の入力端子に接続され、後述する電源制御回路6の制御により電源がONとされた際に、所定のパワー及び単一周波数の差動信号を出力する。
The
飽和レベル制御回路4は、VGA回路2の出力端子に接続され、電源制御回路6の制御により電源がONとされた際に、VGA回路2から出力された差動信号が供給される。飽和レベル制御回路4は、フィルタ部21、パワー検出部22及び比較部23で構成される。
The saturation level control circuit 4 is connected to the output terminal of the VGA circuit 2 and is supplied with a differential signal output from the VGA circuit 2 when the power is turned on under the control of the power
フィルタ部21は、例えば、バンドパスフィルタ(BPF)であり、所定の遮断周波数に基づき供給された差動信号の帯域を制限することにより、差動信号に含まれる所定の周波数成分のみを通過させる。この例では、供給された差動信号における基本波に対して周波数が2倍及び3倍となる2次高調波及び3次高調波が通過できるように、周波数帯域が設定される。
The
パワー検出部22は、フィルタ部21を通過した差動信号における所定の周波数成分のパワーを検出し、検出結果に応じた電圧を出力する。パワー検出部22は、例えば、フィルタ部21を通過した差動信号における2次高調波及び3次高調波のパワーの総和を検出し、検出したパワーに比例した電圧を出力する。
The
比較部23は、例えばオペアンプであり、2つの入力端子を備える。比較部23は、各々の入力端子に入力される電圧を比較し、比較結果に応じた電圧(以下、電流制御電圧とする)を出力する。一方の入力端子には、パワー検出部22から出力された電圧が供給され、他方の入力端子には、一方の入力端子に供給された電圧に対して、2次高調波及び3次高調波のパワー値を規定する基準電圧が供給される。
The
電圧記憶回路5は、比較部23の出力端子と、VGA回路2の出力バッファ14に設けられた可変電流器15とに接続される。電圧記憶回路5は、後述する電流調整モード時に、飽和レベル制御回路4の比較部23から出力された電流制御電圧を記憶し、後述する通常動作モード時に、記憶された電流制御電圧を出力する。電圧記憶回路5としては、例えば、CPU(Central Processing Unit)、A/D(Analog/Digital)変換回路及びD/A(Digital/Analog)変換回路等で構成される。尚、電圧記憶回路5の構成は、この例に限られず、飽和レベル制御回路4から出力された電圧を保持できるものであれば、どのような構成のものも採用できる。
The
電源制御回路6は、OSC3及び飽和レベル制御回路4の電源のON/OFFを制御する。例えば、電流調整モード時には、OSC3及び飽和レベル制御回路4の電源をONとし、通常動作モード時には、OSC3及び飽和レベル制御回路4の電源をOFFとするように制御する。
The power
次に、上記構成を有する信号送信回路1の動作について、図1及び図2を参照して説明する。この信号送信回路1は、電源制御回路6の制御によるOSC3及び飽和レベル制御回路4の電源ON/OFFに応じて、外部から伝送された差動信号を増幅して出力する通常動作モードと、VGA回路2から出力される差動信号の電流を適切に設定するための電流調整モードとを備える。
Next, the operation of the
通常動作モード時は、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がOFFとされ、外部から伝送された差動信号が信号送信回路1に入力される。入力された差動信号は、VGA回路2の基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ14の可変電流器15に設定された電流値で出力される。
In the normal operation mode, the power of the
電流調整モード時は、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされ、OSC3から単一周波数の差動信号(基本波)が出力され、VGA回路2に供給される。このとき、OSC3から出力される差動信号の周波数は、図2(a)に示すように、OFDM信号帯域の低域側となり、基本波Aに対する3次高調波がOFDM信号帯域内に収まるような周波数が選択される。また、OSC3から出力される差動信号のパワーは、VGA回路2を介して出力される差動信号のパワーが、通常動作モード時にVGA回路2から出力される差動信号のパワーと同等のパワーとなるように選択される。
In the current adjustment mode, the power of the
VGA回路2に供給された差動信号は、通常動作モード時と同様に、基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ14の可変電流器15に設定された電流値で出力される。
The differential signal supplied to the VGA circuit 2 is input to one end of the reference-
VGA回路2から出力される差動信号は、図2(b)に示すように、基本波AがVGA回路2に設定された利得で増幅されると共に、高調波が発生する。この例では、OFDM信号帯域内に2次〜4次高調波B、C及びDが発生する。尚、図2(b)において、基本波A’の点線部分は、VGA回路2に入力される差動信号のパワーを示し、実線部分は、VGA回路2によって増幅されたゲイン量を示す。 As shown in FIG. 2B, the differential signal output from the VGA circuit 2 is amplified with the gain set in the VGA circuit 2 and a harmonic is generated. In this example, second to fourth harmonics B, C and D are generated in the OFDM signal band. In FIG. 2B, the dotted line portion of the fundamental wave A ′ indicates the power of the differential signal input to the VGA circuit 2, and the solid line portion indicates the gain amount amplified by the VGA circuit 2.
VGA回路2から出力された差動信号は、飽和レベル制御回路4に供給され、フィルタ部21に入力される。フィルタ部21には、所定の周波数成分のみが通過できるように周波数帯域が予め設定されており、この例では、図2(c)に示すように、差動信号の2次高調波B及び3次高調波Cのみが通過できるような周波数帯域が設定される。従って、図2(b)に示す差動信号がフィルタ部21に入力された場合、差動信号の2次高調波B及び3次高調波Cのみが通過し、基本波Aの成分やその他の高調波成分等が除去される。
The differential signal output from the VGA circuit 2 is supplied to the saturation level control circuit 4 and input to the
フィルタ部21を通過した差動信号の2次高調波B及び3次高調波Cは、パワー検出部22に入力され、2次高調波B及び3次高調波Cのパワーの総和が検出される。そして、検出されたパワーの総和に比例した電圧が出力される。パワー検出部22から出力された電圧は、比較部23の一方の入力端子に供給される。比較部23では、一方の入力端子に供給された、2次高調波B及び3次高調波Cのパワーの総和に基づく電圧と、他方の入力端子に供給される基準電圧とが比較され、比較結果に応じた電流制御電圧が出力され、電圧記憶回路5に供給される。
The second harmonic B and the third harmonic C of the differential signal that have passed through the
電圧記憶回路5に供給された電流制御電圧は、出力電流の調整中においてはそのまま出力され、VGA回路2の出力バッファ14に設けられた可変電流器15に供給される。可変電流器15では、電圧記憶回路5を介して供給された電流制御電圧に応じて電流値が設定される。
The current control voltage supplied to the
ここで、VGA回路2から出力される差動信号の電流値を設定する方法について説明する。出力バッファ14の駆動能力が低く、出力電流が少ないと、差動信号の歪みや飽和が発生するため、2次高調波及び3次高調波のパワーの総和が大きい場合には、可変電流器15の出力電流を増加させ、パワーの総和が小さい場合には、出力電流を減少させる。
Here, a method for setting the current value of the differential signal output from the VGA circuit 2 will be described. If the
例えば、信号送信回路1において、出力バッファ14から出力される差動信号の電流が少なく、出力信号に歪みや飽和が発生すると、2次高調波及び3次高調波のパワーの総和が増加するため、パワー検出部22の出力電圧が増加する。従って、図3に示すように、可変電流器15の出力電流を増加させることにより、パワー検出部22の出力電圧を減少させることができる。
For example, in the
また、出力バッファ14から出力される差動信号の電流が多く、出力信号の歪みや飽和が減少すると、2次高調波及び3次高調波のパワーの総和が減少するため、パワー検出部22の出力電圧が減少する。従って、可変電流器15の出力電流を減少させることにより、パワー検出部22の出力電圧を増加させることができる。
Further, if the current of the differential signal output from the
このように、可変電流器15からの出力電流を増減させる動作を繰り返し、パワー検出部22の出力電圧が比較部23に供給される基準電圧を超えた場合に可変電流器15の出力電流を増加させ、また、パワー検出部22の出力電圧が基準電圧以下となった場合に可変電流器15の出力電流を減少させるようにする。これにより、パワー検出部22の出力電圧が、徐々に基準電圧に収束し、パワー検出部22の出力電圧が収束した際の可変電流器15の出力電流が、高調波を抑制しながら消費電流を最小とするための適切な出力電流となる。
In this manner, the operation of increasing / decreasing the output current from the variable
このとき、電圧記憶回路5は、パワー検出部22の電圧が収束した際に比較部23から出力される電流制御電圧を保持する。そして、通常動作モード時において、電圧記憶回路5は、保持した電流制御電圧を可変電流器15に対して供給する。これにより、可変電流器15からの出力電流は最適値となり、外部から伝送された差動信号の高調波を抑制することができ、通信品質の劣化を防ぐことができる。
At this time, the
以上のように、第1の実施形態によれば、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路1から出力される差動信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。
As described above, according to the first embodiment, the current value of the differential signal output from the
次に、本発明にかかる信号送信回路の第2の実施形態について説明する。図4は、本発明にかかる信号送信回路の第2の実施形態を示し、この信号送信回路30は、上述した第1の実施形態による信号送信回路1のVGA回路2に代えて、VGA回路31を用いた構成とした。尚、上述した第1の実施形態と共通する部分については、同一の符号を付し、詳細な説明を省略する。
Next, a second embodiment of the signal transmission circuit according to the present invention will be described. FIG. 4 shows a second embodiment of the signal transmission circuit according to the present invention. This
VGA回路31は、基準側可変抵抗11、帰還側可変抵抗12、増幅部13及び出力バッファ部32で構成される。出力バッファ部32は、差動部33、負荷部34及び可変電流器35を備える。差動部33は、例えば一対のFET(Field Effect Transistor)で構成される。各々のFETのゲート端子には、増幅部13の出力端子が接続され、ドレイン端子には、負荷部34が接続される。また、各々のFETのソース端子が共通に接続され、可変電流器35に接続される。可変電流器35は、電圧記憶回路5から出力される電流制御電圧に応じて、負荷部34に流れる電流を変化させることができる。
The
通常動作モード時、信号送信回路30には、差動信号が入力される。入力された差動信号は、VGA回路31の基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ部32の可変電流器35に設定された電流値で出力される。
In the normal operation mode, a differential signal is input to the
電流調整モード時において、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされると、OSC3から単一周波数の差動信号が出力され、VGA回路31に供給される。VGA回路31に供給された差動信号は、基準側可変抵抗11の一端に入力され、増幅部13によって基準側可変抵抗11及び帰還側可変抵抗12の抵抗値に基づき決定される所定の利得で増幅され、出力バッファ部32を介して出力される。
In the current adjustment mode, when the power supply of the
VGA回路31から出力された差動信号は、飽和レベル制御回路4に供給され、差動信号の2次高調波及び3次高調波のパワーの総和に基づく電流制御電圧が出力される。飽和レベル制御回路4から出力された電流制御電圧は、電圧記憶回路5を介して可変電流器35に供給され、可変電流器35では、供給された電流制御電圧に応じて電流値が設定される。
The differential signal output from the
ここで、例えば、可変電流器35の電流が増加すると、負荷部34に流れる電流が増加し、出力端子から出力される差動信号の振幅が大きくなるため、差動信号の歪みが少なくなると共に飽和レベルが上昇し、出力バッファ部32からの出力パワーが大きくなる。これにより、差動信号の高調波成分を抑えることができるため、THDの規格を満足すると共に、消費電流を抑制することができる。
Here, for example, when the current of the variable
以上のように、第2の実施形態によれば、第1の実施形態と同様に、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路30から出力される差動信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。
As described above, according to the second embodiment, similar to the first embodiment, the differential signal output from the
次に、本発明にかかる信号送信回路の第3の実施形態について説明する。図5は、本発明にかかる信号送信回路の第3の実施形態を示し、この信号送信回路40は、差動信号に代えてシングルエンド信号に対しても適用することができる構成とした。尚、上述した第1及び第2の実施形態と共通する部分については、同一の符号を付し、詳細な説明を省略する。
Next, a third embodiment of the signal transmission circuit according to the present invention will be described. FIG. 5 shows a third embodiment of the signal transmission circuit according to the present invention, and the
信号送信回路40は、VGA回路41、OSC3、飽和レベル制御回路4、電圧記憶回路5及び電源制御回路6で構成され、VGA回路41は、基準側可変抵抗42、帰還側可変抵抗43、増幅部44及び出力バッファ部45で構成される。VGA回路41の利得は、基準側可変抵抗42及び帰還側可変抵抗43の抵抗値の比によって決定され、これらの抵抗値を変化させることにより、所望の利得を設定することができる。
The
基準側可変抵抗42の一端には、VGA回路41の入力端子が接続され、他端には、増幅部44の入力端子及び帰還側可変抵抗43の一端が接続される。帰還側可変抵抗43の一端には、基準側可変抵抗42の他端及び増幅部44の入力端子が接続され、他端には、出力バッファ部45の出力端子及びVGA回路41の出力端子が接続される。
The input terminal of the
増幅部44の入力端子には、基準側可変抵抗42の他端及び帰還側可変抵抗43の一端が接続され、出力端子には、出力バッファ部45の入力端子が接続される。増幅部44は、入力端子と、出力バッファ部45を介した出力端子との間に接続された帰還側可変抵抗43によりフィードバックループが形成されることにより、入力端子に接続された基準側可変抵抗42と、入力端子及び出力端子の間に接続された帰還側可変抵抗43との抵抗値に基づき決定される利得で、入力された差動信号を増幅する。
The other end of the reference
出力バッファ部45は、駆動回路46及び可変電流器47で構成され、入力端子に増幅部44の出力端子が接続されると共に、出力端子に帰還側可変抵抗43の他端及びVGA回路41の出力端子が接続される。可変電流器47は、電圧記憶回路5から出力される電流制御電圧に応じて、駆動回路46に流れる電流を変化させることができる。
The
駆動回路46は、例えば一対のFETで構成され、各々のFETのゲート端子が共通して接続されると共に、出力バッファ部45の入力端子(増幅部44の出力端子)が接続される。また、一方のFETのソース端子と他方のFETのドレイン端子とが接続され、出力バッファ部45の出力端子に接続される。さらに、一方のFETのドレイン端子が可変電流器47に接続され、他方のFETのソース端子が接地される。
The
通常動作モード時、信号送信回路40には、シングルエンド信号が入力される。入力されたシングルエンド信号は、VGA回路41の基準側可変抵抗42の一端に入力され、増幅部44によって基準側可変抵抗42及び帰還側可変抵抗43の抵抗値に基づき決定される所定の利得で増幅されると共に、出力バッファ部45の可変電流器47に設定された電流値で出力される。
In the normal operation mode, the
電流調整モード時において、電源制御回路6の制御によりOSC3及び飽和レベル制御回路4の電源がONとされると、OSC3から単一周波数のシングルエンド信号が出力され、VGA回路41に供給される。VGA回路41に供給されたシングルエンド信号は、基準側可変抵抗42の一端に入力され、増幅部44によって基準側可変抵抗42及び帰還側可変抵抗43の抵抗値に基づき決定される所定の利得で増幅され、出力バッファ部45を介して出力される。
In the current adjustment mode, when the power supply of the
出力バッファ部45から出力されたシングルエンド信号は、飽和レベル制御回路4に供給され、シングルエンド信号の2次高調波及び3次高調波のパワーの総和に基づく電流制御電圧が出力される。飽和レベル制御回路4から出力された電流制御電圧は、電圧記憶回路5を介して可変電流器47に供給され、可変電流器47では、供給された電流制御電圧に応じて電流値が設定される。
The single end signal output from the
ここで、例えば、可変電流器47の電流が増加すると、駆動回路46に流れる電流が増加し、出力端子から出力されるシングルエンド信号の振幅が大きくなるため、差動信号の歪みが少なくなると共に飽和レベルが上昇し、出力バッファ部45からの出力パワーが大きくなる。これにより、差動信号の高調波成分を抑えることができるため、THDの規格を満足すると共に、消費電流を抑制することができる。
Here, for example, when the current of the variable
以上のように、第3の実施形態によれば、外部から伝送される信号がシングルエンド信号であっても、第1及び第2の実施形態と同様に、OFDM信号帯域内に発生した高調波成分のパワー値に基づき、信号送信回路40から出力されるシングルエンド信号の電流値を自動的に調整するため、消費電流の増大を防止しながら、高調波の発生を抑制することができる。
As described above, according to the third embodiment, even if the signal transmitted from the outside is a single-ended signal, as in the first and second embodiments, harmonics generated in the OFDM signal band. Since the current value of the single-ended signal output from the
以上、本発明の第1、第2及び第3の実施形態について説明したが、本発明は、上述した本発明の第1、第2及び第3の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。 The first, second, and third embodiments of the present invention have been described above. However, the present invention is not limited to the above-described first, second, and third embodiments of the present invention, and the present invention is not limited thereto. Various modifications and applications are possible without departing from the scope of the invention.
例えば、上述の例では、飽和レベル制御回路4において差動信号又はシングルエンド信号の2次高調波及び3次高調波のみを抽出するようにフィルタ部21の帯域を設定し、パワー検出部22において、この2次高調波及び3次高調波のパワーの総和を検出するが、これはこの例に限られない。例えば、OFDM信号帯域内に発生する基本波以外のすべての成分をフィルタ部21で抽出し、パワー検出部22において、これらの抽出された成分のパワーの総和を検出するようにしてもよい。
For example, in the above-described example, the saturation level control circuit 4 sets the band of the
また、例えば、上述の例では、入力される信号として無線信号を用いた場合について説明したが、これに限られず、有線によるデータ通信等においても、同様の回路構成を適用することができる。 For example, in the above-described example, a case where a wireless signal is used as an input signal has been described. However, the present invention is not limited to this, and the same circuit configuration can be applied to wired data communication.
1、30、40 信号送信回路
2、31、41 可変利得制御増幅回路
3 発振器
4 飽和レベル制御回路
5 電圧記憶回路
6 電源制御回路
11、42 基準側可変抵抗
12、43 帰還側可変抵抗
13、44 増幅部
14 出力バッファ
15、35、47 可変電流器
21 フィルタ部
22 パワー検出部
23 比較部
32、45 出力バッファ部
33 差動部
34 負荷部
46 駆動回路
1, 30, 40
Claims (7)
単一周波数の信号を出力する発振器と、
前記発振器から出力された信号又は前記外部から伝送された信号を増幅する増幅部と、該増幅部から出力された信号の出力電流を制御する可変電流器を有する出力バッファ部とからなる増幅回路と、
前記増幅回路から出力された信号から、該信号の高調波成分を抽出し、該抽出された高調波成分のパワーに基づき、前記可変電流器の電流を制御する電流制御電圧を出力する飽和レベル制御回路と、
前記発振器及び前記飽和レベル制御回路の電源を制御する電源制御回路とを備え、
前記外部から伝送される信号は、所定の周波数帯域を有する拡散信号であり、
前記発振器から出力される信号の前記周波数は、前記所定の周波数帯域の低域側に位置すると共に、前記周波数に対する2次高調波及び3次高調波の周波数が前記所定の周波数帯域内に含まれるように設定されることを特徴とする信号送信回路。 A signal transmission circuit that amplifies and outputs a signal transmitted from the outside,
An oscillator that outputs a single frequency signal;
An amplifying circuit comprising: an amplifying unit for amplifying a signal output from the oscillator or the signal transmitted from the outside; and an output buffer unit having a variable current device for controlling an output current of the signal output from the amplifying unit; ,
Saturation level control for extracting a harmonic component of the signal from the signal output from the amplifier circuit and outputting a current control voltage for controlling the current of the variable current device based on the power of the extracted harmonic component Circuit,
A power supply control circuit for controlling the power supply of the oscillator and the saturation level control circuit ,
The signal transmitted from the outside is a spread signal having a predetermined frequency band,
The frequency of the signal output from the oscillator is located on the low frequency side of the predetermined frequency band, and the frequencies of the second harmonic and the third harmonic with respect to the frequency are included in the predetermined frequency band. A signal transmission circuit characterized by being set as follows.
前記増幅回路から出力された信号の高調波成分を抽出するフィルタ部と、
前記抽出された高調波成分のパワーの総和を検出するパワー検出部と、
前記パワー検出部で検出されたパワーの総和を示す電圧と、該電圧に対する基準電圧とを比較する比較部とを有し、
前記比較部は、比較結果に応じて、前記電流制御電圧を出力することを特徴とする請求項1に記載の信号送信回路。 The saturation level control circuit includes:
A filter unit for extracting harmonic components of the signal output from the amplifier circuit;
A power detector that detects the sum of the powers of the extracted harmonic components;
A voltage indicating the total power detected by the power detection unit, and a comparison unit that compares a reference voltage with respect to the voltage;
The signal transmission circuit according to claim 1, wherein the comparison unit outputs the current control voltage according to a comparison result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052273A JP5305481B2 (en) | 2011-03-10 | 2011-03-10 | Signal transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052273A JP5305481B2 (en) | 2011-03-10 | 2011-03-10 | Signal transmission circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012191367A JP2012191367A (en) | 2012-10-04 |
JP5305481B2 true JP5305481B2 (en) | 2013-10-02 |
Family
ID=47084063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011052273A Expired - Fee Related JP5305481B2 (en) | 2011-03-10 | 2011-03-10 | Signal transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5305481B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102805A (en) * | 1984-10-25 | 1986-05-21 | Fujitsu Ltd | Linear amplification system |
JPH06216680A (en) * | 1993-01-18 | 1994-08-05 | Hitachi Ltd | Amplifier |
JP2000261255A (en) * | 1999-03-12 | 2000-09-22 | Kokusai Electric Co Ltd | Distortion compensating power amplifier circuit |
JP2000286644A (en) * | 1999-03-30 | 2000-10-13 | Kokusai Electric Co Ltd | Distortion detector |
JP2002290160A (en) * | 2001-03-28 | 2002-10-04 | Matsushita Electric Ind Co Ltd | High-frequency amplifier |
DE10127571A1 (en) * | 2001-05-30 | 2002-12-05 | Deutsche Telekom Ag | Method and arrangement for digital transmission with AM transmitters |
US7031689B2 (en) * | 2001-11-13 | 2006-04-18 | Frank Michael L | Differential radio |
JP3920089B2 (en) * | 2001-12-21 | 2007-05-30 | 株式会社日立国際電気 | Transmitter |
-
2011
- 2011-03-10 JP JP2011052273A patent/JP5305481B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012191367A (en) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4791271B2 (en) | Amplifier control device | |
JP2009525684A (en) | Power amplifier controller circuit | |
KR20130040659A (en) | Apparatus and method for calibration of supply modualtion in transmitter | |
JP2008219620A (en) | Transmission power control circuit | |
WO2016152267A1 (en) | Amplifier and electronic circuit | |
JP2018198355A (en) | Power amplifier circuit | |
JP2007282157A (en) | Variable gain amplifier | |
EP3089359A1 (en) | Power amplifying apparatus and method for controlling power amplifying apparatus | |
JP5268036B2 (en) | Bias control circuit | |
JP6269423B2 (en) | Power amplification device and power amplification method | |
JP6314572B2 (en) | Strain correction circuit | |
JP4536468B2 (en) | Class E amplifier and EER modulation amplifier | |
US10931239B2 (en) | Amplification circuit | |
JP4710870B2 (en) | Digital amplifier device and speaker device | |
JP6229628B2 (en) | Power amplification device and power amplification method | |
JP5305481B2 (en) | Signal transmission circuit | |
JP2008306360A (en) | Low noise amplifier | |
JP2010258896A (en) | Rf amplification apparatus | |
TWI474614B (en) | Power amplifier | |
JPWO2018061386A1 (en) | Class D amplifier | |
US20150249431A1 (en) | Power amplification apparatus and control method | |
US7554395B1 (en) | Automatic low battery compensation scaling across multiple power amplifier stages | |
CN110380698B (en) | Linear amplifier | |
JP2005197904A (en) | Amplifier and semiconductor integrated circuit | |
JP5521904B2 (en) | Signal amplification apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130621 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |