JP2013223227A - Distortion compensation circuit - Google Patents

Distortion compensation circuit Download PDF

Info

Publication number
JP2013223227A
JP2013223227A JP2012095660A JP2012095660A JP2013223227A JP 2013223227 A JP2013223227 A JP 2013223227A JP 2012095660 A JP2012095660 A JP 2012095660A JP 2012095660 A JP2012095660 A JP 2012095660A JP 2013223227 A JP2013223227 A JP 2013223227A
Authority
JP
Japan
Prior art keywords
control signal
compensation circuit
phase
signal
distortion component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012095660A
Other languages
Japanese (ja)
Inventor
Nobuhiko Ando
暢彦 安藤
Kenji Kawakami
憲司 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012095660A priority Critical patent/JP2013223227A/en
Publication of JP2013223227A publication Critical patent/JP2013223227A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a distortion compensation circuit that sufficiently reduces a distortion component caused in a power amplifier.SOLUTION: An amplitude difference detector 7 detects an amplitude difference between an input signal delayed by a delay element 5 and an output signal of an attenuator 6 to detect a distortion component caused by a gain deviation of a nonlinear characteristic in a power amplifier 3, and outputs a control signal indicating a gain which solves the distortion component. A delay compensation circuit 8 performs a delay compensation process of advancing the phase of the control signal output from the amplitude difference detector 7, and outputs the delay-compensated control signal to a variable gain amplifier 2.

Description

この発明は、電力増幅器で発生する歪成分を改善する歪補償回路に関するものである。   The present invention relates to a distortion compensation circuit that improves distortion components generated in a power amplifier.

図9は以下の特許文献1に開示されている従来の歪補償回路を示す構成図である。
以下、図9の歪補償回路の動作を説明するが、ここでは、説明の簡単化のため、電力増幅器104において、非線形特性による位相偏差が発生しないものと仮定する。
入力端子101から入力された信号(例えば、変調波信号)は可変利得増幅器102及び遅延素子106に入力される。
可変利得増幅器102の制御端子には、後述する振幅差検出器108から出力された制御信号が入力され、移相器103の制御端子には、後述する位相差検出器109から出力された制御信号が入力される。
FIG. 9 is a block diagram showing a conventional distortion compensation circuit disclosed in Patent Document 1 below.
Hereinafter, the operation of the distortion compensation circuit of FIG. 9 will be described. Here, for simplification of description, it is assumed that no phase deviation due to nonlinear characteristics occurs in the power amplifier 104.
A signal (for example, a modulated wave signal) input from the input terminal 101 is input to the variable gain amplifier 102 and the delay element 106.
A control signal output from an amplitude difference detector 108 described later is input to the control terminal of the variable gain amplifier 102, and a control signal output from a phase difference detector 109 described later is input to the control terminal of the phase shifter 103. Is entered.

可変利得増幅器102は、振幅差検出器108から出力された制御信号が示す利得で入力信号を増幅し(可変利得増幅器102の利得は制御信号に応じて動的に変化する)、増幅後の信号を移相器103に出力する。
移相器103は、可変利得増幅器102から増幅後の信号を受けると、位相差検出器109から出力された制御信号が示す移相量だけ入力信号の位相を変える(移相器103の通過位相は制御信号に応じて動的に変化する)。
ただし、非線形特性による位相偏差が発生しないと仮定しているため、後述するように移相器103に対する制御信号が変化しない。このため、移相器103の通過位相が変化しないので、移相器103の入力信号と出力信号の位相は同じである。
The variable gain amplifier 102 amplifies the input signal with the gain indicated by the control signal output from the amplitude difference detector 108 (the gain of the variable gain amplifier 102 dynamically changes according to the control signal), and the amplified signal Is output to the phase shifter 103.
Upon receiving the amplified signal from the variable gain amplifier 102, the phase shifter 103 changes the phase of the input signal by the amount of phase shift indicated by the control signal output from the phase difference detector 109 (the passing phase of the phase shifter 103). Changes dynamically according to the control signal).
However, since it is assumed that a phase deviation due to nonlinear characteristics does not occur, the control signal for the phase shifter 103 does not change as will be described later. For this reason, since the passing phase of the phase shifter 103 does not change, the phase of the input signal and the output signal of the phase shifter 103 is the same.

電力増幅器104は、移相器103の出力信号を増幅し、増幅後の信号を出力端子105に出力するが、電力増幅器104における非線形特性の利得偏差によって歪成分が生じるため、歪成分を含む信号が出力端子105に出力される。
減衰器107は、電力増幅器104による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器108及び位相差検出器109に出力する。
The power amplifier 104 amplifies the output signal of the phase shifter 103, and outputs the amplified signal to the output terminal 105. Since the distortion component is generated by the gain deviation of the nonlinear characteristic in the power amplifier 104, the signal including the distortion component Is output to the output terminal 105.
The attenuator 107 attenuates the signal amplified by the power amplifier 104 by a predetermined level, and outputs the attenuated signal to the amplitude difference detector 108 and the phase difference detector 109.

遅延素子106は、入力端子101から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器108及び位相差検出器109に出力する。
遅延素子106での遅延時間は、可変利得増幅器102、移相器103、電力増幅器104及び減衰器107で生じる遅延時間の合計値となるように設定されている。
The delay element 106 delays the signal input from the input terminal 101 by a predetermined time, and then outputs the input signal to the amplitude difference detector 108 and the phase difference detector 109.
The delay time in the delay element 106 is set to be a total value of delay times generated in the variable gain amplifier 102, the phase shifter 103, the power amplifier 104, and the attenuator 107.

位相差検出器109は、遅延素子106により遅延された入力信号と減衰器107の出力信号との位相差を検出することで、電力増幅器104における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を移相器103に出力する。
ただし、ここでは、電力増幅器104における非線形特性の位相偏差が発生しないと仮定しているため、位相差検出器109で検出される位相差は零である。
このため、位相差検出器109から出力される制御信号が示す移相量は一定値となり、移相器103の入力信号と出力信号の位相は同じである。
The phase difference detector 109 detects the distortion component generated by the phase deviation of the nonlinear characteristic in the power amplifier 104 by detecting the phase difference between the input signal delayed by the delay element 106 and the output signal of the attenuator 107. Then, a control signal indicating the phase shift amount for eliminating the distortion component is output to the phase shifter 103.
However, since it is assumed here that the phase deviation of the nonlinear characteristic in the power amplifier 104 does not occur, the phase difference detected by the phase difference detector 109 is zero.
For this reason, the amount of phase shift indicated by the control signal output from the phase difference detector 109 is a constant value, and the phase of the input signal and the output signal of the phase shifter 103 is the same.

振幅差検出器108は、遅延素子106により遅延された入力信号と減衰器107の出力信号との振幅差を検出することで、電力増幅器104における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を可変利得増幅器102に出力する。
これにより、可変利得増幅102では、電力増幅器104における非線形特性の利得偏差を補償するように動作するため、電力増幅器104で発生している歪成分を低減する歪抑制効果を得ることができる。
The amplitude difference detector 108 detects the distortion component generated by the gain deviation of the nonlinear characteristic in the power amplifier 104 by detecting the amplitude difference between the input signal delayed by the delay element 106 and the output signal of the attenuator 107. Then, a control signal indicating a gain for eliminating the distortion component is output to the variable gain amplifier 102.
As a result, the variable gain amplifier 102 operates so as to compensate for the gain deviation of the non-linear characteristic in the power amplifier 104, so that a distortion suppression effect that reduces the distortion component generated in the power amplifier 104 can be obtained.

ただし、可変利得増幅器102、移相器103、電力増幅器104、減衰器107及び振幅差検出器108などのアナログ回路で処理に伴う遅延が発生するため、可変利得増幅器102に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間にずれが生じる。
このため、電力増幅器104で利得偏差が生じるタイミングと、可変利得増幅器102を制御するタイミングに誤差が生じる。
図10は可変利得増幅器102の入力信号と制御信号の関係を示す説明図であり、入力信号の入力タイミングと、制御信号の入力タイミングとの間にずれが生じていることを示している。
However, since a delay due to processing occurs in analog circuits such as the variable gain amplifier 102, the phase shifter 103, the power amplifier 104, the attenuator 107, and the amplitude difference detector 108, the input timing of the input signal to the variable gain amplifier 102 There is a deviation from the input timing of the control signal.
For this reason, an error occurs between the timing when the gain deviation occurs in the power amplifier 104 and the timing when the variable gain amplifier 102 is controlled.
FIG. 10 is an explanatory diagram showing the relationship between the input signal of the variable gain amplifier 102 and the control signal, and shows that there is a difference between the input timing of the input signal and the input timing of the control signal.

特開2002−353744号公報(段落番号[0004])JP 2002-353744 A (paragraph number [0004])

従来の歪補償回路は以上のように構成されているので、可変利得増幅器102、移相器103、電力増幅器104、減衰器107及び振幅差検出器108などのアナログ回路で処理に伴う遅延が発生しない理想的な回路であれば、電力増幅器104で発生している歪成分を十分に低減することができる。しかし、アナログ回路で処理に伴う遅延が発生する場合、電力増幅器104で利得偏差が生じるタイミングと、可変利得増幅器102を制御するタイミングに誤差が生じるため、電力増幅器104における非線形特性の利得偏差を正しく補償することができず、歪抑圧効果が低減してしまう課題があった。   Since the conventional distortion compensation circuit is configured as described above, processing-related delay occurs in analog circuits such as the variable gain amplifier 102, the phase shifter 103, the power amplifier 104, the attenuator 107, and the amplitude difference detector 108. If it is an ideal circuit that does not, distortion components generated in the power amplifier 104 can be sufficiently reduced. However, when a delay due to processing occurs in the analog circuit, an error occurs between the timing when the gain deviation occurs in the power amplifier 104 and the timing when the variable gain amplifier 102 is controlled. There is a problem that the compensation cannot be made and the distortion suppression effect is reduced.

この発明は上記のような課題を解決するためになされたもので、電力増幅器で発生している歪成分を十分に低減することができる歪補償回路を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to obtain a distortion compensation circuit capable of sufficiently reducing distortion components generated in a power amplifier.

この発明に係る歪補償回路は、制御信号が示す利得で入力信号を増幅する可変利得増幅器と、可変利得増幅器により増幅された信号を増幅する電力増幅器と、入力信号と電力増幅器により増幅された信号を比較して、電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する歪成分検出手段とを設け、遅延補償回路が、歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器に出力するようにしたものである。   A distortion compensation circuit according to the present invention includes a variable gain amplifier that amplifies an input signal with a gain indicated by a control signal, a power amplifier that amplifies a signal amplified by the variable gain amplifier, and a signal amplified by the input signal and the power amplifier. And a distortion component detecting means for detecting a distortion component generated by a gain deviation of the nonlinear characteristic in the power amplifier and outputting a control signal indicating a gain for eliminating the distortion component, and a delay compensation circuit, A delay compensation process for advancing the phase of the control signal output from the distortion component detection means is performed, and the control signal after the delay compensation process is output to the variable gain amplifier.

この発明によれば、入力信号と電力増幅器により増幅された信号を比較して、電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する歪成分検出手段を設け、遅延補償回路が、歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器に出力するように構成したので、電力増幅器で発生している歪成分を十分に低減することができる効果がある。   According to the present invention, the control signal indicating the gain for detecting the distortion component caused by the gain deviation of the nonlinear characteristic in the power amplifier by comparing the input signal and the signal amplified by the power amplifier, and for eliminating the distortion component The delay compensation circuit performs a delay compensation process for advancing the phase of the control signal output from the distortion component detection means, and outputs the control signal after the delay compensation process to the variable gain amplifier. With this configuration, there is an effect that distortion components generated in the power amplifier can be sufficiently reduced.

この発明の実施の形態1による歪補償回路を示す構成図である。1 is a configuration diagram illustrating a distortion compensation circuit according to a first embodiment of the present invention. この発明の実施の形態1による歪補償回路の遅延補償回路8を示す構成図である。It is a block diagram which shows the delay compensation circuit 8 of the distortion compensation circuit by Embodiment 1 of this invention. この発明の実施の形態1による歪補償回路の遅延補償回路8を示す構成図である。It is a block diagram which shows the delay compensation circuit 8 of the distortion compensation circuit by Embodiment 1 of this invention. 遅延補償回路8の位相特性の一例を示す説明図である。6 is an explanatory diagram illustrating an example of a phase characteristic of the delay compensation circuit 8. FIG. 遅延補償回路8の入出力信号波形の一例を示す説明図である。6 is an explanatory diagram showing an example of input / output signal waveforms of a delay compensation circuit 8; FIG. 可変利得増幅器2の入力信号と制御信号の関係を示す説明図である。4 is an explanatory diagram showing a relationship between an input signal of a variable gain amplifier 2 and a control signal. FIG. この発明の実施の形態2よる歪補償回路を示す構成図である。It is a block diagram which shows the distortion compensation circuit by Embodiment 2 of this invention. この発明の実施の形態3による歪補償回路を示す構成図である。It is a block diagram which shows the distortion compensation circuit by Embodiment 3 of this invention. 特許文献1に開示されている従来の歪補償回路を示す構成図である。It is a block diagram which shows the conventional distortion compensation circuit currently disclosed by patent document 1. FIG. 可変利得増幅器102の入力信号と制御信号の関係を示す説明図である。3 is an explanatory diagram showing a relationship between an input signal of a variable gain amplifier 102 and a control signal. FIG.

実施の形態1.
図1はこの発明の実施の形態1による歪補償回路を示す構成図である。
図1において、入力端子1は例えば変調波信号などの信号を入力する端子である。
可変利得増幅器2は後述する遅延補償回路8から出力された制御信号が示す利得で、入力端子1から入力された信号を増幅し(可変利得増幅器2の利得は制御信号に応じて動的に変化する)、増幅後の信号を電力増幅器3に出力する。
電力増幅器3は可変利得増幅器2により増幅された信号を増幅し、増幅後の信号を出力端子4に出力する。
出力端子4は電力増幅器3により増幅された信号を出力する端子である。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a distortion compensation circuit according to Embodiment 1 of the present invention.
In FIG. 1, an input terminal 1 is a terminal for inputting a signal such as a modulated wave signal.
The variable gain amplifier 2 amplifies the signal input from the input terminal 1 with the gain indicated by the control signal output from the delay compensation circuit 8 to be described later (the gain of the variable gain amplifier 2 dynamically changes according to the control signal). The amplified signal is output to the power amplifier 3.
The power amplifier 3 amplifies the signal amplified by the variable gain amplifier 2 and outputs the amplified signal to the output terminal 4.
The output terminal 4 is a terminal that outputs a signal amplified by the power amplifier 3.

遅延素子5は入力端子1から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器7に出力する。
遅延素子5での遅延時間は、可変利得増幅器2、電力増幅器3及び減衰器6で生じる遅延時間の合計値となるように設定されている。
減衰器6は電力増幅器3による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器7に出力する。
振幅差検出器7は遅延素子5により遅延された入力信号と減衰器6の出力信号との振幅差を検出することで、電力増幅器3における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を遅延補償回路8に出力する。
なお、遅延素子5、減衰器6及び振幅差検出器7から歪成分検出手段が構成されている。
The delay element 5 delays the signal input from the input terminal 1 by a predetermined time, and then outputs the input signal to the amplitude difference detector 7.
The delay time in the delay element 5 is set to be a total value of delay times generated in the variable gain amplifier 2, the power amplifier 3, and the attenuator 6.
The attenuator 6 attenuates the signal amplified by the power amplifier 3 by a predetermined level, and outputs the attenuated signal to the amplitude difference detector 7.
The amplitude difference detector 7 detects the distortion component caused by the gain deviation of the nonlinear characteristic in the power amplifier 3 by detecting the amplitude difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6. The control signal indicating the gain for eliminating the distortion component is output to the delay compensation circuit 8.
The delay element 5, the attenuator 6, and the amplitude difference detector 7 constitute distortion component detection means.

遅延補償回路8は可変利得増幅器2、電力増幅器3、減衰器6、振幅差検出器7及び遅延補償回路8の処理に伴う遅延時間だけ、振幅差検出器7から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器2の制御端子に出力する。   The delay compensation circuit 8 changes the phase of the control signal output from the amplitude difference detector 7 by the delay time associated with the processing of the variable gain amplifier 2, power amplifier 3, attenuator 6, amplitude difference detector 7 and delay compensation circuit 8. The advanced delay compensation process is performed, and the control signal after the delay compensation process is output to the control terminal of the variable gain amplifier 2.

図2はこの発明の実施の形態1による歪補償回路の遅延補償回路8を示す構成図である。
図2において、差動増幅器11は第1の入力端子から振幅差検出器7より出力された制御信号を入力し、その制御信号と第2の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する。
抵抗12は一端が差動増幅器11の出力端子と接続され、他端が差動増幅器11の第2の入力端子と接続されている。
キャパシタ13は一端が抵抗12の他端と接続され、他端が基準電位(グランド)と接続されている。
FIG. 2 is a block diagram showing the delay compensation circuit 8 of the distortion compensation circuit according to the first embodiment of the present invention.
In FIG. 2, the differential amplifier 11 receives the control signal output from the amplitude difference detector 7 from the first input terminal, and amplifies the difference between the control signal and the signal input from the second input terminal. The amplified signal is output from the output terminal as a control signal after delay compensation processing.
One end of the resistor 12 is connected to the output terminal of the differential amplifier 11, and the other end is connected to the second input terminal of the differential amplifier 11.
The capacitor 13 has one end connected to the other end of the resistor 12 and the other end connected to a reference potential (ground).

図2では、遅延補償回路8が、差動増幅器11、抵抗12及びキャパシタ13から構成されている例を示しているが、図3のように構成されていてもよい。
即ち、差動増幅器21は第1の入力端子から振幅差検出器7より出力された制御信号を入力し、その制御信号と第2の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する。
抵抗22は一端が差動増幅器21の出力端子と接続されている第1の抵抗である。
インダクタ23は一端が抵抗22の他端と接続され、他端が差動増幅器21の第2の入力端子と接続されている。
抵抗24は一端がインダクタ23の他端と接続され、他端が基準電位(グランド)と接続されている第2の抵抗である。
Although FIG. 2 shows an example in which the delay compensation circuit 8 includes the differential amplifier 11, the resistor 12, and the capacitor 13, the delay compensation circuit 8 may be configured as shown in FIG.
That is, the differential amplifier 21 receives the control signal output from the amplitude difference detector 7 from the first input terminal, amplifies the difference between the control signal and the signal input from the second input terminal, and outputs the difference. The amplified signal is output from the terminal as a control signal after delay compensation processing.
The resistor 22 is a first resistor having one end connected to the output terminal of the differential amplifier 21.
The inductor 23 has one end connected to the other end of the resistor 22 and the other end connected to the second input terminal of the differential amplifier 21.
The resistor 24 is a second resistor having one end connected to the other end of the inductor 23 and the other end connected to a reference potential (ground).

次に動作について説明する。
ここでは、説明の簡単化のため、電力増幅器3において、非線形特性による位相偏差が発生せずに、非線形特性の利得偏差だけが発生するものと仮定する。
入力端子1から入力された信号(例えば、変調波信号)は可変利得増幅器2及び遅延素子5に入力される。
可変利得増幅器2の制御端子には、後述する遅延補償回路8から出力された遅延補償処理後の制御信号が入力される。
Next, the operation will be described.
Here, for simplification of explanation, it is assumed that the power amplifier 3 does not generate a phase deviation due to the nonlinear characteristic, but only a gain deviation of the nonlinear characteristic.
A signal (for example, a modulated wave signal) input from the input terminal 1 is input to the variable gain amplifier 2 and the delay element 5.
A control signal after delay compensation processing output from a delay compensation circuit 8 described later is input to the control terminal of the variable gain amplifier 2.

可変利得増幅器2は、遅延補償回路8から出力された遅延補償処理後の制御信号が示す利得で入力信号を増幅し(可変利得増幅器2の利得は制御信号に応じて動的に変化する)、増幅後の信号を電力増幅器3に出力する。
電力増幅器3は、可変利得増幅器2による増幅後の信号を受けると、その信号を増幅し、増幅後の信号を出力端子4に出力するが、電力増幅器3における非線形特性の利得偏差によって歪成分が生じるため、歪成分を含む信号が出力端子4に出力される。
減衰器6は、電力増幅器3による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器7に出力する。
The variable gain amplifier 2 amplifies the input signal with a gain indicated by the control signal after delay compensation processing output from the delay compensation circuit 8 (the gain of the variable gain amplifier 2 dynamically changes according to the control signal), The amplified signal is output to the power amplifier 3.
When the power amplifier 3 receives the signal amplified by the variable gain amplifier 2, the power amplifier 3 amplifies the signal and outputs the amplified signal to the output terminal 4, but the distortion component is caused by the gain deviation of the nonlinear characteristic in the power amplifier 3. Therefore, a signal including a distortion component is output to the output terminal 4.
The attenuator 6 attenuates the signal amplified by the power amplifier 3 by a predetermined level, and outputs the attenuated signal to the amplitude difference detector 7.

遅延素子5は、入力端子1から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器7に出力する。
遅延素子5での遅延時間は、可変利得増幅器2、電力増幅器3及び減衰器6で生じる遅延時間の合計値となるように設定されている。
振幅差検出器7は、遅延素子5により遅延された入力信号と減衰器6の出力信号との振幅差を検出することで、電力増幅器3における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を遅延補償回路8に出力する。
The delay element 5 delays the signal input from the input terminal 1 by a predetermined time, and then outputs the input signal to the amplitude difference detector 7.
The delay time in the delay element 5 is set to be a total value of delay times generated in the variable gain amplifier 2, the power amplifier 3, and the attenuator 6.
The amplitude difference detector 7 detects the distortion component generated by the gain deviation of the nonlinear characteristic in the power amplifier 3 by detecting the amplitude difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6. Then, a control signal indicating a gain for eliminating the distortion component is output to the delay compensation circuit 8.

遅延補償回路8は、可変利得増幅器2に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、可変利得増幅器2、電力増幅器3、減衰器6、振幅差検出器7及び遅延補償回路8の処理に伴う遅延時間だけ、振幅差検出器7から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器2の制御端子に出力する。
ここで、図4は遅延補償回路8の位相特性の一例を示す説明図である。
図4の横軸は周波数、縦軸は通過位相を示している。
図4から明らかなように、周波数の増加に対して、位相が増加するため、位相進み効果が得られる。
図5は遅延補償回路8の入出力信号波形の一例を示す説明図であり、図5は遅延補償回路8の位相進み効果によって、遅延補償回路8の入力信号に対して出力信号が進んでいる様子を示している。
The delay compensation circuit 8 compensates for the difference between the input timing of the input signal to the variable gain amplifier 2 and the input timing of the control signal, so that the variable gain amplifier 2, the power amplifier 3, the attenuator 6, and the amplitude difference detector 7 and a delay compensation process for advancing the phase of the control signal output from the amplitude difference detector 7 for the delay time associated with the process of the delay compensation circuit 8, and the control signal after the delay compensation process is controlled by the variable gain amplifier 2. Output to the terminal.
Here, FIG. 4 is an explanatory diagram showing an example of the phase characteristics of the delay compensation circuit 8.
In FIG. 4, the horizontal axis indicates the frequency, and the vertical axis indicates the passing phase.
As is clear from FIG. 4, the phase increases as the frequency increases, so that a phase advance effect is obtained.
FIG. 5 is an explanatory diagram showing an example of input / output signal waveforms of the delay compensation circuit 8. FIG. 5 shows that the output signal advances with respect to the input signal of the delay compensation circuit 8 due to the phase advance effect of the delay compensation circuit 8. It shows a state.

振幅差検出器7から出力された制御信号は、遅延補償回路8によってタイミングが進められてから、可変利得増幅器2の制御端子に入力される。
図6は可変利得増幅器2の入力信号と制御信号の関係を示す説明図である。
図6から明らかなように、可変利得増幅器2、電力増幅器3、減衰器6、振幅差検出器7及び遅延補償回路8の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている。このため、可変利得増幅器2の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
The control signal output from the amplitude difference detector 7 is input to the control terminal of the variable gain amplifier 2 after the timing is advanced by the delay compensation circuit 8.
FIG. 6 is an explanatory diagram showing the relationship between the input signal of the variable gain amplifier 2 and the control signal.
As is apparent from FIG. 6, the delay time associated with the processing of the variable gain amplifier 2, the power amplifier 3, the attenuator 6, the amplitude difference detector 7, and the delay compensation circuit 8 is shortened, and the timing error between the input signal and the control signal. Is getting smaller. For this reason, the control signal input to the control terminal of the variable gain amplifier 2 is an ideal control signal with almost no delay.

以上で明らかなように、この実施の形態1によれば、遅延素子5により遅延された入力信号と減衰器6の出力信号との振幅差を検出することで、電力増幅器3における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する振幅差検出器7を設け、遅延補償回路8が、振幅差検出器7から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器2に出力するように構成したので、電力増幅器3で発生している歪成分を十分に低減することができる効果を奏する。   As apparent from the above, according to the first embodiment, the gain of the nonlinear characteristic in the power amplifier 3 is detected by detecting the amplitude difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6. An amplitude difference detector 7 that detects a distortion component caused by the deviation and outputs a control signal indicating a gain for eliminating the distortion component is provided, and the delay compensation circuit 8 outputs a control signal output from the amplitude difference detector 7. Since the delay compensation process for advancing the phase is implemented and the control signal after the delay compensation process is output to the variable gain amplifier 2, the distortion component generated in the power amplifier 3 can be sufficiently reduced. There is an effect.

なお、この実施の形態1では、振幅差検出器7がアナログ回路で構成されているものを想定しているが、ディジタル回路で構成されていてもよく、同様の効果を奏することができる。   In the first embodiment, it is assumed that the amplitude difference detector 7 is configured by an analog circuit. However, the amplitude difference detector 7 may be configured by a digital circuit, and the same effect can be obtained.

実施の形態2.
図7はこの発明の実施の形態2による歪補償回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
移相器31は後述する遅延補償回路33から出力された制御信号が示す移相量だけ、入力端子1から入力された信号の位相を変える(移相器31の通過位相は制御信号に応じて動的に変化する)。
Embodiment 2. FIG.
FIG. 7 is a block diagram showing a distortion compensating circuit according to Embodiment 2 of the present invention. In the figure, the same reference numerals as those in FIG.
The phase shifter 31 changes the phase of the signal input from the input terminal 1 by the amount of phase shift indicated by the control signal output from the delay compensation circuit 33 described later (the passing phase of the phase shifter 31 depends on the control signal). Change dynamically).

位相差検出器32は遅延素子5により遅延された入力信号と減衰器6の出力信号との位相差を検出することで、電力増幅器3における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を遅延補償回路33に出力する。
なお、遅延素子5、減衰器6及び位相差検出器32から歪成分検出手段が構成されている。
The phase difference detector 32 detects the distortion component generated by the phase deviation of the nonlinear characteristic in the power amplifier 3 by detecting the phase difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6. Then, a control signal indicating the phase shift amount for eliminating the distortion component is output to the delay compensation circuit 33.
The delay element 5, the attenuator 6 and the phase difference detector 32 constitute a distortion component detection means.

遅延補償回路33は移相器31、電力増幅器3、減衰器6、位相差検出器32及び遅延補償回路33の処理に伴う遅延時間だけ、位相差検出器32から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器31の制御端子に出力する。
なお、遅延補償回路33は、図1の遅延補償回路8と同様に、図2又は図3のように構成されている。
The delay compensation circuit 33 changes the phase of the control signal output from the phase difference detector 32 by the delay time associated with the processing of the phase shifter 31, power amplifier 3, attenuator 6, phase difference detector 32 and delay compensation circuit 33. The advanced delay compensation process is performed, and the control signal after the delay compensation process is output to the control terminal of the phase shifter 31.
Note that the delay compensation circuit 33 is configured as shown in FIG. 2 or FIG. 3, as with the delay compensation circuit 8 of FIG.

次に動作について説明する。
ここでは、説明の簡単化のため、電力増幅器3において、非線形特性による利得偏差が発生せずに、非線形特性の位相偏差だけが発生するものと仮定する。
入力端子1から入力された信号(例えば、変調波信号)は移相器31及び遅延素子5に入力される。
移相器31の制御端子には、後述する遅延補償回路33から出力された遅延補償処理後の制御信号が入力される。
Next, the operation will be described.
Here, for simplification of explanation, it is assumed that the power amplifier 3 does not generate a gain deviation due to the non-linear characteristic but only a non-linear characteristic phase deviation.
A signal (for example, a modulated wave signal) input from the input terminal 1 is input to the phase shifter 31 and the delay element 5.
A control signal after delay compensation processing output from a delay compensation circuit 33 described later is input to the control terminal of the phase shifter 31.

移相器31は、遅延補償回路33から出力された制御信号が示す移相量だけ、入力端子1から入力された信号の位相を変える(移相器31の通過位相は制御信号に応じて動的に変化する)。
電力増幅器3は、移相器31の出力信号を受けると、その信号を増幅し、増幅後の信号を出力端子4に出力するが、電力増幅器3における非線形特性の位相偏差によって歪成分が生じるため、歪成分を含む信号が出力端子4に出力される。
減衰器6は、電力増幅器3による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を位相差検出器32に出力する。
The phase shifter 31 changes the phase of the signal input from the input terminal 1 by the amount of phase shift indicated by the control signal output from the delay compensation circuit 33 (the passing phase of the phase shifter 31 varies according to the control signal). Will change).
When the power amplifier 3 receives the output signal of the phase shifter 31, the power amplifier 3 amplifies the signal and outputs the amplified signal to the output terminal 4. However, a distortion component is generated due to the phase deviation of the nonlinear characteristic in the power amplifier 3. , A signal including a distortion component is output to the output terminal 4.
The attenuator 6 attenuates the signal amplified by the power amplifier 3 by a predetermined level, and outputs the attenuated signal to the phase difference detector 32.

遅延素子5は、入力端子1から入力された信号を所定時間だけ遅延してから、入力信号を位相差検出器32に出力する。
遅延素子5での遅延時間は、移相器31、電力増幅器3及び減衰器6で生じる遅延時間の合計値となるように設定されている。
位相差検出器32は、遅延素子5により遅延された入力信号と減衰器6の出力信号との位相差を検出することで、電力増幅器3における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を遅延補償回路33に出力する。
The delay element 5 delays the signal input from the input terminal 1 by a predetermined time, and then outputs the input signal to the phase difference detector 32.
The delay time in the delay element 5 is set to be a total value of delay times generated in the phase shifter 31, the power amplifier 3 and the attenuator 6.
The phase difference detector 32 detects the phase difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6, thereby detecting distortion components generated by the phase deviation of the nonlinear characteristic in the power amplifier 3. Then, a control signal indicating a phase shift amount for eliminating the distortion component is output to the delay compensation circuit 33.

遅延補償回路33は、移相器31に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、移相器31、電力増幅器3、減衰器6、位相差検出器32及び遅延補償回路33の処理に伴う遅延時間だけ、位相差検出器32から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器31の制御端子に出力する。
遅延補償回路33による位相進み効果は、図1の遅延補償回路8による位相進み効果と同様である。
The delay compensation circuit 33 compensates for a shift between the input timing of the input signal to the phase shifter 31 and the input timing of the control signal, so that the phase shifter 31, the power amplifier 3, the attenuator 6, and the phase difference detector. 32 and the delay compensation circuit 33, a delay compensation process for advancing the phase of the control signal output from the phase difference detector 32 is performed for the delay time associated with the process of the delay compensation circuit 33, and the control signal after the delay compensation process is controlled by the phase shifter 31. Output to the terminal.
The phase advance effect by the delay compensation circuit 33 is the same as the phase advance effect by the delay compensation circuit 8 of FIG.

位相差検出器32から出力された制御信号は、遅延補償回路33によってタイミングが進められてから、移相器31の制御端子に入力される。
この実施の形態2の場合も、上記実施の形態1と同様に、移相器31、電力増幅器3、減衰器6、位相差検出器32及び遅延補償回路33の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている(図6を参照)。
このため、移相器31の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
The control signal output from the phase difference detector 32 is input to the control terminal of the phase shifter 31 after the timing is advanced by the delay compensation circuit 33.
In the case of the second embodiment, similarly to the first embodiment, the delay time associated with the processing of the phase shifter 31, the power amplifier 3, the attenuator 6, the phase difference detector 32, and the delay compensation circuit 33 is shortened. Thus, the timing error between the input signal and the control signal is small (see FIG. 6).
For this reason, the control signal input to the control terminal of the phase shifter 31 is an ideal control signal with almost no delay.

以上で明らかなように、この実施の形態2によれば、遅延素子5により遅延された入力信号と減衰器6の出力信号との位相差を検出することで、電力増幅器3における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を出力する位相差検出器32を設け、遅延補償回路33が、位相差検出器32から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器31に出力するように構成したので、電力増幅器3で発生している歪成分を十分に低減することができる効果を奏する。   As apparent from the above, according to the second embodiment, the phase difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6 is detected, so that the phase of the nonlinear characteristic in the power amplifier 3 is detected. A phase difference detector 32 that detects a distortion component caused by the deviation and outputs a control signal indicating a phase shift amount that eliminates the distortion component is provided, and the delay compensation circuit 33 is output from the phase difference detector 32. Since the delay compensation process for advancing the phase of the control signal is performed and the control signal after the delay compensation process is output to the phase shifter 31, the distortion component generated in the power amplifier 3 can be sufficiently reduced. There is an effect that can.

なお、この実施の形態1では、位相差検出器32がアナログ回路で構成されているものを想定しているが、ディジタル回路で構成されていてもよく、同様の効果を奏することができる。   In the first embodiment, it is assumed that the phase difference detector 32 is configured by an analog circuit. However, the phase difference detector 32 may be configured by a digital circuit, and similar effects can be obtained.

実施の形態3.
上記実施の形態1では、電力増幅器3における非線形特性の利得偏差を補償し、上記実施の形態2では、電力増幅器3における非線形特性の位相偏差を補償するものを示したが、この実施の形態3では、電力増幅器3における非線形特性の利得偏差及び位相偏差の双方を補償するものを説明する。
図8はこの発明の実施の形態3による歪補償回路を示す構成図であり、図において、図1及び図2と同一符号は同一または相当部分を示すので説明を省略する。
ただし、この実施の形態3では、振幅差検出器7が第1の歪成分検出手段を構成し、位相差検出器32が第2の歪成分検出手段を構成している。
また、遅延補償回路8が第1の遅延補償回路を構成し、遅延補償回路33が第2の遅延補償回路を構成している。
Embodiment 3 FIG.
In the first embodiment, the gain deviation of the nonlinear characteristic in the power amplifier 3 is compensated. In the second embodiment, the phase deviation of the nonlinear characteristic in the power amplifier 3 is compensated. Now, what compensates for both the gain deviation and the phase deviation of the nonlinear characteristic in the power amplifier 3 will be described.
FIG. 8 is a block diagram showing a distortion compensation circuit according to Embodiment 3 of the present invention. In the figure, the same reference numerals as those in FIGS.
However, in the third embodiment, the amplitude difference detector 7 constitutes first distortion component detection means, and the phase difference detector 32 constitutes second distortion component detection means.
The delay compensation circuit 8 constitutes a first delay compensation circuit, and the delay compensation circuit 33 constitutes a second delay compensation circuit.

次に動作について説明する。
入力端子1から入力された信号(例えば、変調波信号)は可変利得増幅器2及び遅延素子5に入力される。
可変利得増幅器2の制御端子には、遅延補償回路8から出力された遅延補償処理後の制御信号が入力され、移相器31の制御端子には、遅延補償回路33から出力された遅延補償処理後の制御信号が入力される。
Next, the operation will be described.
A signal (for example, a modulated wave signal) input from the input terminal 1 is input to the variable gain amplifier 2 and the delay element 5.
A control signal after delay compensation processing output from the delay compensation circuit 8 is input to the control terminal of the variable gain amplifier 2, and delay compensation processing output from the delay compensation circuit 33 is input to the control terminal of the phase shifter 31. Later control signals are input.

可変利得増幅器2は、遅延補償回路8から出力された遅延補償処理後の制御信号が示す利得で入力信号を増幅し、増幅後の信号を移相器31に出力する。
移相器31は、遅延補償回路33から出力された制御信号が示す移相量だけ、可変利得増幅器2による増幅後の信号の位相を変える。
電力増幅器3は、移相器31の出力信号を受けると、その信号を増幅し、増幅後の信号を出力端子4に出力するが、電力増幅器3における非線形特性の利得偏差及び位相偏差によって歪成分が生じるため、利得偏差の歪成分と位相偏差の歪成分を含む信号が出力端子4に出力される。
減衰器6は、電力増幅器3による増幅後の信号を所定のレベルだけ減衰し、減衰後の信号を振幅差検出器7及び位相差検出器32に出力する。
The variable gain amplifier 2 amplifies the input signal with a gain indicated by the control signal after delay compensation processing output from the delay compensation circuit 8, and outputs the amplified signal to the phase shifter 31.
The phase shifter 31 changes the phase of the signal amplified by the variable gain amplifier 2 by the amount of phase shift indicated by the control signal output from the delay compensation circuit 33.
When the power amplifier 3 receives the output signal of the phase shifter 31, the power amplifier 3 amplifies the signal and outputs the amplified signal to the output terminal 4, but the distortion component is caused by the gain deviation and phase deviation of the nonlinear characteristic in the power amplifier 3. Therefore, a signal including a gain deviation distortion component and a phase deviation distortion component is output to the output terminal 4.
The attenuator 6 attenuates the signal amplified by the power amplifier 3 by a predetermined level, and outputs the attenuated signal to the amplitude difference detector 7 and the phase difference detector 32.

遅延素子5は、入力端子1から入力された信号を所定時間だけ遅延してから、入力信号を振幅差検出器7及び位相差検出器32に出力する。
遅延素子5での遅延時間は、可変利得増幅器2、移相器31、電力増幅器3及び減衰器6で生じる遅延時間の合計値となるように設定されている。
The delay element 5 delays the signal input from the input terminal 1 by a predetermined time, and then outputs the input signal to the amplitude difference detector 7 and the phase difference detector 32.
The delay time in the delay element 5 is set to be a total value of delay times generated in the variable gain amplifier 2, the phase shifter 31, the power amplifier 3 and the attenuator 6.

振幅差検出器7は、遅延素子5により遅延された入力信号と減衰器6の出力信号との振幅差を検出することで、電力増幅器3における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号(第1の制御信号)を遅延補償回路8に出力する。
位相差検出器32は、遅延素子5により遅延された入力信号と減衰器6の出力信号との位相差を検出することで、電力増幅器3における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号(第2の制御信号)を遅延補償回路33に出力する。
The amplitude difference detector 7 detects the distortion component generated by the gain deviation of the nonlinear characteristic in the power amplifier 3 by detecting the amplitude difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6. Then, a control signal (first control signal) indicating a gain for eliminating the distortion component is output to the delay compensation circuit 8.
The phase difference detector 32 detects the phase difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6, thereby detecting distortion components generated by the phase deviation of the nonlinear characteristic in the power amplifier 3. Then, a control signal (second control signal) indicating a phase shift amount for eliminating the distortion component is output to the delay compensation circuit 33.

遅延補償回路8は、可変利得増幅器2に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、可変利得増幅器2、移相器31、電力増幅器3、減衰器6、振幅差検出器7及び遅延補償回路8の処理に伴う遅延時間だけ、振幅差検出器7から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器2の制御端子に出力する。   The delay compensation circuit 8 compensates for a shift between the input timing of the input signal to the variable gain amplifier 2 and the input timing of the control signal, so that the variable gain amplifier 2, the phase shifter 31, the power amplifier 3, and the attenuator 6 are compensated. The delay compensation process for advancing the phase of the control signal output from the amplitude difference detector 7 is performed only for the delay time associated with the processes of the amplitude difference detector 7 and the delay compensation circuit 8, and the control signal after the delay compensation process is variable. Output to the control terminal of the gain amplifier 2.

遅延補償回路33は、移相器31に対する入力信号の入力タイミングと、制御信号の入力タイミングとの間のずれを補償するため、移相器31、電力増幅器3、減衰器6、位相差検出器32及び遅延補償回路33の処理に伴う遅延時間だけ、位相差検出器32から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器31の制御端子に出力する。   The delay compensation circuit 33 compensates for a shift between the input timing of the input signal to the phase shifter 31 and the input timing of the control signal, so that the phase shifter 31, the power amplifier 3, the attenuator 6, and the phase difference detector. 32 and the delay compensation circuit 33, a delay compensation process for advancing the phase of the control signal output from the phase difference detector 32 is performed for the delay time associated with the process of the delay compensation circuit 33, and the control signal after the delay compensation process is controlled by the phase shifter 31. Output to the terminal.

振幅差検出器7から出力された制御信号は、遅延補償回路8によってタイミングが進められてから、可変利得増幅器2の制御端子に入力される。
これにより、上記実施の形態1と同様に、可変利得増幅器2、移相器31、電力増幅器3、減衰器6、振幅差検出器7及び遅延補償回路8の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている。このため、可変利得増幅器2の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
The control signal output from the amplitude difference detector 7 is input to the control terminal of the variable gain amplifier 2 after the timing is advanced by the delay compensation circuit 8.
As a result, similarly to the first embodiment, the delay time associated with the processing of the variable gain amplifier 2, the phase shifter 31, the power amplifier 3, the attenuator 6, the amplitude difference detector 7, and the delay compensation circuit 8 is shortened. The timing error between the input signal and the control signal is small. For this reason, the control signal input to the control terminal of the variable gain amplifier 2 is an ideal control signal with almost no delay.

位相差検出器32から出力された制御信号は、遅延補償回路33によってタイミングが進められてから、移相器31の制御端子に入力される。
これにより、この実施の形態2と同様に、移相器31、電力増幅器3、減衰器6、位相差検出器32及び遅延補償回路33の処理に伴う遅延時間が短縮されて、入力信号と制御信号のタイミング誤差が小さくなっている。
このため、移相器31の制御端子に入力される制御信号は、ほぼ遅延がない理想的な制御信号になっている。
The control signal output from the phase difference detector 32 is input to the control terminal of the phase shifter 31 after the timing is advanced by the delay compensation circuit 33.
As a result, as in the second embodiment, the delay time associated with the processing of the phase shifter 31, the power amplifier 3, the attenuator 6, the phase difference detector 32, and the delay compensation circuit 33 is shortened, and the input signal and the control are controlled. The signal timing error is small.
For this reason, the control signal input to the control terminal of the phase shifter 31 is an ideal control signal with almost no delay.

以上で明らかなように、この実施の形態3によれば、遅延素子5により遅延された入力信号と減衰器6の出力信号との振幅差を検出することで、電力増幅器3における非線形特性の利得偏差で生じている歪成分を検出し、その歪成分を解消する利得を示す制御信号を出力する振幅差検出器7と、遅延素子5により遅延された入力信号と減衰器6の出力信号との位相差を検出することで、電力増幅器3における非線形特性の位相偏差で生じている歪成分を検出し、その歪成分を解消する移相量を示す制御信号を出力する位相差検出器32とを設け、遅延補償回路8が、振幅差検出器7から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を可変利得増幅器2に出力し、遅延補償回路33が、位相差検出器32から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を移相器31に出力するように構成したので、電力増幅器3で発生している歪成分を十分に低減することができる効果を奏する。   As apparent from the above, according to the third embodiment, the gain of the nonlinear characteristic in the power amplifier 3 is detected by detecting the amplitude difference between the input signal delayed by the delay element 5 and the output signal of the attenuator 6. An amplitude difference detector 7 for detecting a distortion component caused by the deviation and outputting a control signal indicating a gain for eliminating the distortion component; an input signal delayed by the delay element 5 and an output signal of the attenuator 6; By detecting the phase difference, the distortion component generated by the phase deviation of the nonlinear characteristic in the power amplifier 3 is detected, and the phase difference detector 32 that outputs a control signal indicating the phase shift amount for eliminating the distortion component is provided. The delay compensation circuit 8 performs a delay compensation process for advancing the phase of the control signal output from the amplitude difference detector 7, outputs the control signal after the delay compensation process to the variable gain amplifier 2, and the delay compensation circuit 33. Is the phase difference detector 3 Since the delay compensation process for advancing the phase of the control signal output from the control signal is implemented and the control signal after the delay compensation process is output to the phase shifter 31, the distortion component generated in the power amplifier 3 is sufficiently eliminated. There is an effect that can be reduced.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

1 入力端子、2 可変利得増幅器、3 電力増幅器、4 出力端子、5 遅延素子(歪成分検出手段)、6 減衰器(歪成分検出手段)、7 振幅差検出器(歪成分検出手段)、8 遅延補償回路、11 差動増幅器、12 抵抗、13 キャパシタ、21 差動増幅器、22 抵抗(第1の抵抗)、23 インダクタ、24 抵抗(第2の抵抗)、31 移相器、32 位相差検出器(歪成分検出手段)、33 遅延補償回路、101 入力端子、102 可変利得増幅器、103 移相器、104 電力増幅器、105 出力端子、106 遅延素子、107 減衰器、108 振幅差検出器、109 位相差検出器。   1 input terminal, 2 variable gain amplifier, 3 power amplifier, 4 output terminal, 5 delay element (distortion component detection means), 6 attenuator (distortion component detection means), 7 amplitude difference detector (distortion component detection means), 8 Delay compensation circuit, 11 differential amplifier, 12 resistor, 13 capacitor, 21 differential amplifier, 22 resistor (first resistor), 23 inductor, 24 resistor (second resistor), 31 phase shifter, 32 phase difference detection (Distortion component detection means), 33 delay compensation circuit, 101 input terminal, 102 variable gain amplifier, 103 phase shifter, 104 power amplifier, 105 output terminal, 106 delay element, 107 attenuator, 108 amplitude difference detector, 109 Phase difference detector.

Claims (8)

制御信号が示す利得で入力信号を増幅する可変利得増幅器と、
上記可変利得増幅器により増幅された信号を増幅する電力増幅器と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、上記歪成分を解消する利得を示す制御信号を出力する歪成分検出手段と、
上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を上記可変利得増幅器に出力する遅延補償回路と
を備えた歪補償回路。
A variable gain amplifier that amplifies the input signal with the gain indicated by the control signal;
A power amplifier for amplifying the signal amplified by the variable gain amplifier;
The input signal and the signal amplified by the power amplifier are compared, a distortion component generated by a gain deviation of the nonlinear characteristic in the power amplifier is detected, and a control signal indicating a gain for eliminating the distortion component is output. Distortion component detection means;
A distortion compensation circuit comprising: a delay compensation circuit that performs a delay compensation process for advancing the phase of the control signal output from the distortion component detection means and outputs the control signal after the delay compensation process to the variable gain amplifier.
遅延補償回路は、可変利得増幅器、電力増幅器、歪成分検出手段及び上記遅延補償回路で生じる遅延時間だけ、上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施することを特徴とする請求項1記載の歪補償回路。   The delay compensation circuit performs a delay compensation process for advancing the phase of the control signal output from the distortion component detection unit by a delay time generated by the variable gain amplifier, the power amplifier, the distortion component detection unit, and the delay compensation circuit. The distortion compensation circuit according to claim 1, wherein: 制御信号が示す移相量だけ入力信号の位相を変える移相器と、
上記移相器の出力信号を増幅する電力増幅器と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の位相偏差で生じている歪成分を検出し、上記歪成分を解消する移相量を示す制御信号を出力する歪成分検出手段と、
上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の制御信号を上記移相器に出力する遅延補償回路と
を備えた歪補償回路。
A phase shifter that changes the phase of the input signal by the phase shift amount indicated by the control signal;
A power amplifier for amplifying the output signal of the phase shifter;
The input signal and the signal amplified by the power amplifier are compared to detect a distortion component caused by the phase deviation of the nonlinear characteristic in the power amplifier, and a control signal indicating a phase shift amount that eliminates the distortion component Distortion component detection means for outputting;
A distortion compensation circuit comprising: a delay compensation circuit that performs a delay compensation process for advancing the phase of the control signal output from the distortion component detection means, and outputs the control signal after the delay compensation process to the phase shifter.
遅延補償回路は、移相器、電力増幅器、歪成分検出手段及び上記遅延補償回路で生じる遅延時間だけ、上記歪成分検出手段から出力された制御信号の位相を進める遅延補償処理を実施することを特徴とする請求項3記載の歪補償回路。   The delay compensation circuit performs a delay compensation process for advancing the phase of the control signal output from the distortion component detection unit by a delay time generated by the phase shifter, the power amplifier, the distortion component detection unit, and the delay compensation circuit. 4. The distortion compensation circuit according to claim 3, wherein 第1の制御信号が示す利得で入力信号を増幅する可変利得増幅器と、
第2の制御信号が示す移相量だけ、上記可変利得増幅器により増幅された信号の位相を変える移相器と、
上記移相器の出力信号を増幅する電力増幅器と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の利得偏差で生じている歪成分を検出し、上記歪成分を解消する利得を示す第1の制御信号を出力する第1の歪成分検出手段と、
上記入力信号と上記電力増幅器により増幅された信号を比較して、上記電力増幅器における非線形特性の位相偏差で生じている歪成分を検出し、上記歪成分を解消する移相量を示す第2の制御信号を出力する第2の歪成分検出手段と、
上記第1の歪成分検出手段から出力された第1の制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の第1の制御信号を上記可変利得増幅器に出力する第1の遅延補償回路と、
上記第2の歪成分検出手段から出力された第2の制御信号の位相を進める遅延補償処理を実施し、遅延補償処理後の第2の制御信号を上記移相器に出力する第2の遅延補償回路と
を備えた歪補償回路。
A variable gain amplifier that amplifies the input signal with a gain indicated by the first control signal;
A phase shifter that changes the phase of the signal amplified by the variable gain amplifier by the amount of phase shift indicated by the second control signal;
A power amplifier for amplifying the output signal of the phase shifter;
A first control signal indicating a gain that eliminates the distortion component by comparing the input signal and the signal amplified by the power amplifier to detect a distortion component caused by a gain deviation of a nonlinear characteristic in the power amplifier First distortion component detection means for outputting
Comparing the input signal and the signal amplified by the power amplifier to detect a distortion component caused by the phase deviation of the nonlinear characteristic in the power amplifier, and to display a second phase shift amount that eliminates the distortion component; Second distortion component detection means for outputting a control signal;
A first delay for performing a delay compensation process for advancing the phase of the first control signal output from the first distortion component detection means and outputting the first control signal after the delay compensation process to the variable gain amplifier A compensation circuit;
A second delay for performing a delay compensation process for advancing the phase of the second control signal output from the second distortion component detection means and outputting the second control signal after the delay compensation process to the phase shifter; A distortion compensation circuit comprising: a compensation circuit.
第1の遅延補償回路は、可変利得増幅器、移相器、電力増幅器、第1の歪成分検出手段及び上記第1の遅延補償回路で生じる遅延時間だけ、上記第1の歪成分検出手段から出力された第1の制御信号の位相を進める遅延補償処理を実施し、
第2の遅延補償回路は、上記移相器、上記電力増幅器、第2の歪成分検出手段及び上記第2の遅延補償回路で生じる遅延時間だけ、上記第2の歪成分検出手段から出力された第2の制御信号の位相を進める遅延補償処理を実施する
ことを特徴とする請求項5記載の歪補償回路。
The first delay compensation circuit outputs from the first distortion component detection means only the delay time generated by the variable gain amplifier, the phase shifter, the power amplifier, the first distortion component detection means and the first delay compensation circuit. A delay compensation process for advancing the phase of the first control signal generated,
The second delay compensation circuit is output from the second distortion component detection means for the delay time generated in the phase shifter, the power amplifier, the second distortion component detection means, and the second delay compensation circuit. The distortion compensation circuit according to claim 5, wherein a delay compensation process for advancing the phase of the second control signal is performed.
遅延補償回路は、
第1の入力端子から歪成分検出手段より出力された制御信号を入力し、上記制御信号と第2の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する差動増幅器と、
一端が上記差動増幅器の出力端子と接続され、他端が上記差動増幅器の第2の入力端子と接続されている抵抗と、
一端が上記抵抗の他端と接続され、他端が基準電位と接続されているキャパシタとから構成されている
ことを特徴とする請求項1から請求項6のうちのいずれか1項記載の歪補償回路。
Delay compensation circuit
The control signal output from the distortion component detection means is input from the first input terminal, the difference between the control signal and the signal input from the second input terminal is amplified, and the amplified signal is delayed from the output terminal A differential amplifier that outputs as a control signal after compensation processing;
A resistor having one end connected to the output terminal of the differential amplifier and the other end connected to the second input terminal of the differential amplifier;
The distortion according to any one of claims 1 to 6, wherein one end is connected to the other end of the resistor and the other end is connected to a reference potential. Compensation circuit.
遅延補償回路は、
第1の入力端子から歪成分検出手段より出力された制御信号を入力し、上記制御信号と第2の入力端子から入力された信号との差分を増幅し、出力端子から増幅後の信号を遅延補償処理後の制御信号として出力する差動増幅器と、
一端が上記差動増幅器の出力端子と接続されている第1の抵抗と、
一端が上記第1の抵抗の他端と接続され、他端が上記差動増幅器の第2の入力端子と接続されているインダクタと、
一端が上記インダクタの他端と接続され、他端が基準電位と接続されている第2の抵抗とから構成されている
ことを特徴とする請求項1から請求項6のうちのいずれか1項記載の歪補償回路。
Delay compensation circuit
The control signal output from the distortion component detection means is input from the first input terminal, the difference between the control signal and the signal input from the second input terminal is amplified, and the amplified signal is delayed from the output terminal A differential amplifier that outputs as a control signal after compensation processing;
A first resistor having one end connected to the output terminal of the differential amplifier;
An inductor having one end connected to the other end of the first resistor and the other end connected to a second input terminal of the differential amplifier;
7. The device according to claim 1, further comprising: a second resistor having one end connected to the other end of the inductor and the other end connected to a reference potential. The distortion compensation circuit described.
JP2012095660A 2012-04-19 2012-04-19 Distortion compensation circuit Pending JP2013223227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012095660A JP2013223227A (en) 2012-04-19 2012-04-19 Distortion compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012095660A JP2013223227A (en) 2012-04-19 2012-04-19 Distortion compensation circuit

Publications (1)

Publication Number Publication Date
JP2013223227A true JP2013223227A (en) 2013-10-28

Family

ID=49593878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012095660A Pending JP2013223227A (en) 2012-04-19 2012-04-19 Distortion compensation circuit

Country Status (1)

Country Link
JP (1) JP2013223227A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107786170A (en) * 2016-08-31 2018-03-09 株式会社村田制作所 Power amplification circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107786170A (en) * 2016-08-31 2018-03-09 株式会社村田制作所 Power amplification circuit

Similar Documents

Publication Publication Date Title
KR100825166B1 (en) Distortion compensating apparatus and method
KR100864558B1 (en) Distortion compensating apparatus and method
JP5624569B2 (en) Power amplifier
US8417194B2 (en) Compensation device applied to power amplifier, method for determining pre-distortion of power amplifier, and method for compensating linearity of power amplifier thereof
EP2715934B1 (en) Time alignment for an amplification stage
JP2011205362A (en) High frequency amplifier circuit
KR20120123288A (en) Amplifying device and signal processing device
US20160277047A1 (en) Systems and methods for a predistortion linearizer with frequency compensation
JP2013223227A (en) Distortion compensation circuit
JP5843972B2 (en) Analog feedback amplifier
JP2015185863A (en) distortion correction circuit
JP4769583B2 (en) Distortion compensation amplifier
US8466738B2 (en) Systems and methods for minimizing phase deviation and/or amplitude modulation (AM)-to-phase modulation (PM) conversion for dynamic range, radio frequency (RF) non-linear amplifiers
WO2011001577A1 (en) Transmitter provided with polar modulation circuit
Won et al. Enhancement of touch screen sensing based on voltage shifting differential offset compensation
WO2014122738A1 (en) Distortion compensation circuit
JP2011250190A (en) Amplification device
US20150138148A1 (en) Touch signal gain control apparatus and method
JP2008295050A (en) Signal processing device and signal processing method
WO2013098874A1 (en) Analog feedback amplifier
JP2013124993A (en) Radar receiver and radar system
JP5521904B2 (en) Signal amplification apparatus and method
JP2013150292A (en) Transmitting/receiving module
KR100698583B1 (en) Digital audio amplifier
JP2007318300A (en) Pilot signal detection method of distortion compensation amplifier