JP2013171773A

JP2013171773A - Relay drive circuit

Info

Publication number: JP2013171773A
Application number: JP2012036149A
Authority: JP
Inventors: Kazuki Nomura; 和貴野村
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2012-02-22
Filing date: 2012-02-22
Publication date: 2013-09-02
Anticipated expiration: 2032-02-22
Also published as: JP5958739B2

Abstract

PROBLEM TO BE SOLVED: To provide a relay drive device capable of suppressing heat generation of a relay.SOLUTION: A relay drive circuit comprises: a transistor 156 operating depending on a DC power supply voltage from a DC-DC converter; a Zener diode 161 connected with an output terminal of the transistor 156; a transistor 159 operated by a Zener current; and a relay 20 whose relay coil 21 is connected with a pair of relay output terminals consisting of output terminals of the transistors 156 and 159. When an output voltage between the relay output terminals becomes larger than a predetermined value defined by the Zener diode 161 and the transistor 159, the transistors 159 and 158 are operated to adjust an output voltage of the transistor 156, and thereby, to keep the output voltage between the relay output terminals at the predetermined value.

Description

本発明は、例えば、インバータ装置における突入電流抑制動作を行うためのリレーの駆動回路に関するものである。 The present invention relates to a relay drive circuit for performing an inrush current suppressing operation in an inverter device, for example.

図３は、リレー駆動回路を備えたインバータ装置の主回路を示しており、以下ではその動作を構成と共に説明する。
交流電源１１から出力された交流電圧は、ダイオードブリッジ等からなるコンバータ部１２により整流され、直流電圧に変換される。コンバータ部１２の正側出力端子には、電源投入時に過大な電流が流れることによるインバータ装置内部の破損を防ぐため、抵抗等からなる突入電流抑制回路１３の一端が接続されている。
また、突入電流抑制回路１３の他端とコンバータ部１２の負側出力端子との間には、電解コンデンサ等からなる平滑コンデンサ１６が接続されている。 FIG. 3 shows a main circuit of the inverter device provided with the relay drive circuit, and the operation thereof will be described below together with the configuration.
The AC voltage output from the AC power supply 11 is rectified by the converter unit 12 including a diode bridge and converted into a DC voltage. One end of an inrush current suppression circuit 13 made of a resistor or the like is connected to the positive output terminal of the converter unit 12 in order to prevent damage inside the inverter device due to excessive current flowing when power is turned on.
Further, a smoothing capacitor 16 made of an electrolytic capacitor or the like is connected between the other end of the inrush current suppression circuit 13 and the negative side output terminal of the converter unit 12.

平滑コンデンサ１６の両端には、半導体スイッチング素子のオン・オフにより直流電圧を所定の大きさ及び周波数の交流電圧に変換するインバータ部１７が接続され、その出力側には、負荷としてのモータ１８が接続されている。
更に、平滑コンデンサ１６には、その両端電圧を所定の大きさの直流電圧に変換し、直流電源電圧として出力するＤＣ−ＤＣコンバータ１４が並列に接続されている。ＤＣ−ＤＣコンバータ１４から出力される直流電源電圧は、図示するようにリレー駆動回路１５に供給されるほか、種々の制御用電源電圧として用いられる。ここで、リレー駆動回路１５は、後述するように突入電流抑制回路１３を動作させるリレーを駆動するためのものである。 Connected to both ends of the smoothing capacitor 16 is an inverter unit 17 for converting a DC voltage into an AC voltage having a predetermined magnitude and frequency by turning on and off the semiconductor switching element. It is connected.
The smoothing capacitor 16 is connected in parallel with a DC-DC converter 14 that converts the voltage between both ends into a DC voltage of a predetermined magnitude and outputs it as a DC power supply voltage. The DC power supply voltage output from the DC-DC converter 14 is supplied to the relay drive circuit 15 as shown, and is used as various control power supply voltages. Here, the relay drive circuit 15 is for driving a relay that operates the inrush current suppression circuit 13 as described later.

図４は、図３とほぼ同様に構成された従来技術として、特許文献１に記載されたインバータ装置の主回路を示している。
図４において、図３と同一の機能を有する構成要素には同一の番号を付してあり、以下では図３と異なる部分を中心に説明する。 FIG. 4 shows a main circuit of an inverter device described in Patent Document 1 as a conventional technique configured in substantially the same manner as FIG.
4, components having the same functions as those in FIG. 3 are denoted by the same reference numerals, and the following description will focus on portions different from those in FIG.

図４における電源回路１４Ａは、インバータ部１７のスイッチング素子に対する駆動信号生成回路を図３のＤＣ−ＤＣコンバータ１４と一体化したものに相当する。また、リレー駆動回路１５の出力側の遅延回路１９は、リレー駆動回路１５の出力信号を一定時間だけ遅らせてリレー２０に出力するためのものである。
リレー２０は、遅延回路１９の出力電流により励磁されるリレーコイル２１とリレー接点２２とを備えており、リレー接点２２のオンにより突入電流抑制回路１３の両端を短絡するように動作する。 The power supply circuit 14A in FIG. 4 corresponds to a drive signal generation circuit for the switching element of the inverter unit 17 integrated with the DC-DC converter 14 in FIG. The delay circuit 19 on the output side of the relay drive circuit 15 is for delaying the output signal of the relay drive circuit 15 by a predetermined time and outputting it to the relay 20.
The relay 20 includes a relay coil 21 and a relay contact 22 that are excited by the output current of the delay circuit 19, and operates to short-circuit both ends of the inrush current suppression circuit 13 when the relay contact 22 is turned on.

この従来技術では、通常時はリレー接点２２がオフしているため、交流電源１１を投入すると、平滑コンデンサ１６の充電電流が突入電流抑制回路１３により制限されながら流れる。その後、平滑コンデンサ１６の電圧が所定値に達すると、電源回路１４Ａを介してリレー駆動回路１５が動作し、遅延回路１９により一定時間、遅延されてリレーコイル２１が励磁される。このため、平滑コンデンサ１６が十分に充電されてその電圧が所定値に確立してからリレー接点２２をオンさせることができ、平滑コンデンサ１６の電圧不足によってリレーコイル２１に過大な励磁電流が長期間流れるのを防止することができる。 In this prior art, since the relay contact 22 is normally off, when the AC power supply 11 is turned on, the charging current of the smoothing capacitor 16 flows while being limited by the inrush current suppression circuit 13. Thereafter, when the voltage of the smoothing capacitor 16 reaches a predetermined value, the relay drive circuit 15 operates via the power supply circuit 14A, and the relay coil 21 is excited after being delayed by a delay circuit 19 for a predetermined time. Therefore, the relay contact 22 can be turned on after the smoothing capacitor 16 is sufficiently charged and its voltage is set to a predetermined value, and an excessive excitation current is applied to the relay coil 21 due to insufficient voltage of the smoothing capacitor 16 for a long period of time. It can be prevented from flowing.

次に、図５は、前述した図３におけるリレー駆動回路１５の構成を示している。
図５において、１５１は通電制御部としてのＣＰＵであり、ＣＰＵ１５１から出力されるパルス状のリレー制御信号は電流制限抵抗１５２を介してフォトカプラ１５３内の発光ダイオード１５３ａに加えられている。フォトカプラ１５３内のフォトトランジスタ１５３ｂの出力電流は、電流制限抵抗１５４を介してリレーコイル２１に流れる。なお、２３はリレーコイル２１に並列に接続された還流ダイオードである。
図５のリレー駆動回路では、リレー２０の発熱を抑制するために、ＣＰＵ１５１から出力されるリレー制御信号を細かくオン・オフ制御することにより、リレー制御信号がオン状態となる期間の比率（デューティ）を小さくする方式が用いられている。 Next, FIG. 5 shows the configuration of the relay drive circuit 15 in FIG. 3 described above.
In FIG. 5, reference numeral 151 denotes a CPU as an energization control unit, and a pulse-like relay control signal output from the CPU 151 is applied to the light emitting diode 153 a in the photocoupler 153 via the current limiting resistor 152. The output current of the phototransistor 153b in the photocoupler 153 flows to the relay coil 21 via the current limiting resistor 154. Reference numeral 23 denotes a free-wheeling diode connected in parallel to the relay coil 21.
In the relay drive circuit of FIG. 5, the ratio (duty) of the period during which the relay control signal is turned on by finely controlling the relay control signal output from the CPU 151 in order to suppress the heat generation of the relay 20. A method of reducing the size is used.

理想条件において、リレー出力電圧（リレー駆動回路の出力電圧）は、ＤＣ−ＤＣコンバータ１４の出力電圧×リレー制御信号のデューティによって表すことができる。このデューティを小さくしてリレー出力電圧の平均値が低下すればリレー２０の励磁電流が小さくなるため、リレー制御信号が常にオンである場合よりリレー２０の発熱を抑制することができる。 Under ideal conditions, the relay output voltage (the output voltage of the relay drive circuit) can be expressed by the output voltage of the DC-DC converter 14 x the duty of the relay control signal. If this duty is reduced and the average value of the relay output voltage is reduced, the exciting current of the relay 20 is reduced, so that the heat generation of the relay 20 can be suppressed as compared with the case where the relay control signal is always on.

また、リレー制御信号のオフ期間がリレー固有の一定期間より長くなると、リレーコイル２１の励磁力が弱まり、リレー接点２２がオフされる。しかし、リレー制御信号がオフした後でも、リレー制御信号のオン期間中にリレーコイル２１に流れていた励磁電流が還流ダイオード２３を介して還流するため、リレーコイル２１の励磁力が維持されることになり、リレー接点２２がごく短いオン時間の後でオフするのを防止することができる。 When the OFF period of the relay control signal becomes longer than a certain period inherent to the relay, the exciting force of the relay coil 21 is weakened, and the relay contact 22 is turned OFF. However, even after the relay control signal is turned off, the exciting current flowing in the relay coil 21 during the ON period of the relay control signal is recirculated through the reflux diode 23, so that the exciting force of the relay coil 21 is maintained. Thus, the relay contact 22 can be prevented from being turned off after a very short on-time.

特開平６−１６５５２０号公報（段落[００１０]〜[００１３]、図１等）JP-A-6-165520 (paragraphs [0010] to [0013], FIG. 1 and the like)

さて、この種のインバータ装置では、負荷の変動によってＤＣ−ＤＣコンバータ１４の出力電圧が上昇する場合がある。図５において、ＤＣ−ＤＣコンバータの出力電圧の上昇によってリレー出力電圧が上昇すると、リレーコイル２１の励磁電流が増加して発熱量が増加し、適宜な冷却手段によりインバータ装置の内部温度を下げる等の対策を行わなければリレー２０を使用できなくなる恐れがある。 In this type of inverter device, the output voltage of the DC-DC converter 14 may increase due to load fluctuations. In FIG. 5, when the relay output voltage rises due to the rise of the output voltage of the DC-DC converter, the excitation current of the relay coil 21 increases and the amount of heat generation increases, and the internal temperature of the inverter device is lowered by appropriate cooling means. If this measure is not taken, the relay 20 may not be usable.

ここで、図６（ａ）は、従来技術におけるリレー制御信号、リレー出力電圧及びその平均値を示すタイミングチャートである。なお、図６（ｂ）は後述する本発明の実施形態によるタイミングチャートであるが、これについては後述する。 Here, FIG. 6A is a timing chart showing a relay control signal, a relay output voltage, and an average value thereof in the prior art. FIG. 6B is a timing chart according to an embodiment of the present invention described later, which will be described later.

図６（ａ）の従来技術では、リレーの起動時にリレー接点２２を確実にオンさせるため、リレー制御信号を一定期間継続的にオン状態とする（全オン期間）。そして、起動後は、リレー制御信号を所定のデューティにてオン・オフ制御することにより（デューティ制御期間）、リレー出力電圧の平均値を低下させてリレーコイル２１の励磁電流を減少させ、リレー２０の発熱を抑制している。 In the prior art of FIG. 6A, the relay control signal is continuously turned on for a certain period (all on period) in order to reliably turn on the relay contact 22 when the relay is activated. After the start-up, the relay control signal is controlled to be turned on / off at a predetermined duty (duty control period), thereby reducing the average value of the relay output voltage to reduce the exciting current of the relay coil 21, and the relay 20 The fever is suppressed.

図６（ａ）のデューティ制御期間におけるリレー出力電圧の平均値はデューティに比例するため、デューティを小さくするほどリレー２０の発熱を抑制することができる。なお、リレーの起動時及びデューティ制御期間中のリレー出力電圧の最大値は、ＤＣ−ＤＣコンバータ１４の出力電圧からフォトカプラ１５３内のフォトトランジスタ１５３ｂのコレクタ・エミッタ間飽和電圧を引いた値となるが、図６（ａ）では上記飽和電圧を無視している。 Since the average value of the relay output voltage in the duty control period of FIG. 6A is proportional to the duty, heat generation of the relay 20 can be suppressed as the duty is reduced. Note that the maximum value of the relay output voltage at the start of the relay and during the duty control period is a value obtained by subtracting the collector-emitter saturation voltage of the phototransistor 153b in the photocoupler 153 from the output voltage of the DC-DC converter 14. However, in FIG. 6A, the saturation voltage is ignored.

ここで、図５のＣＰＵ１５１が生成する制御信号として、周期の短い上位信号Ｌ_０（その周期をＴ_０とする）と周期の長い下位信号Ｌ_１（その周期をＴ_１とする）とがある場合、一般的に、上位信号Ｌ_０は高速処理が必要な演算等に使用され、リレー制御信号には周期の長い下位信号Ｌ_１が使用される。 Here, as the control signals generated by the CPU 151 in FIG. 5, there are an upper signal L _{0 having} a short cycle (its cycle is T ₀ ) and a lower signal L _{1 having} a long cycle (its cycle is T ₁ ). If, in general, the higher the signal L ₀ is used for high-speed processing is required arithmetic operations, the relay control signal long lower signal L ₁ periodicity is used.

前述した図６（ａ）において、リレー制御信号のオフ期間は、リレーコイル２１の励磁電流の減少によってリレー２０が誤オフしないように、リレー固有の一定期間よりも短くする必要がある。
しかし、ＣＰＵ１５１からのリレー制御信号として周期が長い下位信号Ｌ_１を用いる場合には、図７に示すように上位信号Ｌ_０が下位信号Ｌ_１の周期Ｔ_１に割り込む可能性がある。例えば、デューティが５０％である下位信号Ｌ_１のオフ期間の終期に上位信号Ｌ_０が割り込むと、リレー２０の最大オフ期間は、下位信号Ｌ_１のオフ期間であるＴ_１／２に上位信号Ｌ_０の周期Ｔ_０を加えたＴ_１／２＋Ｔ_０となり、通常のオフ期間Ｔ_１／２に比べてＴ_０だけ長くなる。このようにリレー２０の誤オフ期間（Ｔ_１／２＋Ｔ_０）が経過した後でリレー接点２２がオンすると、大きな負荷電流が流れてリレー接点２２が溶着する恐れがあった。 In FIG. 6A described above, the OFF period of the relay control signal needs to be shorter than a certain period unique to the relay so that the relay 20 is not erroneously turned OFF due to a decrease in the excitation current of the relay coil 21.
However, when the lower signal L ₁ having a long cycle is used as the relay control signal from the CPU 151, the upper signal L ₀ may interrupt the cycle T ₁ of the lower signal L ₁ as shown in FIG. For example, when the upper signal L ₀ interrupts at the end of the off period of the lower signal L ₁ having a duty of 50%, the maximum off period of the relay 20 is higher than the upper signal at T _1/2, which is the off period of the lower signal L _1. period _{T 0} of _T 1/2 + _{T 0} becomes plus of L _0, only _{T 0} is longer than the normal off period _T 1/2. With such a relay contact 22 after the erroneous OFF period of the relay _{20 (T 1/2 + T} 0) has passed are turned on, the relay contact 22 there is a risk that welded large load current flows.

上述したリレー２０の誤オフを解決する方法の一つとして、ＣＰＵ１５１の上位信号Ｌ_０に基づいてリレー制御信号を生成し、下位信号Ｌ_１の割り込みを防ぐ方法がある。
図２（ａ）は、ＣＰＵ１５１におけるリレー制御信号の生成方法を示す概念図であり、上位信号Ｌ_０と下位信号Ｌ_１とを選択手段としてのスイッチ手段１５１ａにより選択し、選択した信号に基づいてリレー制御信号生成手段１５１ｂがリレー制御信号を生成し、出力する。 As one method of solving the erroneous off of the above-mentioned relay 20 generates a relay control signal based on the upper signal L ₀ of CPU 151, there is a way to prevent interruption of the low-order signal L _1.
2 (a) is a conceptual diagram illustrating a method of generating a relay control signal in CPU 151, and selected by the switch means 151a as a selection means a higher signal L ₀ and the lower signal L _1, based on the selected signal Relay control signal generation means 151b generates and outputs a relay control signal.

ここで、図８は、リレー制御信号とフォトカプラの動作との関係を示す図である。
一般的なフォトカプラは、リレー制御信号の立ち上がりからフォトカプラがオンするまでのオン遅れ時間Ｔ_ｄｏｎよりも、リレー制御信号の立ち下がりからフォトカプラがオフするまでのオフ遅れ時間Ｔ_ｄｏｆｆの方が長い。従って、リレー制御信号の周期が短いほどフォトカプラがオン状態となる期間が増加してリレー出力電圧のデューティが大きくなり、リレー出力電圧の平均値は増加する。
従って、周期が短い上位信号Ｌ_０に基づいてリレー制御信号を生成し、リレー２０を駆動する場合にも、リレー２０の発熱量が増加するという問題があった。 Here, FIG. 8 is a diagram showing the relationship between the relay control signal and the operation of the photocoupler.
In general photocouplers, the off delay time _Tdoff from the fall of the relay control signal until the photocoupler is turned off is longer than the on delay time _Tdon from the rise of the relay control signal until the photocoupler is turned on. long. Accordingly, the shorter the period of the relay control signal, the longer the period during which the photocoupler is in the on state, the duty of the relay output voltage is increased, and the average value of the relay output voltage is increased.
Therefore, the period generates a relay control signal based on the short upper signal L _0, in case of driving the relay 20 is also the calorific value of the relay 20 is disadvantageously increased.

そこで、本発明の解決課題は、リレーの発熱を抑制すると共にリレーの誤オフを防止し、信頼性を向上させたリレー駆動回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a relay drive circuit that suppresses heat generation of the relay and prevents the relay from being erroneously turned off to improve reliability.

上記課題を解決するため、請求項１に係る発明は、直流電源電圧に応じて動作する第１のトランジスタと、
第１のトランジスタの出力端子に接続された定電圧素子と、
前記定電圧素子を流れる電流により動作する第２のトランジスタと、
第１のトランジスタの出力端子と第２のトランジスタの出力端子とからなる一対のリレー出力端子間にリレーコイルが接続されたリレーと、を備え、
前記リレー出力端子間の出力電圧が前記定電圧素子と第２のトランジスタとによって定まる所定値を超えたときに第２のトランジスタを動作させて第１のトランジスタの出力電圧を調整し、前記リレー出力端子間の出力電圧を前記所定値に保つものである。 In order to solve the above-described problem, the invention according to claim 1 includes a first transistor that operates according to a DC power supply voltage;
A constant voltage element connected to the output terminal of the first transistor;
A second transistor operated by a current flowing through the constant voltage element;
A relay in which a relay coil is connected between a pair of relay output terminals composed of an output terminal of the first transistor and an output terminal of the second transistor;
When the output voltage between the relay output terminals exceeds a predetermined value determined by the constant voltage element and the second transistor, the second transistor is operated to adjust the output voltage of the first transistor, and the relay output The output voltage between the terminals is maintained at the predetermined value.

請求項２に係る発明は、請求項１に記載したリレー駆動回路において、
通電制御部から出力されるパルス状のリレー制御信号により動作する第３のトランジスタを備え、第３のトランジスタに連動させて前記第１のトランジスタを動作させると共に、前記第２のトランジスタに連動させて前記第３のトランジスタを動作させるものである。 The invention according to claim 2 is the relay drive circuit according to claim 1,
A third transistor that operates in response to a pulse-like relay control signal output from the energization control unit; operates the first transistor in conjunction with the third transistor; and operates in conjunction with the second transistor. The third transistor is operated.

請求項３に係る発明は、請求項２に記載したリレー駆動回路において、
前記第２のトランジスタの出力電流が前記第３のトランジスタのベースに入力され、前記第３のトランジスタの出力電流が前記第１のトランジスタのベースに入力されていることを特徴とする。 The invention according to claim 3 is the relay drive circuit according to claim 2,
The output current of the second transistor is input to the base of the third transistor, and the output current of the third transistor is input to the base of the first transistor.

請求項４に係る発明は、請求項３に記載したリレー駆動回路において、
前記定電圧素子がツェナダイオードであり、このツェナダイオードを流れる電流が前記第２のトランジスタのベースに流れることを特徴とする。 The invention according to claim 4 is the relay drive circuit according to claim 3,
The constant voltage element is a Zener diode, and a current flowing through the Zener diode flows to the base of the second transistor.

請求項５に係る発明は、請求項４に記載したリレー駆動回路において、
前記ツェナダイオードを流れる電流により前記第２のトランジスタを動作させ、第２のトランジスタに連動させて前記第３のトランジスタ、前記第１のトランジスタを順次動作させることにより、前記リレー出力端子間の出力電圧を低下させるものである。 The invention according to claim 5 is the relay drive circuit according to claim 4,
The second transistor is operated by a current flowing through the Zener diode, and the third transistor and the first transistor are sequentially operated in conjunction with the second transistor, whereby an output voltage between the relay output terminals is obtained. Is to lower.

請求項６に係る発明は、請求項２〜５の何れか１項に記載したリレー駆動回路において、
前記通電制御部は、一定周期のパルス信号である上位信号と前記上位信号よりも周期が長いパルス信号である下位信号との何れかを選択する選択手段と、前記選択手段により選択された信号に基づいて前記リレー制御信号を生成するリレー制御信号生成手段と、を備えたものである。 The invention according to claim 6 is the relay drive circuit according to any one of claims 2 to 5,
The energization control unit is configured to select either a high order signal that is a pulse signal having a constant period or a low order signal that is a pulse signal having a longer period than the high order signal, and a signal selected by the selection means. Relay control signal generating means for generating the relay control signal based on the above.

請求項７に係る発明は、請求項６に記載したリレー駆動回路において、
前記リレー制御信号生成手段は、前記選択手段により上位信号が選択されたときに、前記上位信号の周期の２倍以上の周期を有するパルス信号を前記リレー制御信号として生成するものである。 The invention according to claim 7 is the relay drive circuit according to claim 6,
The relay control signal generation means generates a pulse signal having a period of at least twice the period of the upper signal as the relay control signal when the upper signal is selected by the selection means.

本発明によれば、直流電源電圧の上昇に関わらず、リレー出力電圧を安定化させてリレーの発熱を抑制することができる。
また、周期の短い上位信号に基づくリレー制御信号を用いることにより、リレーの誤オフを防止してリレー接点の溶着を未然に防止すると共に、インバータ装置の信頼性を向上させることができる。更に、通電制御部から指令されるリレー制御信号のデューティに比例したリレー出力電圧が得られるため、リレーを高精度に駆動することが可能となる。 According to the present invention, the relay output voltage can be stabilized and the heat generation of the relay can be suppressed regardless of the rise of the DC power supply voltage.
Further, by using a relay control signal based on a high-order signal having a short cycle, it is possible to prevent the relay contacts from being accidentally turned off and to prevent welding of the relay contacts, and to improve the reliability of the inverter device. Further, since a relay output voltage proportional to the duty of the relay control signal commanded from the energization control unit can be obtained, the relay can be driven with high accuracy.

本発明の実施形態の構成を示す回路図である。It is a circuit diagram which shows the structure of embodiment of this invention. ＣＰＵにおけるリレー制御信号の生成手段（図２（ａ））及び生成動作（図２（ｂ））を示す説明図である。It is explanatory drawing which shows the production | generation means (FIG. 2 (a)) and production | generation operation | movement (FIG.2 (b)) of the relay control signal in CPU. リレー駆動回路を備えたインバータ装置の主回路構成図である。It is a main circuit block diagram of the inverter apparatus provided with the relay drive circuit. 特許文献１に記載されたインバータ装置の主回路構成図である。It is a main circuit block diagram of the inverter apparatus described in patent document 1. FIG. 図３におけるリレー駆動回路の構成図である。It is a block diagram of the relay drive circuit in FIG. 従来技術（図６（ａ））及び本発明の実施形態（図６（ｂ））におけるリレー制御信号、リレー出力電圧及びその平均値の波形図である。It is a wave form diagram of a relay control signal, relay output voltage, and its average value in a prior art (Drawing 6 (a)) and an embodiment (Drawing 6 (b)) of the present invention. 従来技術において、上位信号の割込みが発生したときのリレー制御信号の説明図である。In prior art, it is explanatory drawing of a relay control signal when the interruption of a high-order signal occurs. リレー制御信号とフォトカプラ動作との関係を示す図である。It is a figure which shows the relationship between a relay control signal and photocoupler operation.

以下、図に沿って本発明の実施形態を説明する。図１は、本発明の実施形態に係るリレー駆動回路の回路図である。図１において、図５と同一の機能を有する構成要素には同一の番号を付してあり、以下では図５と異なる部分を中心に説明する。
なお、図１に示すリレー駆動回路は、図３に示したようにＤＣ−ＤＣコンバータ１４から直流電源電圧が供給され、リレーコイル２１を励磁することによりリレー接点２２をオンさせて突入電流抑制回路１３の両端を短絡するように動作するものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a relay drive circuit according to an embodiment of the present invention. In FIG. 1, components having the same functions as those in FIG. 5 are given the same reference numerals, and the following description will focus on parts different from those in FIG.
The relay drive circuit shown in FIG. 1 is supplied with a DC power supply voltage from the DC-DC converter 14 as shown in FIG. 3, and energizes the relay coil 21 to turn on the relay contact 22 and thereby an inrush current suppression circuit. It operates so as to short-circuit both ends of 13.

図１において、フォトカプラ１５３内のフォトトランジスタ１５３ｂのエミッタと回路のグランドとの間には、抵抗１５５が接続されている。また、フォトトランジスタ１５３ｂのエミッタには抵抗１５４の一端が接続され、その他端は第３のトランジスタ１５８のベースと、第２のトランジスタ１５９のコレクタと、に接続されている。
ＤＣ−ＤＣコンバータ１４の出力端子間には、第１のトランジスタ１５６とリレーコイル２１とが直列に接続されており、トランジスタ１５６のベースとトランジスタ１５８のコレクタとの間には抵抗１５７が接続されている。
また、トランジスタ１５８，１５９のエミッタはグランドに接続されている。 In FIG. 1, a resistor 155 is connected between the emitter of the phototransistor 153b in the photocoupler 153 and the circuit ground. One end of the resistor 154 is connected to the emitter of the phototransistor 153b, and the other end is connected to the base of the third transistor 158 and the collector of the second transistor 159.
A first transistor 156 and a relay coil 21 are connected in series between the output terminals of the DC-DC converter 14, and a resistor 157 is connected between the base of the transistor 156 and the collector of the transistor 158. Yes.
The emitters of the transistors 158 and 159 are connected to the ground.

トランジスタ１５６のコレクタとグランドとの間には、定電圧素子としてのツェナダイオード１６１と抵抗１６２とが直列に接続され、その直列接続点とトランジスタ１５９のベースとの間には抵抗１６０が接続されている。
ここで、トランジスタ１５６，１５８，１５９、抵抗１５４，１５５，１５７，１６０，１６２、ツェナダイオード１６１は電圧安定化回路１６３を構成している。
なお、図１における抵抗１５２，１５４，１５７，１６０はリレー駆動回路に過電流を流さないためのものであり、抵抗１５５，１６２はトランジスタ１５８，１５９がノイズによって誤オンしないように、ノイズをグランド側へバイパスするためのものである。 A Zener diode 161 as a constant voltage element and a resistor 162 are connected in series between the collector of the transistor 156 and the ground, and a resistor 160 is connected between the series connection point and the base of the transistor 159. Yes.
Here, the transistors 156, 158, and 159, the resistors 154, 155, 157, 160, and 162, and the Zener diode 161 constitute a voltage stabilizing circuit 163.
Note that the resistors 152, 154, 157, and 160 in FIG. 1 are for preventing an overcurrent from flowing through the relay drive circuit, and the resistors 155 and 162 are grounded so that the transistors 158 and 159 are not erroneously turned on by noise. It is for bypassing to the side.

次に、この実施形態の動作を説明する。
まず、インバータ装置の電源が投入されると、ＤＣ−ＤＣコンバータ１４から出力される直流電源電圧が上昇する。一方、ＣＰＵ１５１により生成されるパルス状のリレー制御信号によりフォトカプラ１５３がオンし、抵抗１５５の電圧降下により抵抗１５４を介してトランジスタ１５８のベース電流が増加する。前述したように起動時には、リレー制御信号として周期の長い下位信号Ｌ_１（周期Ｔ_１）を使用するものとする。
トランジスタ１５８のベース電流の増加に伴ってコレクタ電流が増加し、言い換えればトランジスタ１５６のベース電流が増加するため、そのコレクタ・エミッタ間電圧が減少し、リレー出力電圧はツェナダイオード１６１のツェナ電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値まで上昇する。 Next, the operation of this embodiment will be described.
First, when the power of the inverter device is turned on, the DC power supply voltage output from the DC-DC converter 14 increases. On the other hand, the photocoupler 153 is turned on by the pulsed relay control signal generated by the CPU 151, and the base current of the transistor 158 increases via the resistor 154 due to the voltage drop of the resistor 155. As described above, at the time of start-up, the low-order signal L ₁ (cycle T ₁ ) having a long cycle is used as the relay control signal.
As the base current of the transistor 158 increases, the collector current increases. In other words, since the base current of the transistor 156 increases, the collector-emitter voltage decreases, and the relay output voltage is equal to the Zener voltage of the Zener diode 161 and the transistor. It rises to a total value of 159 with the base-emitter voltage.

ツェナダイオード１６１のツェナ−電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値はほぼ一定であるが、リレー出力電圧がこの合計値を超えるとツェナダイオード１６１がオンしてトランジスタ１５９のコレクタ電流が増加し、トランジスタ１５８のベース電流が減少する。これにより、トランジスタ１５６のベース電流も減少し、そのコレクタ・エミッタ間電圧が増加するため、リレー出力電圧は減少する。
このようにしてトランジスタ１５６のコレクタ・エミッタ間電圧は増減を繰り返し、リレー出力電圧の最大値は、図６（ｂ）の中段に示すように、ツェナダイオード１６１のツェナ電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値に制限される。なお、実際には、リレー出力電圧の最大値に抵抗１６０による電圧降下分も含まれるが、この電圧降下分は抵抗１６０の値が小さいと仮定すれば無視することができる。 The total value of the Zener voltage of the Zener diode 161 and the base-emitter voltage of the transistor 159 is substantially constant. However, when the relay output voltage exceeds this total value, the Zener diode 161 is turned on and the collector current of the transistor 159 is reduced. It increases and the base current of transistor 158 decreases. As a result, the base current of the transistor 156 also decreases, and the collector-emitter voltage increases, so that the relay output voltage decreases.
In this way, the collector-emitter voltage of the transistor 156 repeatedly increases and decreases, and the maximum value of the relay output voltage is the zener voltage of the zener diode 161 and the base-emitter of the transistor 159 as shown in the middle stage of FIG. It is limited to the total value with the inter-voltage. Actually, the maximum value of the relay output voltage includes a voltage drop due to the resistor 160, but this voltage drop can be ignored if it is assumed that the value of the resistor 160 is small.

図６（ｂ）の中段に示すように、リレー出力電圧がツェナダイオード１６１のツェナ電圧とトランジスタ１５９のベース・エミッタ間電圧との合計値に制限されると、リレー出力電圧の平均値は、図６（ｂ）の下段に示すように全オン期間、デユーティ制御期間それぞれについて、ＤＣ−ＤＣコンバータ１４による直流電源電圧に依存しない低い値で一定になる。理想条件におけるリレー出力電圧は、［ツェナダイオード１６１のツェナ電圧＋トランジスタ１５９のベース・エミッタ間電圧］×デューティとなるため、ＣＰＵ１５１がリレー制御信号のデューティを適宜な値に設定することにより、ＤＣ−ＤＣコンバータ１４による直流電源電圧の変動に関わらずリレー出力電圧を高精度かつ安定して制御することができる。
なお、直流電源電圧が通常動作時の［ツェナダイオード１６１のツェナ電圧＋トランジスタ１５９のベース・エミッタ間電圧］を下回る時は、リレー出力電圧は、ＤＣ−ＤＣコンバータ１４の出力電圧からトランジスタ１５９のコレクタ・エミッタ間飽和電圧を引いた値となる。 6B, when the relay output voltage is limited to the total value of the Zener voltage of the Zener diode 161 and the base-emitter voltage of the transistor 159, the average value of the relay output voltage is as shown in FIG. As shown in the lower part of FIG. 6 (b), the entire ON period and the duty control period are constant at a low value independent of the DC power supply voltage by the DC-DC converter 14. The relay output voltage under ideal conditions is [the Zener voltage of Zener diode 161 + the base-emitter voltage of transistor 159] × duty. Therefore, when CPU 151 sets the duty of the relay control signal to an appropriate value, DC− Regardless of the fluctuation of the DC power supply voltage by the DC converter 14, the relay output voltage can be controlled with high accuracy and stability.
When the DC power supply voltage is lower than [the Zener voltage of Zener diode 161 + the base-emitter voltage of transistor 159] during normal operation, the relay output voltage is the collector voltage of transistor 159 from the output voltage of DC-DC converter 14. • The value obtained by subtracting the saturation voltage between emitters.

通常、安定した直流電圧を得るための電圧安定化回路としては、三端子レギュレータが知られているが、三端子レギュレータは、その原理上、入出力の電位差が一定値以上なければ安定して電圧を出力することができない。しかし、三端子レギュレータへの入力電圧を高くする場合にはリレー駆動回路用の電源を個別に設けなくてはならないためＤＣ−ＤＣコンバータの出力を増やす必要が生じ、コストが増加して回路も大型化する。
これに対し、本実施形態によれば、図１の電圧安定化回路１６３の入出力に電位差がなくても安定した電圧を出力することが可能であり、コストの増加や大型化を招く恐れがない。 Normally, a three-terminal regulator is known as a voltage stabilization circuit for obtaining a stable DC voltage. However, in principle, a three-terminal regulator has a stable voltage unless the potential difference between input and output exceeds a certain value. Cannot be output. However, in order to increase the input voltage to the three-terminal regulator, it is necessary to provide a power supply for the relay drive circuit separately, so it is necessary to increase the output of the DC-DC converter, which increases the cost and the circuit size. Turn into.
On the other hand, according to the present embodiment, it is possible to output a stable voltage even if there is no potential difference between the input and output of the voltage stabilization circuit 163 in FIG. 1, which may increase the cost and increase the size. Absent.

また、リレー２０の誤オフを防ぐためには、周期の短い上位信号Ｌ_０に基づいてリレー制御信号を生成すると共に、その場合のリレー制御信号の周期が上位信号Ｌ_０の周期Ｔ_０の２倍以上となるようにデューティ制御を行うことが望ましい。
例えば、図２（ａ）に示すように、スイッチ手段１５１ａにより上位信号Ｌ_０（周期Ｔ_０）が選択されている場合、図２（ｂ）に示すように、上位信号Ｌ_０に基づいてその２倍の周期２Ｔ_０を有する信号をリレー制御信号生成手段１５１ｂが生成することは容易であり、この信号をＣＰＵ１５１からリレー制御信号として出力すればよい。 In order to prevent the relay 20 from being erroneously turned off, a relay control signal is generated based on the upper signal L ₀ having a short cycle, and the period of the relay control signal in that case is twice the cycle T ₀ of the upper signal L _0. It is desirable to perform duty control so as to achieve the above.
For example, as shown in FIG. 2 (a), when the upper signal L ₀ (period T ₀ ) is selected by the switch means 151a, as shown in FIG. 2 (b), based on the upper signal L ₀ It is easy for the relay control signal generating means 151b to generate a signal having a double cycle 2T ₀ , and this signal may be output from the CPU 151 as a relay control signal.

ここで、図７において説明したように、リレー制御信号に上位信号Ｌ_０を使用すると下位信号Ｌ_１の割り込みがなくなるため、リレー制御信号の最大オフ期間＝Ｔ_１／２となり、リレー制御信号に下位信号Ｌ_１を使用した時の最大オフ期間＝Ｔ_１／２＋Ｔ_０よりも短くなるので、リレー２０の誤オフを防止することができる。これにより、リレー接点の溶着を未然に防止すると共に、インバータ装置の信頼性を向上させることが可能である。 Here, as described with reference to FIG. 7, since the interruption of the lower signal L ₁ is eliminated when using the higher signal L ₀ to the relay control signal, the maximum off-period of the relay control signal = T _1/2, and the relay control signal since shorter than the maximum off-period = T _1/2 + T ₀ when using the lower signal L _1, it is possible to prevent erroneous off relay 20. As a result, it is possible to prevent welding of the relay contacts and improve the reliability of the inverter device.

更に、フォトカプラ１５３の動作遅れを含めたオン・オフ動作を考えると、ＣＰＵ１５１から出力されるリレー制御信号の周期を周期Ｔ_０の２倍にした場合（例えば、リレー制御信号の周期を下位信号の周期Ｔ_１とし、Ｔ_１＝２Ｔ_０とした場合）、リレー制御信号のデューティを５０％としてオン期間＝オフ期間＝Ｔ_１／２、フォトカプラ１５３のオン遅れ時間をＴ_ｄｏｎ、オフ遅れ時間をＴ_ｄｏｆｆとすると、フォトカプラ１５３の平均オン期間Ｔ_{ｏｎ１（ＡＶＧ）}は数式１によって表すことができる。
［数１］
Ｔ_{ｏｎ１（ＡＶＧ）}＝（Ｔ_１／２−Ｔ_ｄｏｎ＋Ｔ_ｄｏｆｆ）／Ｔ_１ Furthermore, given the on-off operation, including the operation delay of the photo-coupler 153, when the period of the relay control signal outputted from the CPU151 to 2 times the period T ₀ (e.g., lower signal the period of the relay control signal and the period _{T _1,} when the T 1 = 2T _0), the oN period = oFF period _{= T} 1/2 duty relay control signal as a 50% on-delay time _{T don} photocoupler 153, the off delay time Is T _doff , the average on-period _{Ton1 (AVG)} of the photocoupler 153 can be expressed by Equation 1.
[Equation 1]
T _{on1 (AVG)} = (T ₁ / 2−T _don + T _doff ) / T ₁

また、リレー制御信号の周期を周期Ｔ_０と等しくした場合（図２（ｂ）の上段に示す上位信号Ｌ_０をそのままリレー制御信号として出力した場合）、リレー制御信号のデューティを５０％としてオン期間＝オフ期間＝Ｔ_０／２とすると、フォトカプラ１５３の平均オン期間Ｔ_{ｏｎ０（ＡＶＧ）}は数式２によって表すことができる。
［数２］
Ｔ_{ｏｎ０（ＡＶＧ）}＝（Ｔ_０／２−Ｔ_ｄｏｎ＋Ｔ_ｄｏｆｆ）／Ｔ_０ Also, when the period of the relay control signal is made equal to the period T ₀ (when the upper signal L ₀ shown in the upper part of FIG. 2B is output as it is as a relay control signal), the duty of the relay control signal is turned on at 50%. period = When off period _{= T} 0/2, the average on-period _{T on0} photocoupler 153 _(AVG) can be represented by equation 2.
[Equation 2]
_{_{_{T on0 (AVG) = (T}}} 0/2-T don + T doff) / T 0

ここでＴ_０＝Ｔ_１／２とすると、Ｔ_{ｏｎ０（ＡＶＧ）}は数式３によって表すことができる。
［数３］
Ｔ_{ｏｎ０（ＡＶＧ）}＝（Ｔ_０／２−Ｔ_ｄｏｎ＋Ｔ_ｄｏｆｆ）／Ｔ_０＝（Ｔ_１／４−Ｔ_ｄｏｎ＋Ｔ_ｄｏｆｆ）／（Ｔ_１／２）＝｛Ｔ_１／２−２×（Ｔ_ｄｏｎ＋Ｔ_ｄｏｆｆ）｝／Ｔ_１ Here, if T ₀ = T _1/2 , T _{on0 (AVG)} can be expressed by Equation 3.
[Equation 3]
_{_{_{_{T on0 (AVG) = (T}}}} 0/2-T don + T doff) / T 0 = (T 1/4-T don + T doff) / (T 1/2) = {T 1 / 2-2 × (T _don + T _doff )} / T ₁

上記のように、リレー制御信号の周期を上位信号Ｌ_０の周期Ｔ_０と等しくした場合は、フォトカプラ１５３のオン・オフ遅れの影響は、リレー制御信号の周期をＴ_１としたときの２倍になることがわかる。
一般的なフォトカプラはオン遅れよりオフ遅れの方が大きいため、リレー制御信号の周期が短いほどフォトカプラがオン状態となる期間が増加し、リレー出力電圧の平均値は増加し、結果的にリレーの発熱量も増加する。従って、本実施形態のようにＣＰＵ１５１の上位信号Ｌ_０を選択すると共に、その周期Ｔ_０の２倍以上の周期を持つリレー制御信号を生成してフォトカプラ１５３を駆動することにより、フォトカプラ１５３のオン・オフ遅れによる影響を小さくすることができる。これにより、ＣＰＵ１５１から指令されるリレー制御信号のデューティに比例したリレー出力電圧を得ることができ、リレーを高精度に駆動することが可能となる。 As described above, when the cycle of the relay control signal is made equal to the cycle T ₀ of the upper signal L ₀ , the influence of the on / off delay of the photocoupler 153 is 2 when the cycle of the relay control signal is T _1. You can see that it doubles.
Since a general photocoupler has a larger off delay than an on delay, the shorter the period of the relay control signal, the longer the period during which the photocoupler is in the on state, and the average value of the relay output voltage increases. The amount of heat generated by the relay also increases. Accordingly, the high-order signal L _{0 of the} CPU 151 is selected as in the present embodiment, and the photocoupler 153 is driven by generating a relay control signal having a period twice or more of the period T ₀ and driving the photocoupler 153. It is possible to reduce the influence of the on / off delay. As a result, a relay output voltage proportional to the duty of the relay control signal commanded from the CPU 151 can be obtained, and the relay can be driven with high accuracy.

本発明は、インバータ装置の突入電流抑制回路用のリレーだけでなく、発熱の抑制やリレー接点の誤オフ防止が要請される各種用途のリレー駆動回路として利用可能である。 INDUSTRIAL APPLICABILITY The present invention can be used not only as a relay for an inrush current suppression circuit of an inverter device but also as a relay drive circuit for various uses that require suppression of heat generation and prevention of erroneous OFF of relay contacts.

１１交流電源
１２コンバータ部
１３突入電流抑制回路
１４ＤＣ−ＤＣコンバータ
１５リレー駆動回路
１６平滑コンデンサ
１７インバータ部
１８モータ
２０リレー
２１リレーコイル
２２リレー接点
２３還流ダイオード
１５１ＣＰＵ
１５１ａスイッチ手段
１５１ｂリレー制御信号生成手段
１５２，１５４，１５５，１５７，１６０，１６２抵抗
１５３フォトカプラ
１５３ａ発光ダイオード
１５３ｂフォトトランジスタ
１５６，１５８，１５９トランジスタ
１６１ツェナダイオード
１６３電圧安定化回路 DESCRIPTION OF SYMBOLS 11 AC power supply 12 Converter part 13 Inrush current suppression circuit 14 DC-DC converter 15 Relay drive circuit 16 Smoothing capacitor 17 Inverter part 18 Motor 20 Relay 21 Relay coil 22 Relay contact 23 Reflux diode 151 CPU
151a switch unit 151b relay control signal generation unit 152, 154, 155, 157, 160, 162 resistor 153 photocoupler 153a light emitting diode 153b phototransistor 156, 158, 159 transistor 161 zener diode 163 voltage stabilization circuit

Claims

A first transistor that operates in response to a DC power supply voltage;
A constant voltage element connected to the output terminal of the first transistor;
A second transistor operated by a current flowing through the constant voltage element;
A relay in which a relay coil is connected between a pair of relay output terminals composed of an output terminal of the first transistor and an output terminal of the second transistor;
With
When the output voltage between the relay output terminals exceeds a predetermined value determined by the constant voltage element and the second transistor, the second transistor is operated to adjust the output voltage of the first transistor, and the relay output A relay drive circuit characterized by maintaining an output voltage between terminals at the predetermined value.

In the relay drive circuit according to claim 1,
A third transistor that operates in response to a pulsed relay control signal output from the energization control unit;
A relay driving circuit that operates the first transistor in conjunction with a third transistor and operates the third transistor in conjunction with the second transistor.

In the relay drive circuit according to claim 2,
The relay drive circuit, wherein an output current of the second transistor is input to a base of the third transistor, and an output current of the third transistor is input to a base of the first transistor.

In the relay drive circuit according to claim 3,
The relay driving circuit, wherein the constant voltage element is a Zener diode, and a current flowing through the Zener diode flows to a base of the second transistor.

In the relay drive circuit according to claim 4,
The second transistor is operated by a current flowing through the Zener diode, and the third transistor and the first transistor are sequentially operated in conjunction with the second transistor, whereby an output voltage between the relay output terminals is obtained. A relay drive circuit characterized by lowering.

In the relay drive circuit according to any one of claims 2 to 5,
The energization control unit
A selection means for selecting one of a higher order signal that is a pulse signal having a constant period and a lower order signal that is a pulse signal having a longer period than the higher order signal;
Relay control signal generation means for generating the relay control signal based on the signal selected by the selection means;
A relay drive circuit comprising:

In the relay drive circuit according to claim 6,
The relay control signal generating means generates a pulse signal having a period of at least twice the period of the upper signal as the relay control signal when the upper signal is selected by the selecting means. Driving circuit.