JP2013168767A - Electronic apparatus - Google Patents

Electronic apparatus Download PDF

Info

Publication number
JP2013168767A
JP2013168767A JP2012030334A JP2012030334A JP2013168767A JP 2013168767 A JP2013168767 A JP 2013168767A JP 2012030334 A JP2012030334 A JP 2012030334A JP 2012030334 A JP2012030334 A JP 2012030334A JP 2013168767 A JP2013168767 A JP 2013168767A
Authority
JP
Japan
Prior art keywords
electrode
power supply
signal
electrodes
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012030334A
Other languages
Japanese (ja)
Inventor
Hideyuki Amaya
英幸 天谷
Kazuhiko Okuno
和彦 奥野
Yukihiro Yamamoto
幸大 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012030334A priority Critical patent/JP2013168767A/en
Publication of JP2013168767A publication Critical patent/JP2013168767A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a compact electronic apparatus.SOLUTION: The electronic apparatus has a signal terminal T1 (signal electrode E1) placed adjacently to one side of an undersurface of a BGA package 9, a signal terminal T2 (signal electrode E2) placed adjacently to the signal terminal T1 in an X direction, a power terminal T3 (power electrode E3) placed adjacently to the signal terminal T1 in a Y direction, and power wires L4, L5 routed so as to surround a crystal oscillator 4 and others. This can implement an oscillation circuit by a routing rule of passing a single wire L between two adjacent terminals T (electrodes E).

Description

本発明は電子機器に関し、たとえば発振回路を搭載したプリント配線基板を備えた電子機器に好適に利用できるものである。   The present invention relates to an electronic device, and can be suitably used for an electronic device including a printed wiring board on which an oscillation circuit is mounted, for example.

従来より、水晶発振子、抵抗素子、2つのコンデンサ、および半導体装置(インバータ)を含む発振回路を搭載したプリント配線基板を備えた電子機器がある(たとえば、特許文献1,2参照)。   2. Description of the Related Art Conventionally, there are electronic devices including a printed wiring board on which an oscillation circuit including a crystal oscillator, a resistance element, two capacitors, and a semiconductor device (inverter) is mounted (for example, see Patent Documents 1 and 2).

また、ICチップの上に水晶発振子を搭載し、それらをパッケージに収容したものもある(たとえば、特許文献3参照)。   In some cases, a crystal oscillator is mounted on an IC chip and accommodated in a package (see, for example, Patent Document 3).

特開平9−162643号公報Japanese Patent Laid-Open No. 9-162643 特開昭61−216523号公報Japanese Patent Laid-Open No. 61-216523 特開2010−34094号公報JP 2010-34094 A

特許文献1,2の電子機器において、半導体装置としてBGA(Ball Grid Arreay)パッケージを含むものを使用した場合、BGAパッケージの裏面の電極(半田ボール)間にプリント配線基板表面の配線を通過させる必要がある。従来は、隣接する2つの電極間に2本の配線を通過させていた。しかし、近年、BGAパッケージの小型化が進められ、電極間の隙間が小さくなってきたので、隣接する2つの電極間に2本の配線を通すことは困難になってきた。   In the electronic devices disclosed in Patent Documents 1 and 2, when a semiconductor device including a BGA (Ball Grid Arreay) package is used, it is necessary to pass wiring on the printed wiring board surface between electrodes (solder balls) on the back surface of the BGA package. There is. Conventionally, two wires are passed between two adjacent electrodes. However, in recent years, the size of the BGA package has been reduced, and the gap between the electrodes has been reduced. Therefore, it has become difficult to pass two wires between two adjacent electrodes.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

一実施の形態では、第1の信号電極はパッケージの裏面の1辺に隣接して配置され、第1および第2の信号電極はその1辺と直交する方向に互いに隣接して配置され、第1の信号電極および第1の電源電極はその1辺と平行な方向に互いに隣接して配置される。   In one embodiment, the first signal electrode is disposed adjacent to one side of the back surface of the package, the first and second signal electrodes are disposed adjacent to each other in a direction orthogonal to the one side, One signal electrode and the first power supply electrode are arranged adjacent to each other in a direction parallel to one side thereof.

前記一実施の形態によれば、第1の信号電極および第1の電源電極をパッケージの外周に沿って配置し、第2の信号電極を第1の信号電極の内側に配置した。これにより、隣接する2つの電極間に1本の配線を通過させる配線ルールを採用することが可能になった。   According to the embodiment, the first signal electrode and the first power supply electrode are arranged along the outer periphery of the package, and the second signal electrode is arranged inside the first signal electrode. This makes it possible to adopt a wiring rule that allows one wiring to pass between two adjacent electrodes.

本願の実施の形態1による電子機器の要部を示す回路ブロック図である。It is a circuit block diagram which shows the principal part of the electronic device by Embodiment 1 of this application. 図1に示した半導体装置の構成を示す図である。FIG. 2 is a diagram illustrating a configuration of the semiconductor device illustrated in FIG. 1. 図1に示したプリント配線基板の表面のレイアウトを示す図である。It is a figure which shows the layout of the surface of the printed wiring board shown in FIG. 実施の形態1の比較例を示す回路ブロック図である。3 is a circuit block diagram illustrating a comparative example of the first embodiment. FIG. 図4に示したプリント配線基板の表面のレイアウトを示す図である。It is a figure which shows the layout of the surface of the printed wiring board shown in FIG. 本願の実施の形態2による電子機器の要部を示す回路ブロック図である。It is a circuit block diagram which shows the principal part of the electronic device by Embodiment 2 of this application. 図6に示したプリント配線基板の表面のレイアウトを示す図である。It is a figure which shows the layout of the surface of the printed wiring board shown in FIG.

デジタル民生機器は多機能ではあるが、価格が下落し続けている。そのため、デジタル民生機器の構成部材については、多機能を保ったまま低コスト化を進める必要がある。構成部材のキーデバイスであるLSI(Large Scale Integration)としては、多機能を実現するため、一般にBGAパッケージ構造のLSIが使用される。また、LSIの低コスト化を図るため、BGAパッケージの電極のピッチの狭小化とBGAパッケージの外形の小型化が進められている。一方、LSIを実装するプリント配線基板については、低コスト化を図るためにデザインルールを微細化せずに配線層数の低減化が進められている。   Digital consumer devices are multifunctional, but prices continue to drop. For this reason, it is necessary to reduce the cost of components of digital consumer devices while maintaining multiple functions. As an LSI (Large Scale Integration) which is a key device of a constituent member, an LSI having a BGA package structure is generally used in order to realize multiple functions. In addition, in order to reduce the cost of LSIs, the pitch of the electrodes of the BGA package is narrowed and the outer shape of the BGA package is being reduced. On the other hand, for printed wiring boards on which LSIs are mounted, the number of wiring layers is being reduced without reducing the design rules in order to reduce costs.

したがって、プリント配線基板のデザインルールが変わらずにBGAパッケージの電極のピッチが小さくなるので、BGAパッケージの隣接する2つの電極間にプリント配線基板の2本の配線を通過させることができなくなるという課題が発生する。   Accordingly, the design rule of the printed wiring board is not changed, and the pitch of the electrodes of the BGA package is reduced. Therefore, the two wirings of the printed wiring board cannot be passed between two adjacent electrodes of the BGA package. Will occur.

また、小面積のBGAパッケージの近傍に多数の配線が密集するので、クロストークが起こり易くなり、信号の波形品質を確保することが困難になるという課題も発生する。   In addition, since a large number of wirings are concentrated in the vicinity of a small-area BGA package, there is a problem that crosstalk is likely to occur and it is difficult to ensure the waveform quality of the signal.

また、DDR(Double date rate)、LVDS(low Voltage differential signaling)、HDMI(High Definition Multimedia Interface)等の高速インターフェースを備えたデジタル民生機器用LSIのクロック源としては水晶発振子が一般的である。クロック信号の波形品質は高速インターフェースのクロックジッタ特性に影響するので、クロック信号の波形品質を確保することが可能なレイアウト設計が必要である。   A crystal oscillator is generally used as a clock source for an LSI for a digital consumer device having a high-speed interface such as DDR (Double Date Rate), LVDS (Low Voltage differential signaling), or HDMI (High Definition Multimedia Interface). Since the waveform quality of the clock signal affects the clock jitter characteristics of the high-speed interface, a layout design that can ensure the waveform quality of the clock signal is necessary.

そこで、BGAパッケージの電極間に1本の配線を通過させる配線ルールで、クロック信号の波形品質を高く維持しながら、水晶発振子などをプリント配線基板に効率的にレイアウトする方法を考案した。   In view of this, a method has been devised for efficiently laying out a crystal oscillator or the like on a printed wiring board while maintaining a high waveform quality of the clock signal with a wiring rule that allows one wiring to pass between the electrodes of the BGA package.

[実施の形態1]
図1は、本願の実施の形態1による電子機器の要部を示す回路ブロック図である。図1において、この電子機器は、プリント配線基板1を備える。プリント配線基板1の表面には、コンデンサ2,3、水晶発振子4、抵抗素子5、および半導体装置(LSI)6が搭載されている。
[Embodiment 1]
FIG. 1 is a circuit block diagram showing a main part of an electronic device according to Embodiment 1 of the present application. In FIG. 1, the electronic device includes a printed wiring board 1. Capacitors 2 and 3, a crystal oscillator 4, a resistance element 5, and a semiconductor device (LSI) 6 are mounted on the surface of the printed wiring board 1.

半導体装置6は、図2に示すように、インバータ7などを搭載した半導体チップ8と、その半導体チップ8を搭載したBGAパッケージ9とを含む。BGAパッケージ9の裏面には、複数の電極(半田ボール)Eが格子状に配列されている。各電極Eは、BGAパッケージ9の配線などを介して半導体チップ8の所定のパッドに接続されている。   As shown in FIG. 2, the semiconductor device 6 includes a semiconductor chip 8 on which an inverter 7 and the like are mounted, and a BGA package 9 on which the semiconductor chip 8 is mounted. On the back surface of the BGA package 9, a plurality of electrodes (solder balls) E are arranged in a lattice pattern. Each electrode E is connected to a predetermined pad of the semiconductor chip 8 via the wiring of the BGA package 9 or the like.

図1に戻って、BGAパッケージ9の複数の電極Eの一部は、インバータ7用の信号電極E1,E2および電源電極E3,E4として使用されている。信号電極E1はインバータ7の出力ノードに接続され、信号電極E2はインバータ7の入力ノードに接続される。電源電極E4はインバータ7の電源ノード7aに接続され、電源電極E3はインバータ7の電源ノード7bに接続される。インバータ7は、電源ノード7a,7b間に与えられる電源電圧によって駆動され、入力ノードに与えられた信号の反転信号を出力する。   Returning to FIG. 1, some of the plurality of electrodes E of the BGA package 9 are used as signal electrodes E1, E2 and power supply electrodes E3, E4 for the inverter 7. The signal electrode E1 is connected to the output node of the inverter 7, and the signal electrode E2 is connected to the input node of the inverter 7. Power supply electrode E4 is connected to power supply node 7a of inverter 7, and power supply electrode E3 is connected to power supply node 7b of inverter 7. Inverter 7 is driven by a power supply voltage applied between power supply nodes 7a and 7b, and outputs an inverted signal of a signal applied to an input node.

また、プリント配線基板1の表面には、信号端子T1,T2および電源端子T3〜T6が形成されている。端子T1〜T4の表面には、それぞれ電極E1〜E4が半田付けされる。電源端子T5は外部から電源電圧VCCを受け、電源端子T6は外部から接地電圧VSSを受ける。   Further, signal terminals T1 and T2 and power supply terminals T3 to T6 are formed on the surface of the printed wiring board 1. Electrodes E1 to E4 are soldered to the surfaces of the terminals T1 to T4, respectively. The power supply terminal T5 receives a power supply voltage VCC from the outside, and the power supply terminal T6 receives a ground voltage VSS from the outside.

また、プリント配線基板1の表面には、信号配線L1〜L3および電源配線L4〜L6が形成されている。信号配線L1は、信号端子T1と抵抗素子5の第1の電極との間に接続されている。信号配線L2は、抵抗素子5の第2の電極とコンデンサ3の第1の電極と水晶発振子4の第1の電極とを接続している。信号配線L3は、信号端子T2と水晶発振子4の第2の電極とコンデンサ2の第1の電極とを接続している。   In addition, signal wirings L1 to L3 and power supply wirings L4 to L6 are formed on the surface of the printed wiring board 1. The signal line L1 is connected between the signal terminal T1 and the first electrode of the resistance element 5. The signal line L <b> 2 connects the second electrode of the resistance element 5, the first electrode of the capacitor 3, and the first electrode of the crystal oscillator 4. The signal line L3 connects the signal terminal T2, the second electrode of the crystal oscillator 4, and the first electrode of the capacitor 2.

電源配線L4は、電源端子T3とコンデンサ2,3の第2の電極とを接続している。電源配線L4の一部は、信号配線L3に隣接して配置されている。電源配線L5は、電源端子T3,T6とコンデンサ3の第2の電極とを接続している。電源配線L6は、電源端子T4,T5間に接続されている。電源配線L4,L5は、コンデンサ2,3、水晶発振子4、抵抗素子5、信号配線L1〜L3、および信号端子T1,T2を囲むように配置されている。   The power supply line L4 connects the power supply terminal T3 and the second electrodes of the capacitors 2 and 3. A part of the power supply line L4 is disposed adjacent to the signal line L3. The power supply line L5 connects the power supply terminals T3 and T6 and the second electrode of the capacitor 3. The power supply line L6 is connected between the power supply terminals T4 and T5. The power supply lines L4 and L5 are arranged so as to surround the capacitors 2 and 3, the crystal oscillator 4, the resistance element 5, the signal lines L1 to L3, and the signal terminals T1 and T2.

電源配線L4,L5は、発振回路のリターン電流経路(コプレナグランド)を構成する。また、電源配線L4,L5は、発振回路で生成されたクロック信号CLKと、プリント配線基板1上の他の回路の信号とのクロストークを防止するガードグランドを構成する。   The power supply lines L4 and L5 constitute a return current path (coplanar ground) of the oscillation circuit. The power supply lines L4 and L5 form a guard ground that prevents crosstalk between the clock signal CLK generated by the oscillation circuit and signals of other circuits on the printed wiring board 1.

コンデンサ2,3、水晶発振子4、抵抗素子5、およびインバータ7は発振回路を構成し、インバータ7は所定周波数のクロック信号CLKを出力する。クロック信号CLKは、半導体装置6内の他の回路に供給される。半導体装置6は、クロック信号CLKに同期して動作する。   The capacitors 2 and 3, the crystal oscillator 4, the resistance element 5, and the inverter 7 constitute an oscillation circuit, and the inverter 7 outputs a clock signal CLK having a predetermined frequency. The clock signal CLK is supplied to other circuits in the semiconductor device 6. The semiconductor device 6 operates in synchronization with the clock signal CLK.

図3は、プリント配線基板1の表面のレイアウトを示す図である。図3において、プリント配線基板1の表面のうちの半導体装置6すなわちBGAパッケージ9が搭載される領域には、複数の端子Tが行列状に配置されている。複数の端子Tは、それぞれBGAパッケージ9の裏面の複数の電極Eに対応して、図中のX方向(基板1の長辺方向)に所定のピッチPxで配列されるとともに、図中のY方向(基板1の短辺方向)に所定のピッチPyで配列されている。また、4つの端子Tの中央には、貫通ビアVも配置されている。   FIG. 3 is a diagram showing a layout of the surface of the printed wiring board 1. In FIG. 3, a plurality of terminals T are arranged in a matrix in a region on the surface of the printed wiring board 1 where the semiconductor device 6, that is, the BGA package 9 is mounted. The plurality of terminals T are arranged at a predetermined pitch Px in the X direction (long-side direction of the substrate 1) in the figure corresponding to the plurality of electrodes E on the back surface of the BGA package 9, respectively, and Y in the figure They are arranged at a predetermined pitch Py in the direction (the short side direction of the substrate 1). A through via V is also arranged at the center of the four terminals T.

換言すると、BGAパッケージ9の裏面には、複数の電極Eが行列状に配置されている。複数の電極Eは、それぞれプリント配線基板1の表面の複数の端子Tに対応して、図中のX方向(BGAパッケージ9の1辺に垂直な方向)に所定のピッチPxで配列されるとともに、図中のY方向(BGAパッケージ9の1辺に平行な方向)に所定のピッチPyで配列されている。   In other words, a plurality of electrodes E are arranged in a matrix on the back surface of the BGA package 9. The plurality of electrodes E are arranged at a predetermined pitch Px in the X direction (direction perpendicular to one side of the BGA package 9) in the drawing corresponding to the plurality of terminals T on the surface of the printed wiring board 1, respectively. These are arranged at a predetermined pitch Py in the Y direction in the drawing (a direction parallel to one side of the BGA package 9).

信号端子T1は、BGAパッケージ9の1辺に隣接するように配置されている。信号端子T1,T2は、X方向に互いに隣接して配置されている。信号端子T1と電源端子T3は、Y方向に互いに隣接して配置されている。   The signal terminal T1 is arranged so as to be adjacent to one side of the BGA package 9. The signal terminals T1 and T2 are arranged adjacent to each other in the X direction. The signal terminal T1 and the power supply terminal T3 are disposed adjacent to each other in the Y direction.

換言すると、信号電極E1は、信号端子T1に対応して、BGAパッケージ9の1辺に隣接するように配置されている。信号電極E1,E2は、それぞれ信号端子T1,T2に対応して、X方向に互いに隣接して配置されている。信号電極E1と電源電極E3は、それぞれ信号端子T1と電源端子T3に対応して、Y方向に互いに隣接して配置されている。   In other words, the signal electrode E1 is disposed adjacent to one side of the BGA package 9 corresponding to the signal terminal T1. The signal electrodes E1 and E2 are disposed adjacent to each other in the X direction corresponding to the signal terminals T1 and T2, respectively. The signal electrode E1 and the power supply electrode E3 are disposed adjacent to each other in the Y direction corresponding to the signal terminal T1 and the power supply terminal T3, respectively.

また、プリント配線基板1の表面には、複数の配線Lが形成されている。各端子Tは、対応の配線Lの一方端に接続されている。各配線Lの他方端は、基板1の表面の外付け部品などに接続されるか、貫通ビアVを介して基板1の裏面の配線(図示せず)に接続されている。   A plurality of wirings L are formed on the surface of the printed wiring board 1. Each terminal T is connected to one end of the corresponding wiring L. The other end of each wiring L is connected to an external component on the front surface of the substrate 1 or connected to a wiring (not shown) on the back surface of the substrate 1 through a through via V.

抵抗素子5の第1および第2の電極と、コンデンサ3の第1の電極と、水晶発振子4の第1および第2の電極4a,4bと、コンデンサ2の第1の電極とは、信号端子T1(すなわち信号電極E1)から見てX方向に配列されている。   The first and second electrodes of the resistive element 5, the first electrode of the capacitor 3, the first and second electrodes 4a and 4b of the crystal oscillator 4, and the first electrode of the capacitor 2 They are arranged in the X direction when viewed from the terminal T1 (that is, the signal electrode E1).

信号配線L1は、X方向に延在し、信号端子T1と抵抗素子5の第1の電極との間に接続されている。信号配線L2は、X方向に延在し、抵抗素子5の第2の電極とコンデンサ3の第1の電極と水晶発振子4の第1の電極4aとを接続している。信号配線L3は、信号端子T1と電源端子T3との間を通過し、信号端子T2と水晶発振子4の第2の電極4bとコンデンサ2の第1の電極とを接続している。信号配線L3は、信号配線L1,L2に隣接している。   The signal line L1 extends in the X direction and is connected between the signal terminal T1 and the first electrode of the resistance element 5. The signal line L2 extends in the X direction, and connects the second electrode of the resistor element 5, the first electrode of the capacitor 3, and the first electrode 4a of the crystal oscillator 4. The signal wiring L3 passes between the signal terminal T1 and the power supply terminal T3, and connects the signal terminal T2, the second electrode 4b of the crystal oscillator 4, and the first electrode of the capacitor 2. The signal line L3 is adjacent to the signal lines L1 and L2.

電源配線L4は、電源端子T3とコンデンサ2,3の第2の電極との間に接続されている。電源配線L4の一部は、信号配線L3に隣接して配置されている。電源配線L5は、信号端子T1,T2とそれらに隣接する他の端子T群との間を通過し、電源端子T3とコンデンサ3の第2の電極との間に接続されている。電源配線L4,L5は、コンデンサ2,3、水晶発振子4、抵抗素子5、信号配線L1〜L3、および信号端子T1,T2を囲むように配置されている。   The power supply line L4 is connected between the power supply terminal T3 and the second electrodes of the capacitors 2 and 3. A part of the power supply line L4 is disposed adjacent to the signal line L3. The power supply line L5 passes between the signal terminals T1 and T2 and the other terminal T group adjacent to them, and is connected between the power supply terminal T3 and the second electrode of the capacitor 3. The power supply lines L4 and L5 are arranged so as to surround the capacitors 2 and 3, the crystal oscillator 4, the resistance element 5, the signal lines L1 to L3, and the signal terminals T1 and T2.

この実施の形態1では、信号端子T1,T2(信号電極E1,E2)がX方向に互いに隣接して配置され、信号端子T1(信号電極E1)と電源端子T3(電源電極E3)がY方向に互いに隣接して配置され、電源端子T3(電源電極E3)と電源配線L4,L5で環状のシールド部材を構成する。これにより、隣接する2つの端子T(電極E)間に1本の配線Lのみを通過させる配線ルールを採用することが可能となった。   In the first embodiment, the signal terminals T1, T2 (signal electrodes E1, E2) are arranged adjacent to each other in the X direction, and the signal terminal T1 (signal electrode E1) and the power supply terminal T3 (power supply electrode E3) are in the Y direction. Are arranged adjacent to each other, and an annular shield member is constituted by the power supply terminal T3 (power supply electrode E3) and the power supply wirings L4 and L5. This makes it possible to adopt a wiring rule that allows only one wiring L to pass between two adjacent terminals T (electrodes E).

このような配線ルールを採用したので、プリント配線基板1の配線幅および配線間隔を大きくすることができ、プリント配線基板1の低コスト化を図ることができる。また、BGAパッケージ9の電極Eのピッチを小さくすることができ、BGAパッケージ9の小型化、低コスト化を図ることができる。   Since such a wiring rule is adopted, the wiring width and wiring interval of the printed wiring board 1 can be increased, and the cost of the printed wiring board 1 can be reduced. Further, the pitch of the electrodes E of the BGA package 9 can be reduced, and the BGA package 9 can be reduced in size and cost.

BGAパッケージ9の水晶発振子4側の1辺を通過する配線Lのうち発振回路に関連する配線Lの数は、図3に示されている4本の配線L1,L3〜L5と、図3に示されていないが図1に示されている配線L6との合計5本となる。この配線数は、後述する比較例よりも1本少なくなる。BGAパッケージ9を小型化すると、BGAパッケージ9の外周が短くなるので、BGAパッケージ9から引き出せる配線Lの数が減ってしまう。しかし、本実施の形態1では、発振回路に関連する配線Lの本数を減らしたので、BGAパッケージ9の小型化を図ることができる。   Of the wires L passing through one side of the BGA package 9 on the crystal oscillator 4 side, the number of wires L related to the oscillation circuit is four wires L1, L3 to L5 shown in FIG. Although not shown in FIG. 1, the total number of wirings is five with the wiring L6 shown in FIG. The number of wires is one less than the comparative example described later. When the BGA package 9 is downsized, the outer periphery of the BGA package 9 is shortened, so that the number of wirings L that can be drawn from the BGA package 9 is reduced. However, in the first embodiment, since the number of wirings L related to the oscillation circuit is reduced, the BGA package 9 can be downsized.

なお、この実施の形態1では、電源端子T5,T6にそれぞれ電源電圧VCCおよび接地電圧VSSを印加したが、逆に、電源端子T5,T6にそれぞれ接地電圧VSSおよび電源電圧VCCを印加しても、発振回路は同様に動作し、同じ効果が得られる。   In the first embodiment, the power supply voltage VCC and the ground voltage VSS are applied to the power supply terminals T5 and T6, respectively, but conversely, even if the ground voltage VSS and the power supply voltage VCC are applied to the power supply terminals T5 and T6, respectively. The oscillation circuit operates in the same manner, and the same effect can be obtained.

また、信号端子T1とT2(信号電極E1とE2)の位置を入れ換えてもよい。すなわち、信号端子T2(信号電極E2)をBGAパッケージ9の1辺に隣接させて配置し、信号端子T2,T1(信号電極E2,E1)をX方向に互いに隣接させて配置し、信号配線L1,L2および抵抗素子5の位置と信号配線L3の位置とを入れ換えてもよい。この場合も、発振回路は同様に動作し、同じ効果が得られる。   Further, the positions of the signal terminals T1 and T2 (signal electrodes E1 and E2) may be interchanged. That is, the signal terminal T2 (signal electrode E2) is arranged adjacent to one side of the BGA package 9, the signal terminals T2, T1 (signal electrodes E2, E1) are arranged adjacent to each other in the X direction, and the signal wiring L1 , L2 and the resistance element 5 may be interchanged with the position of the signal line L3. Also in this case, the oscillation circuit operates in the same manner, and the same effect can be obtained.

[比較例]
図4は、実施の形態1の比較例となる電子機器の要部を示す回路ブロック図であって、図1と対比される図である。また、図5は、図4に示したプリント配線基板11の表面のレイアウトを示す図であって、図3と対比される図である。
[Comparative example]
FIG. 4 is a circuit block diagram showing a main part of an electronic device as a comparative example of the first embodiment, and is a diagram contrasted with FIG. 5 is a diagram showing the layout of the surface of the printed wiring board 11 shown in FIG. 4, and is a diagram contrasted with FIG.

図4および図5を参照して、この比較例が実施の形態1と異なる点は、プリント配線基板1、半導体装置6、およびBGAパッケージ9がそれぞれプリント配線基板11、半導体装置12、およびBGAパッケージ13で置換されている点である。   4 and 5, this comparative example is different from the first embodiment in that printed wiring board 1, semiconductor device 6, and BGA package 9 are printed wiring board 11, semiconductor device 12, and BGA package, respectively. This is a point replaced by 13.

この電子機器では、信号端子T1,T2(信号電極E1,E2)はX方向に互いに隣接して配置されているが、電源端子T3(電源電極E3)は信号端子T1,T2(信号電極E1,E2)から離れた位置に配置されている。この結果、電源配線L4とL5が電源端子T3(電源電極E3)を介さずに直接接続されて環状のシールド部材を構成している。また、電源端子T3,T6間に電源配線L7が接続されている。   In this electronic apparatus, the signal terminals T1, T2 (signal electrodes E1, E2) are arranged adjacent to each other in the X direction, but the power terminal T3 (power electrode E3) is the signal terminals T1, T2 (signal electrodes E1, E1). It is arranged at a position away from E2). As a result, the power supply lines L4 and L5 are directly connected without passing through the power supply terminal T3 (power supply electrode E3) to form an annular shield member. A power supply line L7 is connected between the power supply terminals T3 and T6.

また、隣接する2つの端子T(電極E)間に2本の配線Lを通過させる配線ルールが採用されている。このため、信号配線L3と電源配線L4は、信号端子T1(信号電極E1)とその隣の端子T(電極E)との間を通っている。   Further, a wiring rule is adopted in which two wirings L are passed between two adjacent terminals T (electrodes E). For this reason, the signal wiring L3 and the power supply wiring L4 pass between the signal terminal T1 (signal electrode E1) and the adjacent terminal T (electrode E).

この比較例では、電極E間に2本の配線Lを通す配線ルールを採用したので、半導体装置12の低コスト化を図るために電極Eのピッチが狭いBGAパッケージを採用するためには、プリント配線基板11の配線幅および配線間隔を狭くする必要がある。そのようなプリント配線基板11を製造するためには、高精度で高価な製造装置が必要となり、結果としてプリント配線基板11がコスト高になる。   In this comparative example, a wiring rule for passing two wirings L between the electrodes E is adopted. Therefore, in order to adopt a BGA package in which the pitch of the electrodes E is narrow in order to reduce the cost of the semiconductor device 12, a print is required. It is necessary to narrow the wiring width and wiring interval of the wiring board 11. In order to manufacture such a printed wiring board 11, a highly accurate and expensive manufacturing apparatus is required, and as a result, the printed wiring board 11 is expensive.

また、BGAパッケージ13の水晶発振子4側の1辺を通過する配線Lのうち発振回路に関連する配線Lの数は、図5に示されている4本の配線L1,L3〜L5と、図5に示されていないが図4に示されている配線L6,L7との合計6本となる。この配線数は、実施の形態1よりも1本多くなる。BGAパッケージ13を小型化すると、BGAパッケージ13の外周が短くなるので、BGAパッケージ13から引き出せる配線Lの数が減ってしまう。したがって、発振回路に関連する配線Lの本数が増えると、BGAパッケージ13の小型化を図ることが困難になる。   In addition, among the wirings L passing through one side of the BGA package 13 on the crystal oscillator 4 side, the number of wirings L related to the oscillation circuit is four wirings L1, L3 to L5 shown in FIG. Although not shown in FIG. 5, there are a total of six wires L6 and L7 shown in FIG. The number of wires is one more than in the first embodiment. When the BGA package 13 is downsized, the outer periphery of the BGA package 13 is shortened, so that the number of wirings L that can be drawn from the BGA package 13 is reduced. Therefore, when the number of wirings L related to the oscillation circuit increases, it becomes difficult to reduce the size of the BGA package 13.

[実施の形態2]
図6は、本願の実施の形態2による電子機器の要部を示す回路ブロック図であって、図1と対比される図である。また、図7は、図6に示したプリント配線基板21の表面のレイアウトを示す図であって、図3と対比される図である。
[Embodiment 2]
FIG. 6 is a circuit block diagram showing the main part of the electronic device according to the second embodiment of the present application, and is a diagram contrasted with FIG. 7 is a diagram showing the layout of the surface of the printed wiring board 21 shown in FIG. 6, and is a diagram contrasted with FIG.

図6および図7を参照して、この実施の形態2が実施の形態1と異なる点は、プリント配線基板1、半導体装置6、およびBGAパッケージ9がそれぞれプリント配線基板21、半導体装置22、およびBGAパッケージ23で置換され、コンデンサ24が追加されている点である。   Referring to FIGS. 6 and 7, the second embodiment is different from the first embodiment in that printed wiring board 1, semiconductor device 6, and BGA package 9 are printed wiring board 21, semiconductor device 22, and It is replaced with the BGA package 23 and a capacitor 24 is added.

この電子機器においては、電源端子T3,T4(電源電極E3,E4)が図中のX方向に互いに隣接して配置される。また、コンデンサ24の第1および第2の電極は、電源端子T3(電源電極E3)から見てX方向に配置される。   In this electronic apparatus, power supply terminals T3 and T4 (power supply electrodes E3 and E4) are arranged adjacent to each other in the X direction in the drawing. The first and second electrodes of the capacitor 24 are arranged in the X direction when viewed from the power supply terminal T3 (power supply electrode E3).

電源端子T5,T6は、それぞれ外部から接地電圧VSSおよび電源電圧VCCを受ける。電源端子T3,T6およびコンデンサ24の第1の電極は、電源配線L11によって接続される。電源配線L11は、信号配線L3に隣接して配置される。コンデンサ2,3,24の第2の電極は、配線L12によって接続される。コンデンサ3の第2の電極と電源端子T4は、配線L13によって接続される。電源配線L13は、信号端子T1,T2(信号電極E1,E2)と、それらと隣接する端子T(電極E)群との間を通過する。電源配線L11〜L13は、コンデンサ2,3、水晶発振子4、抵抗素子5、信号配線L1〜L3、および信号端子T1,T2を囲むように配置されている。   Power supply terminals T5 and T6 receive ground voltage VSS and power supply voltage VCC from the outside, respectively. The power terminals T3 and T6 and the first electrode of the capacitor 24 are connected by a power line L11. The power supply line L11 is disposed adjacent to the signal line L3. The second electrodes of the capacitors 2, 3 and 24 are connected by a wiring L12. The second electrode of the capacitor 3 and the power supply terminal T4 are connected by a wiring L13. The power supply line L13 passes between the signal terminals T1 and T2 (signal electrodes E1 and E2) and the terminal T (electrode E) group adjacent thereto. The power supply lines L11 to L13 are arranged so as to surround the capacitors 2 and 3, the crystal oscillator 4, the resistance element 5, the signal lines L1 to L3, and the signal terminals T1 and T2.

この実施の形態2では、信号端子T1,T2(信号電極E1,E2)がX方向に互いに隣接して配置され、信号端子T1(信号電極E1)と電源端子T3(電源電極E3)がY方向に互いに隣接して配置され、電源端子T3,T4(電源電極E3,E4)がX方向に互いに隣接して配置される。また、電源端子T3,T4(電源電極E3,E4)と電源配線L11〜L13で環状のシールド部材を構成する。これにより、隣接する2つの端子T(電極E)間に1本の配線Lのみを通過させる配線ルールで発振回路を実現することができた。   In the second embodiment, the signal terminals T1 and T2 (signal electrodes E1 and E2) are arranged adjacent to each other in the X direction, and the signal terminal T1 (signal electrode E1) and the power supply terminal T3 (power supply electrode E3) are in the Y direction. And power supply terminals T3 and T4 (power supply electrodes E3 and E4) are arranged adjacent to each other in the X direction. The power supply terminals T3 and T4 (power supply electrodes E3 and E4) and the power supply wirings L11 to L13 constitute an annular shield member. As a result, an oscillation circuit can be realized with a wiring rule that allows only one wiring L to pass between two adjacent terminals T (electrodes E).

このような配線ルールで発振回路を実現したので、プリント配線基板21の配線幅および配線間隔を大きくすることができ、プリント配線基板21の低コスト化を図ることができる。また、BGAパッケージ23の電極Eのピッチを小さくすることができ、BGAパッケージ23の小型化、低コスト化を図ることができる。   Since the oscillation circuit is realized by such a wiring rule, the wiring width and wiring interval of the printed wiring board 21 can be increased, and the cost of the printed wiring board 21 can be reduced. Further, the pitch of the electrodes E of the BGA package 23 can be reduced, and the BGA package 23 can be reduced in size and cost.

BGAパッケージ23の水晶発振子4側の1辺を通過する配線Lのうち発振回路に関連する配線Lの数は、図3に示されている配線L1,L3,L11,L13の合計4本となる。この配線数は、比較例よりも2本少ない。BGAパッケージ23を小型化すると、BGAパッケージ23の外周が短くなるので、BGAパッケージ23から引き出せる配線Lの数が減ってしまう。しかし、本実施の形態2では、発振回路に関連する配線Lの本数を減らしたので、BGAパッケージ23の小型化を図ることができる。   Of the wirings L passing through one side of the BGA package 23 on the crystal oscillator 4 side, the number of wirings L related to the oscillation circuit is a total of four wirings L1, L3, L11, and L13 shown in FIG. Become. The number of wires is two less than the comparative example. When the BGA package 23 is downsized, the outer periphery of the BGA package 23 is shortened, so that the number of wirings L that can be drawn from the BGA package 23 is reduced. However, in the second embodiment, since the number of wirings L related to the oscillation circuit is reduced, the BGA package 23 can be reduced in size.

なお、この実施の形態2では、電源端子T5,T6にそれぞれ接地電圧VSSおよび電源電圧VCCを印加したが、逆に、電源端子T5,T6にそれぞれ電源電圧VCCおよび接地電圧VSSを印加しても発振回路は同様に動作し、同じ効果が得られる。   In the second embodiment, the ground voltage VSS and the power supply voltage VCC are applied to the power supply terminals T5 and T6, respectively. Conversely, even if the power supply voltage VCC and the ground voltage VSS are applied to the power supply terminals T5 and T6, respectively. The oscillation circuit operates in the same way, and the same effect can be obtained.

また、信号端子T1とT2(信号電極E1とE2)の位置を入れ換えてもよい。すなわち、信号端子T2(信号電極E2)をBGAパッケージ9の1辺に隣接させて配置し、信号端子T2,T1(信号電極E2,E1)をX方向に互いに隣接させて配置し、信号配線L1,L2および抵抗素子5の位置と信号配線L3の位置とを入れ換えてもよい。この場合も、発振回路は同様に動作し、同じ効果が得られる。   Further, the positions of the signal terminals T1 and T2 (signal electrodes E1 and E2) may be interchanged. That is, the signal terminal T2 (signal electrode E2) is arranged adjacent to one side of the BGA package 9, the signal terminals T2, T1 (signal electrodes E2, E1) are arranged adjacent to each other in the X direction, and the signal wiring L1 , L2 and the resistance element 5 may be interchanged with the position of the signal line L3. Also in this case, the oscillation circuit operates in the same manner, and the same effect can be obtained.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

1,11,21 プリント配線基板、2,3,24 コンデンサ、4 水晶発振子、5 抵抗素子、6,12,22 半導体装置、7 インバータ、7a,7b 電源ノード、8 半導体チップ、9,13,23 BGAパッケージ、E 電極、E1,E2 信号電極、E3,E4 電源電極、L 配線、L1〜L3 信号配線、L4〜L7,L11〜L13 電源配線、T 端子、T1,T2 信号端子、T3〜T6 電源端子、V 貫通ビア。   1, 11, 21 Printed circuit board, 2, 3, 24 capacitor, 4 crystal oscillator, 5 resistance element, 6, 12, 22 semiconductor device, 7 inverter, 7a, 7b power supply node, 8 semiconductor chip, 9, 13, 23 BGA package, E electrode, E1, E2 signal electrode, E3, E4 power supply electrode, L wiring, L1 to L3 signal wiring, L4 to L7, L11 to L13 power supply wiring, T terminal, T1, T2 signal terminal, T3 to T6 Power supply terminal, V through via.

Claims (7)

水晶発振子、抵抗素子、第1のコンデンサ、第2のコンデンサ、および半導体装置を含む発振回路を搭載したプリント配線基板を備え、
前記半導体装置は、インバータを搭載した半導体チップと、前記半導体チップを搭載したパッケージとを備え、
前記パッケージの裏面には、前記裏面の1辺と平行な第1の方向に第1のピッチで配列されるとともに、前記第1の方向と直交する第2の方向に第2のピッチで配列された複数の電極が設けられ、
前記複数の電極は、
それぞれ前記インバータの出力ノードおよび入力ノードに接続された第1および第2の信号電極と、
それぞれ前記インバータの第1および第2の電源ノードに接続された第1および第2の電源電極とを含み、
前記第1の信号電極は、前記パッケージの前記裏面の前記1辺に隣接して配置され、
前記第1および第2の信号電極は、前記第2の方向に互いに隣接して配置され、
前記第1の信号電極および前記第1の電源電極は、前記第1の方向に互いに隣接して配置されている、電子機器。
A printed wiring board having an oscillation circuit including a crystal oscillator, a resistance element, a first capacitor, a second capacitor, and a semiconductor device;
The semiconductor device includes a semiconductor chip on which an inverter is mounted, and a package on which the semiconductor chip is mounted.
The back surface of the package is arranged at a first pitch in a first direction parallel to one side of the back surface, and at a second pitch in a second direction orthogonal to the first direction. Provided with a plurality of electrodes,
The plurality of electrodes are:
First and second signal electrodes respectively connected to an output node and an input node of the inverter;
First and second power electrodes respectively connected to the first and second power nodes of the inverter;
The first signal electrode is disposed adjacent to the one side of the back surface of the package,
The first and second signal electrodes are disposed adjacent to each other in the second direction;
The electronic device, wherein the first signal electrode and the first power supply electrode are disposed adjacent to each other in the first direction.
さらに、第3のコンデンサを備え、
前記第1および第2の電源電極は、前記第2の方向に互いに隣接して配置され、
前記抵抗素子の第1および第2の電極と、前記第1のコンデンサの第1の電極と、前記水晶発振子の第1および第2の電極と、前記第2のコンデンサの第1の電極とは、前記第1の信号電極から見て前記第2の方向に配列され、
前記第3のコンデンサの第1および第2の電極は、前記第1の電源電極から見て前記第2の方向に配列され、
前記プリント配線基板は、
前記第1の信号電極と前記抵抗素子の第1の電極とを接続する第1の信号配線と、
前記抵抗素子の第2の電極と前記第1のコンデンサの第1の電極と前記水晶発振子の第1の電極とを接続する第2の信号配線と、
前記第1の信号電極と前記第1の電源電極との間を通過し、前記第2の信号電極と前記水晶発振子の第2の電極と前記第2のコンデンサの第1の電極とを接続する第3の信号配線と、
前記第1の電源電極と前記第3のコンデンサの第1の電極とを接続する第1の電源配線と、
前記第1および第2の信号電極とそれらに隣接する他の電極群との間を通過し、前記第2の電源電極と前記第1〜第3のコンデンサの第2の電極とを接続する第2の電源配線とを備え、
前記第1および第2の電源配線は、前記水晶発振子と、前記抵抗素子と、前記第1および第2のコンデンサと、前記第1〜第3の信号配線と、前記第1および第2の信号電極とを囲むように配置されている、請求項1に記載の電子機器。
In addition, a third capacitor is provided,
The first and second power supply electrodes are disposed adjacent to each other in the second direction;
First and second electrodes of the resistive element, first electrodes of the first capacitor, first and second electrodes of the crystal oscillator, and a first electrode of the second capacitor; Are arranged in the second direction as viewed from the first signal electrode,
The first and second electrodes of the third capacitor are arranged in the second direction when viewed from the first power supply electrode,
The printed wiring board is
A first signal wiring connecting the first signal electrode and the first electrode of the resistive element;
A second signal line connecting the second electrode of the resistive element, the first electrode of the first capacitor, and the first electrode of the crystal oscillator;
Passing between the first signal electrode and the first power supply electrode, and connecting the second signal electrode, the second electrode of the crystal oscillator, and the first electrode of the second capacitor A third signal wiring to
A first power supply wiring connecting the first power supply electrode and the first electrode of the third capacitor;
The first signal electrode passes between the first and second signal electrodes and another electrode group adjacent thereto, and connects the second power supply electrode and the second electrodes of the first to third capacitors. 2 power wirings,
The first and second power supply lines include the crystal oscillator, the resistance element, the first and second capacitors, the first to third signal lines, and the first and second lines. The electronic device according to claim 1, wherein the electronic device is disposed so as to surround the signal electrode.
前記第1の電源配線は外部から電源電圧を受け、
前記第2の電源配線は外部から接地電圧を受ける、請求項2に記載の電子機器。
The first power supply wiring receives a power supply voltage from the outside,
The electronic device according to claim 2, wherein the second power supply wiring receives a ground voltage from outside.
前記第1の電源配線は外部から接地電圧を受け、
前記第2の電源配線は外部から電源電圧を受ける、請求項2に記載の電子機器。
The first power supply wiring receives a ground voltage from the outside,
The electronic device according to claim 2, wherein the second power supply wiring receives a power supply voltage from outside.
前記抵抗素子の第1および第2の電極と、前記第1のコンデンサの第1の電極と、前記水晶発振子の第1および第2の電極と、前記第2のコンデンサの第1の電極とは、前記第1の信号電極から見て前記第2の方向に配列され、
前記プリント配線基板は、
前記第1の信号電極と前記抵抗素子の第1の電極とを接続する第1の信号配線と、
前記抵抗素子の第2の電極と前記第1のコンデンサの第1の電極と前記水晶発振子の第1の電極とを接続する第2の信号配線と、
前記第1の信号電極と前記第1の電源電極との間を通過し、前記第2の信号電極と前記水晶発振子の第2の電極と前記第2のコンデンサの第1の電極とを接続する第3の信号配線と、
前記第1の電源電極と前記第1および第2のコンデンサの第2の電極とを接続する第1の電源配線と、
前記第1および第2の信号電極とそれらに隣接する他の電極群との間を通過し、前記第1の電源電極と前記第2のコンデンサの第2の電極を接続する第2の電源配線とを備え、
前記第1および第2の電源配線は、前記水晶発振子と、前記抵抗素子と、前記第1および第2のコンデンサと、前記第1〜第3の信号配線と、前記第1および第2の信号電極とを囲むように配置されている、請求項1に記載の電子機器。
First and second electrodes of the resistive element, first electrodes of the first capacitor, first and second electrodes of the crystal oscillator, and a first electrode of the second capacitor; Are arranged in the second direction as viewed from the first signal electrode,
The printed wiring board is
A first signal wiring connecting the first signal electrode and the first electrode of the resistive element;
A second signal line connecting the second electrode of the resistive element, the first electrode of the first capacitor, and the first electrode of the crystal oscillator;
Passing between the first signal electrode and the first power supply electrode, and connecting the second signal electrode, the second electrode of the crystal oscillator, and the first electrode of the second capacitor A third signal wiring to
A first power supply wiring connecting the first power supply electrode and the second electrode of the first and second capacitors;
A second power supply wiring that passes between the first and second signal electrodes and another electrode group adjacent thereto and connects the first power supply electrode and the second electrode of the second capacitor. And
The first and second power supply lines include the crystal oscillator, the resistance element, the first and second capacitors, the first to third signal lines, and the first and second lines. The electronic device according to claim 1, wherein the electronic device is disposed so as to surround the signal electrode.
前記第1および第2の電源配線は外部から接地電圧を受ける、請求項5に記載の電子機器。   The electronic apparatus according to claim 5, wherein the first and second power supply wirings receive a ground voltage from the outside. 前記第1および第2の電源配線は外部から電源電圧を受ける、請求項5に記載の電子機器。   The electronic device according to claim 5, wherein the first and second power supply wirings receive a power supply voltage from the outside.
JP2012030334A 2012-02-15 2012-02-15 Electronic apparatus Pending JP2013168767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012030334A JP2013168767A (en) 2012-02-15 2012-02-15 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012030334A JP2013168767A (en) 2012-02-15 2012-02-15 Electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013168767A true JP2013168767A (en) 2013-08-29

Family

ID=49178865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012030334A Pending JP2013168767A (en) 2012-02-15 2012-02-15 Electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013168767A (en)

Similar Documents

Publication Publication Date Title
JP4746770B2 (en) Semiconductor device
JP4273098B2 (en) Multilayer printed circuit board
US10470296B2 (en) Printed circuit board, printed wiring board, and differential transmission circuit
JP6429647B2 (en) Semiconductor device
JP2010192680A (en) Semiconductor device
US20140078702A1 (en) Multilayer printed circuit board
JP2006313855A (en) Semiconductor circuit
JP2013251303A (en) Semiconductor package and lamination type semiconductor package
JP6611555B2 (en) Printed circuit board and electronic device
US20130343024A1 (en) Printed circuit board and printed wiring board
JP2014207462A (en) Semiconductor device and semiconductor module
JP5460616B2 (en) Semiconductor package
US8284564B2 (en) Circuit board
JP2009088063A (en) Semiconductor apparatus and method of designing the same
US9226386B2 (en) Printed circuit board with reduced emission of electro-magnetic radiation
JP2013168767A (en) Electronic apparatus
JP2018060899A (en) Semiconductor device and display device
JP2006302944A (en) Multilayer printed wiring board
TWI586231B (en) Power and signal extender and related circuit board
JP2012204575A (en) Semiconductor device
JP2009044029A (en) Circuit device mounted with a plurality of microcomputers
JP2008010469A (en) Electronic device
JP2009117697A (en) Semiconductor integrated circuit and electronic circuit
JP6449132B2 (en) Signal processing device
JP2015012168A (en) Printed circuit board