JP2013165203A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013165203A
JP2013165203A JP2012027985A JP2012027985A JP2013165203A JP 2013165203 A JP2013165203 A JP 2013165203A JP 2012027985 A JP2012027985 A JP 2012027985A JP 2012027985 A JP2012027985 A JP 2012027985A JP 2013165203 A JP2013165203 A JP 2013165203A
Authority
JP
Japan
Prior art keywords
film
cylinder
support
opening
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012027985A
Other languages
Japanese (ja)
Inventor
Nobuyuki Sako
信行 迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2012027985A priority Critical patent/JP2013165203A/en
Publication of JP2013165203A publication Critical patent/JP2013165203A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To ensure continuity of a support film.SOLUTION: A semiconductor device manufacturing method comprises: forming a cylinder interlayer film, a support film and a sacrificial film by stacking; forming a plurality of cylinder holes which pierce the cylinder interlayer film, the support film and the sacrificial film, by arranging the plurality of cylinder holes at regular intervals along first and second directions which are orthogonal to each other; forming a plurality of electrodes each composed of a metal film which covers an internal surface of the cylinder hole; removing the sacrificial film to cause a part of each electrode to project from a top face of the support film; forming a mask film on the support film so as to fill between projections which are adjacent to each other in the first and second directions and to leave a clearance between the projections adjacent to each other in a third direction other than the first and second directions; etching back the mask film to expose a part of the support film; removing the exposed part of the support film to form a first opening; forming a reinforcement film for covering an exposed surface in the first opening so as not to completely fill the first opening; etching back the reinforcement film to form a second opening in the first opening; and removing the cylinder interlayer film through the second opening.

Description

本発明は、半導体装置の製造方法に関し、特に、配列形成された高アスペクト比の複数の電極を含む半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a plurality of electrodes having a high aspect ratio arranged in an array.

半導体装置の一つであるDRAM(Dynamic Random Memory)では、微細化に伴う占有面積の減少に抗してセルキャパシタの静電容量を確保するため、セルキャパシタとしてシリンダ型キャパシタが採用されている。   In a DRAM (Dynamic Random Memory) which is one of semiconductor devices, a cylinder type capacitor is used as a cell capacitor in order to secure the capacitance of the cell capacitor against a decrease in occupied area accompanying miniaturization.

シリンダ型キャパシタの下部電極は、高アスペクト比を有するので、製造時に倒壊のおそれがある。この倒壊を防ぐため、複数の下部電極は、サポート膜を用いて相互に連結されている。   Since the lower electrode of the cylinder type capacitor has a high aspect ratio, it may collapse during manufacture. In order to prevent this collapse, the plurality of lower electrodes are connected to each other using a support film.

関連する半導体装置の製造方法は、例えば、特許文献1に示される。   A related semiconductor device manufacturing method is disclosed in Patent Document 1, for example.

特許文献1の製造方法では、下部電極を形成するためのシリンダ層間膜の上にサポート膜及び酸化膜を順に形成する。酸化膜、サポート膜及びシリンダ層間膜を貫くように下部電極形成用のシリンダホールを形成し、その内部に下部電極を形成する。酸化膜を除去し、下部電極の一部を突出させる。突出した下部電極を覆うようにサポート膜上にマスク膜を形成する。マスク膜をエッチバックしてサポート膜の一部を露出させる。このとき下部電極の突出部の周囲にマスク膜が残存する。残存するマスク膜をマスクとして露出したサポート膜をエッチング除去し、サポート膜に開口を形成する。サポート膜に形成された開口を通じて、サポート膜の下のシリンダ層間膜を除去する。シリンダ層間膜が除去されても、複数の下部電極はサポート膜により相互接続されているので、それらの倒壊は防止される。   In the manufacturing method of Patent Document 1, a support film and an oxide film are sequentially formed on a cylinder interlayer film for forming a lower electrode. A cylinder hole for forming a lower electrode is formed so as to penetrate the oxide film, the support film, and the cylinder interlayer film, and a lower electrode is formed therein. The oxide film is removed and a part of the lower electrode is protruded. A mask film is formed on the support film so as to cover the protruding lower electrode. The mask film is etched back to expose a part of the support film. At this time, the mask film remains around the protruding portion of the lower electrode. The exposed support film is removed by etching using the remaining mask film as a mask to form an opening in the support film. The cylinder interlayer film under the support film is removed through the opening formed in the support film. Even if the cylinder interlayer film is removed, since the plurality of lower electrodes are interconnected by the support film, their collapse is prevented.

特開2005−229097号公報JP 2005-229097 A

特許文献1に記載の製造方法では、下部電極の突出部の周囲にマスク膜を残存させる。隣接する下部電極の周囲に残存させたマスク膜が互いに連続していれば、それを用いてサポート膜に開口を形成しても、そのサポート膜は、隣接する下部電極を相互に連結する。これにより、下部電極の倒壊を防止し、倒壊によるショート(短絡)の発生などを防止する。   In the manufacturing method described in Patent Document 1, the mask film is left around the protruding portion of the lower electrode. If the mask films left around the adjacent lower electrodes are continuous with each other, even if an opening is formed in the support film using the mask films, the support films connect the adjacent lower electrodes to each other. This prevents the lower electrode from collapsing and prevents the occurrence of a short circuit due to the collapse.

しかしながら、この方法は、複数の下部電極が全て同一に形成されることを前提としている。つまり、製造バラツキによって生じる複数の下部電極のサイズのばらつきについて全く考慮されていない。   However, this method is based on the premise that the plurality of lower electrodes are all formed identically. That is, no consideration is given to variations in the size of the plurality of lower electrodes caused by manufacturing variations.

詳述すると、下部電極の周囲に残存するマスク膜が覆う範囲は、その膜厚に依存する。隣接する下部電極間の距離が一定であれば、マスク膜の膜厚をその距離よりも大きくすることで隣接する下部電極の周囲に残存するマスク膜を連続させることができる。ところが、製造バラツキによって、複数の下部電極の一部に径の小さい下部電極が形成されると、その周囲に残存するマスク膜は、隣接する下部電極の周囲に残存するマスク膜から分離したものとなる。このようなマスク膜を用いてサポート膜に開口を形成すると、径の小さい下部電極の周囲のサポート膜は、他の下部電極の周囲のサポート膜から切り離される。なお、マスク膜の膜厚を大きくしすぎるとサポート膜に開口を形成することができなくなる。   More specifically, the range covered by the mask film remaining around the lower electrode depends on the film thickness. If the distance between adjacent lower electrodes is constant, the mask film remaining around the adjacent lower electrode can be made continuous by increasing the film thickness of the mask film larger than the distance. However, when a lower electrode having a small diameter is formed in a part of the plurality of lower electrodes due to manufacturing variations, the mask film remaining around the lower electrode is separated from the mask film remaining around the adjacent lower electrode. Become. When an opening is formed in the support film using such a mask film, the support film around the lower electrode having a small diameter is separated from the support films around the other lower electrodes. If the mask film is too thick, an opening cannot be formed in the support film.

下部電極の径は、シリンダホールの径に依存する。微細化の進展に伴い、多数のシリンダホールの径を均一に形成することは困難になっており、上記問題は、ますます大きくなっている。   The diameter of the lower electrode depends on the diameter of the cylinder hole. With the progress of miniaturization, it has become difficult to form a large number of cylinder holes with uniform diameters, and the above problem is getting larger.

本発明の一実施の形態に係る半導体装置の製造方法は、シリンダ層間膜、サポート膜及び犠牲膜をこの順に積層形成し、前記犠牲膜、前記サポート膜及び前記シリンダ層間膜を貫く複数のシリンダホールを、互いに直交する第1及び第2の方向に沿って等間隔に配列形成し、前記複数のシリンダホールの内壁面をそれぞれ覆うメタル膜からなる複数の電極を形成し、前記犠牲膜を除去して前記複数の電極の一部を前記サポート膜の上面から突出させて複数の突出部を形成し、前記第1及び前記第2の方向に隣接する突出部間を埋め、かつ前記第1及び前記第2の方向以外の第3の方向に隣接する突出部間に隙間を残すように、前記複数の突出部を覆うマスク膜を前記サポート膜上に形成し、前記マスク膜をエッチバックして前記サポート膜の一部を露出させ、前記サポート膜の露出部分を除去して当該サポート膜に第1の開口を形成し、前記第1の開口を完全に埋め込まないように、前記第1の開口内に露出する露出面を覆う補強膜を形成し、前記補強膜をエッチバックして前記第1の開口内に第2の開口を形成して前記シリンダ層間膜の上面の一部を露出させ、前記第2の開口を通じて前記シリンダ層間膜を除去する、ことを特徴とする。   A method of manufacturing a semiconductor device according to an embodiment of the present invention includes a cylinder interlayer film, a support film, and a sacrificial film stacked in this order, and a plurality of cylinder holes penetrating the sacrificial film, the support film, and the cylinder interlayer film. Are arranged at equal intervals along the first and second directions orthogonal to each other, a plurality of electrodes made of metal films respectively covering the inner wall surfaces of the plurality of cylinder holes are formed, and the sacrificial film is removed. A part of the plurality of electrodes projecting from the upper surface of the support film to form a plurality of projecting parts, filling between the projecting parts adjacent in the first and second directions, and the first and A mask film covering the plurality of protrusions is formed on the support film so as to leave a gap between the protrusions adjacent in the third direction other than the second direction, and the mask film is etched back to form the mask film. Support membrane Exposing the portion of the support film to form a first opening in the support film and exposing the first opening so as not to completely fill the first opening. Forming a reinforcing film covering the surface; etching back the reinforcing film to form a second opening in the first opening to expose a part of the upper surface of the cylinder interlayer film; and The cylinder interlayer film is removed through.

本発明によれば、補強膜を形成するようにしたことで、サポート膜に第1の開口を形成したときに孤立したサポート膜部分が存在しても、孤立したサポート膜部分をサポート膜の他の部分に連結することができる。これにより、下部電極の倒壊を防止し、歩留まりの向上を図ることができる。   According to the present invention, since the reinforcing film is formed, the isolated support film part is separated from the support film even if the isolated support film part exists when the first opening is formed in the support film. It can be connected to the part. Thereby, the lower electrode can be prevented from collapsing and the yield can be improved.

本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図であって、シリンダホール形成用のマスクパターンを形成した後の状態を示す(a)平面図及び(b)B−B線断面図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention, Comprising: (a) Top view and (b) which show the state after forming the mask pattern for cylinder hole formation It is a BB sectional view. 図1に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 2A is a plan view and FIG. 2B is a cross-sectional view taken along the line BB for explaining the process following FIG. 1. 図2に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 3A is a plan view and FIG. 3B is a cross-sectional view taken along the line BB for explaining a process following FIG. 2. 図3に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 4A is a plan view and FIG. 4B is a cross-sectional view taken along the line BB for explaining a process following FIG. 3. 図4に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 5A is a plan view and FIG. 5B is a cross-sectional view taken along line BB for explaining the process following FIG. 4. 図5に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。6A is a plan view and FIG. 6B is a cross-sectional view taken along the line BB for explaining the process following FIG. 5. 図6に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 7A is a plan view and FIG. 7B is a cross-sectional view taken along line BB for explaining the process following FIG. 6. 図7に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 8A is a plan view and FIG. 8B is a cross-sectional view taken along the line BB for explaining the process following FIG. 7. 図8に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 9A is a plan view and FIG. 9B is a cross-sectional view taken along line BB for explaining the process following FIG. 8. 図9に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 10A is a plan view and FIG. 10B is a cross-sectional view taken along the line BB for explaining the process following FIG. 9. 図10に続く工程を説明するための(a)平面図及び(b)B−B線断面図である。FIG. 11A is a plan view and FIG. 11B is a cross-sectional view taken along the line BB for explaining the process following FIG. 10.

以下、図面を参照して本発明の実施の形態について詳細に説明する。ここでは、半導体装置としてシリンダー型セルキャパシタを採用するDRAMを例示するが、本発明は、これに限らず、種々の半導体装置に適用可能である。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Here, a DRAM employing a cylinder type cell capacitor is illustrated as a semiconductor device, but the present invention is not limited to this and can be applied to various semiconductor devices.

図1乃至図11は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。各図(a)は、各工程における製造途中の半導体装置の一部を表す平面図、各図(b)は、そのB−B線断面図である。   1 to 11 are views for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention. Each drawing (a) is a plan view showing a part of a semiconductor device being manufactured in each step, and each drawing (b) is a sectional view taken along the line BB.

以下、本発明の第1の実施の形態に係る半導体装置の製造方法について説明する。   A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described below.

まず、公知の方法を用いて、図1(a)及び(b)に示す状態を得る。   First, the state shown in FIGS. 1A and 1B is obtained using a known method.

即ち、Si基板等の半導体基板11に、図示しない複数の素子を形成する。複数の素子には複数のセルトランジスタが含まれる。複数のセルトランジスタは、互いに交差する2方向に沿って配列形成される。   That is, a plurality of elements (not shown) are formed on a semiconductor substrate 11 such as a Si substrate. The plurality of elements include a plurality of cell transistors. The plurality of cell transistors are arranged along two directions intersecting each other.

次に、半導体基板11の上に、素子を覆う第1の層間絶縁膜(酸化膜)12を形成する。そして、第1層間絶縁膜12を貫いて半導体基板11に達する複数の容量コンタクト13を形成する。容量コンタクト13は、セルトランジスタのソース・ドレイン領域の一方と、後述する下部電極との間を電気的に接続する。容量コンタクト13は、セルトランジスタの配列に応じて互いに交差する2方向に沿って配列形成される。ここでは、互いに直交する第1及び第2の方向(図1(a)の上下方向及び左右方向)に沿って配列されているものとする。   Next, a first interlayer insulating film (oxide film) 12 covering the element is formed on the semiconductor substrate 11. Then, a plurality of capacitive contacts 13 reaching the semiconductor substrate 11 through the first interlayer insulating film 12 are formed. The capacitor contact 13 electrically connects one of the source / drain regions of the cell transistor and a lower electrode described later. Capacitance contacts 13 are arranged along two directions intersecting each other according to the arrangement of the cell transistors. Here, it is assumed that they are arranged along first and second directions (vertical direction and horizontal direction in FIG. 1A) orthogonal to each other.

また、第1層間膜12の上に、周辺配線14を形成する。   A peripheral wiring 14 is formed on the first interlayer film 12.

次に、第1層間膜12の上に、容量コンタク13の上面及び周辺配線14を覆う、ストッパー窒化膜15を形成する。続いて、ストッパー窒化膜15の上に、シリンダー層間膜(酸化膜)16、サポート窒化膜(サポート膜)17、酸化膜(犠牲膜)18、非晶質カーボン膜19、反射防止膜20、及びフォトレジスト21をこの順に形成する。なお、ストッパー窒化膜15は、後にシリンダー層間膜をエッチング除去する際のストッパーとして機能する。また、サポート窒化膜17は、シリンダー層間膜16及び酸化膜18に対して、エッチング選択比を取れるものとする。   Next, a stopper nitride film 15 that covers the upper surface of the capacitor contact 13 and the peripheral wiring 14 is formed on the first interlayer film 12. Subsequently, on the stopper nitride film 15, a cylinder interlayer film (oxide film) 16, a support nitride film (support film) 17, an oxide film (sacrificial film) 18, an amorphous carbon film 19, an antireflection film 20, and Photoresist 21 is formed in this order. The stopper nitride film 15 functions as a stopper when the cylinder interlayer film is etched away later. The support nitride film 17 has an etching selectivity with respect to the cylinder interlayer film 16 and the oxide film 18.

次に、フォトレジスト21に、複数のシリンダー開口22を配列形成する。複数のシリンダー開口22の配列は、容量コンタクト13の配列に一致させる。   Next, a plurality of cylinder openings 22 are arranged in the photoresist 21. The arrangement of the plurality of cylinder openings 22 is matched with the arrangement of the capacitive contacts 13.

図1(a)及び(b)において、複数のシリンダー開口22が配列形成されている領域がメモリセル領域23である。メモリセル領域23の周囲には、メモリセルを駆動する周辺回路等が配置される周辺回路領域24が設けられている。   In FIGS. 1A and 1B, a memory cell region 23 is a region where a plurality of cylinder openings 22 are arranged. Around the memory cell region 23, there is provided a peripheral circuit region 24 in which peripheral circuits for driving the memory cells are arranged.

ここで、複数のシリンダー開口22は、全て同一径に設計されている。しかし、実際には製造バラツキにより、必ずしも全てのシリンダー開口22は同一径を有するものとはならない。図1(a)及び(b)では、適正範囲内の径を有するシリンダー開口22を比較的大きい○で示し、適正範囲外の径を有するシリンダー開口22を比較的小さい○で示している。なお、シリンダー開口パターンの連続性が途切れるメモリセル領域23の周辺部において、シリンダー開口22の径のバラツキが大きい傾向がある。   Here, the plurality of cylinder openings 22 are all designed to have the same diameter. However, in practice, not all cylinder openings 22 have the same diameter due to manufacturing variations. 1A and 1B, the cylinder opening 22 having a diameter within the proper range is indicated by a relatively large circle, and the cylinder opening 22 having a diameter outside the proper range is indicated by a relatively small circle. Note that the diameter variation of the cylinder opening 22 tends to be large in the peripheral portion of the memory cell region 23 where the continuity of the cylinder opening pattern is interrupted.

次に、フォトレジスト21を最初のマスクとして、反射防止膜20、非晶質カーボン膜19、酸化膜18、サポート窒化膜17、シリンダー層間膜16及びストッパー窒化膜15を順次ドライエッチングし、図2(a)及び(b)に示すように、シリンダホール25-1,25−2を形成する。このとき、径の大きいシリンダー開口22に対応するシリンダホール25−1は、容量コンタクト13に達する。一方、径の小さいシリンダー開口22に対応するシリンダーホール25−2は、容量コンタクト13に達しない場合がある。   Next, using the photoresist 21 as an initial mask, the antireflection film 20, the amorphous carbon film 19, the oxide film 18, the support nitride film 17, the cylinder interlayer film 16, and the stopper nitride film 15 are sequentially dry-etched, and FIG. As shown in (a) and (b), cylinder holes 25-1, 25-2 are formed. At this time, the cylinder hole 25-1 corresponding to the cylinder opening 22 having a large diameter reaches the capacity contact 13. On the other hand, the cylinder hole 25-2 corresponding to the cylinder opening 22 having a small diameter may not reach the capacity contact 13.

シリンダホール25の形成中にフォトレジストマスク21及び反射防止膜20は消失する。その後、非晶質カーボン膜19を除去し、酸化膜18の上面を露出させる。   During the formation of the cylinder hole 25, the photoresist mask 21 and the antireflection film 20 disappear. Thereafter, the amorphous carbon film 19 is removed, and the upper surface of the oxide film 18 is exposed.

次に、図3(a)及び(b)に示すように、露出面全面に下部電極となるメタル膜31を形成する。シリンダホール25-1,25-2の内壁面にもメタル膜が形成されるように、CVD(Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いることができる。メタル膜31としては、窒化チタン(TiN)膜を用いることができる。   Next, as shown in FIGS. 3A and 3B, a metal film 31 to be a lower electrode is formed on the entire exposed surface. A CVD (Chemical Vapor Deposition) method or an ALD (Atomic Layer Deposition) method can be used so that a metal film is also formed on the inner wall surfaces of the cylinder holes 25-1 and 25-2. As the metal film 31, a titanium nitride (TiN) film can be used.

次に、ドライエッチングにより、メタル膜31を全面エッチバックする。これにより、メタル膜31は、図4(a)及び(b)に示すように、シリンダホール25-1,25-2の各々に対応する部分、即ち下部電極41、に分離される。以下、シリンダホール25−1に形成された下部電極41を正常下部電極、シリンダホール25-2に形成された下部電極を不良下部電極と呼ぶことがある。   Next, the entire metal film 31 is etched back by dry etching. As a result, as shown in FIGS. 4A and 4B, the metal film 31 is separated into portions corresponding to the cylinder holes 25-1 and 25-2, that is, the lower electrode 41. Hereinafter, the lower electrode 41 formed in the cylinder hole 25-1 may be referred to as a normal lower electrode, and the lower electrode formed in the cylinder hole 25-2 may be referred to as a defective lower electrode.

次に、図5(a)及び(b)に示すように、酸化膜18を除去し、サポート窒化膜17の上面を露出させるとともに、下部電極41の一部をサポート窒化膜17の上面から突出させる。酸化膜18の除去には、フッ化水素酸(HF)をエッチング薬液とするウエットエッチングを用いることができる。   Next, as shown in FIGS. 5A and 5B, the oxide film 18 is removed to expose the upper surface of the support nitride film 17, and a part of the lower electrode 41 protrudes from the upper surface of the support nitride film 17. Let For the removal of the oxide film 18, wet etching using hydrofluoric acid (HF) as an etchant can be used.

なお、サポート窒化膜17の上に酸化膜18を形成したのは、上述のように下部電極41の一部をサポート窒化膜上に突出させるためである。下部電極41の一部を突出させることにより、以下に説明するように、サポート窒化膜17のセルフアラインエッチングが可能になる。   The reason why the oxide film 18 is formed on the support nitride film 17 is to project a part of the lower electrode 41 on the support nitride film as described above. By projecting a part of the lower electrode 41, the support nitride film 17 can be self-aligned as described below.

次に、図6(a)及び(b)に示すように、マスク用酸化膜61を形成する。マスク用酸化膜61の形成には、埋設性に優れるALD法を用いる。マスク用酸化膜61は、突出した下部電極41の周囲を覆い円柱状部を形成する。マスク用酸化膜61の膜厚の増加に伴い、隣接する下部電極41を覆うマスク用酸化膜61の円柱状部は互いに連結する。図6(a)の左右方向(第1の方向)及び上下方向(第2の方向)に隣接する正常下部電極を覆うマスク用酸化膜61の円柱状部が互いに連結され、かつ斜め方向(第3の方向)に隣接する円柱状部間には隙間62が残るように、マスク用酸化膜61の膜厚を設定する。これにより、不良下部電極41の周囲のマスク用酸化膜61の円柱状部と、隣接する下部電極41の周囲のマスク用酸化膜61の円柱状部との間には空間63が残る。   Next, as shown in FIGS. 6A and 6B, a mask oxide film 61 is formed. The formation of the mask oxide film 61 uses an ALD method having excellent embedding properties. The mask oxide film 61 covers the periphery of the protruding lower electrode 41 to form a cylindrical portion. As the thickness of the mask oxide film 61 increases, the columnar portions of the mask oxide film 61 covering the adjacent lower electrodes 41 are connected to each other. The columnar portions of the mask oxide film 61 covering the normal lower electrodes adjacent in the left and right direction (first direction) and the up and down direction (second direction) in FIG. The thickness of the mask oxide film 61 is set so that a gap 62 remains between the cylindrical portions adjacent to each other in the direction 3). As a result, a space 63 remains between the columnar portion of the mask oxide film 61 around the defective lower electrode 41 and the columnar portion of the mask oxide film 61 around the adjacent lower electrode 41.

次に、マスク用酸化膜61をエッチバックし、サポート窒化膜17の上面を露出させる。このエッチバックによっても、下部電極41の周囲のマスク用酸化膜61の円柱状部は残存する。即ち、下部電極41の周囲では、サポート窒化膜17は、依然マスク用酸化膜61に覆われたままである。このとき、不良下部電極41の周囲のマスク用酸化膜61の円柱状部は、周囲のマスク用酸化膜61の円柱状部から切り離されて孤立する。   Next, the mask oxide film 61 is etched back to expose the upper surface of the support nitride film 17. Even by this etch back, the cylindrical portion of the mask oxide film 61 around the lower electrode 41 remains. That is, the support nitride film 17 is still covered with the mask oxide film 61 around the lower electrode 41. At this time, the columnar portion of the mask oxide film 61 around the defective lower electrode 41 is separated from the columnar portion of the surrounding mask oxide film 61 and is isolated.

次に、マスク用酸化膜61をマスクとして、サポート窒化膜17をエッチングし、サポート窒化膜に開口(第1の開口)を形成し、図7(a)及び(b)に示すように、開口内にシリンダー層間膜16の上面を露出させる。このとき、四方をマスク用酸化膜61の円柱状部で囲まれた領域72(隙間62)においてもシリンダー層間膜16が露出する。また、孤立したマスク用酸化膜61の円柱状部の周囲のサポート窒化膜17も除去され、その円柱状部に覆われたサポート窒化膜17の部分は周囲から孤立する。この状態でシリンダー層間膜16を除去したとすると、不良下部電極を支持する部材が存在しなくなり、不良下部電極は倒壊する。   Next, using the mask oxide film 61 as a mask, the support nitride film 17 is etched to form an opening (first opening) in the support nitride film, and as shown in FIGS. The upper surface of the cylinder interlayer film 16 is exposed inside. At this time, the cylinder interlayer film 16 is also exposed in a region 72 (gap 62) surrounded on four sides by the columnar portion of the mask oxide film 61. Further, the support nitride film 17 around the columnar portion of the isolated mask oxide film 61 is also removed, and the portion of the support nitride film 17 covered with the columnar portion is isolated from the periphery. If the cylinder interlayer film 16 is removed in this state, there is no member that supports the defective lower electrode, and the defective lower electrode collapses.

このような不良下部電極の倒壊を防ぐため、本実施の形態では、シリンダー層間膜16の除去に先立ち、図8(a)及び(b)に示すように、補強窒化膜(補強膜)を形成する。補強窒化膜81は、サポート窒化膜17と同一の組成を有し、ALD法を用いて、露出面全面に形成される。これにより、補強窒化膜81は、サポート窒化膜17と一体化し、孤立していた不良下部電極の周囲のサポート窒化膜17を、周囲のサポート窒化膜17に連結する。   In order to prevent the collapse of the defective lower electrode, in this embodiment, a reinforced nitride film (reinforcing film) is formed prior to the removal of the cylinder interlayer film 16 as shown in FIGS. To do. The reinforcing nitride film 81 has the same composition as the support nitride film 17 and is formed on the entire exposed surface by using the ALD method. As a result, the reinforcing nitride film 81 is integrated with the support nitride film 17 and connects the support nitride film 17 around the defective defective lower electrode to the surrounding support nitride film 17.

補強窒化膜81の膜厚は、シリンダー層間膜16を除去する際のウエットエッチングにより目減りする分を考慮して設定する。また、その膜厚は、マスク用酸化膜61の円柱状部に四方を囲まれた領域72を埋め込まない厚さ、換言すると、第1の開口を完全に埋め込まない厚さ、とする。   The film thickness of the reinforcing nitride film 81 is set in consideration of the amount that is reduced by wet etching when the cylinder interlayer film 16 is removed. The thickness of the mask oxide film 61 is a thickness that does not embed the region 72 surrounded by the four sides in other words, that is, a thickness that does not completely embed the first opening.

補強窒化膜81をエッチバックし、補強窒化膜81に開口(第2の開口)を形成する。これにより、第2の開口内に再びシリンダー層間膜16の上面を露出させる。このとき、マスク用酸化膜61の円柱状部に四方を囲まれた領域においてもシリンダー層間膜16が露出する。   The reinforcing nitride film 81 is etched back, and an opening (second opening) is formed in the reinforcing nitride film 81. As a result, the upper surface of the cylinder interlayer film 16 is exposed again in the second opening. At this time, the cylinder interlayer film 16 is also exposed in a region surrounded on all sides by the columnar portion of the mask oxide film 61.

次に、露出させたシリンダー層間膜16を除去する。エッチング薬液としてフッ化水素酸(HF)を用いるウエットエッチングにより、図9(a)及び(b)に示すように、サポート窒化膜17の直下に位置するシリンダー層間膜16も完全に除去する。   Next, the exposed cylinder interlayer film 16 is removed. As shown in FIGS. 9A and 9B, the cylinder interlayer film 16 located immediately below the support nitride film 17 is also completely removed by wet etching using hydrofluoric acid (HF) as an etchant.

不良下部電極を含む全ての下部電極41は、サポート窒化膜17(補強窒化膜81の一部を含む)によって相互に連結されているので、倒壊が防止される。ここで、図9(a)と図7(a)との比較から理解されるように、サポート窒化膜17の連結部の幅は補強窒化膜81によって拡げられている。これによりサポート窒化膜17による連結強度が向上し、下部電極41の倒壊をより高い確率で防止する。   Since all the lower electrodes 41 including the defective lower electrode are connected to each other by the support nitride film 17 (including a part of the reinforcing nitride film 81), the collapse is prevented. Here, as understood from the comparison between FIG. 9A and FIG. 7A, the width of the connecting portion of the support nitride film 17 is expanded by the reinforcing nitride film 81. Thereby, the connection strength by the support nitride film 17 is improved, and the collapse of the lower electrode 41 is prevented with a higher probability.

次に、図10(a)及び(b)に示すように、容量絶縁膜101を露出表面全面に形成する。続いて、容量絶縁膜101の上に、上部電極となるTiN膜101及びB−SiGe層を形成する。こうして、配列形成されたシリンダー型のキャパシタが完成する。   Next, as shown in FIGS. 10A and 10B, a capacitor insulating film 101 is formed on the entire exposed surface. Subsequently, a TiN film 101 and a B-SiGe layer serving as an upper electrode are formed on the capacitor insulating film 101. In this way, a cylindrical capacitor with an array formed is completed.

この後、図11(a)及び(b)に示すように、タングステン膜111、層間絶縁膜112,113、プラグ114,115、配線116,117等の形成を行って、半導体装置が完成する。   Thereafter, as shown in FIGS. 11A and 11B, a tungsten film 111, interlayer insulating films 112 and 113, plugs 114 and 115, wirings 116 and 117, and the like are formed to complete the semiconductor device.

以上、本発明について実施の形態に即して説明したが、本発明は上記実施の形態に限らず、本発明の趣旨を逸脱することなく、種々の変更、変形が可能である。各膜の組成や、形成方法は、特に限定されず、種々の公知の組成や形成方法が、その目的に応じて採用できる。   Although the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment, and various changes and modifications can be made without departing from the spirit of the present invention. The composition and formation method of each film are not particularly limited, and various known compositions and formation methods can be employed depending on the purpose.

11 半導体基板
12 第1の層間絶縁膜
13 容量コンタクト
14 周辺回線
15 ストッパー窒化膜
16 シリンダー層間膜
17 サポート窒化膜
18 酸化膜
19 非晶質カーボン膜
20 反射防止膜
21 フォトレジスト
22 シリンダー開口
23 メモリセル領域
24 周辺回路領域
25−1,25−2 シリンダホール
31 メタル膜
41 下部電極
61 マスク用酸化膜
62 隙間
63 空間
72 領域
81 補強窒化膜
101 容量絶縁膜
102 TiN膜
103 B−SiGe層
111 タングステン膜
112,113 層間絶縁膜
114,115 プラグ
116,117 配線
DESCRIPTION OF SYMBOLS 11 Semiconductor substrate 12 1st interlayer insulation film 13 Capacitance contact 14 Peripheral line 15 Stopper nitride film 16 Cylinder interlayer film 17 Support nitride film 18 Oxide film 19 Amorphous carbon film 20 Antireflection film 21 Photo resist 22 Cylinder opening 23 Memory cell Region 24 Peripheral circuit region 25-1, 25-2 Cylinder hole 31 Metal film 41 Lower electrode 61 Oxide film for mask 62 Gap 63 Space 72 Region 81 Reinforced nitride film 101 Capacitive insulating film 102 TiN film 103 B-SiGe layer 111 Tungsten film 112,113 Interlayer insulating film 114,115 Plug 116,117 Wiring

Claims (5)

シリンダ層間膜、サポート膜及び犠牲膜をこの順に積層形成し、
前記犠牲膜、前記サポート膜及び前記シリンダ層間膜を貫く複数のシリンダホールを、互いに直交する第1及び第2の方向に沿って等間隔に配列形成し、
前記複数のシリンダホールの内壁面をそれぞれ覆うメタル膜からなる複数の電極を形成し、
前記犠牲膜を除去して前記複数の電極の一部を前記サポート膜の上面から突出させて複数の突出部を形成し、
前記第1及び前記第2の方向に隣接する突出部間を埋め、かつ前記第1及び前記第2の方向以外の第3の方向に隣接する突出部間に隙間を残すように、前記複数の突出部を覆うマスク膜を前記サポート膜上に形成し、
前記マスク膜をエッチバックして前記サポート膜の一部を露出させ、
前記サポート膜の露出部分を除去して当該サポート膜に第1の開口を形成し、
前記第1の開口を完全に埋め込まないように、前記第1の開口内に露出する露出面を覆う補強膜を形成し、
前記補強膜をエッチバックして前記第1の開口内に第2の開口を形成して前記シリンダ層間膜の上面の一部を露出させ、
前記第2の開口を通じて前記シリンダ層間膜を除去する、
ことを特徴とする半導体装置の製造方法。
Cylinder interlayer film, support film and sacrificial film are laminated in this order,
A plurality of cylinder holes penetrating the sacrificial film, the support film, and the cylinder interlayer film are arranged at equal intervals along the first and second directions orthogonal to each other,
Forming a plurality of electrodes made of metal films respectively covering the inner wall surfaces of the plurality of cylinder holes;
Removing the sacrificial film and projecting a part of the plurality of electrodes from the upper surface of the support film to form a plurality of protrusions;
The plurality of the plurality of protrusions are filled between the protrusions adjacent in the first and second directions and leave a gap between the protrusions adjacent in the third direction other than the first and second directions. Forming a mask film covering the protrusion on the support film;
Etch back the mask film to expose a part of the support film,
Removing the exposed portion of the support film to form a first opening in the support film;
Forming a reinforcing film covering an exposed surface exposed in the first opening so as not to completely fill the first opening;
Etching back the reinforcing film to form a second opening in the first opening to expose a part of the upper surface of the cylinder interlayer film,
Removing the cylinder interlayer through the second opening;
A method for manufacturing a semiconductor device.
前記補強膜は、前記サポート膜と同一組成の膜であることを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the reinforcing film is a film having the same composition as the support film. 前記サポート膜及び前記補強膜として、前記シリンダ層間膜及び犠牲膜に対してエッチング選択比が取れる膜を用いることを特徴とする請求項2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein a film having an etching selectivity with respect to the cylinder interlayer film and the sacrificial film is used as the support film and the reinforcing film. 前記補強サポート膜の形成は、ALD法を用いて行われることを特徴とする請求項2または3に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 2, wherein the reinforcing support film is formed using an ALD method. 前記シリンダ層間膜の形成前に、
素子が形成された半導体基板上に層間絶縁膜を形成し、
前記層間絶縁膜を貫いて前記素子に接続される複数のプラグを、前記複数のシリンダホールに対応するように前記第1及び前記第2の方向に沿って配列形成し、
前記プラグを覆うように前記層間絶縁膜上にストッパー膜を形成し、
前記シリンダ層間膜は、前記ストッパー膜上に形成され、
前記シリンダホールは、前記ストッパー膜をも貫くように形成される、
ことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
Before forming the cylinder interlayer film,
Forming an interlayer insulating film on the semiconductor substrate on which the element is formed;
A plurality of plugs that are connected to the element through the interlayer insulating film are arranged along the first and second directions so as to correspond to the plurality of cylinder holes,
Forming a stopper film on the interlayer insulating film so as to cover the plug;
The cylinder interlayer film is formed on the stopper film,
The cylinder hole is formed so as to penetrate the stopper film,
The method for manufacturing a semiconductor device according to claim 1, wherein:
JP2012027985A 2012-02-13 2012-02-13 Semiconductor device manufacturing method Pending JP2013165203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012027985A JP2013165203A (en) 2012-02-13 2012-02-13 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012027985A JP2013165203A (en) 2012-02-13 2012-02-13 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013165203A true JP2013165203A (en) 2013-08-22

Family

ID=49176377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012027985A Pending JP2013165203A (en) 2012-02-13 2012-02-13 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2013165203A (en)

Similar Documents

Publication Publication Date Title
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
KR101926027B1 (en) Semiconductor device having asymmetry bit line contact and method for manufacturing the same
CN113675146B (en) Semiconductor structure, forming method thereof and memory
US8247304B2 (en) Method of manufacturing semiconductor device having capacitor under bit line structure
KR100632938B1 (en) DRAM device having capacitor and method of forming the same
JP2011166071A (en) Semiconductor device, and method of manufacturing the same
TW201530626A (en) Method for manufacturing lower electrode of capacitor and semiconductor device
JP2009239284A (en) Memory device and method of manufacturing memory device
KR20100086795A (en) Semiconductor device and method of manufacturing the same
JP2014045003A (en) Semiconductor device and manufacturing method of the same
WO2014181815A1 (en) Method for manufacturing semiconductor device
KR20220006782A (en) Semiconductor device and method for fabricating the same
JP2010153418A (en) Semiconductor device and method of manufacturing the same
CN114758989A (en) Capacitor array structure, preparation method thereof and semiconductor structure
JP2011233561A (en) Semiconductor device manufacturing method
CN114373755A (en) Semiconductor device, semiconductor structure and forming method thereof
JP2011151113A (en) Capacitor, semiconductor device comprising the same, and method for manufacturing the semiconductor device
KR100940272B1 (en) Method of fabricating capacitor in semiconductor memory device
JP2013165203A (en) Semiconductor device manufacturing method
JP2014086492A (en) Semiconductor device manufacturing method
JP2016039162A (en) Semiconductor device and manufacturing method of the same
JP2014241325A (en) Semiconductor device and semiconductor device manufacturing method
US20150311210A1 (en) Semiconductor device manufacturing method and semiconductor device
KR100680964B1 (en) Method for forming capacitor of semiconductor device
JP2009170637A (en) Method of manufacturing semiconductor storage device,and the semiconductor storage device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730