JP2013165110A - Photoelectric conversion device, and method of manufacturing the same - Google Patents

Photoelectric conversion device, and method of manufacturing the same Download PDF

Info

Publication number
JP2013165110A
JP2013165110A JP2012026252A JP2012026252A JP2013165110A JP 2013165110 A JP2013165110 A JP 2013165110A JP 2012026252 A JP2012026252 A JP 2012026252A JP 2012026252 A JP2012026252 A JP 2012026252A JP 2013165110 A JP2013165110 A JP 2013165110A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
conductive layer
type semiconductor
back electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012026252A
Other languages
Japanese (ja)
Inventor
Yoshitaka Sugita
由考 椙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012026252A priority Critical patent/JP2013165110A/en
Publication of JP2013165110A publication Critical patent/JP2013165110A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the efficiency of photoelectric conversion by suppressing light absorption phenomenon on a back electrode including a light reflective metal layer.SOLUTION: A photoelectric conversion comprises: a substrate 11a; a first conductive layer 11b positioned on the substrate 11a; a photoelectric conversion layer 10 positioned on the first conductive layer 11b; a second conductive layer 15 positioned on the photoelectric conversion layer 10; a convexoconcave relaxation layer 16b positioned on the second conductive layer 15; and a rear electrode 16 positioned on a top surface of the convexoconcave relaxation layer 16b, contacting with and electrically connected to a part of the second conductive layer 15. A surface roughness of a surface at the second conductive layer 15 of the rear electrode 16 is lower than that of a surface at the rear electrode 16 of the second conductive layer 15.

Description

本発明は、光電変換装置およびその製造方法に関する。   The present invention relates to a photoelectric conversion device and a manufacturing method thereof.

光電変換装置の構成を開示した先行文献として、特開2000−252500号公報(特許文献1)がある。特許文献1に記載されたシリコン系薄膜光電変換装置においては、基板上に順次形成された、透明電極と、シリコン系薄膜光電変換ユニットと、光反射性金属電極を含む裏面電極とを具備している。   As a prior document disclosing the configuration of the photoelectric conversion device, there is JP 2000-252500 A (Patent Document 1). The silicon-based thin film photoelectric conversion device described in Patent Document 1 includes a transparent electrode, a silicon-based thin film photoelectric conversion unit, and a back electrode including a light reflective metal electrode, which are sequentially formed on a substrate. Yes.

このシリコン系薄膜光電変換装置において、透明電極は基板側から第1および第2透明導電膜を積層した2層構造をなし、第1透明導電膜は表面の凹凸の平均高低差が100〜1000nmであり、第2透明導電膜は平均膜厚が50〜500nmであり表面の凹凸の平均高低差が第1透明導電膜のそれよりも小さい。   In this silicon-based thin film photoelectric conversion device, the transparent electrode has a two-layer structure in which the first and second transparent conductive films are laminated from the substrate side, and the first transparent conductive film has an average height difference of surface irregularities of 100 to 1000 nm. In addition, the second transparent conductive film has an average film thickness of 50 to 500 nm, and the average height difference of the surface irregularities is smaller than that of the first transparent conductive film.

この構成により、第1透明導電膜の表面凹凸が激しい場合でも、第2透明導電膜の表面凹凸をなだらかにすればスパイク状の突起部をなくすことができ、光電変換ユニットにおける接合間の短絡を低減でき、光電変換装置の性能ばらつきを低減できるとしている。   With this configuration, even if the surface unevenness of the first transparent conductive film is severe, spike-like protrusions can be eliminated by smoothing the surface unevenness of the second transparent conductive film, and a short circuit between junctions in the photoelectric conversion unit can be achieved. It is possible to reduce the variation in performance of the photoelectric conversion device.

特開2000−252500号公報JP 2000-252500 A

NEDO成果報告書(管理番号:20100000000638)NEDO achievement report (management number: 20100000000638) JOURNAL OF APPLIED PHYSICS Vol.95,No.3,1 February 2004 pp.1427-1429JOURNAL OF APPLIED PHYSICS Vol.95, No.3,1 February 2004 pp.1427-1429

特許文献1の図1および2に記載されているように、第2透明導電膜の表面凹凸をなだらかにしたとしても、光反射性金属電極は、第1および第2透明導電膜の凹凸に起因した凹凸を有している。   As described in FIGS. 1 and 2 of Patent Document 1, even if the surface unevenness of the second transparent conductive film is smoothed, the light reflective metal electrode is caused by the unevenness of the first and second transparent conductive films. Have irregularities.

凹凸を有した光反射性金属においては、光反射性金属の材料および光反射性金属が接している媒質に応じた、表面プラズモン吸収と呼ばれる光吸収現象が生じる。   In the light reflective metal having irregularities, a light absorption phenomenon called surface plasmon absorption occurs depending on the material of the light reflective metal and the medium with which the light reflective metal is in contact.

表面プラズモン吸収が生じる程度の凹凸を有する光反射性金属表面に光が入射した場合、表面プラズモン吸収によって光が吸収され、光反射性金属表面において反射する光の量が減少する。この場合、光反射性金属表面において反射して光電変換層に再入射する光が少なくなるため、光電変換装置の光電変換効率が低下する要因となっていた。   When light is incident on the light-reflecting metal surface having irregularities that cause surface plasmon absorption, the light is absorbed by the surface plasmon absorption, and the amount of light reflected on the light-reflecting metal surface is reduced. In this case, light reflected on the surface of the light-reflecting metal and re-entering the photoelectric conversion layer is reduced, which has been a factor in reducing the photoelectric conversion efficiency of the photoelectric conversion device.

本発明は上記の問題点に鑑みてなされたものであって、光反射性金属を含む裏面電極における光吸収現象を抑制して光電変換効率の向上を図った、光電変換装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and provides a photoelectric conversion device and a method for manufacturing the same, in which a light absorption phenomenon in a back electrode containing a light-reflecting metal is suppressed to improve photoelectric conversion efficiency. The purpose is to provide.

本発明に基づく光電変換装置は、基板と、基板上に位置する第1導電層と、第1導電層上に位置する光電変換層と、光電変換層上に位置する第2導電層と、第2導電層上に位置する凹凸緩和層と、凹凸緩和層の上面上に位置して、第2導電層の一部と接触して電気的に接続された裏面電極とを備える。裏面電極の第2導電層側の表面の表面粗さが、第2導電層の裏面電極側の表面の表面粗さより小さい。   A photoelectric conversion device according to the present invention includes a substrate, a first conductive layer positioned on the substrate, a photoelectric conversion layer positioned on the first conductive layer, a second conductive layer positioned on the photoelectric conversion layer, And an uneven relief layer located on the two conductive layers, and a back electrode located on the upper surface of the uneven relief layer and in contact with and electrically connected to a part of the second conductive layer. The surface roughness of the surface on the second conductive layer side of the back electrode is smaller than the surface roughness of the surface on the back electrode side of the second conductive layer.

本発明の一形態においては、凹凸緩和層の上面の表面粗さ(RMS)が5nm以下である。   In one embodiment of the present invention, the surface roughness (RMS) of the top surface of the relief relief layer is 5 nm or less.

本発明の一形態においては、凹凸緩和層がEVA樹脂で構成されている。
好ましくは、平面視において、第2導電層と裏面電極との接触部分の形状がグリッド状である。
In one form of this invention, the uneven | corrugated relief layer is comprised with the EVA resin.
Preferably, the shape of the contact portion between the second conductive layer and the back electrode is a grid shape in plan view.

本発明に基づく光電変換装置の製造方法は、基板上に第1導電層を形成する工程と、第1導電層上に光電変換層を形成する工程と、光電変換層上に第2導電層を形成する工程と、第2導電層上に凹凸緩和層を形成する工程と、凹凸緩和層の上面上に、第2導電層の一部と接触して電気的に接続されるように裏面電極を形成する工程とを備える。凹凸緩和層を形成する工程において、凹凸緩和層の上面の表面粗さを第2導電層の裏面電極側の表面の表面粗さより小さくする。   A method for manufacturing a photoelectric conversion device according to the present invention includes a step of forming a first conductive layer on a substrate, a step of forming a photoelectric conversion layer on the first conductive layer, and a second conductive layer on the photoelectric conversion layer. A back electrode so as to be in contact with and electrically connected to a part of the second conductive layer on the top surface of the unevenness reducing layer; and a step of forming the unevenness reducing layer on the second conductive layer. Forming. In the step of forming the unevenness relief layer, the surface roughness of the upper surface of the unevenness relief layer is made smaller than the surface roughness of the surface of the second conductive layer on the back electrode side.

本発明の一形態においては、凹凸緩和層を形成する工程において、凹凸緩和層の上面の表面粗さ(RMS)を5nm以下にする。   In one embodiment of the present invention, in the step of forming the unevenness relief layer, the surface roughness (RMS) of the upper surface of the unevenness relief layer is 5 nm or less.

本発明によれば、光反射性金属を含む裏面電極における光吸収現象を抑制して光電変換効率の向上を図れる。   According to the present invention, it is possible to improve the photoelectric conversion efficiency by suppressing the light absorption phenomenon in the back electrode containing the light reflective metal.

本発明の実施形態1に係る光電変換装置の構成を示す断面図である。It is sectional drawing which shows the structure of the photoelectric conversion apparatus which concerns on Embodiment 1 of this invention. 同実施形態に係る第2導電層と裏面電極との接触部分の形状を図1の矢印II方向から見た平面図である。It is the top view which looked at the shape of the contact part of the 2nd conductive layer and back electrode concerning the embodiment from the arrow II direction of FIG. 樹脂からなる凹凸緩和層が形成された状態を示す断面図である。It is sectional drawing which shows the state in which the uneven | corrugated relaxation layer which consists of resin was formed. 本発明の実施形態2に係る光電変換装置の構成を示す断面図である。It is sectional drawing which shows the structure of the photoelectric conversion apparatus which concerns on Embodiment 2 of this invention. 本発明の実施形態3に係る光電変換装置の構成を示す断面図である。It is sectional drawing which shows the structure of the photoelectric conversion apparatus which concerns on Embodiment 3 of this invention.

本明細書において、「アモルファス」は、当該分野で一般的に使われる「アモルファス」と同義語である。また、「微結晶」は、当該分野で一般的に使われるとおり、実質的に結晶相のみからなる状態だけでなく、結晶相とアモルファス相とが混在した状態のものも含む。   In the present specification, “amorphous” is synonymous with “amorphous” generally used in the art. In addition, as generally used in the field, “microcrystal” includes not only a state consisting essentially of a crystalline phase but also a state where a crystalline phase and an amorphous phase are mixed.

たとえば、ラマン散乱スペクトルにおいて、結晶シリコン中のシリコン−シリコン結合に帰属されている520cm-1付近の鋭いピークがわずかでも検出されたものは「微結晶シリコン」であると考えられており、本明細書においても同様の意味で「微結晶シリコン」を使用する。 For example, in the Raman scattering spectrum, it is considered that “microcrystalline silicon” is one in which even a sharp peak near 520 cm −1 attributed to a silicon-silicon bond in crystalline silicon is detected. “Microcrystalline silicon” is also used in the same sense in the book.

なお、本明細書中において、「微結晶シリコンゲルマニウム」とは、上記の微結晶状態となっているシリコンゲルマニウムのことである。すなわち、微結晶シリコンゲルマニウムは、実質的に結晶相のみからなる状態だけでなく、アモルファスシリコンゲルマニウム相および結晶シリコンゲルマニウム相を含む。   Note that in this specification, “microcrystalline silicon germanium” refers to silicon germanium in the above-described microcrystalline state. That is, microcrystalline silicon germanium includes not only a state substantially consisting of a crystalline phase but also an amorphous silicon germanium phase and a crystalline silicon germanium phase.

微結晶シリコンゲルマニウムにおいては、NEDO成果報告書(管理番号:20100000000638)(非特許文献1)に記載されているように、ゲルマニウム濃度の増加に比例して、結晶の単位格子サイズが、結晶シリコンの単位格子サイズから、結晶ゲルマニウムの単位格子サイズまでの範囲で変化することが知られている。   In microcrystalline silicon germanium, as described in the NEDO achievement report (management number: 20100000000638) (Non-Patent Document 1), the unit cell size of the crystal is proportional to the increase in germanium concentration. It is known to vary in the range from the unit cell size to the unit cell size of crystalline germanium.

これは、微結晶シリコンゲルマニウム層中に存在する単位格子のシリコン−ゲルマニウム結合の割合が、ゲルマニウム濃度の増加に伴って増加することを意味している。そこで、たとえばX線回折法を用いて、単位格子のサイズを測ることによって、結晶シリコンゲルマニウム相の存在を知ることができる。また、後述するラマン散乱スペクトルの分析において、結晶シリコンゲルマニウムに帰属されるピークが観測されること、または、結晶シリコンのシリコン−シリコンに帰属されるピークの位置が変化することによっても、微結晶シリコンゲルマニウム相の存在を知ることができる。   This means that the proportion of unit cell silicon-germanium bonds present in the microcrystalline silicon germanium layer increases with increasing germanium concentration. Therefore, the presence of the crystalline silicon germanium phase can be known by measuring the size of the unit cell using, for example, X-ray diffraction. In addition, in the analysis of the Raman scattering spectrum described later, the microcrystalline silicon is also observed when the peak attributed to crystalline silicon germanium is observed or the peak position attributed to silicon-silicon of crystalline silicon is changed. The presence of the germanium phase can be known.

そこで、下記のように判断する。第1.二次イオン質量分析によって、シリコンおよびゲルマニウムの存在が確認できること、第2.X線回折法における(220)回折ピーク角度から求まる単位格子のサイズが、結晶シリコンの単位格子サイズである5.43Åより大きく、結晶ゲルマニウムの単位格子サイズである5.67Åよりも小さいこと、第3.ラマン散乱スペクトルにおいて、結晶シリコンのシリコン−シリコン結合に帰属されるピークが観測されること、第4.そのピークのラマンシフト値が、ゲルマニウムを含まない結晶シリコンのラマンシフト値よりも低波数側にシフトしていること、第5.結晶シリコンゲルマニウムに帰属される400cm-1付近のピークが観測されること、これらの5条件のうち、第1、第2および第3条件を同時に満たす場合、第1、第3および第4条件を同時に満たす場合、または、第1、第3および第5条件を同時に満たす場合に、結晶シリコンゲルマニウム相が存在しているとみなし、すなわち、微結晶シリコンゲルマニウムであると判断する。 Therefore, the following judgment is made. First. The presence of silicon and germanium can be confirmed by secondary ion mass spectrometry; The size of the unit cell obtained from the (220) diffraction peak angle in the X-ray diffraction method is larger than the crystal cell unit lattice size of 5.43 mm and smaller than the crystal germanium unit cell size of 5.67 mm; 3. 3. In the Raman scattering spectrum, a peak attributed to the silicon-silicon bond of crystalline silicon is observed. The Raman shift value of the peak is shifted to a lower wave number side than the Raman shift value of crystalline silicon not containing germanium; When a peak near 400 cm −1 attributed to crystalline silicon germanium is observed, and when the first, second and third conditions are satisfied simultaneously among these five conditions, the first, third and fourth conditions are satisfied. When satisfying at the same time, or when satisfying the first, third and fifth conditions at the same time, it is considered that the crystalline silicon germanium phase is present, that is, it is determined to be microcrystalline silicon germanium.

なお、ゲルマニウム濃度が比較的低い場合、第5条件に関係する結晶シリコンゲルマニウムに帰属されるピークを観測することが難しい。そのため、上記の第1〜第4の条件を結晶シリコンゲルマニウムの有無を判別する条件として主に用いる。   When the germanium concentration is relatively low, it is difficult to observe a peak attributed to crystalline silicon germanium related to the fifth condition. Therefore, the above first to fourth conditions are mainly used as conditions for determining the presence or absence of crystalline silicon germanium.

また、一般的な薄膜シリコン太陽電池の構造として、スーパーストレート型が挙げられる。スーパーストレート型構造においては、透光性基板上に透明導電層、光電変換層および電極層がこの順に積層されて構成され、透光性基板側から光が入射するように配置される。   Moreover, a super straight type is mentioned as a structure of a general thin film silicon solar cell. In the super straight type structure, a transparent conductive layer, a photoelectric conversion layer, and an electrode layer are laminated in this order on a light transmissive substrate, and are arranged so that light enters from the light transmissive substrate side.

光電変換層は、p導電型を示す半導体層(以下、p型半導体層と称する)、真性半導体層(以下、i型半導体層と称する)、およびn導電型を示す半導体層(以下、n型半導体層と称する)から構成されるpin接合を備える場合が多い。下記の実施形態1,2においては、スーパーストレート型pin構造を有する光電変換装置を例に説明する。   The photoelectric conversion layer includes a p-type semiconductor layer (hereinafter referred to as a p-type semiconductor layer), an intrinsic semiconductor layer (hereinafter referred to as an i-type semiconductor layer), and an n-type semiconductor layer (hereinafter referred to as an n-type semiconductor layer). In many cases, a pin junction composed of a semiconductor layer is provided. In the following first and second embodiments, a photoelectric conversion device having a super straight pin structure will be described as an example.

以下、本発明の実施形態1に係る光電変換装置およびその製造方法について説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。   Hereinafter, the photoelectric conversion device and the manufacturing method thereof according to Embodiment 1 of the present invention will be described. In the following description of the embodiments, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated.

(実施形態1)
図1は、本発明の実施形態1に係る光電変換装置の構成を示す断面図である。図1に示すように、本発明の実施形態1に係る光電変換装置100においては、基材11上に、光電変換層10と反射層17とがこの順番で積層されて構成されている。
(Embodiment 1)
FIG. 1 is a cross-sectional view illustrating a configuration of a photoelectric conversion apparatus according to Embodiment 1 of the present invention. As shown in FIG. 1, in the photoelectric conversion device 100 according to Embodiment 1 of the present invention, a photoelectric conversion layer 10 and a reflective layer 17 are laminated on a base material 11 in this order.

<基材>
基材11は、透光性基板11aと、透光性基板11a上に形成された第1導電層11bとを含む。透光性基板11aとしては、ガラス板、または、ポリイミドもしくはポリビニルなどの耐熱性を有する透光性樹脂板、さらにそれらが積層されたものなどが好適に用いられる。
<Base material>
The base material 11 includes a translucent substrate 11a and a first conductive layer 11b formed on the translucent substrate 11a. As the translucent substrate 11a, a glass plate, a translucent resin plate having heat resistance such as polyimide or polyvinyl, and a laminate thereof are preferably used.

ただし、透光性基板11aの材料は、光透過性が高く、かつ、光電変換装置100の全体を構造的に支持し得るものであれば特に限定されない。また、透光性基板11aの表面に、金属膜、透光性導電膜および絶縁膜などが被覆されていてもよい。   However, the material of the translucent substrate 11a is not particularly limited as long as it has high light transmissivity and can structurally support the entire photoelectric conversion device 100. Further, the surface of the translucent substrate 11a may be covered with a metal film, a translucent conductive film, an insulating film, or the like.

第1導電層11bは、透明導電性の材料からなる。第1導電層11bとしては、たとえば、ITO(Indium Tin Oxide)、酸化錫および酸化亜鉛などの透明導電性の膜を単層または複数層積層させたものを用いることができる。第1導電層11bは、電極として機能するため、高い電気伝導性を有することが好ましい。そのため、第1導電層11bとして、微量の不純物を添加することで電気伝導性を向上させたものを用いることもできる。   The first conductive layer 11b is made of a transparent conductive material. As the first conductive layer 11b, for example, a single layer or a plurality of layers of transparent conductive films such as ITO (Indium Tin Oxide), tin oxide, and zinc oxide can be used. Since the first conductive layer 11b functions as an electrode, it is preferable to have high electrical conductivity. For this reason, the first conductive layer 11b may be one whose electrical conductivity is improved by adding a small amount of impurities.

第1導電層11bの形成方法としては、スパッタリング法、CVD(Chemical Vapor Deposition)法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法などの公知の方法を用いることができる。   As a method for forming the first conductive layer 11b, known methods such as a sputtering method, a CVD (Chemical Vapor Deposition) method, an electron beam evaporation method, a sol-gel method, a spray method, and an electrodeposition method can be used.

また、第1導電層11bの表面に凹凸形状が形成されていることが好ましい。この凹凸形状により、透光性基板11a側から入射した入射光を散乱および屈折させて光路長を伸ばすことができ、光電変換層10内での光閉じ込め効果を高めて短絡電流密度の増加を図れる。   Moreover, it is preferable that the uneven | corrugated shape is formed in the surface of the 1st conductive layer 11b. This uneven shape can scatter and refract incident light incident from the translucent substrate 11a side, thereby extending the optical path length, increasing the light confinement effect in the photoelectric conversion layer 10 and increasing the short-circuit current density. .

第1導電層11bの表面に凹凸形状を形成する方法としては、透光性基板11a上に第1導電層11bを形成した後、エッチング法もしくはサンドブラストなどの機械加工により凹凸形状を形成する方法、第1導電層11bの製膜時に膜材料の結晶成長により形成される凹凸状の表面形状を利用する方法、または、結晶成長面が配向しているために規則的な凹凸状の表面形状が形成されることを利用する方法などを用いてもよい。   As a method of forming a concavo-convex shape on the surface of the first conductive layer 11b, after forming the first conductive layer 11b on the translucent substrate 11a, a method of forming the concavo-convex shape by mechanical processing such as etching or sand blasting, A method of using the uneven surface shape formed by crystal growth of the film material when forming the first conductive layer 11b, or a regular uneven surface shape is formed because the crystal growth surface is oriented. You may use the method of using what is done.

なお、第1導電層11b上に酸化亜鉛層をスパッタリング法などで形成すると、後に光電変換層10を形成する際に第1導電層11bがプラズマによって損傷を受けることを防止できるため、より好ましい。   Note that it is more preferable to form a zinc oxide layer on the first conductive layer 11b by sputtering or the like because the first conductive layer 11b can be prevented from being damaged by plasma when the photoelectric conversion layer 10 is formed later.

また、光電変換層10への入射光量を増加させ、より短絡電流密度を増加させるために、第1導電層11bと光電変換層10との間に反射防止層が形成されていてもよい。反射防止層の屈折率は、第1導電層11bの屈折率と光電変換層10の屈折率との間の値であることが好ましい。具体的には、反射防止層の屈折率は、2.0以上3.0以下であることが好ましい。   In addition, an antireflection layer may be formed between the first conductive layer 11b and the photoelectric conversion layer 10 in order to increase the amount of light incident on the photoelectric conversion layer 10 and increase the short-circuit current density. The refractive index of the antireflection layer is preferably a value between the refractive index of the first conductive layer 11 b and the refractive index of the photoelectric conversion layer 10. Specifically, the refractive index of the antireflection layer is preferably 2.0 or more and 3.0 or less.

また、反射防止層の厚さは、30nm以上100nm以下であることが好ましい。反射防止層の適切な厚さは、反射防止層の屈折率との兼ね合い、および、反射防止を実現したい光の波長範囲によって異なる。   The thickness of the antireflection layer is preferably 30 nm or more and 100 nm or less. The appropriate thickness of the antireflection layer varies depending on the balance with the refractive index of the antireflection layer and the wavelength range of light for which antireflection is desired.

反射防止層は、比較的薄く形成される場合には絶縁性であってもよいが、光電変換層10と基材11との電気的接触を良好にする観点から、導電性を有することが望ましい。   The antireflection layer may be insulative when formed to be relatively thin, but it is desirable that it has conductivity from the viewpoint of improving the electrical contact between the photoelectric conversion layer 10 and the substrate 11. .

反射防止層の材料としては、たとえば、第1導電層11bの材料と同じく、ITO、酸化錫および酸化亜鉛など、その他にも二酸化チタンおよびニオブ酸化物などを用いることができる。反射防止層は、単一の屈折率を有する単層または複数層からなる積層膜でもよいし、組成傾斜法などの方法によって形成された、膜厚方向において異なる屈折率を有する単層または複数層からなる積層膜で構成されていてもよい。   As the material for the antireflection layer, for example, ITO, tin oxide, zinc oxide, etc., as well as titanium dioxide, niobium oxide, etc., can be used as in the material of the first conductive layer 11b. The antireflection layer may be a single layer or a multilayer film having a single refractive index, or may be a single layer or a plurality of layers having different refractive indexes in the film thickness direction, formed by a method such as a composition gradient method. You may be comprised with the laminated film which consists of.

反射防止層の形成方法としては、スパッタリング法、CVD法、電子ビーム蒸着法、ゾルゲル法、スプレー法および電析法などの公知の方法を用いることができる。また、第1導電層11bと同様に、反射防止層の表面に凹凸形状が形成されていることが好ましい。   As a method for forming the antireflection layer, known methods such as a sputtering method, a CVD method, an electron beam evaporation method, a sol-gel method, a spray method, and an electrodeposition method can be used. Further, similarly to the first conductive layer 11b, it is preferable that an uneven shape is formed on the surface of the antireflection layer.

反射防止層に凹凸形状を形成する手段としては、第1導電層11bと同様の手段を用いることができるが、第1導電層11bの凹凸形状上に反射防止層が形成されることにより、反射防止層の表面が第1導電層11bの凹凸形状に倣って凹凸形状となっていてもよい。   As a means for forming the uneven shape on the antireflection layer, the same means as the first conductive layer 11b can be used. However, by forming the antireflection layer on the uneven shape of the first conductive layer 11b, The surface of the prevention layer may have an uneven shape following the uneven shape of the first conductive layer 11b.

また、反射防止層上に酸化亜鉛層をスパッタリング法などで形成すると、後に光電変換層10を形成する際に反射防止層がプラズマによって損傷を受けることを防止できるため、より好ましい。   In addition, it is more preferable to form a zinc oxide layer on the antireflection layer by a sputtering method or the like because the antireflection layer can be prevented from being damaged by plasma when the photoelectric conversion layer 10 is formed later.

本実施形態においては、膜材料の結晶成長時に形成される凹凸形状を利用した基材11として、青板ガラス上にCVD法により酸化錫を堆積させたもの(旭硝子株式会社製、商品名:Asahi−U)に、スパッタリング法によって二酸化チタンを堆積させ、さらにスパッタリング法によって酸化亜鉛を堆積させたものを用いている。   In this embodiment, as the base material 11 using the uneven shape formed during the crystal growth of the film material, tin oxide is deposited on a soda glass by a CVD method (trade name: Asahi-, manufactured by Asahi Glass Co., Ltd.). In U), titanium dioxide is deposited by sputtering and zinc oxide is deposited by sputtering.

<光電変換層>
本実施形態の光電変換層10においては、基材11側から順にp型半導体層12、i型半導体層13およびn型半導体層14が積層されて、pin接合が構成されている。
<Photoelectric conversion layer>
In the photoelectric conversion layer 10 of this embodiment, the p-type semiconductor layer 12, the i-type semiconductor layer 13, and the n-type semiconductor layer 14 are laminated | stacked in an order from the base material 11 side, and the pin junction is comprised.

各半導体層の膜厚は特に限定されるものではないが、p型半導体層12の膜厚が5nm以上50nm以下、i型半導体層13の膜厚が100nm以上5000nm以下、n型半導体層14の膜厚が5nm以上100nm以下であることが好ましい。より好ましくは、p型半導体層12の膜厚が10nm以上30nm以下、i型半導体層13の膜厚が200nm以上4000nm以下、n型半導体層14の膜厚が10nm以上30nm以下である。   The thickness of each semiconductor layer is not particularly limited, but the thickness of the p-type semiconductor layer 12 is 5 nm to 50 nm, the thickness of the i-type semiconductor layer 13 is 100 nm to 5000 nm, and the n-type semiconductor layer 14 The film thickness is preferably 5 nm or more and 100 nm or less. More preferably, the p-type semiconductor layer 12 has a thickness of 10 nm to 30 nm, the i-type semiconductor layer 13 has a thickness of 200 nm to 4000 nm, and the n-type semiconductor layer 14 has a thickness of 10 nm to 30 nm.

光電変換層10の構成材料の主材料はシリコンであり、特に、アモルファスシリコンまたは微結晶シリコンなどが好適である。ここで、「アモルファスシリコン」および「微結晶シリコン」は、それぞれ当該分野で一般的に使われる、「水素化アモルファスシリコン」および「水素化微結晶シリコン」を含むものとする。   The main material of the constituent material of the photoelectric conversion layer 10 is silicon, and amorphous silicon or microcrystalline silicon is particularly preferable. Here, “amorphous silicon” and “microcrystalline silicon” include “hydrogenated amorphous silicon” and “hydrogenated microcrystalline silicon”, which are generally used in the art.

p型半導体層12は、p型導電性決定元素がドープされたシリコン層である。p型導電性決定元素としては、ホウ素、アルミニウムおよびガリウムなどの不純物原子を用いることができる。なお、p型半導体層12の主材料は、アモルファスシリコンまたは微結晶シリコンであってもよい。   The p-type semiconductor layer 12 is a silicon layer doped with a p-type conductivity determining element. As the p-type conductivity determining element, impurity atoms such as boron, aluminum and gallium can be used. The main material of the p-type semiconductor layer 12 may be amorphous silicon or microcrystalline silicon.

p型半導体層12が結晶シリコン相を含むと、高い導電性が得られて光電変換層10の直列抵抗を小さくでき、光電変換装置100の曲線因子を増加させて高い変換効率を得られるため好ましい。   It is preferable that the p-type semiconductor layer 12 contains a crystalline silicon phase because high conductivity can be obtained, the series resistance of the photoelectric conversion layer 10 can be reduced, and the conversion factor of the photoelectric conversion device 100 can be increased to obtain high conversion efficiency. .

また、結晶シリコン相を含むp型半導体層12は、i型半導体層13の結晶化のための下地層として優れる。具体的には、結晶シリコン相を含むp型半導体層12は、i型半導体層13の形成時の初期に結晶成分を成長しやすくして、結晶化率の高い高品質のi型半導体層13の成膜を可能にする。そのため、結晶シリコン相を含むp型半導体層12は、光電変換装置100の短絡電流密度を増加させて変換効率の向上に寄与する。   In addition, the p-type semiconductor layer 12 including a crystalline silicon phase is excellent as a base layer for crystallization of the i-type semiconductor layer 13. Specifically, the p-type semiconductor layer 12 containing a crystalline silicon phase makes it easy to grow a crystal component at the initial stage of the formation of the i-type semiconductor layer 13, and the high-quality i-type semiconductor layer 13 having a high crystallization rate. Enables film formation. Therefore, the p-type semiconductor layer 12 including the crystalline silicon phase increases the short-circuit current density of the photoelectric conversion device 100 and contributes to the improvement of conversion efficiency.

さらに、p型半導体層12は、炭素原子または窒素原子を不純物として含むことが好ましい。p型半導体層12が上記の不純物を含むことにより、上記の不純物を含有していないp型半導体層を有する光電変換装置に比べて、光電変換装置100の開放電圧を増加させて変換効率を向上できる。   Furthermore, the p-type semiconductor layer 12 preferably contains carbon atoms or nitrogen atoms as impurities. When the p-type semiconductor layer 12 contains the impurities, the open-circuit voltage of the photoelectric conversion device 100 is increased and the conversion efficiency is improved as compared with a photoelectric conversion device having a p-type semiconductor layer not containing the impurities. it can.

その理由は明らかではないが、(1)p型半導体層12のバンドギャップが広がって拡散電位が増加すること、(2)不純物添加による結晶粒界の界面パッシベーションおよびp型半導体層とi型半導体層との界面パッシベーションの効果により界面での再結合が低減すること、などが考えられる。   The reason for this is not clear, but (1) the band gap of the p-type semiconductor layer 12 widens and the diffusion potential increases, (2) the interface passivation at the grain boundaries due to the addition of impurities, and the p-type and i-type semiconductor layers. It is conceivable that recombination at the interface is reduced due to the effect of interface passivation with the layer.

ただし、不純物の濃度は低い方が好ましい。不純物の濃度が低い場合、p型半導体層12とi型半導体層13との間におけるバンドギャップの不連続またはミスマッチの発生が低減するため、両層の間に界面層などを設ける必要がなくなり、簡易かつ安価に変換効率の高い光電変換装置を得ることができる。このため、本実施形態においては、p型半導体層12は、微量の炭素を含有する微結晶シリコン層からなる。なお、p型半導体層12は、炭素原子および窒素原子の両方の不純物を含んでいてもよい。   However, a lower impurity concentration is preferable. When the impurity concentration is low, the occurrence of discontinuity or mismatch of the band gap between the p-type semiconductor layer 12 and the i-type semiconductor layer 13 is reduced, so there is no need to provide an interface layer or the like between both layers. A photoelectric conversion device with high conversion efficiency can be obtained easily and inexpensively. For this reason, in this embodiment, the p-type semiconductor layer 12 consists of a microcrystalline silicon layer containing a trace amount of carbon. Note that the p-type semiconductor layer 12 may contain impurities of both carbon atoms and nitrogen atoms.

i型半導体層13は、不純物が添加されていない微結晶シリコン層である。ただし、i型半導体層13は、実質的に真性な半導体であれば、少量の不純物元素を含んでいてもよい。この場合、i型半導体層13の材料として、微結晶シリコンの代わりにアモルファスシリコンを用いてもよい。   The i-type semiconductor layer 13 is a microcrystalline silicon layer to which no impurity is added. However, the i-type semiconductor layer 13 may contain a small amount of an impurity element as long as it is a substantially intrinsic semiconductor. In this case, amorphous silicon may be used as the material of the i-type semiconductor layer 13 instead of microcrystalline silicon.

ただし、微結晶シリコンは、光劣化を生じないため高い光電変換効率を得られる点で、i型半導体層13の材料としてアモルファスシリコンより好ましい。また、後述するように、微結晶シリコンからなるn型半導体層14を有する光電変換装置においては、n型半導体層14とi型半導体層13との界面での再結合の低減のために、i型半導体層13が微結晶シリコンであることが好ましい。   However, microcrystalline silicon is preferable to amorphous silicon as a material for the i-type semiconductor layer 13 in that high photoelectric conversion efficiency can be obtained because it does not cause photodegradation. Further, as will be described later, in a photoelectric conversion device having an n-type semiconductor layer 14 made of microcrystalline silicon, i is reduced in order to reduce recombination at the interface between the n-type semiconductor layer 14 and the i-type semiconductor layer 13. The type semiconductor layer 13 is preferably microcrystalline silicon.

また、i型半導体層13の長波長に対する感度を高めるために、i型半導体層13がアモルファスシリコンゲルマニウムおよび微結晶シリコンゲルマニウムの少なくとも一方を含んでいてもよい。この場合、i型半導体層13中のゲルマニウムの原子組成百分率は、5原子%以上30原子%以下であることが好ましい。   In order to increase the sensitivity of the i-type semiconductor layer 13 to long wavelengths, the i-type semiconductor layer 13 may contain at least one of amorphous silicon germanium and microcrystalline silicon germanium. In this case, the atomic composition percentage of germanium in the i-type semiconductor layer 13 is preferably 5 atom% or more and 30 atom% or less.

ゲルマニウムの原子組成百分率が5原子%未満であると、バンドギャップがほとんど減少しないため、光電変換装置の短絡電流密度の増加を図れず好ましくない。ゲルマニウムの原子組成百分率が30原子%を超えると、バンドギャップが減少して光電変換装置の開放電圧が低下し、または、i型半導体層13の結晶粒径が小径化して光電変換装置の変換効率が低下するため好ましくない。   If the atomic composition percentage of germanium is less than 5 atomic%, the band gap is hardly reduced, and thus the short circuit current density of the photoelectric conversion device cannot be increased, which is not preferable. When the atomic composition percentage of germanium exceeds 30 atomic%, the band gap decreases and the open circuit voltage of the photoelectric conversion device decreases, or the crystal grain size of the i-type semiconductor layer 13 decreases and the conversion efficiency of the photoelectric conversion device is reduced. Is unfavorable because of lowering.

n型半導体層14は、n型導電性決定元素がドープされたシリコン層である。n型導電性決定元素としては、リン、窒素および酸素などの不純物原子を用いることができる。なお、n型半導体層14の主材料は、アモルファスシリコンまたは微結晶シリコンであってもよい。n型半導体層14が結晶シリコンを含むと、高い導電性が得られて光電変換層10の直列抵抗を小さくでき、光電変換装置100の曲線因子を増加させて高い変換効率を得られるため好ましい。   The n-type semiconductor layer 14 is a silicon layer doped with an n-type conductivity determining element. As the n-type conductivity determining element, impurity atoms such as phosphorus, nitrogen and oxygen can be used. The main material of the n-type semiconductor layer 14 may be amorphous silicon or microcrystalline silicon. It is preferable that the n-type semiconductor layer 14 includes crystalline silicon because high conductivity can be obtained, the series resistance of the photoelectric conversion layer 10 can be reduced, and the conversion factor of the photoelectric conversion device 100 can be increased to obtain high conversion efficiency.

また、n型半導体層14は、炭素原子または窒素原子を不純物として含むことが好ましい。n型半導体層14が上記の不純物を含むことにより、上記の不純物を含有していないn型半導体層を有する光電変換装置に比べて、光電変換装置100の開放電圧を増加させて変換効率を向上できる。   The n-type semiconductor layer 14 preferably contains carbon atoms or nitrogen atoms as impurities. When the n-type semiconductor layer 14 contains the impurities, the open-circuit voltage of the photoelectric conversion device 100 is increased and the conversion efficiency is improved as compared with a photoelectric conversion device having an n-type semiconductor layer not containing the impurities. it can.

その理由は明らかではないが、(1)n型半導体層14のバンドギャップが広がって拡散電位が増加すること、(2)不純物添加による結晶粒界の界面パッシベーションおよびi型半導体層とn型半導体層との界面パッシベーションの効果により界面での再結合が低減すること、などが考えられる。本実施形態においては、n型半導体層14は,微結晶シリコンからなる。なお、n型半導体層14は、炭素原子および窒素原子の両方の不純物を含んでいてもよい。   The reason for this is not clear, but (1) the band gap of the n-type semiconductor layer 14 widens and the diffusion potential increases, (2) the interface passivation at the grain boundaries due to the addition of impurities, and the i-type and n-type semiconductor layers. It is conceivable that recombination at the interface is reduced due to the effect of interface passivation with the layer. In the present embodiment, the n-type semiconductor layer 14 is made of microcrystalline silicon. Note that the n-type semiconductor layer 14 may contain impurities of both carbon atoms and nitrogen atoms.

p型半導体層12およびn型半導体層14の少なくとも一方が不純物として炭素原子を含有する場合、シリコンカーバイドの結晶相を実質的に含まないようにする。この状態は、たとえば、炭素原子を含有する微結晶シリコンのラマン散乱スペクトルを観測したとき、シリコンカーバイド結晶を構成するシリコン−カーボン結合に帰属されるピークが実質的に検出されないことによって確認することができる。また、この状態は、X線回折法においてシリコンカーバイド結晶構造に帰属される回折ピークが実質的に検出されないことによっても確認することができる。   When at least one of the p-type semiconductor layer 12 and the n-type semiconductor layer 14 contains a carbon atom as an impurity, the silicon carbide crystal phase is not substantially contained. This state can be confirmed by, for example, that when a Raman scattering spectrum of microcrystalline silicon containing a carbon atom is observed, a peak attributed to a silicon-carbon bond constituting the silicon carbide crystal is not substantially detected. it can. This state can also be confirmed by substantially not detecting a diffraction peak attributed to the silicon carbide crystal structure in the X-ray diffraction method.

光電変換層10の形成方法としては、CVD法を用いることができる。CVD法としては、常圧CVD、減圧CVD、プラズマCVD、熱CVD、ホットワイヤーCVDおよびMOCVD(Metal Organic Chemical Vapor Deposition)法などがあるが、本実施形態においてはプラズマCVD法を用いる。   As a method for forming the photoelectric conversion layer 10, a CVD method can be used. Examples of the CVD method include atmospheric pressure CVD, reduced pressure CVD, plasma CVD, thermal CVD, hot wire CVD, and MOCVD (Metal Organic Chemical Vapor Deposition) method. In this embodiment, the plasma CVD method is used.

プラズマCVD法により光電変換層10を形成する際に使用するシリコン含有ガスとしては、SiH4およびSi26などのシリコン原子を含むものであれば特に限定されないが、一般的にSiH4を用いる。 The silicon-containing gas used when forming the photoelectric conversion layer 10 by the plasma CVD method is not particularly limited as long as it contains silicon atoms such as SiH 4 and Si 2 H 6, but generally SiH 4 is used. .

シリコン含有ガスとともに使用される希釈ガスとしては、H2ガス、ArガスおよびHeガスなどを用いることができるが、アモルファスシリコンおよび微結晶シリコンの形成時には一般的にH2ガスを用いる。 As a dilution gas used together with the silicon-containing gas, H 2 gas, Ar gas, and He gas can be used, but H 2 gas is generally used when forming amorphous silicon and microcrystalline silicon.

また、p型半導体層12およびn型半導体層14の形成時には、シリコン含有ガスおよび希釈ガスとともにドーピングガスを使用する。ドーピングガスとしては、目的とする型の導電性決定元素を含むガスであれば特に限定されないが、一般的に、p型導電性決定元素がホウ素である場合はB26を、n型導電性決定元素がリンである場合はPH3を用いる。 Further, when forming the p-type semiconductor layer 12 and the n-type semiconductor layer 14, a doping gas is used together with the silicon-containing gas and the dilution gas. The doping gas is not particularly limited as long as it contains a target type conductivity determining element. Generally, when the p-type conductivity determining element is boron, B 2 H 6 is used as the n-type conductivity. PH 3 is used when the sex determining element is phosphorus.

プラズマCVD法により光電変換層10を形成する際に、基板温度、圧力、ガス流量、プラズマへの投入電力などの製膜パラメータを適切に制御することで、アモルファス相と結晶相との存在比率を制御することが可能である。   When the photoelectric conversion layer 10 is formed by the plasma CVD method, the abundance ratio between the amorphous phase and the crystalline phase is controlled by appropriately controlling the film forming parameters such as the substrate temperature, pressure, gas flow rate, and power input to the plasma. It is possible to control.

<反射層>
本実施形態の反射層17においては、基材11側から順に第2導電層15、凹凸緩和層16bおよび裏面電極16が積層されている。具体的には、上面が表面プラズモン吸収を抑制可能に平坦な凹凸緩和層16bが第2導電層15上に位置している。第2導電層15の一部と接触して電気的に接続された裏面電極16が凹凸緩和層16b上に位置している。
<Reflective layer>
In the reflective layer 17 of this embodiment, the 2nd conductive layer 15, the uneven | corrugated relaxation layer 16b, and the back surface electrode 16 are laminated | stacked in order from the base material 11 side. Specifically, the flat uneven relief layer 16 b whose upper surface is capable of suppressing surface plasmon absorption is located on the second conductive layer 15. The back electrode 16 which is in contact with and electrically connected to a part of the second conductive layer 15 is located on the unevenness reducing layer 16b.

<裏面電極>
裏面電極16は、少なくとも1層以上の導電層で構成されていればよく、導電層の光反射率および導電率が高い程好ましい。裏面電極16の材料として、可視光の反射率が高い、銀、アルミニウム、チタンおよびパラジウムなどの金属材料、または、それらの合金を用いることができる。裏面電極16は、CVD法、スパッタリング法、真空蒸着法、電子ビーム蒸着法、スプレー法およびスクリーン印刷法などにより、光電変換層10上に形成される。
<Back electrode>
The back surface electrode 16 should just be comprised by the at least 1 or more layers of conductive layer, and the light reflectivity and electrical conductivity of a conductive layer are so preferable that it is high. As a material for the back electrode 16, a metal material such as silver, aluminum, titanium and palladium, or an alloy thereof, which has high visible light reflectivity, can be used. The back electrode 16 is formed on the photoelectric conversion layer 10 by a CVD method, a sputtering method, a vacuum evaporation method, an electron beam evaporation method, a spray method, a screen printing method, or the like.

裏面電極16は、光電変換層10において吸収されなかった光を反射して光電変換層10に戻すため、光電変換装置100の変換効率の向上に寄与する。裏面電極16の厚さは、100nm以上400nm以下であることが好ましい。   The back electrode 16 reflects the light that has not been absorbed in the photoelectric conversion layer 10 and returns it to the photoelectric conversion layer 10, which contributes to improving the conversion efficiency of the photoelectric conversion device 100. The thickness of the back electrode 16 is preferably 100 nm or more and 400 nm or less.

<第2導電層>
光電変換層10と裏面電極16との間に第2導電層15を形成することにより、入射光に対する光閉じ込め効果の向上および光反射率の向上を図ることができる。さらに、第2導電層15を形成することにより、裏面電極16に含まれる元素が光電変換層10へ拡散することを抑制できる。
<Second conductive layer>
By forming the second conductive layer 15 between the photoelectric conversion layer 10 and the back electrode 16, it is possible to improve the light confinement effect and the light reflectance with respect to incident light. Furthermore, by forming the second conductive layer 15, it is possible to prevent the elements contained in the back electrode 16 from diffusing into the photoelectric conversion layer 10.

第2導電層15は、第1導電層11bと同様の材料および製法により形成される。なお、第2導電層15の厚さは、20nm以上あればよい。ただし、第2導電層15が厚すぎると、第2導電層15で生ずる光吸収のために、光電変換層10に再入射する光の量が減少する。そのため、第2導電層15の厚さは、20nm以上3000nm以下であることが好ましい。   The second conductive layer 15 is formed by the same material and manufacturing method as the first conductive layer 11b. In addition, the thickness of the 2nd conductive layer 15 should just be 20 nm or more. However, if the second conductive layer 15 is too thick, the amount of light that reenters the photoelectric conversion layer 10 decreases due to light absorption that occurs in the second conductive layer 15. Therefore, the thickness of the second conductive layer 15 is preferably 20 nm or more and 3000 nm or less.

<凹凸緩和層>
表面プラズモン吸収について考察した先行文献として、JOURNAL OF APPLIED PHYSICS Vol.95,No.3,1 February 2004 pp1427-1429(非特許文献2)がある。
<Unevenness relief layer>
There is JOURNAL OF APPLIED PHYSICS Vol.95, No.3, 1 February 2004 pp1427-1429 (non-patent document 2) as a prior art document that considers surface plasmon absorption.

本発明の特徴は、第2導電層15と裏面電極16との間に、上面が平坦な凹凸緩和層16bを設けることにより、凹凸緩和層16bを設けない場合に比較して、裏面電極16と凹凸緩和層16bとの間の界面で発生する表面プラズモン吸収を抑制することである。   A feature of the present invention is that by providing an uneven relief layer 16b having a flat upper surface between the second conductive layer 15 and the back electrode 16, the back electrode 16 and the back electrode 16 are not provided. It is to suppress surface plasmon absorption that occurs at the interface with the uneven relief layer 16b.

上面に凹凸を有する第2導電層15上に、第2導電層15の上面の表面粗さより小さい表面粗さを上面に有する凹凸緩和層16bを積層することによって、裏面電極16の下面を平坦化することができる。ここで、第2導電層15が上面に有する凹凸は、基材11の上面の凹凸形状を引き継いだ凹凸、光電変換層10の堆積時の膜成長に伴う自然発生的な凹凸、または、第2導電層16bの堆積時の膜成長に伴う自然発生的な凹凸に起因するものである。   The lower surface of the back electrode 16 is flattened by laminating an uneven surface relief layer 16b having a surface roughness smaller than that of the upper surface of the second conductive layer 15 on the second conductive layer 15 having an uneven surface. can do. Here, the unevenness on the upper surface of the second conductive layer 15 is an unevenness that inherits the uneven shape on the upper surface of the substrate 11, a naturally occurring unevenness accompanying film growth during deposition of the photoelectric conversion layer 10, or a second This is due to spontaneous unevenness accompanying the film growth during the deposition of the conductive layer 16b.

基材11が上面に凹凸を有さない場合、光電変換層10の堆積に伴って光電変換層10の上面に凹凸が発生し、これを引き継いだ凹凸と第2導電層16bの堆積時の膜成長に伴って自然発生的に発生した凹凸とが合成された凹凸を、第2導電層15が上面に有する。   When the base material 11 does not have unevenness on the upper surface, unevenness is generated on the upper surface of the photoelectric conversion layer 10 as the photoelectric conversion layer 10 is deposited, and the unevenness inherited from this and the film upon deposition of the second conductive layer 16b. The upper surface of the second conductive layer 15 has an unevenness obtained by synthesizing the unevenness that occurs spontaneously with growth.

基材11が上面に凹凸を有する場合、光電変換層10の堆積に伴って発生した凹凸と、第2導電層16bの堆積に伴って発生した凹凸と、基材11が上面に有する凹凸とが合成された凹凸を、第2導電層15が上面に有する。   When the base material 11 has unevenness on the upper surface, the unevenness generated with the deposition of the photoelectric conversion layer 10, the unevenness generated with the deposition of the second conductive layer 16b, and the unevenness that the base material 11 has on the upper surface. The second conductive layer 15 has the synthesized unevenness on the upper surface.

いずれにしても、凹凸緩和層16bを設けずに裏面電極16を第2導電層15上に形成した場合、裏面電極16の光入射側に位置する第2導電層15との間の界面に凹凸が存在するため、その凹凸により表面プラズモン吸収と呼ばれる光吸収現象が起きる。   In any case, when the back electrode 16 is formed on the second conductive layer 15 without providing the uneven relief layer 16b, the unevenness is formed at the interface with the second conductive layer 15 located on the light incident side of the back electrode 16. Therefore, a light absorption phenomenon called surface plasmon absorption occurs due to the unevenness.

本実施形態に係る光電変換装置100においては、凹凸緩和層16bを設けて裏面電極16の光入射側の界面を平坦化して光吸収現象を抑制することにより、裏面電極16によって反射されて光電変換層10に再入射する光の量を増加させて光電変換装置100の変換効率を増加させることができる。   In the photoelectric conversion device 100 according to the present embodiment, the unevenness relaxation layer 16b is provided to flatten the interface on the light incident side of the back electrode 16 to suppress the light absorption phenomenon, thereby being reflected by the back electrode 16 and subjected to photoelectric conversion. The conversion efficiency of the photoelectric conversion device 100 can be increased by increasing the amount of light re-entering the layer 10.

凹凸緩和層16bの形成プロセスとしては、まず、凹凸緩和層16bを構成する材料に応じた方法で成膜した後、研磨などの処理を施すことによって、その上面を平坦化する。   As a formation process of the unevenness relief layer 16b, first, after forming a film by a method corresponding to the material constituting the unevenness relief layer 16b, the upper surface thereof is flattened by performing a treatment such as polishing.

凹凸緩和層16bは、第1導電層11bおよび第2導電層15と同様の材料および製法にて形成してもよいし、その他の材料を用いてもよい。ただし、凹凸緩和層16bでの光吸収率を低減するために、凹凸緩和層16bの材料として透光性を有する材料を用いることが好ましい。   The unevenness relief layer 16b may be formed by the same material and manufacturing method as the first conductive layer 11b and the second conductive layer 15, or other materials may be used. However, in order to reduce the light absorptance in the unevenness relaxation layer 16b, it is preferable to use a light-transmitting material as the material of the unevenness relaxation layer 16b.

凹凸緩和層16bの材料として、第1導電層11bおよび第2導電層15で挙げた以外の材料としては、SiO2、Al23またはMgOなどの無機系酸化物、CaCO3、K2CO3、BaCO3またはSrCO3などの無機系炭酸塩、KBr、NaBr、NaF、CaF2、LiF、MgF2、BaF2またはSrF2などの無機系ハロゲン化塩、BaSO4などの無機系硫酸塩を、単独または複数種類混合して用いることができる。中でもSiO2は、それ自体の化学的安定性が高いことに加えて、接触する第2導電層15および裏面電極16に影響を与えにくい不活性な物質であるため特に好ましい。 As materials of the unevenness relief layer 16b, materials other than those mentioned in the first conductive layer 11b and the second conductive layer 15 include inorganic oxides such as SiO 2 , Al 2 O 3 or MgO, CaCO 3 , K 2 CO 3 , inorganic carbonates such as BaCO 3 or SrCO 3 , inorganic halides such as KBr, NaBr, NaF, CaF 2 , LiF, MgF 2 , BaF 2 or SrF 2 , inorganic sulfates such as BaSO 4 These can be used alone or in combination. Among these, SiO 2 is particularly preferable because it is an inert substance that has a high chemical stability in itself and hardly affects the second conductive layer 15 and the back electrode 16 that are in contact with each other.

上記の材料においては、スパッタリング法または電子ビーム蒸着法によって、第2導電層15上に成膜することができる。その他の方法として、ゾルゲル法を用いて、テトラエチルオルトシリケートからSiO2を成膜、または、チタンイソプロポキシドからTiO2を成膜してもよい。 The above material can be deposited on the second conductive layer 15 by sputtering or electron beam evaporation. As another method, a sol-gel method may be used to form a SiO 2 film from tetraethylorthosilicate, or a TiO 2 film from titanium isopropoxide.

上記の材料を成膜した後で、後述するCMP法などを用いて研磨処理することによって、上面の表面粗さが第2導電層15の上面の表面粗さより小さい凹凸緩和層16bを形成することができる。   After the above material is formed, the unevenness relief layer 16b having an upper surface roughness smaller than that of the upper surface of the second conductive layer 15 is formed by polishing using a CMP method, which will be described later. Can do.

ここで、第2導電層15の上面が有する表面粗さの指標としては、たとえば、原子間力顕微鏡を用いた観察結果から得られるRMS(Root Mean Square:二乗平均平方根粗さ)の値として、20nm以上300nm以下である。それに対し、凹凸緩和層16bの上面の表面粗さ(RMS)はこれより小さい。   Here, as an index of the surface roughness which the upper surface of the second conductive layer 15 has, for example, as a value of RMS (Root Mean Square) obtained from an observation result using an atomic force microscope, It is 20 nm or more and 300 nm or less. On the other hand, the surface roughness (RMS) of the upper surface of the unevenness relief layer 16b is smaller than this.

より好ましくは、凹凸緩和層16bの上面が平坦となっていることである。平坦であることの指標としては、表面粗さ(RMS)が5nm以下である。   More preferably, the upper surface of the unevenness relief layer 16b is flat. As an indicator of flatness, the surface roughness (RMS) is 5 nm or less.

凹凸緩和層16bの上面の表面粗さ(RMS)が、第2導電層15の上面の表面粗さ(RMS)より小さい場合、裏面電極16の下面が平滑になることによって表面プラズモン吸収が減少する。このため、裏面電極16で生ずる光吸収現象が減少して光電変換層10に再入射する光の量が増加し、光電変換装置100の光電変換効率が増加する。   When the surface roughness (RMS) of the upper surface of the unevenness relief layer 16b is smaller than the surface roughness (RMS) of the upper surface of the second conductive layer 15, the surface plasmon absorption is reduced by smoothing the lower surface of the back electrode 16. . For this reason, the light absorption phenomenon which arises in the back surface electrode 16 reduces, the quantity of the light which reenters the photoelectric converting layer 10, increases, and the photoelectric conversion efficiency of the photoelectric conversion apparatus 100 increases.

特に、凹凸緩和層16bの上面の表面粗さ(RMS)が5nm以下であれば、光電変換装置100の光電変換効率に影響を与える程度には、表面プラズモン吸収は発生しない。このように高度な平滑度を実現できる研磨方法としては、CMP(Chemical Mechanical Polishing)が適している。   In particular, when the surface roughness (RMS) of the upper surface of the unevenness relief layer 16b is 5 nm or less, surface plasmon absorption does not occur to the extent that the photoelectric conversion efficiency of the photoelectric conversion device 100 is affected. As a polishing method capable of realizing such high smoothness, CMP (Chemical Mechanical Polishing) is suitable.

CMPとは、回転するステージに保持された被研磨対象物上に、被研磨対象物の表面を改質する酸、アルカリまたは界面活性剤などからなる溶液とダイヤモンド砥粒などの研磨剤とが混合されたスラリーと呼ばれる液体を滴下しつつ、回転する研磨パッドを押し当てて研磨する方法である。CMPによれば、研磨剤による機械的な粗い研磨と、溶液による化学的な緻密な研磨とを両立させて、非常に平坦な面を得ることができる。   CMP is a mixture of an acid, alkali, or surfactant that modifies the surface of an object to be polished and an abrasive such as diamond abrasive grains on the object to be polished held on a rotating stage. In this method, polishing is performed by pressing a rotating polishing pad while dropping a liquid called slurry. According to CMP, a very flat surface can be obtained by combining mechanical rough polishing with an abrasive and chemical fine polishing with a solution.

また、凹凸緩和層16bの材料として、上記のような無機系材料の他に、有機系材料を使用することができる。有機系材料として、EVA(Ethylence-Vinyl Acetate)または塩化ビニルなどの樹脂を用いてもよい。   In addition to the inorganic materials as described above, an organic material can be used as the material for the uneven relief layer 16b. As the organic material, a resin such as EVA (Ethylence-Vinyl Acetate) or vinyl chloride may be used.

凹凸緩和層16bの材料として樹脂を用いる場合は、その樹脂の軟化点以上の温度まで加熱処理を施すことによって、第2導電層15上に凹凸緩和層16bを接着することができる。この加熱処理時に、平坦なガラスなどを凹凸緩和層16bの上面に押し当てて成形することにより、凹凸緩和層16bの上面を上記の平坦面に容易にすることができる。また、この方法を採用した場合、裏面支持ガラスなどの強度補強材を同時に設けることができるため好ましい。   When a resin is used as the material of the unevenness relief layer 16b, the unevenness relief layer 16b can be bonded onto the second conductive layer 15 by performing a heat treatment up to a temperature equal to or higher than the softening point of the resin. At the time of this heat treatment, by pressing flat glass or the like against the upper surface of the unevenness relief layer 16b and forming, the upper surface of the unevenness relief layer 16b can be easily made into the flat surface. Moreover, when this method is employ | adopted, since strength reinforcing materials, such as back surface support glass, can be provided simultaneously, it is preferable.

本実施形態においては、凹凸緩和層16bとして、厚さが0.3mmのEVA樹脂を用いている。EVA樹脂に離形用テフロン(登録商標)シートを介して平坦なガラスを押し当てつつ、真空ヒートプレス機によって真空排気しながら加熱成形することにより、第2導電層15上に平坦な上面を有する凹凸緩和層16bを形成している。   In the present embodiment, EVA resin having a thickness of 0.3 mm is used as the unevenness relief layer 16b. A flat upper surface is formed on the second conductive layer 15 by pressing the flat glass to the EVA resin through a Teflon (registered trademark) sheet for release and evacuating it with a vacuum heat press. The unevenness relief layer 16b is formed.

<第2導電層と裏面電極との接触部分の形状>
裏面電極16は、第2導電層15の一部と接触している。これにより、凹凸緩和層16bが電気絶縁性を有する材料で形成されている場合でも、凹凸緩和層16bを介さずに光電変換層10から電流を取り出すことができる。
<Shape of contact portion between second conductive layer and back electrode>
The back electrode 16 is in contact with a part of the second conductive layer 15. Thereby, even when the uneven | corrugated relaxation layer 16b is formed with the material which has electrical insulation, an electric current can be taken out from the photoelectric converting layer 10 without passing through the uneven | corrugated relaxation layer 16b.

凹凸緩和層16bが無機系の材料からなる場合、上記の構造を形成するためには、第2導電層15の全面を覆わないように凹凸緩和層16bを形成すればよい。たとえば、メタルマスクまたはフォトリソグラフィーなどの公知の方法と、スパッタリング法または電子ビーム蒸着法とを組み合わせて用いることにより、凹凸緩和層16bおよび裏面電極16を形成することができる。   When the unevenness relief layer 16b is made of an inorganic material, the unevenness relief layer 16b may be formed so as not to cover the entire surface of the second conductive layer 15 in order to form the above structure. For example, the unevenness relief layer 16b and the back electrode 16 can be formed by using a known method such as a metal mask or photolithography in combination with a sputtering method or an electron beam evaporation method.

これらの方法によって、第2導電層15の一部分をマスクして凹凸緩和層16bの材料を成膜することによって、第2導電層15のマスクされた部分には凹凸緩和層16bの材料が成膜されない。その後、マスクを取り除いて裏面電極16を形成することにより、第2導電層15の一部と裏面電極16とが接触した構造を形成することができる。   By using these methods, the material of the unevenness relief layer 16b is formed by masking a part of the second conductive layer 15, and the material of the unevenness relief layer 16b is formed on the masked portion of the second conductive layer 15. Not. Thereafter, by removing the mask and forming the back electrode 16, a structure in which a part of the second conductive layer 15 and the back electrode 16 are in contact with each other can be formed.

なお、裏面電極16と凹凸緩和層16bとが接触する面積を多くするほど、光吸収現象を抑制できるため、光電変換装置100の短絡電流密度を増やすことができる。ただし、第2導電層15と裏面電極16とが接触する面積が減少するため、電流の取り出し効率が悪化して曲線因子が低下する。   In addition, since the light absorption phenomenon can be suppressed as the area where the back electrode 16 and the unevenness reducing layer 16b are in contact with each other, the short-circuit current density of the photoelectric conversion device 100 can be increased. However, since the area where the second conductive layer 15 and the back electrode 16 are in contact with each other is reduced, the current extraction efficiency is deteriorated and the curve factor is reduced.

よって、第2導電層15と裏面電極16との接触面積には、高い光電変換効率を得るために好適な範囲が存在する。その範囲は、裏面電極全体の面積の5.5%以上55%以下である。   Therefore, the contact area between the second conductive layer 15 and the back electrode 16 has a suitable range for obtaining high photoelectric conversion efficiency. The range is 5.5% or more and 55% or less of the entire area of the back electrode.

また、第2導電層15と裏面電極16との接触部分の形状を工夫することによって、さらに電流の取り出し効率を向上することができる。図2は、本実施形態に係る第2導電層と裏面電極との接触部分の形状を図1の矢印II方向から見た平面図である。図2においては、裏面電極16を透明に図示している。   Further, by devising the shape of the contact portion between the second conductive layer 15 and the back electrode 16, the current extraction efficiency can be further improved. FIG. 2 is a plan view of the shape of the contact portion between the second conductive layer and the back electrode according to the present embodiment as viewed from the direction of arrow II in FIG. In FIG. 2, the back surface electrode 16 is illustrated transparently.

本実施形態においては、図2に示すように、平面視において、第2導電層15と裏面電極16との接触部分の形状がグリッド状である。具体的には、互いに間隔を置いて平行に延在するサブグリッド16cと、サブグリッド16cの延在方向に直交する方向に延在して全てのサブグリッド16cと接続されたメイングリッド16aとが形成されている。   In the present embodiment, as shown in FIG. 2, the shape of the contact portion between the second conductive layer 15 and the back electrode 16 is a grid shape in plan view. Specifically, a subgrid 16c that extends in parallel with a distance from each other, and a main grid 16a that extends in a direction orthogonal to the extending direction of the subgrid 16c and is connected to all the subgrids 16c. Is formed.

第2導電層15と裏面電極16との接触部分をメイングリッド16aとサブグリッド16cとで構成することにより、光電変換層10の全面から集電できるようになって、電流の取り出し効率が良好になる。   By configuring the contact portion between the second conductive layer 15 and the back electrode 16 with the main grid 16a and the subgrid 16c, current can be collected from the entire surface of the photoelectric conversion layer 10, and current extraction efficiency is improved. Become.

サブグリッド16cの線幅は、マスクの加工精度などを勘案して、0.01mm以上1mm以下であることが好ましい。また、メイングリッド16aは、サブグリッド16cから集められた電流を集約する機能を有しているため、サブグリッド16cより太い方がよく、0.1mm以上5mm以下であることが好ましい。   The line width of the subgrid 16c is preferably 0.01 mm or more and 1 mm or less in consideration of the mask processing accuracy and the like. Moreover, since the main grid 16a has a function of collecting the current collected from the sub-grid 16c, the main grid 16a is preferably thicker than the sub-grid 16c, and preferably 0.1 mm or more and 5 mm or less.

なお、サブグリッド16cの本数およびピッチは、第2導電層15の導電率によって、適切な設計値が異なる。第2導電層15の導電率が比較的高い場合、電流が第2導電層15を通過する距離が長い場合でも電気抵抗があまり高くならないため、サブグリッド16c同士の間隔を広くすることができる。一方、第2導電層15の導電率が低い場合、サブグリッド16c同士の間隔を狭くする必要がある。したがって、サブグリッド16c同士の間隔は、第2導電層15の導電率を勘案して、0.5mm以上2mm以下とすることが好ましい。また、メイングリッド16aの位置は、光電変換装置100の面内中央部に設けられる必要は必ずしもなく、端部に設けられていてもよい。   Note that the number and the pitch of the subgrids 16 c are appropriately designed depending on the conductivity of the second conductive layer 15. When the conductivity of the second conductive layer 15 is relatively high, the electrical resistance does not become so high even when the current passes through the second conductive layer 15, so that the interval between the sub-grids 16 c can be widened. On the other hand, when the conductivity of the second conductive layer 15 is low, it is necessary to narrow the interval between the subgrids 16c. Therefore, it is preferable that the interval between the subgrids 16c be 0.5 mm or more and 2 mm or less in consideration of the conductivity of the second conductive layer 15. Moreover, the position of the main grid 16a does not necessarily need to be provided in the center in the surface of the photoelectric conversion device 100, and may be provided at the end.

本実施形態においては、サブグリッド16cの線幅を0.1mm以上1mm以下、メイングリッド16aの線幅を0.2mm以上5mm以下としている。サブグリッド16c同士の間隔を0.75mm以上1.875mm以下としている。   In the present embodiment, the line width of the sub-grid 16c is 0.1 mm to 1 mm, and the line width of the main grid 16a is 0.2 mm to 5 mm. The interval between the subgrids 16c is set to 0.75 mm or more and 1.875 mm or less.

また、光電変換装置100の端部から最も端部側に位置するサブグリッド16cまでの距離を1mmとし、光電変換装置100の端部からメイングリッド16aまでの距離を1mmとしている。   Further, the distance from the end of the photoelectric conversion device 100 to the subgrid 16c located closest to the end is 1 mm, and the distance from the end of the photoelectric conversion device 100 to the main grid 16a is 1 mm.

光電変換装置100の面積を100mm2とし、第2導電層15と裏面電極16との接触面積は、裏面電極16全体の面積の5.5%以上55%以下としている。 The area of the photoelectric conversion device 100 is 100 mm 2 , and the contact area between the second conductive layer 15 and the back electrode 16 is 5.5% to 55% of the total area of the back electrode 16.

なお、上記のようにメイングリッド16aおよびサブグリッド16cを形成しつつ凹凸緩和層16bを樹脂で構成する場合は、真空加熱成形時にメタルマスクなどが樹脂に埋没することを防止するため、下記の方法で凹凸緩和層16bを形成することが好ましい。   In the case where the unevenness relief layer 16b is made of a resin while forming the main grid 16a and the subgrid 16c as described above, the following method is used to prevent a metal mask or the like from being buried in the resin during vacuum heating molding. It is preferable to form the unevenness relief layer 16b.

まず、メタルマスクまたはフォトリソグラフィーなどの公知の方法を用いて、メイングリッド16aおよびサブグリッド16cを形成する。次に、少なくともメイングリッド16aを覆わないように、離形用テフロン(登録商標)シートなどで覆われた物体であるメイングリッドカバーを、メイングリッド16a上に設置する。この際、次工程で行なわれる凹凸緩和層16bの真空加熱成形時にメイングリッドカバーの位置ずれが発生しないようにするため、メイングリッドカバーを耐熱テープなどで固定することが好ましい。   First, the main grid 16a and the sub-grid 16c are formed using a known method such as a metal mask or photolithography. Next, a main grid cover, which is an object covered with a release Teflon (registered trademark) sheet or the like, is installed on the main grid 16a so as not to cover at least the main grid 16a. At this time, it is preferable to fix the main grid cover with a heat-resistant tape or the like in order to prevent the position shift of the main grid cover during vacuum heating forming of the unevenness relief layer 16b performed in the next step.

メイングリッドカバーが凹凸緩和層16bに埋没しないようにするために、メイングリッドカバーの厚さは凹凸緩和層16bの厚さ以上とする。   In order to prevent the main grid cover from being buried in the unevenness relief layer 16b, the thickness of the main grid cover is set to be equal to or greater than the thickness of the unevenness relief layer 16b.

その後、メイングリッドカバーの周囲に、EVAなどの樹脂を配置する。さらにその上に、離形用テフロン(登録商標)シートなどを介して平坦なガラスを設置する。その状態で、真空加熱成形を行なう。真空加熱成形後に、離形用テフロン(登録商標)シートおよびメイングリッドカバーを取り外す。   Thereafter, a resin such as EVA is disposed around the main grid cover. Further, a flat glass is set on the sheet via a Teflon (registered trademark) sheet for release. In that state, vacuum heating molding is performed. After vacuum heat forming, the Teflon (registered trademark) sheet for release and the main grid cover are removed.

図3は、樹脂からなる凹凸緩和層が形成された状態を示す断面図である。上記の方法により、図3に示すように、メイングリッド16aを覆わずに、第2導電層15上に樹脂からなる凹凸緩和層16bを形成することができる。   FIG. 3 is a cross-sectional view showing a state in which an unevenness relief layer made of resin is formed. By the above method, as shown in FIG. 3, the unevenness relief layer 16b made of resin can be formed on the second conductive layer 15 without covering the main grid 16a.

または、メイングリッドカバーおよび離形用テフロン(登録商標)シートを用いずに、あらかじめ裏面電極16が形成された強度補強板を用いていもよい。この場合、強度補強板上の裏面電極16の表面を平坦にしておく。裏面電極16の表面を平坦にするには、上述のように研磨処理を実施、または、自然発生的な凹凸ができにくい条件の下で平坦な強度補強板上に裏面電極16を形成するようにしてもよい。   Alternatively, a strength reinforcing plate on which the back electrode 16 is formed in advance may be used without using the main grid cover and the release Teflon (registered trademark) sheet. In this case, the surface of the back electrode 16 on the strength reinforcing plate is made flat. In order to make the surface of the back electrode 16 flat, the polishing process is performed as described above, or the back electrode 16 is formed on a flat strength reinforcing plate under conditions where it is difficult to generate naturally unevenness. May be.

なお、裏面電極16において、メイングリッド16aと接する部分をその周囲よりも厚く形成しておくことにより、その厚い部分とメイングリッド16aとが接するように位置合わせを行なって真空加熱成形することができる。これにより、メイングリッド16aと強度補強板上の裏面電極16とを確実に接続して電流の取り出しを良好に行なうことができるとともに、強度補強板を位置精度よく接着した光電変換装置を作製することができる。   In addition, by forming a portion of the back electrode 16 in contact with the main grid 16a to be thicker than the periphery thereof, it is possible to perform vacuum heating forming by performing alignment so that the thick portion and the main grid 16a are in contact with each other. . This makes it possible to reliably connect the main grid 16a and the back electrode 16 on the strength reinforcing plate to perform good current extraction, and to produce a photoelectric conversion device in which the strength reinforcing plate is bonded with high positional accuracy. Can do.

上記の構成により、短絡電流密度および変換効率の高いスーパーストレート型の光電変換装置100を作製できる。   With the above configuration, a super straight photoelectric conversion device 100 with high short-circuit current density and high conversion efficiency can be manufactured.

以下、本発明の実施形態2に係る光電変換装置およびその製造方法について説明する。本実施形態に係る光電変換装置は、タンデム型であることのみ実施形態1に係る光電変換装置100と異なるため、他の構成についてはその説明は繰り返さない。   Hereinafter, a photoelectric conversion device and a manufacturing method thereof according to Embodiment 2 of the present invention will be described. Since the photoelectric conversion device according to this embodiment is different from the photoelectric conversion device 100 according to Embodiment 1 only in that it is a tandem type, the description of other components will not be repeated.

(実施形態2)
図4は、本発明の実施形態2に係る光電変換装置の構成を示す断面図である。図4に示すように、本発明の実施形態2に係るタンデム型光電変換装置200は、第1および第2の光電変換層10,20を有している。第2の光電変換層20においては、基材11側から順にp型半導体層22、i型半導体層23およびn型半導体層24が積層されて、pin接合が構成されている。
(Embodiment 2)
FIG. 4 is a cross-sectional view illustrating a configuration of a photoelectric conversion apparatus according to Embodiment 2 of the present invention. As shown in FIG. 4, the tandem photoelectric conversion apparatus 200 according to Embodiment 2 of the present invention includes first and second photoelectric conversion layers 10 and 20. In the second photoelectric conversion layer 20, a p-type semiconductor layer 22, an i-type semiconductor layer 23, and an n-type semiconductor layer 24 are stacked in order from the base material 11 side to form a pin junction.

タンデム型薄膜シリコン系太陽電池においては、光入射側から最も近いpin接合をトップセル、光入射側から最も遠いpin接合をボトムセルと呼ぶことが多い。また、3つ以上のpin接合を有するタンデム型光電変換装置においては、トップセルとボトムセルの間に位置するpin接合をミドルセルと呼ぶことが多い。   In a tandem thin film silicon solar cell, the pin junction closest to the light incident side is often referred to as a top cell, and the pin junction farthest from the light incident side is referred to as a bottom cell. In a tandem photoelectric conversion device having three or more pin junctions, the pin junction located between the top cell and the bottom cell is often referred to as a middle cell.

本実施形態に係るタンデム型光電変換装置200は、スーパーストレート型構造を有する光電変換装置である。タンデム型光電変換装置200においては、基材11上に、第1の光電変換層10と第2の光電変換層20と反射層17とがこの順番で積層されて構成されている。   The tandem photoelectric conversion device 200 according to the present embodiment is a photoelectric conversion device having a super straight type structure. In the tandem photoelectric conversion device 200, the first photoelectric conversion layer 10, the second photoelectric conversion layer 20, and the reflection layer 17 are laminated on the base material 11 in this order.

第1の光電変換層10は光入射側に位置するため、第2の光電変換層20には第1の光電変換層10を透過した光のみが入射する。そのため、タンデム型光電変換装置200においては、第1および第2の光電変換層10,20のそれぞれで入射光の異なるスペクトル領域を受光できるため光の利用効率を向上でき、また、第1および第2の光電変換層10,20のそれぞれの開放電圧の和と略同等の高い開放電圧を得ることができる。   Since the first photoelectric conversion layer 10 is located on the light incident side, only the light transmitted through the first photoelectric conversion layer 10 is incident on the second photoelectric conversion layer 20. Therefore, in the tandem photoelectric conversion device 200, the first and second photoelectric conversion layers 10 and 20 can receive different spectral regions of incident light, so that the light use efficiency can be improved. A high open-circuit voltage substantially equal to the sum of the open-circuit voltages of the two photoelectric conversion layers 10 and 20 can be obtained.

また、光入射側に位置する第1の光電変換層10のバンドギャップを第2の光電変換層20のバンドギャップより大きくすることにより、入射光のうち短波長の光は主に第1の光電変換層10で、長波長の光は主に第2の光電変換層20で吸収されるため、タンデム型光電変換装置200の変換効率をさらに向上することができる。   Further, by making the band gap of the first photoelectric conversion layer 10 located on the light incident side larger than the band gap of the second photoelectric conversion layer 20, short wavelength light of the incident light is mainly used for the first photoelectric conversion layer. In the conversion layer 10, long-wavelength light is mainly absorbed by the second photoelectric conversion layer 20, so that the conversion efficiency of the tandem photoelectric conversion device 200 can be further improved.

異なるバンドギャップを有するシリコン系材料としては、アモルファスシリコンカーバイド、アモルファスシリコン、アモルファスシリコンゲルマニウム、アモルファスゲルマニウム、微結晶シリコン、微結晶シリコンゲルマニウムおよび微結晶ゲルマニウムなどがある。これらを光吸収層として適宜選択して用いることができる。   Examples of silicon-based materials having different band gaps include amorphous silicon carbide, amorphous silicon, amorphous silicon germanium, amorphous germanium, microcrystalline silicon, microcrystalline silicon germanium, and microcrystalline germanium. These can be appropriately selected and used as the light absorption layer.

たとえば、トップセルにアモルファスシリコン、ボトムセルに微結晶シリコンを用いた典型的な2接合型薄膜シリコン系太陽電池においては、大きなバンドギャップを有するアモルファスシリコンが入射光のうちの短波長領域の光を吸収し、小さなバンドギャップを有する微結晶シリコンが、残りの長波長領域の光を吸収するように設計されている。   For example, in a typical two-junction thin-film silicon solar cell using amorphous silicon for the top cell and microcrystalline silicon for the bottom cell, amorphous silicon having a large band gap absorbs light in the short wavelength region of the incident light. However, microcrystalline silicon having a small band gap is designed to absorb the remaining light in the long wavelength region.

微結晶シリコンおよび微結晶シリコンゲルマニウムは、上記のように光劣化を生じないことが知られており、多接合型薄膜シリコン系太陽電池において長波長の光を吸収する材料として一般的に好んで用いられている。   Microcrystalline silicon and microcrystalline silicon germanium are known not to cause photodegradation as described above, and are generally preferred for use as materials that absorb light of long wavelengths in multi-junction thin-film silicon solar cells. It has been.

第1および第2の光電変換層10、20においては、互いのpin接合の積層方向が同一で、かつ、光入射側にp型半導体層12,22が位置するように配置されていればよく、光電変換層が3層以上ある場合も同様である。すなわち、第1の光電変換層10がpin接合を有するときは第2の光電変換層20もpin接合を有し、第1の光電変換層10がnip接合を有するときは第2の光電変換層20もnip接合を有する。   In the first and second photoelectric conversion layers 10 and 20, it is only necessary that the stacking directions of the pin junctions are the same and that the p-type semiconductor layers 12 and 22 are positioned on the light incident side. The same applies when there are three or more photoelectric conversion layers. That is, when the first photoelectric conversion layer 10 has a pin junction, the second photoelectric conversion layer 20 also has a pin junction, and when the first photoelectric conversion layer 10 has a nip junction, the second photoelectric conversion layer. 20 also has a nip junction.

第1および第2の光電変換層10,20における各半導体層の膜厚は特に限定されるものではないが、第1の光電変換層10においては、p型半導体層12の膜厚が5nm以上50nm以下、i型半導体層13の膜厚が100nm以上500nm以下、n型半導体層14の膜厚が5nm以上50nm以下であることが好ましい。より好ましくは、p型半導体層12の膜厚が10nm以上30nm以下、i型半導体層13の膜厚が200nm以上400nm以下、n型半導体層14の膜厚が10nm以上30nm以下である。   The thickness of each semiconductor layer in the first and second photoelectric conversion layers 10 and 20 is not particularly limited, but in the first photoelectric conversion layer 10, the thickness of the p-type semiconductor layer 12 is 5 nm or more. It is preferable that the thickness of the i-type semiconductor layer 13 is 50 nm or less, the thickness of the i-type semiconductor layer 13 is 100 nm or more and 500 nm or less, and the thickness of the n-type semiconductor layer 14 is 5 nm or more and 50 nm or less. More preferably, the p-type semiconductor layer 12 has a thickness of 10 nm to 30 nm, the i-type semiconductor layer 13 has a thickness of 200 nm to 400 nm, and the n-type semiconductor layer 14 has a thickness of 10 nm to 30 nm.

第2の光電変換層20においては、p型半導体層22の膜厚が5nm以上50nm以下、i型半導体層23の膜厚が1000nm以上5000nm以下、n型半導体層24の膜厚が5nm以上100nm以下であることが好ましい。より好ましくは、p型半導体層22の膜厚が10nm以上30nm以下、i型半導体層23の膜厚が2000nm以上4000nm以下、n型半導体層24の膜厚が10nm以上30nm以下である。   In the second photoelectric conversion layer 20, the p-type semiconductor layer 22 has a thickness of 5 nm to 50 nm, the i-type semiconductor layer 23 has a thickness of 1000 nm to 5000 nm, and the n-type semiconductor layer 24 has a thickness of 5 nm to 100 nm. The following is preferable. More preferably, the p-type semiconductor layer 22 has a thickness of 10 nm to 30 nm, the i-type semiconductor layer 23 has a thickness of 2000 nm to 4000 nm, and the n-type semiconductor layer 24 has a thickness of 10 nm to 30 nm.

複数のpin接合または複数のnip接合のうち少なくとも1組の互いに隣接するpin接合同士またはnip接合同士の間に中間層が形成されていてもよい。すなわち、第1の光電変換層10と第2の光電変換層20との間に中間層が形成されていてもよい。光電変換層が3層以上ある場合には、各光電変換層同士の間の少なくとも1箇所に中間層が形成されていてもよい。中間層は、透光性導電膜で構成されていることが好ましい。   An intermediate layer may be formed between at least one pair of mutually adjacent pin junctions or nip junctions among the plurality of pin junctions or the plurality of nip junctions. That is, an intermediate layer may be formed between the first photoelectric conversion layer 10 and the second photoelectric conversion layer 20. When there are three or more photoelectric conversion layers, an intermediate layer may be formed in at least one place between the photoelectric conversion layers. The intermediate layer is preferably composed of a light-transmitting conductive film.

中間層を設けることにより、第1の光電変換層10を通過して中間層に入射した光の一部は中間層で反射され、残部は中間層を透過して第2の光電変換層20に入射するため、各光電変換層への入射光量を制御できるようになる。   By providing the intermediate layer, a part of the light that has passed through the first photoelectric conversion layer 10 and is incident on the intermediate layer is reflected by the intermediate layer, and the rest is transmitted through the intermediate layer to the second photoelectric conversion layer 20. Since the light enters, the amount of light incident on each photoelectric conversion layer can be controlled.

これにより、第1および第2の光電変換層10,20における光電流の値を均等化できる。第1および第2の光電変換層10,20において発生した光生成キャリアを効率よく利用することにより、タンデム型光電変換装置200の短絡電流値を増加させて変換効率を向上することができる。   Thereby, the value of the photocurrent in the 1st and 2nd photoelectric converting layers 10 and 20 can be equalized. By efficiently using the photogenerated carriers generated in the first and second photoelectric conversion layers 10 and 20, the conversion efficiency can be improved by increasing the short-circuit current value of the tandem photoelectric conversion device 200.

タンデム型光電変換装置200においては、第2導電層15と裏面電極16との間に、上面が表面プラズモン吸収を抑制可能に平坦な凹凸緩和層16bを設けることにより、凹凸緩和層16bを設けない場合に比較して、裏面電極16と凹凸緩和層16bとの間の界面で発生する表面プラズモン吸収を抑制している。   In the tandem photoelectric conversion device 200, the uneven relief layer 16 b is not provided by providing the uneven relief layer 16 b having a flat upper surface capable of suppressing surface plasmon absorption between the second conductive layer 15 and the back electrode 16. Compared to the case, surface plasmon absorption generated at the interface between the back electrode 16 and the unevenness relief layer 16b is suppressed.

凹凸緩和層16bを設けて光吸収現象を抑制することにより、裏面電極16によって反射されて第1および第2の光電変換層10、20に再入射する光の量を増加させてタンデム型光電変換装置200の変換効率を増加することができる。   By providing the uneven relief layer 16b to suppress the light absorption phenomenon, the amount of light reflected by the back electrode 16 and re-entering the first and second photoelectric conversion layers 10 and 20 is increased, and tandem photoelectric conversion is performed. The conversion efficiency of the device 200 can be increased.

上記の構成により、短絡電流密度および変換効率の高いスーパーストレート型のタンデム型光電変換装置200を作製できる。   With the above configuration, a super straight tandem photoelectric conversion device 200 with high short-circuit current density and high conversion efficiency can be manufactured.

本発明は、サブストレート型の光電変換装置にも適用できる。サブストレート型の光電変換装置に本発明を適用した実施形態3について図を参照して説明する。本実施形態に係る光電変換装置300は、サブストレート型であることのみ実施形態1に係る光電変換装置100と異なるため、他の構成についてはその説明は繰り返さない。   The present invention can also be applied to a substrate type photoelectric conversion device. Embodiment 3 in which the present invention is applied to a substrate-type photoelectric conversion device will be described with reference to the drawings. Since the photoelectric conversion apparatus 300 according to the present embodiment is different from the photoelectric conversion apparatus 100 according to the first embodiment only in that it is a substrate type, the description of other configurations will not be repeated.

(実施形態3)
図5は、本発明の実施形態3に係る光電変換装置の構成を示す断面図である。本発明の実施形態3に係るサブストレート型の光電変換装置300は、裏面電極16側から光が入射するように配置される。
(Embodiment 3)
FIG. 5 is a cross-sectional view illustrating a configuration of a photoelectric conversion apparatus according to Embodiment 3 of the present invention. The substrate type photoelectric conversion device 300 according to Embodiment 3 of the present invention is arranged so that light enters from the back electrode 16 side.

図5に示すように、裏面電極16は、平面視における裏面電極16の面積が第2導電層15と裏面電極16との接触面積より大きくなるように、かつ、第2導電層15の全面を覆わないように形成されている。   As shown in FIG. 5, the back electrode 16 is formed so that the area of the back electrode 16 in plan view is larger than the contact area between the second conductive layer 15 and the back electrode 16, and the entire surface of the second conductive layer 15 is covered. It is formed so as not to cover.

また、基材11は、光反射性を有するように、表面に金属膜を有している。したがって、基材11は、透光性基板11aの替わりに非透光性の基板を含んでいてもよい。また、基材11が光反射性を有するために、金属膜を設けずに基板自体を金属製の板で構成してもよいし、金属製の板からなる基板上にさらに金属膜を形成しもよい。この構成により、裏面電極16側から入射した光の一部は、基材11で反射されて凹凸緩和層16bを通過して裏面電極16の肩部16dに到達する。   Moreover, the base material 11 has a metal film on the surface so that it may have light reflectivity. Therefore, the base material 11 may include a non-translucent substrate instead of the translucent substrate 11a. Further, since the base material 11 has light reflectivity, the substrate itself may be formed of a metal plate without providing the metal film, or a metal film may be further formed on the substrate made of the metal plate. Also good. With this configuration, part of the light incident from the back electrode 16 side is reflected by the base material 11, passes through the unevenness relief layer 16 b, and reaches the shoulder 16 d of the back electrode 16.

この場合、実施形態1で説明したとおり、凹凸緩和層16bを設けて光吸収現象を抑制することにより、裏面電極16の肩部16dによって反射されて光電変換層10に再入射する光の量を増加させて光電変換装置300の光電変換効率を増加することができる。   In this case, as described in the first embodiment, the amount of light reflected by the shoulder 16d of the back electrode 16 and re-entering the photoelectric conversion layer 10 can be reduced by providing the uneven relief layer 16b to suppress the light absorption phenomenon. It is possible to increase the photoelectric conversion efficiency of the photoelectric conversion device 300.

以下、本発明に係る光電変換装置の発電特性を確認した実験例について説明する。
(実験例)
(実施例)
実施例においては、図1に示すスーパーストレート型の光電変換装置100を下記のように作製した。
Hereinafter, experimental examples in which the power generation characteristics of the photoelectric conversion device according to the present invention are confirmed will be described.
(Experimental example)
(Example)
In the example, the super straight type photoelectric conversion device 100 shown in FIG. 1 was produced as follows.

基材11としては、透光性基板11aの表面に酸化錫系の透明導電膜からなる第1導電層11bが形成された、縦115mm×横115mm×厚み3.9mmの青板ガラス(旭硝子株式会社製、商品名:Asahi−VU)を使用した。   As the base material 11, a blue plate glass (Asahi Glass Co., Ltd.) having a length of 115 mm × width of 115 mm × thickness of 3.9 mm, in which a first conductive layer 11 b made of a tin oxide-based transparent conductive film is formed on the surface of a translucent substrate 11 a. Manufactured, trade name: Asahi-VU).

基材11上に、スパッタリング法によって70nmの厚さとなるように二酸化チタンを堆積させ、さらにスパッタリング法によって10nmの厚さとなるように酸化亜鉛を堆積させた。   On the base material 11, titanium dioxide was deposited to a thickness of 70 nm by a sputtering method, and zinc oxide was further deposited to a thickness of 10 nm by a sputtering method.

その後、プラズマCVD法により後述の条件で、p型半導体層12、i型半導体層13およびn型半導体層14を順に積層して光電変換層10を形成した。続いて、光電変換層10上に、スパッタリング法により第2導電層15として80nmの厚さとなるように酸化亜鉛を堆積させた。第2導電層15上に、メイングリッド16aおよびサブグリッド16cを形成し、メイングリッド16aを覆わないように凹凸緩和層16bを形成した。最後に、裏面電極16として120nmの厚さとなるように銀を堆積させて、スーパーストレート型の光電変換装置100を作製した。   Thereafter, the p-type semiconductor layer 12, the i-type semiconductor layer 13, and the n-type semiconductor layer 14 were sequentially stacked by plasma CVD under the conditions described later to form the photoelectric conversion layer 10. Subsequently, zinc oxide was deposited as a second conductive layer 15 on the photoelectric conversion layer 10 to a thickness of 80 nm by a sputtering method. On the second conductive layer 15, the main grid 16a and the subgrid 16c were formed, and the unevenness relief layer 16b was formed so as not to cover the main grid 16a. Finally, silver was deposited as the back electrode 16 so as to have a thickness of 120 nm, and the super straight type photoelectric conversion device 100 was manufactured.

光電変換層10の各層は以下の条件で形成した。p型半導体層12の形成には、原料ガスとしてSiH4、H2およびB26を含む混合ガスを用いた。SiH4に対するH2のガス流量比は150倍とし、SiH4に対するB26のガス流量比は0.003倍とした。 Each layer of the photoelectric conversion layer 10 was formed under the following conditions. In forming the p-type semiconductor layer 12, a mixed gas containing SiH 4 , H 2 and B 2 H 6 was used as a source gas. The gas flow ratio of H 2 to SiH 4 was 150 times, and the gas flow ratio of B 2 H 6 to SiH 4 was 0.003 times.

p型半導体層12は、光活性層であるi型半導体層13に入射する光量を多くするために、p型半導体層としての機能を損なわない範囲で薄い方が望ましく、本実施例では20nmの膜厚とした。   The p-type semiconductor layer 12 is desirably thin as long as it does not impair the function as the p-type semiconductor layer in order to increase the amount of light incident on the i-type semiconductor layer 13 that is a photoactive layer. The film thickness was taken.

i型半導体層13の形成には、原料ガスとしてSiH4およびH2を含む混合ガス用いた。SiH4に対するH2のガス流量比は80倍とした。本実施例では、i型半導体層13の膜厚を2500nmとした。 For the formation of the i-type semiconductor layer 13, a mixed gas containing SiH 4 and H 2 was used as a source gas. The gas flow ratio of H 2 to SiH 4 was 80 times. In this example, the film thickness of the i-type semiconductor layer 13 was 2500 nm.

n型半導体層14の形成には、原料ガスとしてSiH4、H2、PH3およびN2を含む混合ガスを用いた。SiH4に対するH2のガス流量比は100倍とし、SiH4に対するPH3のガス流量比は0.03倍とした。 For forming the n-type semiconductor layer 14, a mixed gas containing SiH 4 , H 2 , PH 3 and N 2 was used as a source gas. The gas flow ratio of H 2 to SiH 4 was 100 times, and the gas flow ratio of PH 3 to SiH 4 was 0.03 times.

n型半導体層14の膜厚は、裏面電極16からの反射光の吸収を抑制するため、n型半導体層としての機能を損なわない程度に薄い方が望ましく、本実施例では20nmの膜厚とした。なお、p型、i型およびn型半導体層12,13,14のプラズマCVDによる製膜時における基板温度を180℃とした。   The film thickness of the n-type semiconductor layer 14 is preferably as thin as not to impair the function as the n-type semiconductor layer in order to suppress absorption of reflected light from the back electrode 16. In this embodiment, the film thickness is 20 nm. did. The substrate temperature at the time of forming the p-type, i-type and n-type semiconductor layers 12, 13, and 14 by plasma CVD was set to 180 ° C.

続いて、第2導電層15として、スパッタリング法によって80nmの厚さとなるように酸化亜鉛を堆積させた。その後、メタルマスクを装着してスパッタリング法によってメイングリッド16aおよびサブグリッド16cを形成した。   Subsequently, zinc oxide was deposited as the second conductive layer 15 to a thickness of 80 nm by a sputtering method. Thereafter, a metal mask was attached, and the main grid 16a and the subgrid 16c were formed by a sputtering method.

次に、メイングリッドカバー、離形用テフロン(登録商標)シートおよび平坦なガラスを用いて、メイングリッド16aが覆われないように、EVA樹脂からなる凹凸緩和層16bを形成した。具体的には、真空ヒートプレス機を用いて、温度が150℃、圧力が1気圧の条件下において5分間加熱プレス処理を行なうことによって凹凸緩和層16bを形成した。   Next, an unevenness relief layer 16b made of EVA resin was formed using a main grid cover, a release Teflon (registered trademark) sheet, and flat glass so that the main grid 16a was not covered. Specifically, the unevenness relief layer 16b was formed by performing a heat press treatment for 5 minutes under the conditions of a temperature of 150 ° C. and a pressure of 1 atm using a vacuum heat press.

その後、メイングリッドカバー、離形用テフロン(登録商標)シートおよび平坦なガラスを外し、裏面電極16として120nmの厚さとなるように銀を堆積させた。   Thereafter, the main grid cover, the release Teflon (registered trademark) sheet and the flat glass were removed, and silver was deposited as the back electrode 16 so as to have a thickness of 120 nm.

このようにして得られた実施例の光電変換装置について、AM1.5、放射照度100mW/cm2の条件下における、セル面積1cm2の電流−電圧特性を測定した。 For the photoelectric conversion device of the embodiment thus obtained, AM 1.5, under the conditions of irradiance 100 mW / cm 2, current cell area 1 cm 2 - voltage characteristics were measured.

実施例において、短絡電流密度は23.4mA/cm2、開放電圧は0.512V、曲線因子は0.714、直列抵抗は6Ω、変換効率は8.6%であった。
In the examples, the short-circuit current density was 23.4 mA / cm 2 , the open circuit voltage was 0.512 V, the fill factor was 0.714, the series resistance was 6Ω, and the conversion efficiency was 8.6%.
.

比較例として、下記の条件で光電変換装置を作製した。
(比較例)
比較例では、凹凸緩和層16b,メイングリッド16aおよびサブグリッド16cを形成しないこと以外は全て実施例と同条件にして、スーパーストレート型の光電変換装置を作成した。メイングリッド16aおよびサブグリッド16cを形成していないので、メタルマスクは用いていない。
As a comparative example, a photoelectric conversion device was manufactured under the following conditions.
(Comparative example)
In the comparative example, a super straight type photoelectric conversion device was prepared under the same conditions as in the example except that the unevenness relief layer 16b, the main grid 16a, and the subgrid 16c were not formed. Since the main grid 16a and the subgrid 16c are not formed, a metal mask is not used.

したがって、第2導電層15と裏面電極16とが全面で一様に接触している。すなわち、比較例では、裏面電極16全体の面積に対して、平面視における第2導電層15と裏面電極16との接触面積を100%とした。また、裏面電極16の下面は、基材11の凹凸を引き継いだ凹凸を有している。   Therefore, the second conductive layer 15 and the back electrode 16 are in uniform contact over the entire surface. That is, in the comparative example, the contact area between the second conductive layer 15 and the back electrode 16 in plan view is 100% with respect to the entire area of the back electrode 16. Further, the lower surface of the back electrode 16 has irregularities that inherit the irregularities of the substrate 11.

比較例の光電変換装置について、AM1.5、放射照度100mW/cm2の条件下における、セル面積1cm2の電流−電圧特性を測定した。 For the photoelectric conversion device of Comparative Example, AM 1.5, under the conditions of irradiance 100 mW / cm 2, current cell area 1 cm 2 - voltage characteristics were measured.

比較例において、短絡電流密度は23.1mA/cm2、開放電圧は0.511V、曲線因子は0.715、直列抵抗は6Ω、変換効率は8.4%であった。 In the comparative example, the short circuit current density was 23.1 mA / cm 2 , the open circuit voltage was 0.511 V, the fill factor was 0.715, the series resistance was 6Ω, and the conversion efficiency was 8.4%.

以下、実施例および比較例の実験結果について考察する。表1は、実施例および比較例の実験結果をまとめたものである。   Hereinafter, experimental results of Examples and Comparative Examples will be considered. Table 1 summarizes the experimental results of Examples and Comparative Examples.

Figure 2013165110
Figure 2013165110

(実施例と比較例との比較)
第2導電層15と裏面電極16との間に凹凸緩和層16bを形成し、第2導電層15と裏面電極16とが部分的に接触する構造を有する実施例の光電変換装置では、凹凸緩和層16bを形成しなかった比較例と比較して、高い短絡電流密度が得られた。これは、裏面電極16での光吸収現象が抑制されたことによるものであると考えられる。
(Comparison between Examples and Comparative Examples)
In the photoelectric conversion device of the example having the structure in which the unevenness reducing layer 16b is formed between the second conductive layer 15 and the back electrode 16 and the second conductive layer 15 and the back electrode 16 are in partial contact, the unevenness reduction is achieved. Compared with the comparative example in which the layer 16b was not formed, a high short-circuit current density was obtained. This is considered to be because the light absorption phenomenon at the back electrode 16 was suppressed.

実施例と比較例とにおいて、光電変換装置の直列抵抗は変わらず、曲線因子も同程度であった。これは、実施例および比較例の両方の光電変換装置において、第2導電層15と裏面電極16とが良好に接続されて集電できたことを反映していると考えられる。   In the example and the comparative example, the series resistance of the photoelectric conversion device was not changed, and the fill factor was similar. This is considered to reflect that the second conductive layer 15 and the back surface electrode 16 were well connected to collect current in the photoelectric conversion devices of both the example and the comparative example.

この結果、実施例の光電変換装置は、比較例の光電変換装置より短絡電流密度が増加したことによって光電変換効率が増加した。したがって、本発明は光電変換装置の光電変換効率の向上に有効であることが確認された。   As a result, the photoelectric conversion efficiency of the photoelectric conversion device of the example increased due to an increase in the short-circuit current density compared to the photoelectric conversion device of the comparative example. Therefore, it was confirmed that this invention is effective in the improvement of the photoelectric conversion efficiency of a photoelectric conversion apparatus.

今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

10,20 光電変換層、11 基材、11a 透光性基板、11b 第1導電層、12,22 p型半導体層、13 i型半導体層、14,24 n型半導体層、15 第2導電層、16a メイングリッド、16 裏面電極、16b 凹凸緩和層、16c サブグリッド、16d 肩部、17 反射層、100,300 光電変換装置、200 タンデム型光電変換装置。   10, 20 photoelectric conversion layer, 11 base material, 11a translucent substrate, 11b first conductive layer, 12, 22 p-type semiconductor layer, 13 i-type semiconductor layer, 14, 24 n-type semiconductor layer, 15 second conductive layer 16a main grid, 16 back electrode, 16b uneven relief layer, 16c subgrid, 16d shoulder, 17 reflective layer, 100, 300 photoelectric conversion device, 200 tandem photoelectric conversion device.

Claims (6)

基板と、
前記基板上に位置する第1導電層と、
前記第1導電層上に位置する光電変換層と、
前記光電変換層上に位置する第2導電層と、
前記第2導電層上に位置する凹凸緩和層と、
前記凹凸緩和層の上面上に位置して、前記第2導電層の一部と接触して電気的に接続された裏面電極と
を備え、
前記裏面電極の前記第2導電層側の表面の表面粗さが、前記第2導電層の前記裏面電極側の表面の表面粗さより小さい、光電変換装置。
A substrate,
A first conductive layer located on the substrate;
A photoelectric conversion layer located on the first conductive layer;
A second conductive layer located on the photoelectric conversion layer;
An unevenness relief layer located on the second conductive layer;
A back electrode located on the top surface of the unevenness relief layer and in contact with and electrically connected to a part of the second conductive layer;
The photoelectric conversion device, wherein a surface roughness of a surface of the back electrode on the second conductive layer side is smaller than a surface roughness of a surface of the second conductive layer on the back electrode side.
前記凹凸緩和層の前記上面の表面粗さ(RMS)が5nm以下である、請求項1に記載の光電変換装置。   2. The photoelectric conversion device according to claim 1, wherein a surface roughness (RMS) of the upper surface of the unevenness reducing layer is 5 nm or less. 前記凹凸緩和層がEVA樹脂で構成されている、請求項1または2に記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the unevenness reducing layer is made of EVA resin. 平面視において、前記第2導電層と前記裏面電極との接触部分の形状がグリッド状である、請求項1から3のいずれかに記載の光電変換装置。   4. The photoelectric conversion device according to claim 1, wherein a shape of a contact portion between the second conductive layer and the back electrode in a plan view is a grid shape. 5. 基板上に第1導電層を形成する工程と、
前記第1導電層上に光電変換層を形成する工程と、
前記光電変換層上に第2導電層を形成する工程と、
前記第2導電層上に凹凸緩和層を形成する工程と、
前記凹凸緩和層の上面上に、前記第2導電層の一部と接触して電気的に接続されるように裏面電極を形成する工程と
を備え、
前記凹凸緩和層を形成する工程において、前記凹凸緩和層の前記上面の表面粗さを前記第2導電層の前記裏面電極側の表面の表面粗さより小さくする、光電変換装置の製造方法。
Forming a first conductive layer on the substrate;
Forming a photoelectric conversion layer on the first conductive layer;
Forming a second conductive layer on the photoelectric conversion layer;
Forming a relief relief layer on the second conductive layer;
Forming a back electrode on the top surface of the uneven relief layer so as to be in contact with and electrically connected to a part of the second conductive layer;
The method of manufacturing a photoelectric conversion device, wherein, in the step of forming the unevenness reducing layer, the surface roughness of the upper surface of the unevenness reducing layer is made smaller than the surface roughness of the surface of the second conductive layer on the back electrode side.
前記凹凸緩和層を形成する工程において、前記凹凸緩和層の前記上面の表面粗さ(RMS)を5nm以下にする、請求項5に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 5, wherein in the step of forming the unevenness reducing layer, the surface roughness (RMS) of the upper surface of the unevenness reducing layer is 5 nm or less.
JP2012026252A 2012-02-09 2012-02-09 Photoelectric conversion device, and method of manufacturing the same Pending JP2013165110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012026252A JP2013165110A (en) 2012-02-09 2012-02-09 Photoelectric conversion device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026252A JP2013165110A (en) 2012-02-09 2012-02-09 Photoelectric conversion device, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013165110A true JP2013165110A (en) 2013-08-22

Family

ID=49176307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026252A Pending JP2013165110A (en) 2012-02-09 2012-02-09 Photoelectric conversion device, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013165110A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855206B2 (en) 2021-02-18 2023-12-26 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855206B2 (en) 2021-02-18 2023-12-26 Kabushiki Kaisha Toshiba Semiconductor device

Similar Documents

Publication Publication Date Title
JP4811945B2 (en) Thin film photoelectric converter
JP5147818B2 (en) Substrate for photoelectric conversion device
KR101319750B1 (en) Photovoltaic module and method of manufacturing a photovoltaic module having multiple semiconductor layer stacks
JP4222500B2 (en) Silicon-based thin film photoelectric conversion device
US20080223436A1 (en) Back reflector for use in photovoltaic device
WO2012020682A1 (en) Crystalline silicon solar cell
WO2005011002A1 (en) Silicon based thin film solar cell
JP2006120745A (en) Thin film silicon laminated solar cell
CN102947947B (en) Photo-electric conversion device
JP4789131B2 (en) Solar cell and method for manufacturing solar cell
JP4394153B2 (en) Manufacturing method of tandem type thin film photoelectric conversion device
EP2273559A1 (en) Solar cell
JP5541980B2 (en) Crystalline silicon solar cell and manufacturing method thereof
JP2013165110A (en) Photoelectric conversion device, and method of manufacturing the same
JP2016111279A (en) Multi-junction solar battery and manufacturing method thereof
WO2013121817A1 (en) Integrated photoelectric conversion apparatus, method for manufacturing same, and solar cell
JP5542025B2 (en) Photoelectric conversion device
JP2012089712A (en) Thin film solar cell and method for manufacturing the same
JP2010272651A (en) Thin-film solar cell and method of manufacturing the same
JP4875725B2 (en) Method for manufacturing thin-film silicon laminated solar cell
JP5036663B2 (en) Thin film solar cell and manufacturing method thereof
JP2013165098A (en) Photoelectric conversion device, and method of manufacturing the same
WO2017203751A1 (en) Solar cell and method for manufacturing same, and solar cell panel
JP2014063819A (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
JP4358493B2 (en) Solar cell