JP2013162096A - Semiconductor chip manufacturing method and laminate device - Google Patents

Semiconductor chip manufacturing method and laminate device Download PDF

Info

Publication number
JP2013162096A
JP2013162096A JP2012025504A JP2012025504A JP2013162096A JP 2013162096 A JP2013162096 A JP 2013162096A JP 2012025504 A JP2012025504 A JP 2012025504A JP 2012025504 A JP2012025504 A JP 2012025504A JP 2013162096 A JP2013162096 A JP 2013162096A
Authority
JP
Japan
Prior art keywords
wafer
film
viscous fluid
fluid film
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012025504A
Other languages
Japanese (ja)
Inventor
Kazuhiro Yoshimoto
和浩 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2012025504A priority Critical patent/JP2013162096A/en
Publication of JP2013162096A publication Critical patent/JP2013162096A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce a clearance around a bottom of each bump at the time of a polishing process.SOLUTION: A semiconductor chip manufacturing method comprises: a preparation process of preparing a semiconductor wafer 10 on which solder bumps 28 are formed on a wafer surface 10A; a stacking process of stacking on the wafer surface 10A before a viscous flowing film 32 hardens, the viscous flowing film 32 having viscosity and flowability and adhering to the wafer surface 10A, an elastic adhesive film 34 which adheres to the viscous flowing film 32, and a tape base material 36 to which the adhesive film 34 adheres; a polishing process of polishing a back face 10B of the semiconductor wafer 10 with holding the tape base material 36 before the viscous flowing film 32 hardens; a peeling process of peeling off the tape base material 36 together with the adhesive film 34 from the wafer surface 10A; and a cutting process of cutting the semiconductor wafer 10 along a thickness direction to obtain a plurality of semiconductor chips.

Description

本願の開示する技術は、半導体チップの製造方法及びラミネート装置に関する。   The technology disclosed in the present application relates to a semiconductor chip manufacturing method and a laminating apparatus.

半導体チップの製造方法では、例えば半田バンプが形成されたウエハを切断して複数の半導体チップを得る切断工程の前に、半導体チップの薄型化を目的としてウエハの背面を研磨する研磨工程が行われている。   In a method for manufacturing a semiconductor chip, for example, a polishing process for polishing a back surface of a wafer for the purpose of thinning the semiconductor chip is performed before a cutting process for cutting a wafer on which solder bumps are formed to obtain a plurality of semiconductor chips. ing.

この研磨工程では、ウエハを研磨用の土台に設置する際に、半田バンプが形成されたウエハの表面を土台と接触させるため、この接触の際の衝撃等から半田バンプを保護する保護工程が事前に行われている。   In this polishing process, when the wafer is placed on the polishing base, the surface of the wafer on which the solder bump is formed is brought into contact with the base. Has been done.

従来、保護工程として、半田バンプが形成されたウエハの表面に、接着膜を積層した後当該接着膜を硬化させるものが知られている。
また、保護工程として、半田バンプが形成されたウエハの表面に、塗布及び硬化の繰り返しを経た接着膜、当該接着膜を接着する支持用接着膜を積層するものも知られている。
Conventionally, as a protection process, there is known a method in which an adhesive film is laminated on the surface of a wafer on which solder bumps are formed and then the adhesive film is cured.
As a protection process, there is also known a method in which an adhesive film that has been repeatedly applied and cured and a supporting adhesive film that adheres the adhesive film are laminated on the surface of a wafer on which solder bumps are formed.

特開平5−55278号公報JP-A-5-55278 特開2011−176069号公報JP 2011-176069 A 特開2005−150523号公報JP 2005-150523 A

しかしながら、保護工程においてウエハの表面に接着膜を積層するだけでは、接着膜が半田バンプの根元周り(半田バンプとウエハの間にできる隅部であって、以下「バンプ根元周り」と呼称する)に入り込まない。また、接着膜に支持用接着膜が積層されても、ウエハの表面上にある接着膜は硬化しているので、流動性のない弾性体となっている。このため、支持用接着膜が積層される際に掛かる加重で接着膜が弾性変形しても、接着膜は加重が掛かる前の形状に戻ろうとしてバンプ根元にまで入り込まない。   However, only by laminating an adhesive film on the surface of the wafer in the protection process, the adhesive film is around the base of the solder bump (the corner formed between the solder bump and the wafer, hereinafter referred to as “bump base”). Don't get in. Even if the supporting adhesive film is laminated on the adhesive film, the adhesive film on the surface of the wafer is cured, so that the elastic body has no fluidity. For this reason, even if the adhesive film is elastically deformed by the load applied when the supporting adhesive film is laminated, the adhesive film does not enter the base of the bump in an attempt to return to the shape before the load is applied.

同様に、研磨工程前には接着膜は硬化して流動性のない弾性体となっているため、研磨工程時に掛かる加重で接着膜が弾性変形しても、接着膜はバンプ根元周りにまで入り込まない。   Similarly, before the polishing process, the adhesive film is hardened and becomes an elastic body having no fluidity. Therefore, even if the adhesive film is elastically deformed by the load applied during the polishing process, the adhesive film penetrates to the base of the bump. Absent.

この結果、研磨工程時においてはバンプ根元回りにボイドと呼ばれる隙間が形成された状態となる。この隙間が形成された状態でウエハの背面が研磨され続けると、当該隙間がウエハの背面に転写してディンプルと呼ばれる窪みが形成され易くなり、ウエハ割れに繋がってしまう。   As a result, a gap called a void is formed around the base of the bump during the polishing process. If the back surface of the wafer continues to be polished with this gap formed, the gap is transferred to the back surface of the wafer, so that a dimple called a dimple is easily formed, leading to wafer cracking.

本願の開示技術は、研磨工程時におけるバンプ根元周りの隙間を小さくすることができる半導体チップの製造方法及びラミネート装置を提供することを目的とする。   An object of the disclosed technique of the present application is to provide a semiconductor chip manufacturing method and a laminating apparatus that can reduce a gap around a bump base in a polishing process.

上記課題を解決するために、本願の開示する半導体チップの製造方法は、半田バンプが形成されたウエハの表面、特に半田バンプを保護する保護工程を有している。保護工程において半導体チップの製造方法は、半田バンプが形成されたウエハの表面に、粘性と流動性がありウエハの表面と接着する粘性流動膜、当該粘性流動膜に接着する弾性体の接着膜、及び、接着膜が接着されたテープ基材を、粘性流動膜の硬化前に積層する。この保護工程の後半導体チップの製造方法は、テープ基材を保持してウエハの背面を研磨する研磨工程と、テープ基材を接着膜と共にウエハの表面から剥離する剥離工程と、ウエハを厚み方向に沿って切断して複数の半導体チップを得る切断工程と、を有している。   In order to solve the above-described problems, the semiconductor chip manufacturing method disclosed in the present application includes a protection process for protecting the surface of the wafer on which the solder bumps are formed, particularly the solder bumps. In the protection process, the semiconductor chip manufacturing method includes a viscous fluid film that has viscosity and fluidity on the surface of the wafer on which the solder bumps are formed, and an elastic adhesive film that adheres to the viscous fluid film, And the tape base material with which the adhesive film was adhere | attached is laminated | stacked before hardening of a viscous fluidized film. After this protection process, the semiconductor chip manufacturing method includes a polishing process for holding the tape base material and polishing the back surface of the wafer, a peeling process for peeling the tape base material from the wafer surface together with an adhesive film, and a thickness direction of the wafer. And a cutting step of obtaining a plurality of semiconductor chips.

本願の開示する半導体チップの製造方法では、接着膜を積層する際に掛かる加重や研磨工程時に掛かる加重で粘性流動膜が流動してバンプ根元に入り込む。また、粘性流動膜が入り込んだ際にその粘性により半田バンプに接着し、バンプ根元に入り込んだ状態が維持される。この結果、本願の開示する半導体チップの製造方法によれば、ウエハの表面に接着膜を積層して硬化する場合に比して、研磨工程時におけるバンプ根元回りの隙間を小さくすることができる。   In the semiconductor chip manufacturing method disclosed in the present application, the viscous fluid film flows under the load applied when laminating the adhesive film or the load applied during the polishing process and enters the base of the bump. Further, when the viscous fluid film enters, it adheres to the solder bump due to its viscosity, and the state where it enters the base of the bump is maintained. As a result, according to the method for manufacturing a semiconductor chip disclosed in the present application, it is possible to reduce the gap around the base of the bump in the polishing process as compared with the case where an adhesive film is laminated on the surface of the wafer and cured.

第1実施形態に係る半導体チップの製造方法で用いる半導体ウエハの斜視図である。It is a perspective view of the semiconductor wafer used with the manufacturing method of the semiconductor chip concerning a 1st embodiment. 図1に示す半導体ウエハのA−A線矢視断面図である。It is AA arrow sectional drawing of the semiconductor wafer shown in FIG. 第1及び第2実施形態に係る半導体チップの製造方法における保護工程を示す図である。It is a figure which shows the protection process in the manufacturing method of the semiconductor chip which concerns on 1st and 2nd embodiment. 図3に示す保護工程の具体例を示す図であり、(A)は保護工程内の塗布工程を示し、(B)及び(C)は保護工程内のラミネート工程を示す図である。It is a figure which shows the specific example of the protection process shown in FIG. 3, (A) shows the application | coating process in a protection process, (B) And (C) is a figure which shows the lamination process in a protection process. 第1実施形態に係る半導体チップの製造方法で用いるラミネート装置の概略図である。It is the schematic of the laminating apparatus used with the manufacturing method of the semiconductor chip which concerns on 1st Embodiment. 第1実施形態に係る半導体チップの製造方法における研磨工程を示す図である。It is a figure which shows the grinding | polishing process in the manufacturing method of the semiconductor chip which concerns on 1st Embodiment. (A)は第1実施形態に係る半導体チップの製造方法における剥離工程を示し、(B)は第1実施形態に係る半導体チップの製造方法におけるレーザーグルーピング工程を示し、(C)は第1実施形態に係る半導体チップの製造方法における切断工程を示す。(A) shows the peeling process in the semiconductor chip manufacturing method according to the first embodiment, (B) shows the laser grouping process in the semiconductor chip manufacturing method according to the first embodiment, and (C) shows the first embodiment. The cutting process in the manufacturing method of the semiconductor chip concerning a form is shown. 第1実施形態に係る半導体チップの製造方法によって得られる半導体チップの断面図である。It is sectional drawing of the semiconductor chip obtained by the manufacturing method of the semiconductor chip which concerns on 1st Embodiment. 図3に示す保護工程の具体例を示す図であり、(A)は保護工程内の塗布工程を示し、(B)及び(C)は保護工程内のラミネート工程を示す図である。It is a figure which shows the specific example of the protection process shown in FIG. 3, (A) shows the application | coating process in a protection process, (B) And (C) is a figure which shows the lamination process in a protection process. 第2実施形態に係る半導体チップの製造方法で用いるラミネート装置の概略図である。It is the schematic of the laminating apparatus used with the manufacturing method of the semiconductor chip which concerns on 2nd Embodiment. 参考例1及び2に係る半導体チップの製造方法を示す図であり、(A)は保護工程を示す図であり、(B)は研磨工程を示す図である。It is a figure which shows the manufacturing method of the semiconductor chip which concerns on the reference examples 1 and 2, (A) is a figure which shows a protection process, (B) is a figure which shows a grinding | polishing process. (A)は糊残りを示す図であり、(B)はバンプ剥離を示す図である。(A) is a figure which shows adhesive residue, (B) is a figure which shows bump peeling.

以下に、本願の開示する技術の複数の実施形態を図面に基づいて詳細に説明する。   Hereinafter, a plurality of embodiments of technology disclosed in the present application will be described in detail with reference to the drawings.

<第1実施形態>
第1実施形態に係る半導体チップの製造方法(以下、「本実施形態の製造方法」と呼称する)は、半田バンプが形成された半導体ウエハを厚み方向に沿って切断して複数の半導体チップを得る方法を採用している。
<First Embodiment>
A semiconductor chip manufacturing method according to the first embodiment (hereinafter referred to as “manufacturing method of the present embodiment”) cuts a semiconductor wafer on which solder bumps are formed along the thickness direction to form a plurality of semiconductor chips. The method to get is adopted.

(用意工程)
まず、本実施形態の製造方法は、半導体チップの形成母体となる図1に示すような半導体ウエハ10を用意する用意工程を有している。この用意工程にて用意される半導体ウエハ10には、半導体チップの形成領域(以下、「チップ形成領域12」と呼称する)が、行方向および列方向にマトリクス状に配列されている。各チップ形成領域12の周囲には、格子状に形成されたスクライブ領域14(ダイシングライン)が配置されている。このスクライブ領域14は、後述する切断工程において切断されることによって各チップ形成領域12からそれぞれ半導体チップが得られる。
(Preparation process)
First, the manufacturing method of the present embodiment includes a preparation process for preparing a semiconductor wafer 10 as shown in FIG. In the semiconductor wafer 10 prepared in this preparation step, semiconductor chip formation regions (hereinafter referred to as “chip formation regions 12”) are arranged in a matrix in the row direction and the column direction. A scribe region 14 (dicing line) formed in a lattice shape is disposed around each chip formation region 12. The scribe region 14 is cut in a cutting step described later, whereby a semiconductor chip is obtained from each chip forming region 12.

また、図2に示すように、半導体ウエハ10は、そのウエハ厚みT方向に、半導体基板16と、低誘電率(Low−k)膜18と、集積回路20と、封止膜22とを積層した積層構造を有している。   As shown in FIG. 2, the semiconductor wafer 10 includes a semiconductor substrate 16, a low dielectric constant (Low-k) film 18, an integrated circuit 20, and a sealing film 22 stacked in the wafer thickness T direction. Has a laminated structure.

半導体基板16は、平板状とされており、例えばシリコン基板が用いられる。この半導体基板16のウエハ厚みT方向の一面(図中上面)には、低誘電率膜18が積層されている。この低誘電率膜18は、比誘電率が3.0以下でガラス転移温度が400℃以上の絶縁材料、例えばポリシロキサン系材料が用いられる。低誘電率膜18の厚みは、チップ形成領域12内で一定とされ、スクライブ領域14でチップ形成領域12内の厚みよりも例えば半分以上薄くされている。
厚みが一定とされた低誘電率膜18の積層方向Lの面(図中上面)には、すなわち、チップ形成領域12内の低誘電率膜18の上面には、例えばトランジスタや抵抗、コンデンサ等の回路素子を有し、厚みが一定とされた集積回路20が積層されている。この集積回路20の積層方向Lの面(図中上面)と、スクライブ領域14内の低誘電率膜18の積層方向Lの面には、封止膜22が積層されている。この封止膜22は、例えばポリイミド系樹脂が用いられる。
The semiconductor substrate 16 has a flat plate shape, and for example, a silicon substrate is used. A low dielectric constant film 18 is laminated on one surface (upper surface in the drawing) of the semiconductor substrate 16 in the wafer thickness T direction. The low dielectric constant film 18 is made of an insulating material having a relative dielectric constant of 3.0 or less and a glass transition temperature of 400 ° C. or more, for example, a polysiloxane material. The thickness of the low dielectric constant film 18 is constant in the chip formation region 12, and is, for example, half or more thinner than the thickness in the chip formation region 12 in the scribe region 14.
On the surface in the stacking direction L (upper surface in the figure) of the low dielectric constant film 18 having a constant thickness, that is, on the upper surface of the low dielectric constant film 18 in the chip formation region 12, for example, a transistor, resistor, capacitor, etc. The integrated circuit 20 having a constant thickness and having a constant thickness is stacked. A sealing film 22 is stacked on the surface in the stacking direction L of the integrated circuit 20 (upper surface in the drawing) and the surface in the stacking direction L of the low dielectric constant film 18 in the scribe region 14. For example, a polyimide resin is used for the sealing film 22.

封止膜22の内部には、集積回路20と接触して電気的に接続された接続パット部24が形成されている。この接続パット部24には、封止膜22の内部に形成され、積層方向Lの断面形状が略T字状の配線26が接触して電気的に接続されている。配線26には、外部接続用電極としての半田バンプ28が接触して電気的に接続されている。この半田バンプ28は、略ボール形状とされた半田ボールが用いられている。また、半田バンプ28は、例えばその高さHの4/5の高さ分が封止膜22の積層方向Lの面から露出し突き出ている。封止膜22の積層方向Lの面は、半導体ウエハ10のウエハ厚みT方向の一面であるウエハ表面10Aとなっており、このウエハ表面10Aは、半田バンプ28が突き出ていることにより、凹凸形状となっている。また、ウエハ表面10Aから突き出た半田バンプ28の外周面28Aとウエハ表面10Aとの間には隅部が形成されており、この隅部をバンプ根元回り30と呼称する。   Inside the sealing film 22, a connection pad portion 24 that is in contact with and electrically connected to the integrated circuit 20 is formed. A wiring 26 formed in the sealing film 22 and having a substantially T-shaped cross section in the stacking direction L is in contact with and electrically connected to the connection pad portion 24. Solder bumps 28 serving as external connection electrodes are in contact with and electrically connected to the wiring 26. As the solder bumps 28, solder balls having a substantially ball shape are used. Further, the solder bump 28 protrudes from the surface of the sealing film 22 in the stacking direction L, for example, a height of 4/5 of the height H. The surface in the stacking direction L of the sealing film 22 is a wafer surface 10A that is one surface of the semiconductor wafer 10 in the wafer thickness T direction, and this wafer surface 10A has an uneven shape due to the protruding solder bumps 28. It has become. Also, a corner is formed between the outer peripheral surface 28A of the solder bump 28 protruding from the wafer surface 10A and the wafer surface 10A, and this corner is referred to as a bump root 30.

(保護工程)
上記用意工程の後、本実施形態の製造方法は、図3に示すように、半田バンプ28が形成されたウエハ表面10Aに、積層方向Lに向かって粘性流動膜32、接着膜34、及びテープ基材36を、粘性流動膜32が硬化する前に積層する保護工程を有している。本実施形態の製造方法では保護工程で、半田バンプ28の高さHの中心Oよりも低い位置が粘性流動膜32の表面32A(積層方向Lの面)となるような厚さで粘性流動膜32を積層し、半田バンプ28の高さH以上の厚さで接着膜34を積層する。この際、粘性流動膜32は、その粘性と半田バンプ28の表面張力によって、半田バンプ28における中心Oよりも積層方向L側の外周面28Aにもフィレット状となって残留する。
(Protection process)
After the preparation step, as shown in FIG. 3, the manufacturing method according to the present embodiment has a viscous fluid film 32, an adhesive film 34, and a tape on the wafer surface 10A on which the solder bumps 28 are formed. There is a protection step of laminating the base material 36 before the viscous fluid film 32 is cured. In the manufacturing method of the present embodiment, the viscous fluid film has such a thickness that the position lower than the center O of the height H of the solder bump 28 becomes the surface 32A (surface in the stacking direction L) of the viscous fluid film 32 in the protection process. 32 is laminated, and the adhesive film 34 is laminated with a thickness equal to or higher than the height H of the solder bump 28. At this time, the viscous fluid film 32 remains in a fillet shape on the outer peripheral surface 28 </ b> A on the side of the stacking direction L from the center O of the solder bump 28 due to the viscosity and the surface tension of the solder bump 28.

粘性流動膜32は、接着膜34よりも十分に柔らかく(粘度が低く)、室温25℃時の粘度が100mPa・s以下、例えば45mPa・s以上65mPa・s以下の低粘度の膜である。すなわち、粘性流動膜32は、粘性と共に流動性を有し、ウエハ表面10Aに積層したときにはウエハ表面10Aと接着している。
この粘性流動膜32の材料としては、好ましくは、粘性と流動性の他、水溶性も有したものが用いられる。以上の性質を全て有する材料としては、例えば主成分が水で副成分がポリビニルアルコールである材料や、主成分が水で副成分がプロピレングリコールモノメチルエーテルである材料が挙げられる。この他の材料として、メチルセルロースやでんぷん糊、アラビアゴム糊等も挙げられる。また、以上の材料にはクエン酸等の添加剤が含まれていてもよい。なお、上記「主成分」とは、膜全体の体積の50%以上を占める成分を指し、膜の流動性や水溶性を高めるという観点から80%以上、特に90%以上であることが好ましい。
The viscous fluid film 32 is a low-viscosity film that is sufficiently softer (lower in viscosity) than the adhesive film 34 and has a viscosity at room temperature of 25 ° C. of 100 mPa · s or less, for example, 45 mPa · s or more and 65 mPa · s or less. That is, the viscous fluid film 32 has fluidity as well as viscosity, and adheres to the wafer surface 10A when laminated on the wafer surface 10A.
As the material of the viscous fluid film 32, a material having water solubility in addition to viscosity and fluidity is preferably used. Examples of the material having all the above properties include a material in which the main component is water and the subcomponent is polyvinyl alcohol, and a material in which the main component is water and the subcomponent is propylene glycol monomethyl ether. Other materials include methylcellulose, starch paste, gum arabic paste and the like. Further, the above materials may contain an additive such as citric acid. The “main component” refers to a component that occupies 50% or more of the volume of the entire membrane, and is preferably 80% or more, particularly 90% or more from the viewpoint of improving the fluidity and water solubility of the membrane.

接着膜34は、粘性流動膜32よりも十分に硬く(粘度が高く)、室温25℃時の粘度が1Pa・s以上、例えば500Pa・s以上1000Pa・s以下の高粘度の膜である。すなわち、接着膜34は、粘性流動膜32よりも流動性が殆どない粘性を有した弾性体であり、ウエハ表面10Aに積層したときには粘性流動膜32と接着している。この接着膜34の材料としては、例えばアクリル系粘着剤やゴム系粘着剤等が用いられる。   The adhesive film 34 is a film that is sufficiently harder (higher in viscosity) than the viscous fluid film 32 and has a viscosity of 1 Pa · s or more, for example, 500 Pa · s or more and 1000 Pa · s or less at a room temperature of 25 ° C. That is, the adhesive film 34 is an elastic body having a viscosity that has almost no fluidity than the viscous fluid film 32 and is adhered to the viscous fluid film 32 when laminated on the wafer surface 10A. As the material of the adhesive film 34, for example, an acrylic adhesive, a rubber adhesive, or the like is used.

テープ基材36は、ウエハ表面10Aに積層される前から元々接着膜34と接着されており、接着膜34等を合せてBG(バックグラインド)テープ38と呼ばれている。このテープ基材36の材料としては、例えばポリエチレンテレフタレート等が用いられる。   The tape base material 36 is originally adhered to the adhesive film 34 before being laminated on the wafer surface 10A, and the adhesive film 34 and the like are collectively referred to as a BG (back grind) tape 38. As a material of the tape base material 36, for example, polyethylene terephthalate or the like is used.

以上の保護工程は、本実施形態では、図4に示すような一連の工程を有している。
まず、保護工程は、図4(A)に示すように、BGテープ38の接着膜34側の表面(接着膜34の表面34A)に、後にウエハ表面10Aに積層する分よりも多めに水溶性の材料を塗布して粘性流動膜32を形成する塗布工程を有している。
次に、保護工程は、図4(B)及び図4(C)に示すように、塗布工程の後粘性流動膜32が硬化する前に、テープ基材36に接着した接着膜34の表面34Aとウエハ表面10Aとを粘性流動膜32を介在してラミネートするラミネート工程を有している。
The above protection process has a series of processes as shown in FIG. 4 in this embodiment.
First, as shown in FIG. 4A, the protection process is more water-soluble than the surface of the BG tape 38 on the side of the adhesive film 34 (the surface 34A of the adhesive film 34) that is later laminated on the wafer surface 10A. A coating step of forming the viscous fluid film 32 by applying the above material.
Next, as shown in FIGS. 4 (B) and 4 (C), the protection process includes a surface 34A of the adhesive film 34 adhered to the tape substrate 36 before the viscous fluid film 32 is cured after the application process. And a wafer surface 10A are laminated with a viscous fluid film 32 interposed therebetween.

これら塗布工程とラミネート工程は、個別に人間による手作業によって行われてもよいし、個別の装置(ディスペンサーや貼付装置等)で行われてもよいが、本実施形態の製造方法では図5に示すようなラミネート装置40によって行われる。
ラミネート装置40は、ディスペンサーや貼付装置の機能が一体化した装置である。このラミネート装置40は、BGテープ38の供給部42と、粘性流動膜32の塗布部44と、半導体ウエハ10とBGテープ38のラミネート部46と、制御部48と、を有している。
These coating process and laminating process may be performed manually by humans individually, or may be performed by individual devices (dispenser, pasting device, etc.). In the manufacturing method of this embodiment, FIG. This is performed by a laminating apparatus 40 as shown.
The laminating apparatus 40 is an apparatus in which functions of a dispenser and a pasting apparatus are integrated. The laminating apparatus 40 includes a supply unit 42 for the BG tape 38, a coating unit 44 for the viscous fluid film 32, a laminating unit 46 for the semiconductor wafer 10 and the BG tape 38, and a control unit 48.

供給部42には、巻回しているBGテープ38を巻き出す巻き出しローラ50が設けられている。この巻き出しローラ50の巻き出し先には、BGテープ38を塗布部44へ供給する供給ローラ52が設けられている。また、供給ローラ52と巻き出しローラ50の間には、BGテープ38が巻き出された際に、BGテープ38の接着膜34の表面34Aをカバーしているセパレータ38AをBGテープ38から剥離しつつ搬送する剥離用搬送ローラ54が設けられている。この剥離用搬送ローラ54の搬送先には、剥離用搬送ローラ54から搬送されるセパレータ38Aを巻き取る巻き取りローラ56が設けられている。   The supply unit 42 is provided with an unwinding roller 50 for unwinding the wound BG tape 38. A supply roller 52 for supplying the BG tape 38 to the coating unit 44 is provided at the unwinding destination of the unwinding roller 50. Further, when the BG tape 38 is unwound between the supply roller 52 and the unwinding roller 50, the separator 38A covering the surface 34A of the adhesive film 34 of the BG tape 38 is peeled off from the BG tape 38. A separation conveying roller 54 that conveys the sheet while being conveyed is provided. A take-up roller 56 for winding the separator 38 </ b> A conveyed from the peeling conveyance roller 54 is provided at the conveyance destination of the peeling conveyance roller 54.

塗布部44には、供給ローラ52から供給されたBGテープ38を支えるテープ用土台58が設けられている。テープ用土台58の上方には、供給されたBGテープ38の接着膜34の表面34Aに、粘性流動膜32として粘性と流動性の他に水溶性のある材料を塗布するノズル60が設けられている。また、テープ用土台58の上方でノズル60よりもBGテープ38の供給先には、粘性流動膜32を引き延ばす引き延ばしローラ62が設けられている。引き延ばしローラ62よりもBGテープ38の供給先には、BGテープ38をラミネート部46へ供給する供給ローラ64が設けられている。   The application unit 44 is provided with a tape base 58 that supports the BG tape 38 supplied from the supply roller 52. Above the tape base 58, a nozzle 60 is provided on the surface 34A of the adhesive film 34 of the supplied BG tape 38 to apply a water-soluble material in addition to viscosity and fluidity as the viscous fluid film 32. Yes. Further, an extending roller 62 for extending the viscous fluid film 32 is provided above the tape base 58 at the supply destination of the BG tape 38 rather than the nozzle 60. A supply roller 64 for supplying the BG tape 38 to the laminating unit 46 is provided at a supply destination of the BG tape 38 rather than the stretching roller 62.

ラミネート部46には、供給ローラ64から供給されたBGテープ38をラミネート装置40の外部へ送り出す送り出しローラ66が設けられている。送り出しローラ66と供給ローラ64との間の下方には、ウエハ表面10Aとは逆側の面である半導体ウエハ10のウエハ背面10Bを吸着したウエハ用土台68が設けられている。ウエハ用土台68の両端部の上方には、例えばエアシリンダ70によりウエハ用土台68に対して接離する一対のラミネートローラ72が設けられている。各ラミネートローラ72は、BGテープ38が供給された際ウエハ用土台68に接近し、BGテープ38の接着膜34の表面34Aとウエハ表面10Aとを、接着膜34に塗布された粘性流動膜32が硬化する前に、当該粘性流動膜32を介在してラミネートする。ラミネートが終った後は、各ラミネートローラ72は、ウエハ用土台68から離間する。   The laminating unit 46 is provided with a feed roller 66 that feeds the BG tape 38 supplied from the supply roller 64 to the outside of the laminating apparatus 40. Below the delivery roller 66 and the supply roller 64, a wafer base 68 that adsorbs the wafer back surface 10B of the semiconductor wafer 10 that is the surface opposite to the wafer surface 10A is provided. A pair of laminating rollers 72 that are in contact with and away from the wafer base 68 by, for example, an air cylinder 70 are provided above both ends of the wafer base 68. Each of the laminating rollers 72 approaches the wafer base 68 when the BG tape 38 is supplied, and the viscous fluid film 32 in which the surface 34A of the adhesive film 34 of the BG tape 38 and the wafer surface 10A are applied to the adhesive film 34. Is laminated with the viscous fluid film 32 interposed therebetween. After the lamination is finished, each laminating roller 72 is separated from the wafer base 68.

制御部48は、データバス48Aを介在して、供給部42や塗布部44、ラミネート部46等にある各種部材の制御(エアシリンダ70の駆動、各種ローラの回転駆動等)を行う。   The control unit 48 controls various members (driving of the air cylinder 70, rotational driving of various rollers, etc.) in the supply unit 42, the coating unit 44, the laminating unit 46, etc. via the data bus 48A.

以上説明したラミネート装置40において、塗布部44とラミネート部46により、本実施形態の製造方法にある塗布工程とラミネート工程が行われる。   In the laminating apparatus 40 described above, the coating unit and the laminating unit 46 perform the coating process and the laminating process in the manufacturing method of the present embodiment.

(研磨工程)
上記保護工程の後、本実施形態の製造方法は、図6に示すように、粘性流動膜32が硬化する前に、BGテープ38のテープ基材36を保持してウエハ背面10Bを研磨する研磨工程を有している。具体的に、本実施形態の製造方法は研磨工程で、テープ基材36をチャックテーブル74により吸着保持した後、砥石78をウエハ背面10Bに当てた状態で砥石78及びチャックテーブル74を互いに逆回転させてウエハ背面10Bを研磨する。
(Polishing process)
After the protection step, as shown in FIG. 6, the manufacturing method of the present embodiment is a polishing for holding the tape substrate 36 of the BG tape 38 and polishing the wafer back surface 10B before the viscous fluid film 32 is cured. It has a process. Specifically, in the manufacturing method of the present embodiment, in the polishing process, after the tape base material 36 is sucked and held by the chuck table 74, the grindstone 78 and the chuck table 74 are rotated in the reverse direction with the grindstone 78 applied to the wafer back surface 10B. The wafer back surface 10B is then polished.

(剥離工程)
上記研磨工程の後、本実施形態の製造方法は、図7(A)に示すように、BGテープ38を剥離、すなわちテープ基材36を接着膜34と共にウエハ表面10A(上の粘性流動膜32の表面)から剥離する剥離工程を有している。この剥離工程は、人間による手作業によって行われてもよいし、所謂BGテープ剥離装置によって行われてもよい。この剥離工程の際には、粘性のある粘性流動膜32はウエハ表面10Aに残留することになるが、半田バンプ28の表面張力によってバンプ根元周り30の粘性流動膜32はフィレット状となっている。
(Peeling process)
After the polishing step, as shown in FIG. 7A, the manufacturing method of this embodiment peels off the BG tape 38, that is, the tape substrate 36 and the adhesive film 34 together with the wafer surface 10A (the upper viscous fluid film 32). A peeling step of peeling from the surface. This peeling step may be performed manually by a human or a so-called BG tape peeling device. During this peeling step, the viscous viscous fluid film 32 remains on the wafer surface 10A, but the viscous fluid film 32 around the bump root 30 has a fillet shape due to the surface tension of the solder bumps 28. .

(マウント工程)
上記剥離工程の後、本実施形態の製造方法は、半導体ウエハ10のウエハ背面10Bを、ダイシングテープを介在して図示しないダイシング用フレームに固定する。
(Mounting process)
After the peeling step, the manufacturing method of the present embodiment fixes the wafer back surface 10B of the semiconductor wafer 10 to a dicing frame (not shown) with a dicing tape interposed.

(レーザーグルーピング工程)
上記マウント工程の後、本実施形態の製造方法は、図7(B)に示すように、半導体ウエハ10のスクライブ領域14に粘性流動膜32側からショートパルスレーザLを当て、スクライブ領域14内の低誘電率膜18を除去するレーザーグルーピング工程を有する。
(Laser grouping process)
After the mounting step, as shown in FIG. 7B, the manufacturing method according to the present embodiment applies a short pulse laser L to the scribe region 14 of the semiconductor wafer 10 from the viscous fluid film 32 side. A laser grouping process for removing the low dielectric constant film 18 is included.

(切断工程)
上記レーザーグルーピング工程の後、本実施形態の製造方法は、図7(C)に示すように、半導体ウエハ10を厚みT方向に切断して複数の半導体チップ80を得る切断工程を有している。
(Cutting process)
After the laser grouping step, the manufacturing method of this embodiment includes a cutting step of cutting the semiconductor wafer 10 in the thickness T direction to obtain a plurality of semiconductor chips 80, as shown in FIG. 7C. .

具体的に、本実施形態の製造方法は切断工程で、切削水Waを流しながら、スクライブ領域14の粘性流動膜32側からダイシングソー82を使用して半導体ウエハ10を切断し、半導体チップ80を個片化する。その後、本実施形態の製造方法は、ダイシングテープの粘着力を低下させることを目的として、ダイシング用フレーム側からダイシングテープに紫外線を照射する。そして、本実施形態の製造方法は、ダイシングテープ越しに半導体チップ80の背面から多点又は一点のニードルによって突き上げることで、半導体チップ80をダイシングテープから剥離し、吸引装置によってピックアップする。   Specifically, in the manufacturing method of the present embodiment, in the cutting step, the semiconductor wafer 10 is cut by using the dicing saw 82 from the viscous fluid film 32 side of the scribe region 14 while flowing the cutting water Wa. Divide into pieces. Thereafter, the manufacturing method of this embodiment irradiates the dicing tape with ultraviolet rays from the dicing frame side for the purpose of reducing the adhesive strength of the dicing tape. Then, in the manufacturing method of the present embodiment, the semiconductor chip 80 is peeled off from the dicing tape by being pushed up from the back surface of the semiconductor chip 80 through the dicing tape by a multipoint or single point needle, and picked up by the suction device.

本実施形態の製造方法により得られた半導体チップ80は、図8に示すような構造を有している。すなわち、半導体基板16と、低誘電率膜18と、集積回路20と、封止膜22とを積層した積層構造を有している。導体チップの表面80Aには、接続パット部24及び配線26を介在して集積回路20に電気的に接続された一対の半田バンプ28が形成されている。また、得られた半導体チップ80は、プリント配線基板等へ実装(ボンディング)されるか、トレー等に収納される。プリント配線基板の実装では、例えばプリント配線基板に形成されているフットパターン上に設けられたAuバンプと、半導体チップ80の半田バンプ28が熱圧着により合金接続される。また、半導体チップ80の周縁部がエポキシ系の樹脂膜で封止される。   The semiconductor chip 80 obtained by the manufacturing method of this embodiment has a structure as shown in FIG. That is, the semiconductor substrate 16, the low dielectric constant film 18, the integrated circuit 20, and the sealing film 22 are stacked. On the surface 80A of the conductor chip, a pair of solder bumps 28 are formed which are electrically connected to the integrated circuit 20 with the connection pad portion 24 and the wiring 26 interposed therebetween. Further, the obtained semiconductor chip 80 is mounted (bonded) on a printed wiring board or the like, or stored in a tray or the like. In mounting the printed wiring board, for example, Au bumps provided on a foot pattern formed on the printed wiring board and the solder bumps 28 of the semiconductor chip 80 are alloy-connected by thermocompression bonding. The peripheral edge of the semiconductor chip 80 is sealed with an epoxy resin film.

次に、本実施形態の製造方法の作用効果を明確にするために、参考例に係る半導体チップの製造方法を説明する。なお、以下の参考例では、半導体ウエハ10や接着膜34、テープ基材36等には、第1実施形態に係るものと同じ符号を付している。   Next, in order to clarify the operational effects of the manufacturing method of the present embodiment, a semiconductor chip manufacturing method according to a reference example will be described. In the following reference examples, the semiconductor wafer 10, the adhesive film 34, the tape base material 36, and the like are denoted by the same reference numerals as those according to the first embodiment.

参考例1に係る半導体チップの製造方法(以下、参考例の製造方法という)では、図11(A)に示すように、半田バンプ28が形成された半導体ウエハ10のウエハ表面10Aに、BGテープ38を積層する保護工程を有している。すなわち、参考例1の製造方法では保護工程で、ウエハ表面10Aに、積層方向Lに向かって、弾性体の接着膜34及び接着膜34に接着されたテープ基材36を積層する。上記保護工程の後、参考例の製造方法は、図11(B)に示すように、BGテープ38のテープ基材36を保持してウエハ背面10Bを研磨する研磨工程を有している。具体的に、参考例1の製造方法は研磨工程で、テープ基材36をチャックテーブル74により吸着保持した後、砥石78をウエハ背面10Bに当てた状態で砥石78及びチャックテーブル74を互いに逆回転させてウエハ背面10Bを研磨する。   In the semiconductor chip manufacturing method according to Reference Example 1 (hereinafter referred to as Reference Example Manufacturing Method), as shown in FIG. 11A, a BG tape is applied to the wafer surface 10A of the semiconductor wafer 10 on which the solder bumps 28 are formed. 38 has a protective process of laminating 38. That is, in the manufacturing method of Reference Example 1, the adhesive film 34 of the elastic body and the tape base material 36 bonded to the adhesive film 34 are stacked on the wafer surface 10A in the stacking direction L in the protection process. After the protection step, the manufacturing method of the reference example has a polishing step of holding the tape base material 36 of the BG tape 38 and polishing the wafer back surface 10B as shown in FIG. Specifically, the manufacturing method of Reference Example 1 is a polishing process. After the tape base material 36 is sucked and held by the chuck table 74, the grindstone 78 and the chuck table 74 are rotated in the reverse direction with the grindstone 78 applied to the wafer back surface 10B. The wafer back surface 10B is then polished.

以上の参考例1のように、保護工程においてウエハ表面10にBGテープ38を積層するだけでは、BGテープ38における弾性体の接着膜34が半田バンプ28の根元周り30に入り込まない。また、研磨工程時に掛かる加重で接着膜34が弾性変形しても加重が掛かる前の形状に戻ろうとして接着膜34がバンプ根元周り30にまで入り込まない。   As in the above Reference Example 1, the elastic adhesive film 34 on the BG tape 38 does not enter the periphery 30 of the solder bumps 28 simply by laminating the BG tape 38 on the wafer surface 10 in the protection process. Further, even if the adhesive film 34 is elastically deformed by the load applied during the polishing process, the adhesive film 34 does not enter the bump root periphery 30 in an attempt to return to the shape before the load is applied.

この結果、研磨工程時においてはバンプ根元回り30に、ボイドと呼ばれる隙間30Aが形成された状態となる。この隙間30Aが形成された状態でウエハ背面10Bを研磨し続けると、当該隙間30Aがウエハ背面10Bに転写してディンプルと呼ばれる窪み30Bが形成され易くなり、ウエハ割れに繋がってしまう。また、研磨工程で水を流しながら研磨する場合に、半導体ウエハ10の研磨屑を含んだ水が隙間30Aに染み込んで、半導体ウエハ10を汚染する虞がある。   As a result, a gap 30 </ b> A called a void is formed around the bump root 30 during the polishing process. If the wafer back surface 10B is continuously polished in a state where the gap 30A is formed, the gap 30A is transferred to the wafer back surface 10B, so that a recess 30B called a dimple is easily formed, which leads to a wafer crack. Further, when polishing is performed while flowing water in the polishing process, there is a possibility that water containing polishing debris of the semiconductor wafer 10 soaks into the gap 30A and contaminates the semiconductor wafer 10.

次に、参考例2に係る半導体チップの製造方法では、図11(A)に示す参考例1と同様の保護工程を有する。ただし、BGテープ38の接着膜34が、弾性体でなく、本実施形態の粘性流動膜32のように粘性と流動性がある場合を想定する。   Next, the semiconductor chip manufacturing method according to Reference Example 2 has the same protection process as Reference Example 1 shown in FIG. However, it is assumed that the adhesive film 34 of the BG tape 38 is not an elastic body but has viscosity and fluidity like the viscous fluid film 32 of the present embodiment.

以上の参考例2では、研磨工程時に掛かる加重等で接着膜34がバンプ根元周り30にまで入り込む。ただし、参考例2では、BGテープ38の剥離工程において、図12(A)に示すように糊残りと呼ばれる接着膜34の千切れが発生したり、図12(B)に示すようにバンプ剥離と呼ばれる半田バンプ28に引き抜きが発生したりする虞がある。   In Reference Example 2 described above, the adhesive film 34 penetrates up to the bump root 30 by the load applied during the polishing process. However, in Reference Example 2, in the step of peeling the BG tape 38, the adhesive film 34 called adhesive residue is broken as shown in FIG. 12 (A), or the bump is peeled off as shown in FIG. 12 (B). There is a risk of pulling out of the solder bumps 28 called.

次に、上述の本実施形態の製造方法の作用及び効果について説明する。   Next, operations and effects of the manufacturing method of the above-described embodiment will be described.

本実施形態の製造方法は保護工程で、ウエハ表面10Aに、ウエハ表面10Aと接着する粘性流動膜32、当該粘性流動膜32に接着する弾性体の接着膜34、及び、接着膜34が接着されたテープ基材36を、粘性流動膜32が硬化する前に積層する。この保護工程は、接着膜34の表面34Aに粘性流動膜32を塗布する塗布工程と、粘性流動膜32が硬化する前に、接着膜34の表面34Aとウエハ表面10Aとを粘性流動膜32を介在してラミネートするラミネート工程を有している。   The manufacturing method of this embodiment is a protection process, in which a viscous fluid film 32 that adheres to the wafer surface 10A, an elastic adhesive film 34 that adheres to the viscous fluid film 32, and an adhesive film 34 are adhered to the wafer surface 10A. The tape base material 36 is laminated before the viscous fluid film 32 is cured. In this protection process, the viscous fluid film 32 is applied to the surface 34A of the adhesive film 34, and the surface 34A of the adhesive film 34 and the wafer surface 10A are bonded to the viscous fluid film 32 before the viscous fluid film 32 is cured. It has a laminating process of interposing and laminating.

このため、本実施形態の製造方法によれば、接着膜34を積層する際、すなわち接着膜34の表面34Aとウエハ表面10Aとをラミネートする際、これらの間に介在する粘性流動膜32が硬化していない(図3及び図4参照)。粘性流動膜32が硬化していなければ粘性流動膜32には流動性があるので、ラミネートされる際に掛かる加重で粘性流動膜32が流動してバンプ根元周り30に入り込む。また、粘性流動膜32が入り込んだ際にその粘性(粘着力)により粘性流動膜32が半田バンプ28に接着してバンプ根元周り30に入り込んだ状態が維持される。
この結果、本実施形態の製造方法によれば、参考例1のようにウエハ表面10Aに弾性体の接着膜34を積層する場合に比して、研磨工程時におけるバンプ根元回りの隙間30Aを小さくすることができる(図4及び図11参照)。
Therefore, according to the manufacturing method of the present embodiment, when the adhesive film 34 is laminated, that is, when the surface 34A of the adhesive film 34 and the wafer surface 10A are laminated, the viscous fluid film 32 interposed therebetween is cured. (See FIG. 3 and FIG. 4). If the viscous fluid film 32 is not cured, the viscous fluid film 32 has fluidity. Therefore, the viscous fluid film 32 flows under the load applied during lamination and enters the bump root 30. Further, when the viscous fluid film 32 enters, the viscous fluid film 32 adheres to the solder bump 28 due to its viscosity (adhesive force), and the state where the viscous fluid film 32 enters the bump root 30 is maintained.
As a result, according to the manufacturing method of the present embodiment, the gap 30A around the bump base in the polishing process is made smaller than in the case where the elastic adhesive film 34 is laminated on the wafer surface 10A as in Reference Example 1. (See FIGS. 4 and 11).

また、本実施形態の製造方法は剥離工程で、テープ基材36を接着膜34と共にウエハ表面10Aから剥離する。この際、粘性のある粘性流動膜32はウエハ表面10Aに残留するので、接着膜34と半田バンプ28との引っ掛かり力が小さくなり、参考例2のようにBGテープ38の接着膜34を積層する場合に比して、パンプ剥離が発生し難い。   Moreover, the manufacturing method of this embodiment is a peeling process, and peels the tape base material 36 from the wafer surface 10 </ b> A together with the adhesive film 34. At this time, since the viscous fluid film 32 remains on the wafer surface 10A, the catching force between the adhesive film 34 and the solder bump 28 is reduced, and the adhesive film 34 of the BG tape 38 is laminated as in Reference Example 2. Compared to the case, the pump peeling hardly occurs.

また、本実施形態の製造方法は研磨工程で、粘性流動膜32が硬化する前にウエハ背面10Bを研磨する。したがって、ラミネート工程においてバンプ根元周り30に粘性流動膜32の入り込み不足があった場合でも、研磨工程時に掛かる加重で粘性流動膜32が流動する。これにより、ウエハ表面10A上の粘性流動膜32は、その余分な量が半導体ウエハ10の端面から除去され、且つ、バンプ根元周り30にフィレット状となって充填される。この結果、本実施形態の製造方法によれば、研磨工程時におけるバンプ根元回りの隙間30Aを無くし、且つ、粘性流動膜32とウエハ表面10A及び半田バンプ28との密着性を高めることができる。また、研磨工程時において、粘性流動膜32が硬化する前にウエハ背面10Bを研磨するので、粘性流動膜32の硬化により粘性流動膜32の水分が蒸発して体積が減少することを抑制できる。   Further, in the manufacturing method of the present embodiment, the wafer back surface 10B is polished before the viscous fluid film 32 is cured in the polishing process. Therefore, even when the viscous fluid film 32 is insufficiently inserted around the bump root 30 in the lamination process, the viscous fluid film 32 flows with a load applied during the polishing process. As a result, the excessive amount of the viscous fluid film 32 on the wafer surface 10A is removed from the end face of the semiconductor wafer 10, and the bump roots 30 are filled in a fillet shape. As a result, according to the manufacturing method of the present embodiment, it is possible to eliminate the gap 30A around the bump base during the polishing process, and to improve the adhesion between the viscous fluid film 32, the wafer surface 10A, and the solder bump 28. Further, since the wafer back surface 10B is polished before the viscous fluid film 32 is cured in the polishing process, it is possible to prevent the moisture of the viscous fluid film 32 from evaporating due to the hardening of the viscous fluid film 32 and reducing the volume.

また、本実施形態の製造方法は塗布工程で、接着膜34の表面34Aに水溶性の材料を塗布して粘性流動膜32を形成し、切断工程で、切削水Waを流しながら半導体ウエハ10を切断する(図4(A)及び図4(C)参照)。したがって、切断工程時に、ウエハ表面10Aに残留している粘性流動膜32が切削水Waによって溶けて洗い落とされる。   In the manufacturing method of the present embodiment, a water-soluble material is applied to the surface 34A of the adhesive film 34 to form the viscous fluid film 32 in the application process, and the semiconductor wafer 10 is poured while flowing the cutting water Wa in the cutting process. Cut (see FIGS. 4A and 4C). Therefore, during the cutting process, the viscous fluid film 32 remaining on the wafer surface 10A is melted and washed away by the cutting water Wa.

また、本実施形態の製造方法は、半導体ウエハ10として、内部に低誘電率膜18を有したウエハを用いる(図2参照)。そして本実施形態の製造方法は、剥離工程の後で切断工程の前に、チップ形成領域12を囲むスクライブ領域14に粘性流動膜32側からレーザL1を当て、スクライブ領域14内の低誘電率膜18を除去するレーザーグルーピング工程を有する(図7(B)参照)。したがって、レーザL1により飛散する異物は粘性流動膜32に当たるようになるため、粘性流動膜32で覆われたウエハ表面10Aは飛散する異物から保護される。   In the manufacturing method of the present embodiment, a wafer having a low dielectric constant film 18 therein is used as the semiconductor wafer 10 (see FIG. 2). In the manufacturing method of the present embodiment, the laser L1 is applied from the viscous fluid film 32 side to the scribe region 14 surrounding the chip forming region 12 after the peeling step and before the cutting step, so that the low dielectric constant film in the scribe region 14 is applied. A laser grouping step of removing 18 (see FIG. 7B). Accordingly, since the foreign matter scattered by the laser L1 comes into contact with the viscous fluid film 32, the wafer surface 10A covered with the viscous fluid film 32 is protected from the scattered foreign matter.

また、本実施形態の製造方法では保護工程で、半田バンプ28の高さの中心Oよりも低い位置が粘性流動膜32の表面32Aとなるような厚さで粘性流動膜32を積層し、半田バンプ28の高さH以上の厚さで接着膜34を積層する。このため、接着膜34が粘性流動膜32よりも十分に厚くなり、研磨工程でテープ基材36がチャックテーブル74により吸着保持された時等の保持強度が保たれる。   In the manufacturing method of the present embodiment, the viscous fluid film 32 is laminated in such a thickness that the position lower than the center O of the height of the solder bump 28 becomes the surface 32A of the viscous fluid film 32 in the protection step. The adhesive film 34 is laminated with a thickness equal to or higher than the height H of the bump 28. For this reason, the adhesive film 34 is sufficiently thicker than the viscous fluid film 32, and the holding strength is maintained when the tape base material 36 is sucked and held by the chuck table 74 in the polishing process.

<第2実施形態>
次に、第2実施形態に係る半導体チップの製造方法(以下、「本実施形態の製造方法」と呼称する)について説明する。本実施形態の製造方法でも、半田バンプが形成された半導体ウエハを厚み方向に沿って切断して複数の半導体チップを得る方法を採用している。本実施形態の製造方法は、半田バンプを保護する保護工程の他は、上述した第1実施形態と同一であるので説明を省略する。
Second Embodiment
Next, a method for manufacturing a semiconductor chip according to the second embodiment (hereinafter referred to as “manufacturing method of the present embodiment”) will be described. The manufacturing method of this embodiment also employs a method of obtaining a plurality of semiconductor chips by cutting a semiconductor wafer on which solder bumps are formed along the thickness direction. The manufacturing method of the present embodiment is the same as that of the first embodiment described above except for the protection process for protecting the solder bumps, and thus the description thereof is omitted.

本実施形態の製造方法は、半導体ウエハ10の用意工程後、図3に示すように、ウエハ表面10Aに、積層方向Lに向かって粘性流動膜32、接着膜34、及び、テープ基材36を、粘性流動膜32が硬化する前に積層する保護工程を有している。この保護工程は、本実施形態では、図9に示すような一連の工程を有している。   In the manufacturing method of the present embodiment, after the preparation process of the semiconductor wafer 10, as shown in FIG. 3, the viscous fluid film 32, the adhesive film 34, and the tape base material 36 are provided on the wafer surface 10 </ b> A in the stacking direction L. And a protective step of laminating before the viscous fluid film 32 is cured. In this embodiment, this protection process includes a series of processes as shown in FIG.

まず、保護工程は、図9(A)に示すように、ウエハ表面10Aに、後に粘性流動膜32がBGテープ38とラミネートする分よりも多めに水溶性の材料を塗布して粘性流動膜32を形成する塗布工程を有している。
次に、保護工程は、図9(B)及び図9(C)に示すように、塗布工程の後で粘性流動膜32が硬化する前に、テープ基材36に接着した接着膜34の表面34Aとウエハ表面10Aとを粘性流動膜32を介在してラミネートするラミネート工程を有している。
First, as shown in FIG. 9A, in the protection step, a viscous fluid film 32 is applied to the wafer surface 10A by applying more water-soluble material than the viscous fluid film 32 will be laminated with the BG tape 38 later. A coating process for forming the film.
Next, as shown in FIG. 9B and FIG. 9C, the protection process includes a surface of the adhesive film 34 adhered to the tape substrate 36 before the viscous fluid film 32 is cured after the application process. A laminating step of laminating 34A and the wafer surface 10A with the viscous fluid film 32 interposed therebetween.

これら塗布工程とラミネート工程は、個々に人間による手作業によって行われてもよいし、個々の装置(ディスペンサーや貼付装置等)で行われてもよいが、本実施形態の製造方法では図10に示すようなラミネート装置90によって行われる。
ラミネート装置90は、ディスペンサーや貼付装置の機能が一体化した装置である。このラミネート装置90は、BGテープ38の供給部92と、粘性流動膜32の塗布部94と、半導体ウエハ10とBGテープ38のラミネート部96と、制御部98と、を有している。
The coating process and the laminating process may be performed manually by humans, or may be performed by individual devices (such as a dispenser and a sticking device). In the manufacturing method of this embodiment, FIG. This is performed by a laminating apparatus 90 as shown.
The laminating apparatus 90 is an apparatus in which functions of a dispenser and a pasting apparatus are integrated. The laminating apparatus 90 includes a supply unit 92 for the BG tape 38, a coating unit 94 for the viscous fluid film 32, a laminating unit 96 for the semiconductor wafer 10 and the BG tape 38, and a control unit 98.

供給部92には、巻回しているBGテープ38を巻き出す巻き出しローラ100が設けられている。この巻き出しローラ100の巻き出し先(供給先)には、ラミネート部96が設けられている。また、ラミネート部96と巻き出しローラ100の間には、BGテープ38が巻き出された際に、BGテープ38の接着膜34の表面34Aをカバーしているセパレータ38AをBGテープ38から剥離しつつ搬送する剥離用搬送ローラ102が設けられている。この剥離用搬送ローラ102の搬送先には、剥離用搬送ローラ102から搬送されるセパレータ38Aを巻き取る巻き取りローラ104が設けられている。   The supply unit 92 is provided with an unwinding roller 100 for unwinding the wound BG tape 38. A laminating unit 96 is provided at the unwinding destination (supply destination) of the unwinding roller 100. Further, when the BG tape 38 is unwound between the laminating section 96 and the unwinding roller 100, the separator 38A covering the surface 34A of the adhesive film 34 of the BG tape 38 is peeled off from the BG tape 38. A separation conveying roller 102 is provided for conveying the sheet while conveying. A take-up roller 104 that winds the separator 38 </ b> A conveyed from the peeling conveyance roller 102 is provided at the conveyance destination of the peeling conveyance roller 102.

塗布部94は、ラミネート部96に対して供給部92の反対側に位置している。この塗布部94には、ウエハ背面10Bを吸着したウエハ用土台106が設けられている。ウエハ用土台106の上方には、ウエハ表面10Aに、粘性流動膜32として粘性と流動性の他に水溶性のある材料を塗布するノズル108が設けられている。このウエハ用土台106は、ラミネート部96と塗布部94を行き来することが可能となっており、ウエハ表面10Aに粘性流動膜32が塗布された後は、塗布部94からラミネート部96にスライド移動する。また、ウエハ用土台106の上方でノズル108よりもラミネート部96側には、粘性流動膜32を引き延ばす引き延ばしローラ110が設けられている。   The application unit 94 is located on the opposite side of the supply unit 92 with respect to the laminate unit 96. The coating portion 94 is provided with a wafer base 106 that adsorbs the wafer back surface 10B. Above the wafer base 106, a nozzle 108 is provided on the wafer surface 10 </ b> A to apply a water-soluble material in addition to viscosity and fluidity as the viscous fluid film 32. The wafer base 106 can go back and forth between the laminating section 96 and the coating section 94. After the viscous fluid film 32 is coated on the wafer surface 10A, the wafer base 106 slides from the coating section 94 to the laminating section 96. To do. In addition, an extending roller 110 that extends the viscous fluid film 32 is provided above the wafer base 106 and closer to the laminating portion 96 than the nozzle 108.

ラミネート部96には、供給部92から供給されたBGテープ38をラミネート装置90の外部へ送り出す送り出しローラ112が設けられている。送り出しローラ112と供給部92との間の下方には、塗布部94からスライド移動したウエハ用土台106が位置している。ウエハ用土台106におけるBGテープ38の供給方向両端部の上方には、例えばエアシリンダ114によりウエハ用土台106に対して接離する一対のラミネートローラ116が設けられている。各ラミネートローラ116は、BGテープ38が供給された際にウエハ用土台106に接近して、接着膜34の表面34Aとウエハ表面10Aとを、ウエハ表面10Aに塗布された粘性流動膜32が硬化する前に、当該粘性流動膜32を介在してラミネートする。ラミネートが終った後は、各ラミネートローラ116は、ウエハ用土台106から離間する。   The laminating unit 96 is provided with a feeding roller 112 that feeds the BG tape 38 supplied from the supplying unit 92 to the outside of the laminating apparatus 90. Below the delivery roller 112 and the supply unit 92, the wafer base 106 slid and moved from the coating unit 94 is located. Above the both ends of the wafer base 106 in the supply direction of the BG tape 38, for example, a pair of laminating rollers 116 that are brought into and out of contact with the wafer base 106 by an air cylinder 114 are provided. Each laminating roller 116 approaches the wafer base 106 when the BG tape 38 is supplied to cure the surface 34A of the adhesive film 34 and the wafer surface 10A, and the viscous fluid film 32 applied to the wafer surface 10A is cured. Prior to the lamination, the viscous fluid film 32 is interposed. After the lamination is finished, each laminating roller 116 is separated from the wafer base 106.

制御部98は、データバス98Aを介在して、供給部92や塗布部94、ラミネート部96等にある各種部材の制御(エアシリンダ114の駆動、各種ローラの回転駆動等)を行う。   The control unit 98 controls various members in the supply unit 92, the coating unit 94, the laminating unit 96, and the like (drive of the air cylinder 114, rotation driving of various rollers, etc.) via the data bus 98A.

以上説明したラミネート装置90において、塗布部94とラミネート部96により、本実施形態の製造方法にある塗布工程とラミネート工程が行われる。   In the laminating apparatus 90 described above, the coating unit 94 and the laminating unit 96 perform the coating process and the laminating process in the manufacturing method of the present embodiment.

次に、上述の本実施形態の製造方法の作用及び効果について説明する。   Next, operations and effects of the manufacturing method of the above-described embodiment will be described.

本実施形態の製造方法は保護工程で、ウエハ表面10Aに、ウエハ表面10Aと接着する粘性流動膜32、当該粘性流動膜32に接着する弾性体の接着膜34、及び、接着膜34が接着されたテープ基材36を、粘性流動膜32が硬化する前に積層する。この保護工程は、ウエハ表面10Aに水溶性の材料を塗布して粘性流動膜32を形成する塗布工程と、粘性流動膜32が硬化する前に、接着膜34の表面34Aとウエハ表面10Aとを粘性流動膜32を介在してラミネートするラミネート工程を有している。   The manufacturing method of this embodiment is a protection process, in which a viscous fluid film 32 that adheres to the wafer surface 10A, an elastic adhesive film 34 that adheres to the viscous fluid film 32, and an adhesive film 34 are adhered to the wafer surface 10A. The tape base material 36 is laminated before the viscous fluid film 32 is cured. In this protection process, a water-soluble material is applied to the wafer surface 10A to form the viscous fluid film 32, and the surface 34A of the adhesive film 34 and the wafer surface 10A are bonded before the viscous fluid film 32 is cured. It has a laminating step of laminating with the viscous fluid film 32 interposed.

このため、本実施形態の製造方法によれば、接着膜34を積層する際、すなわち接着膜34の表面34Aとウエハ表面10Aとをラミネートする際、これらの間に介在する粘性流動膜32が硬化していない(図3及び図9参照)。粘性流動膜32が硬化していなければ粘性流動膜32には流動性があるので、ラミネートされる際に掛かる加重で粘性流動膜32が流動してバンプ根元周り30に入り込む。また、粘性流動膜32が入り込んだ際にその粘性(粘着力)により粘性流動膜32が半田バンプ28に接着してバンプ根元周り30に入り込んだ状態が維持される。
この結果、本実施形態の製造方法によれば、参考例1のようにウエハ表面10Aに弾性体の接着膜34を積層する場合に比して、研磨工程時におけるバンプ根元回りの隙間30Aを小さくすることができる(図9及び図11参照)。
Therefore, according to the manufacturing method of the present embodiment, when the adhesive film 34 is laminated, that is, when the surface 34A of the adhesive film 34 and the wafer surface 10A are laminated, the viscous fluid film 32 interposed therebetween is cured. (See FIGS. 3 and 9). If the viscous fluid film 32 is not cured, the viscous fluid film 32 has fluidity. Therefore, the viscous fluid film 32 flows under the load applied during lamination and enters the bump root 30. Further, when the viscous fluid film 32 enters, the viscous fluid film 32 adheres to the solder bump 28 due to its viscosity (adhesive force), and the state where the viscous fluid film 32 enters the bump root 30 is maintained.
As a result, according to the manufacturing method of the present embodiment, the gap 30A around the bump base in the polishing process is made smaller than in the case where the elastic adhesive film 34 is laminated on the wafer surface 10A as in Reference Example 1. (See FIGS. 9 and 11).

また、本実施形態の製造方法は第1実施形態と同じ剥離工程を有している。本実施形態の製造方法は剥離工程で、テープ基材36を接着膜34と共にウエハ表面10Aから剥離する。この際、粘性のある粘性流動膜32はウエハ表面10Aに残留するので、接着膜34と半田バンプ28との引っ掛かり力が小さくなり、参考例2のようにBGテープ38の接着膜34を積層する場合に比して、パンプ剥離が発生し難い。   Moreover, the manufacturing method of this embodiment has the same peeling process as 1st Embodiment. In the manufacturing method of the present embodiment, the tape base material 36 is peeled from the wafer surface 10 </ b> A together with the adhesive film 34 in the peeling step. At this time, since the viscous fluid film 32 remains on the wafer surface 10A, the catching force between the adhesive film 34 and the solder bump 28 is reduced, and the adhesive film 34 of the BG tape 38 is laminated as in Reference Example 2. Compared to the case, the pump peeling hardly occurs.

以上、本願の開示する技術の第1実施形態及び第2実施形態について説明したが、本願の開示する技術は、上記に限定されるものではない。   Although the first embodiment and the second embodiment of the technology disclosed in the present application have been described above, the technology disclosed in the present application is not limited to the above.

例えば、第1実施形態では、半導体基板16と集積回路20の間に低誘電率膜18が積層されている場合を説明したが、集積回路20の内部に低誘電率膜18が積層されてもよい。また、第1実施形態の製造方法では用意工程で、低誘電率膜18のない半導体ウエハを用意してもよい。この場合、レーザーグルーピング工程は省略する。   For example, in the first embodiment, the case where the low dielectric constant film 18 is laminated between the semiconductor substrate 16 and the integrated circuit 20 has been described, but even if the low dielectric constant film 18 is laminated inside the integrated circuit 20. Good. In the manufacturing method of the first embodiment, a semiconductor wafer without the low dielectric constant film 18 may be prepared in the preparation process. In this case, the laser grouping process is omitted.

また、第1実施形態では保護工程で半田バンプ28の高さの中心Oよりも低い位置が粘性流動膜32の表面32Aとなるような厚さで粘性流動膜32を積層する場合を説明したが、中心Oよりも高い位置が粘性流動膜32の表面32Aとなるように積層してもよい。これにより、BGテープ38を剥離する際に、BGテープ38の接着膜34と半田バンプ28との引っ掛かり力が小さくなり、BGテープ38の剥離が容易となる。   Moreover, although 1st Embodiment demonstrated the case where the viscous fluid film 32 was laminated | stacked by the thickness so that the position lower than the center O of the height of the solder bump 28 may become the surface 32A of the viscous fluid film 32 in a protection process. The layers may be stacked such that the position higher than the center O is the surface 32A of the viscous fluid film 32. As a result, when the BG tape 38 is peeled off, the catching force between the adhesive film 34 of the BG tape 38 and the solder bump 28 is reduced, and the BG tape 38 is easily peeled off.

また、第1実施形態では塗布工程でテープ基材36に接着した弾性体の接着膜34の表面34Aに水溶性の材料を塗布する場合を説明し、第2実施形態では塗布工程でウエハ表面10Aに水溶性の材料を塗布する場合を説明した。しかし、各実施形態の製造方法では塗布工程で接着膜34の表面34A及びウエハ表面10Aそれぞれに水溶性の材料を塗布するようにしてもよい。   In the first embodiment, a case where a water-soluble material is applied to the surface 34A of the elastic adhesive film 34 adhered to the tape substrate 36 in the application process will be described. In the second embodiment, the wafer surface 10A is applied in the application process. A case where a water-soluble material is applied to the substrate has been described. However, in the manufacturing method of each embodiment, a water-soluble material may be applied to each of the surface 34A of the adhesive film 34 and the wafer surface 10A in the application process.

さらに、本願の開示する技術は、その主旨を逸脱しない範囲内において種々変形して実施可能であることは勿論である。   Furthermore, it goes without saying that the technology disclosed in the present application can be implemented with various modifications within a range not departing from the gist thereof.

10 半導体ウエハ
12 チップ形成領域
14 スクライブ領域
16 半導体基板
18 低誘電率膜(誘電率膜)
20 集積回路
22 封止膜
28A 外周面
28 半田バンプ
32 粘性流動膜
34 接着膜
36 テープ基材
40 ラミネート装置
42 供給部
44 塗布部
46 ラミネート部
90 ラミネート装置
92 供給部
94 塗布部
96 ラミネート部
Wa 切削水
L ショートパルスレーザ(レーザ)
DESCRIPTION OF SYMBOLS 10 Semiconductor wafer 12 Chip formation area 14 Scribe area 16 Semiconductor substrate 18 Low dielectric constant film (dielectric constant film)
20 Integrated Circuit 22 Sealing Film 28A Peripheral Surface 28 Solder Bump 32 Viscous Fluid Film 34 Adhesive Film 36 Tape Base Material 40 Laminating Device 42 Supplying Unit 44 Applying Unit 46 Laminating Unit 90 Laminating Device 92 Supplying Unit 94 Applying Unit 96 Laminating Unit Wa Cutting Water L Short pulse laser (laser)

Claims (4)

半田バンプが形成されたウエハの表面に、粘性と流動性があり前記ウエハの表面と接着する粘性流動膜、前記粘性流動膜に接着する弾性体の接着膜、及び、前記接着膜が接着されたテープ基材を、前記粘性流動膜が硬化する前に積層する保護工程と、
前記テープ基材を保持して前記ウエハの背面を研磨する研磨工程と、
前記テープ基材を前記接着膜と共に前記ウエハの表面から剥離する剥離工程と、
前記ウエハを厚み方向に沿って切断して複数の半導体チップを得る切断工程と、
を有する半導体チップの製造方法。
The surface of the wafer on which the solder bumps are formed is bonded to the viscous fluid film that has viscosity and fluidity and adheres to the wafer surface, the elastic adhesive film that adheres to the viscous fluid film, and the adhesive film A protective step of laminating the tape substrate before the viscous fluid film is cured;
A polishing step of holding the tape substrate and polishing the back surface of the wafer;
A peeling step of peeling the tape substrate together with the adhesive film from the surface of the wafer;
A cutting step of cutting the wafer along the thickness direction to obtain a plurality of semiconductor chips;
A method of manufacturing a semiconductor chip having
前記保護工程は、前記ウエハの表面及び前記接着膜の表面の少なくとも一方に、水溶性の材料を塗布して前記粘性流動膜を形成する塗布工程と、前記塗布工程の後で前記粘性流動膜が硬化する前に、前記接着膜の表面と前記ウエハの表面とを前記粘性流動膜を介在してラミネートするラミネート工程と、を有し、
前記研磨工程では、前記粘性流動膜が硬化する前に前記ウエハの背面を研磨し、
前記切断工程では、切削水を流しながら前記ウエハを切断する、
請求項1又は請求項2に記載の半導体チップの製造方法。
The protection step includes an application step in which a water-soluble material is applied to at least one of the surface of the wafer and the surface of the adhesive film to form the viscous fluid film, and the viscous fluid film is formed after the application step. Before curing, laminating the surface of the adhesive film and the surface of the wafer through the viscous fluid film,
In the polishing step, the back surface of the wafer is polished before the viscous fluid film is cured,
In the cutting step, the wafer is cut while flowing cutting water.
A method for manufacturing a semiconductor chip according to claim 1 or 2.
前記ウエハとして、内部に低誘電率膜を有したウエハを用い、
前記剥離工程の後で前記切断工程の前に、前記ウエハにおけるチップ形成領域周囲のスクライブ領域に前記粘性流動膜側からレーザを当て、前記スクライブ領域内の低誘電率膜を除去するレーザーグルーピング工程を有する、
請求項1又は請求項2に記載の半導体チップの製造方法。
As the wafer, a wafer having a low dielectric constant film inside is used,
After the peeling step and before the cutting step, a laser grouping step of applying a laser to the scribe region around the chip formation region in the wafer from the viscous fluid film side to remove the low dielectric constant film in the scribe region. Have
A method for manufacturing a semiconductor chip according to claim 1 or 2.
半田バンプが形成されたウエハの表面、及び、テープ基材に接着した弾性体の接着膜の表面の少なくとも一方に、水溶性と粘性と流動性がある材料を塗布して粘性流動膜を形成する塗布部と、
前記塗布工程の後で前記粘性流動膜が硬化する前に、前記接着膜の表面と前記ウエハの表面とを前記粘性流動膜を介在してラミネートするラミネート部と、
を有するラミネート装置。
A viscous fluid film is formed by applying a water-soluble, viscous, and fluid material to at least one of the surface of the wafer on which the solder bumps are formed and the surface of the elastic adhesive film bonded to the tape substrate. An application part;
Before the viscous fluid film is cured after the application step, a laminate portion that laminates the surface of the adhesive film and the surface of the wafer with the viscous fluid film interposed therebetween,
A laminating apparatus.
JP2012025504A 2012-02-08 2012-02-08 Semiconductor chip manufacturing method and laminate device Pending JP2013162096A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012025504A JP2013162096A (en) 2012-02-08 2012-02-08 Semiconductor chip manufacturing method and laminate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012025504A JP2013162096A (en) 2012-02-08 2012-02-08 Semiconductor chip manufacturing method and laminate device

Publications (1)

Publication Number Publication Date
JP2013162096A true JP2013162096A (en) 2013-08-19

Family

ID=49174072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012025504A Pending JP2013162096A (en) 2012-02-08 2012-02-08 Semiconductor chip manufacturing method and laminate device

Country Status (1)

Country Link
JP (1) JP2013162096A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050536A (en) * 2015-08-31 2017-03-09 株式会社ディスコ Method for processing wafer
CN107086174A (en) * 2017-04-17 2017-08-22 上海华虹宏力半导体制造有限公司 Improve the method for the adhesion strength of top layer metallic layer
CN107818917A (en) * 2017-09-26 2018-03-20 合肥新汇成微电子有限公司 A kind of cutting method of semiconductor crystal wafer
JP2018190938A (en) * 2017-05-11 2018-11-29 株式会社ディスコ Method for working wafer
JP2018190937A (en) * 2017-05-11 2018-11-29 株式会社ディスコ Method for working wafer
JP2019525488A (en) * 2016-08-12 2019-09-05 コーボ ユーエス,インコーポレイティド Wafer level package with improved performance
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266191A (en) * 2006-03-28 2007-10-11 Nec Electronics Corp Wafer processing method
JP2009231632A (en) * 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd Method of manufacturing semiconductor device
JP2012004478A (en) * 2010-06-21 2012-01-05 Disco Abrasive Syst Ltd Processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266191A (en) * 2006-03-28 2007-10-11 Nec Electronics Corp Wafer processing method
JP2009231632A (en) * 2008-03-24 2009-10-08 Fujitsu Microelectronics Ltd Method of manufacturing semiconductor device
JP2012004478A (en) * 2010-06-21 2012-01-05 Disco Abrasive Syst Ltd Processing apparatus

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050536A (en) * 2015-08-31 2017-03-09 株式会社ディスコ Method for processing wafer
JP7037544B2 (en) 2016-08-12 2022-03-16 コーボ ユーエス,インコーポレイティド Wafer level package with improved performance
JP2022071128A (en) * 2016-08-12 2022-05-13 コーボ ユーエス,インコーポレイティド Wafer-level package with enhanced performance
JP7265052B2 (en) 2016-08-12 2023-04-25 コーボ ユーエス,インコーポレイティド Wafer level package with improved performance
JP2019525488A (en) * 2016-08-12 2019-09-05 コーボ ユーエス,インコーポレイティド Wafer level package with improved performance
CN107086174A (en) * 2017-04-17 2017-08-22 上海华虹宏力半导体制造有限公司 Improve the method for the adhesion strength of top layer metallic layer
JP2018190938A (en) * 2017-05-11 2018-11-29 株式会社ディスコ Method for working wafer
JP2018190937A (en) * 2017-05-11 2018-11-29 株式会社ディスコ Method for working wafer
CN107818917A (en) * 2017-09-26 2018-03-20 合肥新汇成微电子有限公司 A kind of cutting method of semiconductor crystal wafer
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11942389B2 (en) 2018-11-29 2024-03-26 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11961813B2 (en) 2019-01-23 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Similar Documents

Publication Publication Date Title
JP2013162096A (en) Semiconductor chip manufacturing method and laminate device
KR100609806B1 (en) Manufacturing method of semiconductor device
JP4119054B2 (en) Method and apparatus for die bonding semiconductor elements
KR100517075B1 (en) Method for manufacturing semiconductor device
JP5798834B2 (en) Manufacturing method of semiconductor device
KR100759687B1 (en) Method for thinning substrate and method for manufacturing circuit device
JP5851888B2 (en) Semiconductor device manufacturing method and semiconductor device
US8124471B2 (en) Method of post-mold grinding a semiconductor package
JP2004207306A (en) Semiconductor device and its manufacturing method
JP2003303921A (en) Manufacturing method of semiconductor device
JP5597422B2 (en) Method for manufacturing electronic component with adhesive film and method for manufacturing mounting body
JP2007266191A (en) Wafer processing method
TW201225189A (en) Method of manufacturing semiconductor device, manufacturing program, and manufacturing apparatus
CN103117250A (en) Methods for de-bonding carriers
JPWO2008038345A1 (en) Manufacturing method of semiconductor device
KR20140088680A (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure and method of manufacturing the semiconductor package using the intermediate structure
KR102245859B1 (en) A support separation apparatus, and a support separation method
TWI659846B (en) Stripping device
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
CN112724859B (en) Flexible chip adhesive film, preparation method and flexible chip packaging method
JP2011253939A (en) Wafer dicing method, connecting method, connecting structure
JP2018006487A (en) Support separation method, and substrate processing method
KR20120132461A (en) Non-uniform vacuum profile die attach tip
JP4778667B2 (en) Sheet material for underfill, semiconductor chip underfill method, and semiconductor chip mounting method
JP2018006486A (en) Support separation device, and support separation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405