JP2013161990A - 描画装置および物品の製造方法 - Google Patents

描画装置および物品の製造方法 Download PDF

Info

Publication number
JP2013161990A
JP2013161990A JP2012023506A JP2012023506A JP2013161990A JP 2013161990 A JP2013161990 A JP 2013161990A JP 2012023506 A JP2012023506 A JP 2012023506A JP 2012023506 A JP2012023506 A JP 2012023506A JP 2013161990 A JP2013161990 A JP 2013161990A
Authority
JP
Japan
Prior art keywords
deflector
charged particle
signal
blanking
raster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012023506A
Other languages
English (en)
Other versions
JP2013161990A5 (ja
Inventor
Takeshi Tsuchiya
剛 土屋
Tomoyuki Morita
知之 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012023506A priority Critical patent/JP2013161990A/ja
Priority to KR1020130009682A priority patent/KR20130090806A/ko
Priority to US13/754,216 priority patent/US20130199719A1/en
Publication of JP2013161990A publication Critical patent/JP2013161990A/ja
Publication of JP2013161990A5 publication Critical patent/JP2013161990A5/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1472—Deflecting along given lines
    • H01J37/1474—Scanning means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/3002—Details
    • H01J37/3007—Electron or ion-optical systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/043—Beam blanking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30472—Controlling the beam
    • H01J2237/30483—Scanning
    • H01J2237/30488—Raster scan

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】 荷電粒子線の走査速度の変更に有利な描画装置を提供する。
【解決手段】 描画装置は、複数の荷電粒子線を個別にブランキングするブランキング器と、前記複数の荷電粒子線を偏向させて前記基板の上で走査する走査偏向器と、周期信号を発生し前記走査偏向器による前記複数の荷電粒子線の周期的な偏向動作を制御する制御部と、を備える。前記制御部は、前記複数の荷電粒子線の走査速度が目標速度となるように、前記周期信号の一周期の間の前記走査偏向器による前記複数の荷電粒子線の偏向量を調整する。
【選択図】 図１

Description

本発明は、荷電粒子線で基板に描画を行う描画装置および物品の製造方法に関する。
半導体集積回路の製造に用いられる電子線描画装置においては、近年、半導体集積回路内の素子の微細化、回路パターンの複雑化、パターンデータの大容量化が進み、描画精度の向上と共に、スループットの向上が要求されている。このため、複数の電子線を一斉にラスター偏向し、基板の露光／非露光部に対して複数の電子線を同時に独立にオン／オフして描画し、任意のパターンを描画していくラスター方式の電子線描画装置がある。本描画装置では、一度のラスター偏向を行うことにより、偏向範囲×電子線の本数の面積を描画することが可能となるため、スループットを向上させることが可能となる。
また、電子線描画装置において、基板を所望の露光量にて描画を行うために、ラスター偏向器の偏向速度を調整するという方法がある（特許文献１）。さらに、複数の電子線のオン／オフ制御を多値の描画データに基づいて行って基板を描画する方法がある（特許文献２）。ラスター方式のマルチ電子線描画装置では、同期クロック信号に基づいて、電子線のオン／オフ制御とラスター偏向のための偏向器制御とが行われる。
多値の描画データに基づいて描画する際には、描画データの数値に応じて、同期クロック信号の１クロック周期における電子線のオフ／オフ時間の比、すなわち、デューティー比が変更される。このとき、電子線のオン／オフ時間は、例えば、次のステップ１〜４を通して実現する。ステップ１では、同期クロック信号からＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路等を使用して逓倍もしくは分周されたクロック信号であるブランキングクロック信号を生成する。ステップ２では、生成したブランキングクロック信号を描画データの数値分カウントするなどして、ブランキング信号を生成する。ステップ３では、ブランキング信号を静電偏向電極であるブランキング偏向器まで転送する。ステップ４では、ブランキング偏向器により電子線が静電偏向されることでオン／オフ時間を調整する。例えば、描画データの数値が０であれば、同期クロック信号の１クロック周期の間、電子線をオフし続ける。また、描画データの数値が最大値に近ければ、同期クロック信号の１クロック周期の間、電子線をほぼオンし続けることになる。
特開平１−１０７５３３号公報 特開２００６−８６１８２号公報
ラスター偏向器への入力信号であるラスター偏向器信号は、一般的に偏向器アンプからの出力信号である。偏向器アンプへの入力信号は、偏向器信号制御回路の一部を構成するディジタル・アナログ変換器（ＤＡＣ）からの出力信号である。そのため、ラスター偏向器の偏向速度の調整は、ディジタル・アナログ変換器（ＤＡＣ）からの出力信号の更新周期を調整することで実現できる。ディジタル・アナログ変換器（ＤＡＣ）からの出力信号の更新は、通常ラスター偏向器クロック信号のタイミングにて行われる。また、ラスター偏向器クロック信号は、電子線描画装置の全体制御系で利用される同期クロック信号を逓倍もしくは分周したクロック信号である。そのため、ディジタル・アナログ変換器（ＤＡＣ）からの出力信号の更新周期の変更は、大元のクロック信号である同期クロック信号の周期を変更することで実現できる。
ラスター方式の電子線描画装置では、全ての電子線のオン／オフ制御のタイミングのばらつきは、ある許容値以内である必要がある。タイミングのばらつきが大きいと、そのばらつきを吸収させるための整定時間を別途設定することになり、結果的に、描画スループットを上げられないという問題が発生する。また、ラスター偏向器信号の波形が、ランプ波形そのもの、または、ランプ波形に近い場合には、基板の誤った場所に描画してしまうという問題も発生する。タイミングのばらつきが発生する理由としては、ブランキング信号を生成するブランキング制御回路と複数のブランキング偏向器との間の配線長において、製造上や設計上のばらつきが発生してしまうことなどがあげられる。ブランキング偏向器へのブランキング信号の到達時間のばらつきが発生することで、電子線のオン／オフ制御タイミングのばらつきが発生する。よって、電子線のオン／オフ制御のタイミングのばらつきを低減させるための調整が必要となる。以降、タイミングのばらつきとは、ブランキング偏向器へのブランキング信号の到達時間のばらつきであるとして説明する。
この信号の到達時間のばらつきの粗調整方法として、ブランキング制御回路におけるブランキングクロック信号のカウント開始タイミングを個々のブランキング信号に応じて遅らせるなどして、ブランキングクロック信号の１クロック周期単位で調整する方法がある。微調整方法として、ブランキング制御回路とブランキング偏向器の間のケーブル配線の長さを調整する方法や、個々のブランキング信号配線上に遅延素子と遅延素子のバイパスラインとを複数配置して遅延素子の通過個数を変更する方法などの調整方法がある。信号の到達時間のばらつきの調整方法は複雑であるが、電子線描画装置で使用する同期クロック信号の周期において、上述した問題を回避するため、少なくとも一度は調整される必要がある。次に、同期クロック信号の周期を変更した場合について考える。同期クロック信号の周期が変更されているため、粗調整方法であるカウント開始タイミングも個々のブランキング信号に応じて変える必要がある。粗調整の結果、微調整も必要となる。微調整方法では、物理的にケーブル配線の長さを変更することは難しいため、遅延素子の通過個数を変えるなどの調整をする必要がある。これらの調整は、同期クロック信号周期の変更範囲において、信号の到達時間のばらつきが許容範囲内になるように行う必要がある。
特に、近年のラスター方式のマルチ電子線描画装置では、スループットのさらなる向上のために、電子線の数を数万〜数百万へ増やす傾向にある。これは、ブランキング偏向器が数万〜数百万個に増えることと等価である。その結果、ブランキング信号の配線数も非常に多くなるため、信号の到達時間のばらつきの調整は非常に複雑になり、調整時間は長くなる。さらに、同期クロック信号の周期が変更される場合には、変更範囲における調整が必要となり、一層調整時間は長くなる。また、電子線をオン／オフするブランキング偏向器の配置ピッチが、設計上や製造上の問題により従来の電子線描画装置に対してそれほど狭ピッチに配置出来ない場合も考えられる。この場合には、ブランキング偏向器が増えた分、ブランキング偏向器が構成されるブランキング偏向器アレイのサイズが大きくなってしまう。その結果、個々のブランキング偏向器へ接続されるブランキング信号の配線長の差異はより大きくなるため、信号の到達時間のばらつきの調整は非常に複雑になり、調整時間は長くなる。さらに、同期クロック信号の周期が変更される場合には、上述したように一層調整時間は長くなる。
本発明は、荷電粒子線の走査速度の変更に有利な描画装置を提供することを例示的目的とする。
本発明は、複数の荷電粒子線で基板に描画を行う描画装置であって、前記複数の荷電粒子線を個別にブランキングするブランキング器と、前記複数の荷電粒子線を偏向させて前記基板の上で走査する走査偏向器と、周期信号を発生し前記走査偏向器による前記複数の荷電粒子線の周期的な偏向動作を制御する制御部と、を備え、前記制御部は、前記複数の荷電粒子線の走査速度が目標速度となるように、前記周期信号の一周期の間の前記走査偏向器による前記複数の荷電粒子線の偏向量を調整する、ことを特徴とする。
本発明によれば、例えば、荷電粒子線の走査速度の変更に有利な描画装置を提供することができる。
ラスター方式の電子線描画装置の構成を示す図である。 ラスター方式の電子線による描画方法を示す図である。 実施例１によるタイミングチャートを示す図である。 偏向速度の算出フローを示す図である。 実施例１で描画データの画素密度が基準画素密度に対して２倍大きい場合を説明する図である。 実施例１で偏向速度変換係数が１／２のときのタイミングチャートを示す図である。 実施例１でレジスト感度かつ／または最小の電流密度が変化し、かつ、偏向速度変換係数が１／２のときのタイミングチャートを示す図である。 実施例１でレジスト感度かつ／または最小の電流密度が変化した場合の、従来技術及び本発明による電子線の積算露光量分布を示す図である。 実施例２でラスター偏向器クロック信号が同期クロック信号を４逓倍したものと一致しているときのタイミングチャートを示す図である。
以下、本発明の実施の形態を、図面を用いて説明する。本発明は、電子線、イオンビーム等の複数の荷電粒子線で基板にパターンを描画する描画装置に適用可能であるが、複数の電子線で基板にパターンを描画するラスター方式の描画装置に適用した例について説明する。
［第１実施形態］
図１は本発明の第１実施形態における複数の電子線を用いて基板にパターンを描画するラスター方式の描画装置の構成を示す図である。電子銃２１１はクロスオーバ像２１２を形成する。クロスオーバ像２１２から発散した電子線は、電磁レンズで構成されたコリメーターレンズ２１３の作用により平行ビームとなり、アパーチャアレイ２１６に入射する。アパーチャアレイ２１６は、マトリクス状に配列した複数の円形状の開口を有し、入射した電子線は複数の電子線に分割される。電子銃２１１、コリメーターレンズ２１３、アパーチャアレイ２１６は、複数の電子線を生成する生成部を構成している。
アパーチャアレイ２１６を通過した電子線は、円形状の開口を有した３枚の電極板（図中では、３枚を一体で図示している）から構成される静電レンズ２１７に入射する。静電レンズ２１７が最初にクロスオーバ像を形成する位置に開口をマトリクス状に配置したブランキングアパーチャ２１９が配置される。ブランキング偏向器アレイ２２６にマトリクス状に配置したブランキング偏向器（ブランキング器）２１８は、複数の電子線を個別にブランキングしてブランキングアパーチャ２１９により電子線を個別にオン／オフする。ブランキング偏向器２１８は、ブランキング制御回路１０５により制御される。ブランキング制御回路１０５は、描画パターン発生回路１０２、ビットマップ変換回路１０３、ビットマップメモリ１１３、エネルギー量指令生成回路１０４によって生成される信号により制御される。ビットマップメモリ１１３には、ビットマップ変換回路１０３によりビットマップ変換された描画データが記憶されている。ブランキング偏向器２１８、ブランキングアパーチャ２１９、ブランキング制御回路１０５等は、ブランキング部を構成している。
ブランキングアパーチャ２１９を通過した電子線は、静電レンズ２２１により結像され、ウエハ、マスクなどの基板２２２や電子線検出部２２４に元のクロスオーバ像２１２を結像する。基板２２２にパターンが描画される間、基板２２２はＹ方向にステージ２２３により連続的にスキャンされ、ステージ２２３に対する測長結果を基準として、基板２２２の上の像がラスター偏向器（走査偏向器）２２０によりＸ方向に偏向される。また同時に、基板２２２の上の像が、ステージ追従偏向器２２５により、ステージスキャン方向であるＹ方向にステージ移動に追従するように偏向される。さらに、ブランキング偏向器２１８により、描画に必要なタイミングで電子線がオン／オフされる。ラスター偏向器２２０とステージ追従偏向器２２５とは、偏向器信号制御回路１０９により発生し偏向器アンプ１１０を経由したラスター偏向器信号およびステージ追従偏向器信号により制御される。ステージ２２３は、ステージ制御回路１０８により制御される。偏向器信号制御回路１０９の出力段には、ディジタル・アナログ変換回路（ＤＡＣ）が構成されている。
信号処理回路１０７は、電子線検出部２２４からの信号（出力）を検出し、信号処理を行っている。電子線検出部２２４を使用することにより、基板２２２上の電子線の電流密度の計測も行える。コリメーターレンズ２１３、静電レンズ２１７は、レンズ制御回路１０１により制御され、静電レンズ２２１は、レンズ制御回路１０６により制御される。さらに、全ての描画動作に関わるものはコントローラー１００により統括される。データ記憶回路１１１は、コントローラー１００が統括し描画動作等を行う際に使用する各種データや、各種制御回路等に関わるデータを記憶する。同期クロック信号生成回路１１２は、描画装置の各種制御回路の同期を取るために使用されるクロック信号の元となる同期クロック信号を生成する。偏向速度算出回路１１４は、コントローラー１００経由で得られる基板２２２のレジスト感度の情報、基板２２２上の電子線の電流密度の情報、ビットマップメモリ１１３に記憶されている描画データの画素密度の情報を得る。そして、偏向速度算出回路１１４は、得られた情報のうち少なくとも１つを使用して、ラスター偏向器２２０の偏向速度（電子線の走査速度）を決定する。コントローラー１００、偏向速度算出回路１１４、各種の制御回路等は、描画装置の描画動作を制御する制御部Ｃを構成している。
図２はラスター方式の複数の電子線による描画方法を示す図である。図２（ａ）に示されるように、基板２２２に描画されるパターンは、主フィールド３０１にそれぞれ分割された上で、描画される。主フィールド３０１は、チップサイズである２６ｍｍ×３３ｍｍと略一致する。図２（ｂ）に示されるように、主フィールド３０１内で、基板２２２上の電子線３０２は、ラスター偏向器２２０とステージ追従偏向器２２５により偏向されて主フィールド３０１全面を描画する。図２（ｂ）では電子線の本数が６４本の場合を示しているが、実際には、数万〜数百万本となる。図２（ｃ）に示されるように、主フィールド３０１の１つの電子線が描画を受け持つ領域はマイクロフィールド３０３である。
マイクロフィールド３０３内は、電子線３０２の径と略同じ大きさである画素３０４を単位として、左下角から順に電子線３０２のラスター偏向動作が行われる。主フィールド３０１内の全ての電子線は、一括してラスター偏向器２２０とステージ追従偏向器２２５により偏向されて走査される。この画素単位の偏向に同期して各電子線のオン／オフのデューティー比を調整することにより主フィールド内のパターンの描画を行われる。また、この画素単位のデューティー比の情報に関し基本的に対応するデータとして、ビットマップ形式の描画データがあり、ビットマップメモリ１１３に保存されている。
１つの主フィールドの描画が完了した後、ステージは主フィールド分だけステップ動作を行う。そして上述した描画方法にて次の主フィールドの描画も行われる。このとき、１つの主フィールドに対する描画中は、ステージは連続的に移動させられる。また、それぞれのフィールドのサイズは、例えば、画素は１６ｎｍ×１６ｎｍ、マイクロフィールドは２μｍ×２μｍ、主フィールドは２６ｍｍ×３３ｍｍである。
次に、ラスター偏向動作中の同期クロック信号、ブランキングクロック信号、ブランキング信号、ラスター偏向器クロック信号、ラスター偏向器信号のタイミングチャートを説明する。図３はタイミングチャートを示す図である。図３の横軸は、全て時間に対応している。図３の縦軸のうち、同期クロック信号、ブランキングクロック信号、ラスター偏向器クロック信号は、信号のＡｃｔｉｖｅ／Ｉｎａｃｔｉｖｅを示している。画素目標カウント値は、描画データに関連する数値であって、電子線のオン／オフのデューティー比に対応する数値を示している。ブランキング信号は、ブランキング偏向器への指令電圧を示しており、電子線のオン／オフのタイミングに対応する。ラスター偏向器信号は、ラスター偏向器２２０への偏向電圧を示し、基板２２２における偏向位置に対応する。ラスター偏向器信号は、ラスター偏向器２２０による複数の電子線の周期的な偏向動作を制御するためにＤＡＣから発生される周期信号である。図３に示されるように、偏向電圧が一定の周期で複数周期に亙って間欠的に変化する場合、電子線の走査速度は、複数の周期の間の平均速度とすることができる。
図３では、ブランキングクロック信号は、同期クロック信号を８逓倍したものとなっており、画素目標カウント値が７であれば、同期クロック信号の１周期の間、電子線をほぼオンし続けるデューティー比８７．５％（＝７÷８×１００（％））となる。画素目標カウント値が０であれば、電子線をオフし続けるデューティー比０％（＝０÷８×１００（％））となり、画素目標カウント値が４であれば、電子線をオンとオフの時間が同じであるデューティー比５０％（＝４÷８×１００（％））となる。ブランキング信号は、いわゆるＰＷＭ制御により出力された信号である。図３では、ラスター偏向器信号は、同期クロック信号を１逓倍したものとなっている。また、ラスター偏向器信号は、ラスター偏向器クロック信号のＡｃｔｉｖｅのタイミングで更新される。
次に、偏向速度の算出フローについて説明する。図４は、偏向速度の算出フローを示す図である。基板２２２に所望のパターンを描画するためには、電子線のオン／オフのデューティー比に加えて、基板２２２のレジスト感度、電子線の電流密度および描画データの画素密度の３つの情報のうち少なくとも１つの情報を考慮する必要がある。Ｓ３０１で、コントローラー１００は、電子線検出部２２４を使用して全電子線の特性を測定する。コントローラー１００は、基板２２２上の全電子線の電流密度Ｊ（Ａ／ｃｍ２）を電子線検出部２２４の出力及び信号処理回路１０７による計算処理結果から取得する。そして、コントローラー１００は、データ記憶回路１１１に全電子線の電流密度Ｊの情報を記憶させる。
Ｓ３０２で、偏向速度算出回路１１４は、ラスター偏向器２２０の偏向速度変換係数αを算出する。偏向速度算出回路１１４は、コントローラー１００経由により、基板２２２のレジスト感度Ｄ（Ｃ／ｃｍ２）の情報を取得する。また、偏向速度算出回路１１４は、コントローラー１００経由により、全電子線の中で最小の電流密度Ｊｍｉｎの情報を取得する。偏向速度算出回路１１４は、さらに、コントローラー１００経由により、ビットマップメモリに保存されている描画データの画素密度Ｐｄａｔａ（Ｐｉｘｅｌ／ｃｍ２）の情報を取得する。そして、偏向速度算出回路１１４は、基板２２２上のある画素における最大照射時間Ｔｍａｘ（ｓｅｃ）を以下の式１を用いて算出する。
Ｔｍａｘ ＝ Ｄ ／ Ｊｍｉｎ （１）
偏向速度算出回路１１４は、コントローラー１００経由により、同期クロック信号の周期Ｔｃｌｋ（ｓｅｃ）を取得する。また、偏向速度算出回路１１４は、基準画素密度Ｐｉｎｉｔ（Ｐｉｘｅｌ／ｃｍ２）を取得する。そして、偏向速度算出回路１１４は、ラスター偏向器２２０の偏向速度変換係数αを以下の式２を用いて算出する。
α ＝ （Ｔｃｌｋ ／ Ｔｍａｘ）×（Ｐｉｎｉｔ ／ Ｐｄａｔａ） （２）
Ｓ３０３で、偏向速度算出回路１１４は、主フィールド３０１描画時のラスター偏向器２２０の偏向速度を算出する。偏向速度算出回路１１４は、コントローラー１００経由により、描画装置固有の描画データにおけるラスター偏向方向の基準画素サイズＬｘ（ｎｍ）を取得する。また、偏向速度算出回路１１４は、同期クロック信号の周期Ｔｃｌｋ（ｓｅｃ）の情報を取得する。そして、偏向速度算出回路１１４は、ラスター偏向器２２０の基準偏向速度Ｖｉｎｉｔ（ｍｍ／ｓｅｃ）を以下の式３を用いて算出する。
Ｖｉｎｉｔ ＝ Ｌｘ ÷ Ｔｃｌｋ × （１０−６）（３）
ここで、ステージスキャン方向の基準画素サイズＬｙ（ｎｍ）は、一般的に以下の関係式４が成り立つ。
Ｌｘ ＝ Ｌｙ （４）
そして、偏向速度算出回路１１４は、Ｓ３０２で算出した偏向速度変換係数αを使用して、基板２２２を描画するときのラスター偏向器２２０の偏向速度(目標速度)Ｖｎｅｗ（ｍｍ／ｓｅｃ）を以下の式５を用いて算出する。偏向速度変換係数αは、電子線の偏向速度が目標速度となるように、ラスター偏向器信号の一周期を一定に保持しつつ一周期の間の電子線の偏向量を調整するための係数である。偏向速度変換係数αは、数値が大きいならば偏向速度を大きくする方向に作用し、数値が小さいならば偏向速度を小さくする方向に作用する係数である。
Ｖｎｅｗ ＝ α × Ｖｉｎｉｔ （５）
Ｓ３０４で、コントローラー１００は、基板２２２描画時に、ラスター偏向器２２０の偏向速度Ｖｎｅｗにて描画するように統括制御する。
上述した式５では、描画するときのラスター偏向器２２０の偏向速度Ｖｎｅｗ（ｍｍ／ｓｅｃ）を算出するために偏向速度変換係数αを使用した。しかし、以下の方法により、偏向速度変換係数αを使用することなくラスター偏向器２２０の偏向速度Ｖｎｅｗを算出することも可能である。基準画素密度Ｐｉｎｉｔ（Ｐｉｘｅｌ／ｃｍ２）は、基準画素サイズＬｘ（ｎｍ）、Ｌｙ（ｎｍ）と次の関係がある。
Ｐｉｎｉｔ ＝ １／（Ｌｘ × Ｌｙ）×（１０１４） （６）
また、偏向速度算出回路１１４は、コントローラー１００経由で、ビットマップメモリに保存されている描画データにおける画素サイズを取得することができるとする。そして、ラスター偏向方向の画素サイズがＬｘ＿ｎｅｗ（ｎｍ）であり、ステージスキャン方向の画素サイズが基準画素サイズと同じであるＬｙ（ｎｍ）であれば、描画データの画素密度Ｐｄａｔａ（Ｐｉｘｅｌ／ｃｍ２）は、次の式７のように表現できる。
Ｐｄａｔａ ＝ １／（Ｌｘ＿ｎｅｗ × Ｌｙ）×（１０１４） （７）
よって、式２、式３、式５、式６及び式７から、基板２２２描画時のラスター偏向器２２０の偏向速度Ｖｎｅｗ（ｍｍ／ｓｅｃ）は、以下の式８を用いて算出できる。
Ｖｎｅｗ ＝ Ｌｘ＿ｎｅｗ ÷ Ｔｍａｘ × （１０−６） （８）
次に、上述した図４のステップを使用して、画素密度Ｐｄａｔａが基準画素密度Ｐｉｎｉｔに対して、２倍の変化がある場合について説明する。またこのとき、同期クロック信号の周期Ｔｃｌｋと最大照射時間Ｔｍａｘは一致していたとする。図５は、描画データの画素密度Ｐｄａｔａが基準画素密度Ｐｉｎｉｔに対して２倍大きい場合を示す図である。また図５は、１つの電子線が描画を受け持つ領域であるマイクロフィールド３０３を示す。図５（ａ）は基準画素密度Ｐｉｎｉｔにおける画素３０４のサイズを、図５（ｂ）は画素密度Ｐｄａｔａが基準画素密度に対して２倍のときの画素３０５のサイズを示している。上述した図４のステップの過程で、偏向速度変換係数αは１／２と算出される。その結果、ラスター偏向器２２０の偏向速度Ｖｎｅｗは、描画装置固有の基準偏向速度Ｖｉｎｉｔに対して１／２の偏向速度になる。
図６は、偏向速度変換係数αが１／２のときのタイミングチャートを示す図である。図６の軸の説明は、図３と同じである。図６のラスター偏向器信号において、点線４０１はＶｉｎｉｔのときの動作を示し、実線４０２はＶｎｅｗのときの動作を示す。図６から偏向器速度が１／２になっていることが分かる。また、図６に示されるように、ＶｉｎｉｔとＶｎｅｗと間に偏向速度の違いがあっても、同期クロック信号の周期、ブランキング信号の周期、ラスター偏向器クロック信号の周期は一定に保持され、変更しなくて良い。ラスター偏向器２２０の偏向速度の調整は、ラスター偏向器信号の更新時における偏向電圧の変更量をα倍することで実現する。ラスター偏向器信号の更新時における偏向電圧の目標値算出は、偏向器信号制御回路１０９により行われる。このような動作をすることで、同期クロック信号周期を変更することに伴うブランキング偏向器へのブランキング信号の到達時間のばらつきを調整する複雑な作業が不要になる。
さらに、上述した図４のフローを使用して、レジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）が変化した場合について説明する。またこのとき、画素密度Ｐｄａｔａと基準画素密度Ｐｉｎｉｔは一致していたとする。図４のフローの過程で、最大照射時間Ｔｍａｘが算出される。ここで、最大照射時間Ｔｍａｘが同期クロックシング御の周期Ｔｃｌｋに対して、２倍と計算されたとする。その結果、偏向速度変換係数αは１／２と算出される。
図７は、レジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）が変化して偏向速度変換係数αが１／２のときのタイミングチャートを示す。図７の軸の説明は、図３、図６と同じである。図７（ａ）は、レジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）が変化する前のタイミングチャートを示し、図７（ｂ）は、レジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）が変化した後のタイミングチャートを示す。図７（ａ）、（ｂ）から、ラスター偏向器２２０の変更速度がα（＝１／２）倍となっていることが分かる。また図７において、レジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）の変化前後において、画素目標カウント値が異なっている。これは、ラスター偏向器２２０の変更速度が変わったことにより、ビットマップメモリ１１３に記憶されている描画データの画素サイズと一致しなくなりデータの過不足が生じる。そこで、エネルギー量指令生成回路１０４が、ビットマップメモリ１１３から描画データを読み出す際に、隣接する画素の描画データの値から、線形補間等のアルゴリズムを使用して、対応する偏向位置の画素目標カウント値を算出したりする。
図７（ｂ）における画素目標カウント値の算出について、線形補間の場合を例にとって、もう少し詳細に説明する。２次元座標系における座標（ｘ０、ｙ０）と座標（ｘ１、ｙ１）の２点を通る直線上で、ｘ座標の点ｘ＿ｎｅｗにおけるｙ座標の点ｙ＿ｎｅｗは、次の線形補間の式９により表わされる。
（ｙ＿ｎｅｗ−ｙ０）／（ｙ１−ｙ０）＝（ｘ＿ｎｅｗ−ｘ０）／（ｘ１−ｘ０） （９）
ここで、式９を図７（ｂ）に適用させるためには、式９におけるｘ座標の点をラスター偏向器信号の偏向電圧に対応させ、式（９）におけるｙ座標の点を画素目標カウント値に対応させることになる。
図７（ａ）において、クロックＮｏ．１のときのラスター偏向器信号の偏向電圧（偏向位置に相当）をｘ＿１とし、クロックＮｏ．２、Ｎｏ．３のときのラスター偏向器信号の偏向電圧をそれぞれｘ＿２、ｘ＿３とする。さらに、ステージスキャン方向における基板２２２上の描画位置は図７（ａ）と図７（ｂ）において同じであったとする。図７（ｂ）において、ラスター偏向器２２０の偏向速度は、図７（ａ）に対して１／２となっている。そのため、図７（ｂ）におけるクロックＮｏ．１’のときのラスター偏向器信号の偏向電圧がｘ＿１であったとすると、図７（ｂ）におけるクロックＮｏ．３’、クロックＮｏ．５’のときのラスター偏向器信号の偏向電圧はそれぞれｘ＿２、ｘ＿３となる。図７（ｂ）におけるクロックＮｏ．２’のときのラスター偏向器信号の偏向電圧ｘ＿１＿２は、次の式１０の関係がある。
ｘ＿１＿２ ＝ （ｘ＿１ ＋ ｘ＿２）／２ （１０）
また、図７（ｂ）におけるクロックＮｏ．４’のときのラスター偏向器信号の偏向電圧ｘ＿２＿３は、次の式１１の関係がある。
ｘ＿２＿３ ＝ （ｘ＿２ ＋ ｘ＿３）／２ （１１）
次に、図７（ｂ）における画素目標カウント値の算出について説明する。図７（ｂ）におけるクロックＮｏ．１’のラスター偏向器信号の偏向電圧はｘ＿１であり、図７（ａ）におけるクロックＮｏ．１のラスター偏向器信号の偏向電圧と同じである。よって、クロックＮｏ．１’の画素目標カウント値は、図７（ａ）におけるクロックＮｏ．１の画素目標カウント値と同じ６となる。図７（ｂ）におけるクロックＮｏ．３’、Ｎｏ．５’のときの画素目標カウント値は、クロックＮｏ．１’のときと同じ理由により、画素目標カウント値はそれぞれ０と２になる。
図７（ｂ）におけるクロックＮｏ．２’のときの画素目標カウント値は、式９に、次の値を代入し、ｙ＿ｎｅｗについて解くことにより算出できる。
ｘ０＝ｘ＿１、
ｙ０＝６、
ｘ１＝ｘ＿２、
ｙ１＝０、
ｘ＿ｎｅｗ＝ｘ＿１＿２＝（ｘ＿１＋ｘ＿２）／２
その結果、ｙ＿ｎｅｗ＝３が得られる。よって、図７（ｂ）におけるクロックＮｏ．２’のときの画素目標カウント値は３となる。
図７（ｂ）におけるクロックＮｏ．４’のときの画素目標カウント値は、式９に、次の値を代入し、ｙ＿ｎｅｗについて解くことにより同様に算出する。
ｘ０＝ｘ＿２、
ｙ０＝０、
ｘ１＝ｘ＿３、
ｙ１＝２、
ｘ＿ｎｅｗ＝ｘ＿２＿３＝（ｘ＿２＋ｘ＿３）／２
その結果、ｙ＿ｎｅｗ＝１が得られる。よって、図７（ｂ）におけるクロックＮｏ．４’のときの画素目標カウント値は１となる。
以下同様にして、次々に画素目標カウント値が算出できる。図７を使用して、偏向速度変換係数αが１／２のときを説明したが、αが実数であれば、どのような場合でも線形補間により算出できる。また、必ずしも線形補間である必要はなく、２次以上の高次多項式により補間しても良い。
図８は、レジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）が変化した場合に、従来技術と本発明とによる電子線の積算露光量分布がほぼ同じであることを示す図である。図８では、最大照射時間Ｔｍａｘ（＝Ｄ／Ｊｍｉｎ）が同期クロック信号の周期Ｔｃｌｋに対して２倍になってしまった場合の露光結果を示す。図８（ａ）は従来の描画方法での電子線の積算露光量分布であり、図８（ｂ）は本発明の方法での電子線の積算露光量分布を示す。従来の描画方法では、同期クロック信号の周期を最大照射時間Ｔｍａｘと一致させるようにする。その結果、ブランキングクロック信号の周期やラスター偏向器クロック信号も変更される。
図８において、横軸は偏向位置のｘ座標を示し、縦軸は露光量を示す。各々の電子線の露光量分布５０１を積算したものが、複数の電子線による積算露光量分布５０３である。ある露光量閾値５０２における複数の電子線の積算露光量分布５０３の幅が、実際に露光されたときに実現されるパターンの線幅５０４となる。図８（ｂ）では図８（ａ）に対して、１つの電子線における最大露光量が１／２倍になっている。これは、同期クロック信号の周期を最大照射時間の周期に一致させないからである。その代わり、ラスター偏向器２２０の偏向速度が１／２倍になるため、電子線の照射ピッチが１／２倍になっている。また、それぞれの電子線の露光量は、式９にて示した線形補間を利用して決定している。図８（ａ）と図８（ｂ）の比較から、本発明の方法でも、従来の描画方法とほぼ同じ線幅５０４が得られることが分かる。
以上、描画データの画素密度Ｐｄａｔａのみが基準画素密度Ｐｉｎｉｔと違った場合と、基板２２２のレジスト感度Ｄ（及び／又は最小の電流密度Ｊｍｉｎ）が変化した場合の２通りについて説明した。しかしながら、描画データの画素密度Ｐｄａｔａが基準画素密度Ｐｉｎｉｔに対して変化し、さらに、レジスト感度Ｄかつ全電子線中の最小の電流密度Ｊｍｉｎが変化した場合でも、上述した方法により、ラスター偏向器２２０の偏向速度が算出できる。その結果、基板２２２を正しく描画することが可能となる。また、レジスト感度Ｄ、全電子線中の最小の電流密度Ｊｍｉｎ、描画データの画素密度Ｐｄａｔａの３つの情報の中の１つの情報に着目し、他の２つの情報について変化は無いとして、ラスター偏向器２２０の偏向速度を算出しても良い。
［第２実施形態］
第１実施形態では、同期クロック信号の周期とラスター偏向器クロック信号の周期とが一致していた場合について説明した。しかしながら、両者は必ずしも一致している必要は無く、ラスター偏向器クロック信号は、同期クロック信号の逓倍または分周したクロック信号でも良い。図９は、ラスター偏向器クロック信号が、同期クロック信号を４逓倍したものと一致しているときのタイミングチャートを示す図である。
図９に示すようなタイミングチャートにおいても、図４に示したフローチャートに従うことにより、レジスト感度Ｄ、最小の電流密度Ｊｍｉｎ、ビットマップの画素密度Ｐｄａｔａに変化があった場合にも、正しく描画を行うことができる。図９に示したものよりも、ラスター偏向器クロック信号の周期を小さくして、ラスター偏向器信号の波形が、実質ランプ波形であったとしても、正しく描画を行うことができる。
［物品の製造方法］
本発明の実施形態に係る物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。該製造方法は、感光剤が塗布された基板の該感光剤に上記の描画装置を用いて潜像パターンを形成する工程（基板に描画を行う工程）と、当該工程で潜像パターンが形成された基板を現像する工程とを含みうる。さらに、該製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含みうる。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。

Claims (4)

  1. 複数の荷電粒子線で基板に描画を行う描画装置であって、
    前記複数の荷電粒子線を個別にブランキングするブランキング器と、
    前記複数の荷電粒子線を偏向させて前記基板の上で走査する走査偏向器と、
    周期信号を発生し前記走査偏向器による前記複数の荷電粒子線の周期的な偏向動作を制御する制御部と、
    を備え、
    前記制御部は、前記複数の荷電粒子線の走査速度が目標速度となるように、前記周期信号の一周期の間の前記走査偏向器による前記複数の荷電粒子線の偏向量を調整する、ことを特徴とする描画装置。
  2. 前記制御部は、前記基板に含まれるレジストの感度、前記複数の荷電粒子線の電流密度および描画データの画素密度の少なくとも１つに基づいて、前記目標速度を決定する、ことを特徴とする請求項１に記載の描画装置。
  3. 前記制御部は、前記複数の荷電粒子線のうち最小の電流密度を有する荷電粒子線の電流密度に基づいて、前記目標速度を決定する、ことを特徴とする請求項１に記載の描画装置。
  4. 請求項１ないし請求項３のいずれか１項に記載の描画装置を用いて基板に描画を行う工程と、
    前記工程で描画を行われた基板を現像する工程と、
    を含むことを特徴とする物品の製造方法。
JP2012023506A 2012-02-06 2012-02-06 描画装置および物品の製造方法 Abandoned JP2013161990A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012023506A JP2013161990A (ja) 2012-02-06 2012-02-06 描画装置および物品の製造方法
KR1020130009682A KR20130090806A (ko) 2012-02-06 2013-01-29 묘화 장치, 및 물품 제조 방법
US13/754,216 US20130199719A1 (en) 2012-02-06 2013-01-30 Drawing apparatus, and method of manufacturing article

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012023506A JP2013161990A (ja) 2012-02-06 2012-02-06 描画装置および物品の製造方法

Publications (2)

Publication Number Publication Date
JP2013161990A true JP2013161990A (ja) 2013-08-19
JP2013161990A5 JP2013161990A5 (ja) 2015-03-19

Family

ID=48901860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012023506A Abandoned JP2013161990A (ja) 2012-02-06 2012-02-06 描画装置および物品の製造方法

Country Status (3)

Country Link
US (1) US20130199719A1 (ja)
JP (1) JP2013161990A (ja)
KR (1) KR20130090806A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063101A (ja) * 2015-09-24 2017-03-30 株式会社アドバンテスト 露光装置および露光方法
KR102358009B1 (ko) * 2015-11-10 2022-02-04 삼성전자주식회사 빔 투사 장치 및 빔 투사 장치를 이용하여 빔을 투사하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528048A (en) * 1994-03-15 1996-06-18 Fujitsu Limited Charged particle beam exposure system and method

Also Published As

Publication number Publication date
KR20130090806A (ko) 2013-08-14
US20130199719A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US6262429B1 (en) Raster shaped beam, electron beam exposure strategy using a two dimensional multipixel flash field
US7332730B2 (en) Device and method for imaging a multiple particle beam on a substrate
KR100417906B1 (ko) 다수의 픽셀 중에서 플래쉬 필드를 특정하는 형상 데이터를 결정하는 플래쉬 컨버터 및 그 방법
EP3460824B1 (en) Dose-related feature reshaping in an exposure pattern to be exposed in a multi beam writing apparatus
JP6289181B2 (ja) 描画装置、及び、物品の製造方法
JP2013074088A (ja) 荷電粒子線描画装置、描画データ生成方法、描画データ生成プログラム、それを用いた物品の製造方法
US10269532B2 (en) Multi charged particle beam exposure method, and multi charged particle beam exposure apparatus
JP2019029575A (ja) マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法
US6259106B1 (en) Apparatus and method for controlling a beam shape
KR102440642B1 (ko) 하전 입자 빔 묘화 장치 및 하전 입자 빔 묘화 방법
EP3518272A1 (en) Non-linear dose- and blur-dependent edge placement correction
US20020104970A1 (en) Raster shaped beam, electron beam exposure strategy using a two dimensional multipixel flash field
JP2013161990A (ja) 描画装置および物品の製造方法
JP2015211175A (ja) リソグラフィ装置、および物品の製造方法
US20220384143A1 (en) Pattern Data Processing For Programmable Direct-Write Apparatus
US20180342366A1 (en) Charged particle beam writing method and charged particle beam writing apparatus
US8466439B2 (en) Electron beam lithography apparatus and electron beam lithography method
JP2013165121A (ja) 描画装置、生成方法、プログラム及び物品の製造方法
JP2015207608A (ja) リソグラフィ装置、および物品の製造方法
KR101718610B1 (ko) 전자빔 묘화 장치 및 전자빔 묘화 방법
JP6039970B2 (ja) セトリング時間の設定方法、荷電粒子ビーム描画方法、および荷電粒子ビーム描画装置
US20230078311A1 (en) Multi-charged-particle-beam writing method, multi-charged-particle-beam writing apparatus, and computer-readable recording medium
JP2021100105A (ja) セトリング時間決定方法及びマルチ荷電粒子ビーム描画方法
JP3236162B2 (ja) 荷電粒子ビーム露光方法及びその装置
KR20220047651A (ko) 하전 입자 빔 묘화 장치, 하전 입자 빔 묘화 방법 및 기록 매체

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150721