JP2013156363A - Developing device and image forming apparatus - Google Patents
Developing device and image forming apparatus Download PDFInfo
- Publication number
- JP2013156363A JP2013156363A JP2012015620A JP2012015620A JP2013156363A JP 2013156363 A JP2013156363 A JP 2013156363A JP 2012015620 A JP2012015620 A JP 2012015620A JP 2012015620 A JP2012015620 A JP 2012015620A JP 2013156363 A JP2013156363 A JP 2013156363A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen barrier
- display device
- pixel electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010408 film Substances 0.000 claims abstract description 266
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 100
- 239000001257 hydrogen Substances 0.000 claims abstract description 100
- 230000004888 barrier function Effects 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 57
- 238000002161 passivation Methods 0.000 claims abstract description 28
- 238000007789 sealing Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910007541 Zn O Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 ITO Chemical class 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Abstract
Description
本発明の実施形態は、表示装置の製造方法に関する。 Embodiments described herein relate generally to a method for manufacturing a display device.
有機EL(Electro-Luminescence)素子に流れる電流を、薄膜トランジスタによって制御するアクティブマトリクス方式の表示装置がある。この表示装置において、画質の向上が望まれる。 There is an active matrix display device in which a current flowing in an organic EL (Electro-Luminescence) element is controlled by a thin film transistor. In this display device, improvement in image quality is desired.
本発明の実施形態は、高画質の表示装置の製造方法を提供する。 Embodiments of the present invention provide a method for manufacturing a high-quality display device.
本発明の実施形態によれば、薄膜トランジスタを形成する工程と、パッシベーション膜を形成する工程と、水素バリア膜と画素電極とを形成する工程と、前記画素電極の上に有機発光層を形成する工程と、前記有機発光層の上に陰極を形成する工程と、前記水素バリア膜と前記陰極とを覆う封止膜を形成する工程と、を備えた表示装置の製造方法が提供される。前記薄膜トランジスタを形成する工程は、光透過性の基板の主面上に、ゲート電極を形成し、前記ゲート電極の上にゲート絶縁膜を形成し、前記ゲート絶縁膜の上に半導体膜を形成し、前記半導体膜と電気的に接続された第1導電部と、前記半導体膜と電気的に接続された第2導電部と、を形成することを含む。前記薄膜トランジスタは、前記ゲート電極、前記ゲート絶縁膜、前記半導体膜、前記第1導電部及び前記第2導電部を含む。前記ゲート電極は、前記半導体膜の膜面に対して垂直な方向にみたときに、前記第1導電部と前記第2導電部との間の部分を有する。前記パッシベーション膜は、前記薄膜トランジスタを覆。前記パッシベーション膜は、絶縁性である。前記水素バリア膜は、前記パッシベーション膜を介して前記半導体膜を覆う。前記画素電極は、前記第1導電部及び前記第2導電部の一方に電気的に接続される。前記画素電極は、光透過性を有する。 According to an embodiment of the present invention, a step of forming a thin film transistor, a step of forming a passivation film, a step of forming a hydrogen barrier film and a pixel electrode, and a step of forming an organic light emitting layer on the pixel electrode And a step of forming a cathode on the organic light-emitting layer, and a step of forming a sealing film covering the hydrogen barrier film and the cathode. The step of forming the thin film transistor includes forming a gate electrode on a main surface of a light transmissive substrate, forming a gate insulating film on the gate electrode, and forming a semiconductor film on the gate insulating film. Forming a first conductive part electrically connected to the semiconductor film and a second conductive part electrically connected to the semiconductor film. The thin film transistor includes the gate electrode, the gate insulating film, the semiconductor film, the first conductive portion, and the second conductive portion. The gate electrode has a portion between the first conductive portion and the second conductive portion when viewed in a direction perpendicular to the film surface of the semiconductor film. The passivation film covers the thin film transistor. The passivation film is insulative. The hydrogen barrier film covers the semiconductor film through the passivation film. The pixel electrode is electrically connected to one of the first conductive part and the second conductive part. The pixel electrode is light transmissive.
(第1の実施形態)
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(First embodiment)
Each embodiment will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
図1は、第1の実施形態に係る表示装置の構成を例示する模式的断面図である。
図1に表したように、本実施形態に係る表示装置110は、基板10と、薄膜トランジスタ12と、水素バリア膜14と、画素電極16と、有機発光層18と、陰極20と、封止膜22と、を備える。
FIG. 1 is a schematic cross-sectional view illustrating the configuration of the display device according to the first embodiment.
As shown in FIG. 1, the
画素電極16、有機発光層18及び陰極20により、有機EL型の発光素子部24が形成される。発光素子部24の発光が薄膜トランジスタ12によって駆動される。表示装置110において、複数の薄膜トランジスタ12と複数の発光素子部24との組み合わせが、マトリクス状に並べて配置される。複数の薄膜トランジスタ12の駆動、及び、それにともなう複数の発光素子部24の発光を制御することにより、画像の表示を行う。表示装置110は、有機ELを用いたアクティブマトリクス型の表示装置である。
The
基板10は、主面10aを有する。基板10には、例えば、光透過性を有する材料が用いられる。基板10には、例えば、ガラス材料や樹脂材料が用いられる。基板10には、可撓性をさらに有する材料が用いられる。基板10には、例えば、ポリイミドなどの樹脂材料が用いられる。
The
薄膜トランジスタ12は、基板10の主面10aの上に設けられる。
薄膜トランジスタ12は、第1導電部31と、第2導電部32と、ゲート電極33と、ゲート絶縁膜34と、半導体膜35と、チャネル保護膜36と、を含む。
ゲート電極33は、基板10の主面10aの上に設けられる。ゲート電極33には、例えば、モリブデンタングステン(MoW)、モリブデンタンタル(MoTa)及びタングステン(W)などの高融点金属が用いられる。
The
The
ゲート絶縁膜34は、ゲート電極33の上に設けられる。この例においては、ゲート絶縁膜34は、ゲート電極33を覆うように主面10aの全体に設けられる。ゲート絶縁膜34には、例えば、絶縁性と光透過性とを有する材料が用いられる。ゲート絶縁膜34には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
The
半導体膜35は、ゲート絶縁膜34の上に設けられる。ゲート絶縁膜34は、ゲート電極33と半導体膜35との間に設けられ、ゲート電極33と半導体膜35とを絶縁する。半導体膜35には、例えば、In、Ga及びZnの少なくともいずれかを含む酸化物半導体が用いられる。すなわち、半導体膜35には、例えば、In−Ga−Zn−O酸化物半導体、In−Ga−O酸化物半導体、及び、In−Zn−O酸化物半導体が用いられる。半導体膜35は、n形の導電性、またはp形の導電性を有する。以下、この例では、半導体膜35がn形である場合として説明する。
The
第1導電部31は、半導体膜35と電気的に接続されている。第2導電部32は、半導体膜35と電気的に接続されている。第1導電部31及び第2導電部32には、例えば、Ti、Al及びMoなどが用いられる。第1導電部31及び第2導電部32は、例えば、Ti、Al及びMoの少なくともいずれかを含む積層体でもよい。第1導電部31は、薄膜トランジスタ12のソース電極及びドレイン電極の一方である。第2導電部32は、薄膜トランジスタ12のソース電極及びドレイン電極の他方である。以下、この例では、第1導電部31がソース電極であり、第2導電部32がドレイン電極である場合として説明する。
The first
チャネル保護膜36は、半導体膜35の上に設けられている。チャネル保護膜36は、半導体膜35を保護する。チャネル保護膜36には、例えば、シリコン酸化膜が用いられる。
The channel
第1導電部31は、チャネル保護膜36の第1部分36aを覆う。第2導電部32は、チャネル保護膜36の第2部分36bを覆う。第1導電部31は、半導体膜35の第1領域35aを覆う。第2導電部32は、半導体膜35の第2領域35bを覆う。半導体膜35は、第1導電部31及び第2導電部32に覆われない第3領域35cを有する。ゲート電極33は、半導体膜35の膜面35pに対して垂直な方向(以下、Z軸方向と称す)にみたときに、第1導電部31と第2導電部32との間の部分33aを有する。すなわち、ゲート電極33は、ゲート絶縁膜34を挟んで、半導体膜35の第3領域35cと対向する。これにより、ゲート電極33に電圧を印加することで、半導体膜35にチャネルが発生し、第1導電部31と第2導電部32との間で電流が流れる。
The first
水素バリア膜14は、薄膜トランジスタ12の上に設けられ、半導体膜35を覆う。水素バリア膜14は、半導体膜35のうちの、少なくとも第3領域35cを覆う。水素バリア膜14には、導電性と、水素の透過を抑制する水素バリア性と、を有する材料が用いられる。水素バリア膜14には、例えば、Ti、Ta、TiN及びTaNのいずれかを含む金属材料が用いられる。また、水素バリア膜14には、例えば、In、Zn、Ga、Ti及びAlの少なくともいずれかの酸化物が用いられる。水素バリア膜14の酸化物としては、例えば、ITO(In-Ti-O)、IZO(In-Zn-O)、AZO(Al-Zn-O)、IGZO(In-Ga-Zn-O)、及び、ZnOなどが用いられる。
The
薄膜トランジスタ12と水素バリア膜14との間には、パッシベーション膜40が設けられる。パッシベーション膜40は、薄膜トランジスタ12を覆い、絶縁性を有する。パッシベーション膜40は、光透過性をさらに有する。パッシベーション膜40には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。水素バリア膜14は、パッシベーション膜40を介して、半導体膜35を覆う。
A
パッシベーション膜40には、第1導電部31の一部を露呈させる第1開口40a及び第2開口40bが設けられている。水素バリア膜14の一部14aは、第1開口40aにおいて、第1導電部31に接触している。これにより、水素バリア膜14は、第1導電部31と電気的に接続される。
The
画素電極16は、第1導電部31及び第2導電部32の一方に電気的に接続される。この例では、画素電極16は、第1導電部31と電気的に接続される。
The
画素電極16は、パッシベーション膜40の上に設けられる。画素電極16は、Z軸方向において薄膜トランジスタ12と対向する対向領域16aと、対向しない非対向領域16bとを有する。画素電極16には、例えば、導電性と光透過性とを有する材料が用いられる。画素電極16には、例えば、ITOなどが用いられる。画素電極16の対向領域16aの一部16cは、第2開口40bにおいて、第1導電部31に接触している。これにより、画素電極16は、第1導電部31と電気的に接続される。
The
また、これにより、水素バリア膜14は、第1導電部31を介して画素電極16と電気的に接続される。このように、水素バリア膜14は、第1導電部31及び第2導電部32のいずれか(上記の一方)と電気的に接続される。
Thereby, the
水素バリア膜14及び画素電極16の対向領域16aの上には、平坦化膜42が設けられる。平坦化膜42には、例えば、絶縁性を有する材料が用いられる。平坦化膜42には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
A
有機発光層18は、画素電極16の非対向領域16b及び平坦化膜42の上に設けられる。有機発光層18は、例えば、非対向領域16bの部分において、画素電極16と接触する。平坦化膜42は、水素バリア膜14と有機発光層18との接触、及び、対向領域16aと有機発光層18との接触を防ぐ。有機発光層18には、例えば、正孔輸送層と、発光層と、電子輸送層と、を積層させた積層体が用いられる。
The organic
陰極20は、有機発光層18の上に設けられる。陰極20は、平坦化膜42の上に設けられ、半導体膜35及び水素バリア膜14の上に延在する部分20aを有する。陰極20には、導電性を有する材料が用いられる。陰極20には、例えば、Alが用いられる。例えば、非対向領域16bにおいて、発光素子部24が形成される。発光素子部24では、画素電極16と陰極20とに電圧を印加することにより、有機発光層18から光が放出される。有機発光層18から放出した光は、パッシベーション膜40、ゲート絶縁膜34及び基板10を透過して、外部に出射する。表示装置110は、下面発光型の表示装置である。
The
封止膜22は、陰極20の上に設けられる。封止膜22は、有機発光層18及び陰極20を覆う。封止膜22は、有機発光層18及び陰極20を保護する。封止膜22には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。これらの材料を用いた場合、封止膜22は、1019atoms/cm3以上の水素を含有する。
The sealing
水素バリア膜14は、封止膜22に含まれる水素が半導体膜35に到達し、薄膜トランジスタ12の性能に悪影響を及ぼすことを抑制する。
The
図2は、第1の実施形態に係る表示装置の構成を例示する等価回路図である。
図2に表したように、表示装置110は、薄膜トランジスタ12と、水素バリア膜14と、発光素子部24と、スイッチトランジスタ50と、信号線51と、ゲート線52と、電源線53と、を備える。
FIG. 2 is an equivalent circuit diagram illustrating the configuration of the display device according to the first embodiment.
As shown in FIG. 2, the
薄膜トランジスタ12のソース12S(第1導電部31)は、発光素子部24のアノード24A(画素電極16)に電気的に接続されている。薄膜トランジスタ12のドレイン12D(第2導電部32)は、電源電圧を供給する電源線53に電気的に接続されている。薄膜トランジスタ12のゲート12G(ゲート電極33)は、スイッチトランジスタ50のソース50Sに電気的に接続されている。
The
発光素子部24のカソード24C(陰極20)は、コモン電源25(例えばグラウンド)に接続されている。スイッチトランジスタ50のドレイン50Dは、信号線51に電気的に接続されている。スイッチトランジスタ50のゲート50Gは、ゲート線52に電気的に接続されている。
The
水素バリア膜14は、前述のように、一部14aの部分を介して第1導電部31に接触し、薄膜トランジスタ12のソース12Sに電気的に接続されている。そして、水素バリア膜14は、ソース12Sを介して発光素子部24のアノード24Aに電気的に接続されている。
As described above, the
表示装置110においては、ゲート線52を介してスイッチトランジスタ50のゲート50Gに電圧を印加し、スイッチトランジスタ50をオン状態にする。同時に、信号線51に電圧を印加し、信号線51及びオン状態のスイッチトランジスタ50を介して薄膜トランジスタ12のゲート12Gに電圧を印加する。これにより、ゲート12Gの電圧に応じた電流が発光素子部24に流れ、ゲート12Gの電圧に応じた輝度で発光素子部24が発光する。
In the
以下、薄膜トランジスタ12の性能の劣化の例について説明する。
図3は、参考例の表示装置の特性を例示するグラフ図である。
図3の横軸は、薄膜トランジスタ12のゲート12Gに印加するゲート電圧Vgである。図3の縦軸は、薄膜トランジスタ12のドレイン12Dとソース12Sとの間に流れる電流Idである。
Hereinafter, an example of deterioration in performance of the
FIG. 3 is a graph illustrating characteristics of the display device of the reference example.
The horizontal axis in FIG. 3 represents the gate voltage Vg applied to the
図3に示した試料L1は、基板10の上に薄膜トランジスタ12を形成し、その上にパッシベーション膜40を形成した試料である。試料L2は、試料L1にさらに、封止膜22として、PE−CVD法によりSiNを形成した試料である。試料L2においては、水素バリア膜14を設けていない。試料L3は、試料L2において100℃の温度で1時間アニールを行った試料である。
A sample L1 shown in FIG. 3 is a sample in which the
図3に表したように、試料L1においては、薄膜トランジスタ12における適正な閾値特性が得られている。試料L2においては、薄膜トランジスタ12の閾値電圧がマイナス側に大きくシフトしている。試料L3のように、アニールを行うと、閾値電圧の低下が進みノーマリオン状態となる。
As shown in FIG. 3, in the sample L1, appropriate threshold characteristics in the
試料1と試料L2との比較から、閾値電圧のシフトは、封止膜22に起因すると考えてよい。さらに、100℃程度の低温でのアニール処理により、半導体膜35の低抵抗化がさらに進むことから、何らかの不純物が拡散するモードの異常が起きていると考えられる。具体的には、封止膜22に含まれる水素が下方に拡散してチャネルのIGZO膜を還元し低抵抗化させ、薄膜トランジスタ12の閾値電圧が変動していると考えられる。
From the comparison between the sample 1 and the sample L2, it may be considered that the shift of the threshold voltage is caused by the sealing
薄膜トランジスタ12と有機発光層18とを組み合わせた実際の表示装置においては、薄膜トランジスタ12と封止膜22との間には、金属材料(例えばAl)を含む陰極20が設けられる。封止膜22に含まれる水素は、この陰極20によって遮られ、薄膜トランジスタ12の半導体膜35までは到達しないと考えられてきた。
In an actual display device in which the
しかしながら、陰極20が半導体膜35と封止膜22との間に設けられている場合においても、閾値電圧のシフトの抑制は不十分である。すなわち、Alなどの金属材料による陰極20では、封止膜22の水素をブロックする効果が十分に得られない。
However, even when the
これに対して、薄膜トランジスタ12の上に、Alなどの陰極20とは別に、水素の透過性が低い水素バリア膜14を形成する構成において、封止膜22の形成前後での閾値電圧の変動が小さくなる。
On the other hand, in the configuration in which the
水素バリア膜14を設けた本実施形態に係る表示装置110においては、封止膜22の形成後、アニール後における閾値電圧のシフトを抑制できる。これにより、表示装置110では、高い画質を得ることができる。
In the
このように、水素の透過性が低い(すなわち水素のバリア性が高い)水素バリア膜14を設けることで、閾値電圧の変動が抑制できる。
As described above, by providing the
Ti、Ta、TiN及びTaNなどは、水素の透過性が低い。また、In、Zn、Ga、Ti及びAlの少なくともいずれかの酸化物は、水素の透過性が低い。これらの材料を水素バリア膜14に用いることで、閾値電圧の変動が効果的に抑制できる。
Ti, Ta, TiN, TaN, etc. have low hydrogen permeability. An oxide of at least one of In, Zn, Ga, Ti, and Al has low hydrogen permeability. By using these materials for the
水素バリア膜14に、Ti、Ta、TiN及びTaNのいずれかを含む金属材料を用いた場合には、薄膜トランジスタ12を遮光することができる。これにより、薄膜トランジスタ12に入射する光に起因する薄膜トランジスタ12の特性変動(光リーク)を抑制できる。
When a metal material containing any of Ti, Ta, TiN, and TaN is used for the
また、実施形態においては、水素バリア膜14は、薄膜トランジスタ12のソース12Sに電気的に接続される。これにより、例えば、薄膜トランジスタ12の上に設けられた水素バリア膜14が帯電し、薄膜トランジスタ12が意図せずにオン状態になることが抑制できる。さらに、発光素子部24のカソード24Cの電位からの不要なバックゲート効果による薄膜トランジスタ12の特性の変化も抑制できる。
In the embodiment, the
図4(a)〜図4(d)は、第1の実施形態に係る表示装置の製造方法を例示する模式的断面図である。
図4(a)に表したように、表示装置110の製造においては、基板10の主面10aの上に、薄膜トランジスタ12を形成する。薄膜トランジスタ12の形成においては、主面10aの上にゲート電極33を形成する。主面10a及びゲート電極33の上にゲート絶縁膜34を形成する。ゲート絶縁膜34の上に半導体膜35を形成する。半導体膜35の上にチャネル保護膜36を形成する。ゲート絶縁膜34と半導体膜35とチャネル保護膜36との上に、第1導電部31及び第2導電部32を形成する。
FIG. 4A to FIG. 4D are schematic cross-sectional views illustrating the method for manufacturing the display device according to the first embodiment.
As shown in FIG. 4A, in manufacturing the
図4(b)に表したように、薄膜トランジスタ12の上に、パッシベーション膜40を形成する。例えば、パッシベーション膜40となるSiO2膜をPE−CVD法により形成する。パッシベーション膜の厚さは、例えば200nm(100nm以上300nm以下)である。パッシベーション膜40の上に水素バリア膜14と画素電極16とを形成する。例えば、水素バリア膜14となるTi膜をスパッタ法により形成し、所定の形状に加工して水素バリア膜14が得られる。水素バリア膜14の厚さは、例えば50nm(20nm以上150nm以下)である。また、画素電極16となるITO膜をスパッタ法などにより形成し、所定の形状に加工して画素電極16が得られる。画素電極16の厚さは、例えば200nm(100nm以上200nm以下)えある。水素バリア膜14の形成と、画素電極16の形成と、の順序は、任意である。また、水素バリア膜14に、画素電極16に用いられる材料を用いる場合には、これらの工程は同時に実施される。
As shown in FIG. 4B, a
図4(c)に表したように、水素バリア膜14、及び、画素電極16の対向領域16aの上に、平坦化膜42を形成する。例えば、平坦化膜42となる有機樹脂を塗布し、パターニングすることにより、平坦化膜42が得られる。平坦化膜42、及び、画素電極16の非対向領域16bの上に、有機発光層18を形成する。有機発光層18は、例えば、蒸着法によって形成する。
As illustrated in FIG. 4C, the
図4(d)に表したように、有機発光層18の上に、陰極20を形成する。例えば、陰極20となるLiF膜とAl膜との積層膜が、蒸着法により形成され、所定の形状に加工される。陰極20の上に、封止膜22を形成する。以上により、表示装置110が完成する。
As shown in FIG. 4D, the
図5は、第1の実施形態に係る表示装置の製造方法を例示するフローチャートである。 図5に表したように、表示装置110の製造方法は、薄膜トランジスタ12を形成するステップS110と、パッシベーション膜40を形成するステップS115と、水素バリア膜14及び画素電極16を形成するステップS120と、有機発光層18を形成するステップS130と、陰極20を形成するステップS140と、封止膜22を形成するステップS150と、を備える。
FIG. 5 is a flowchart illustrating the method for manufacturing the display device according to the first embodiment. As shown in FIG. 5, the manufacturing method of the
ステップS110では、例えば、図4(a)に関して説明した処理を実施する。ステップ115およびステップS120では、例えば、図4(b)に関して説明した処理を実施する。ステップS130では、例えば、図4(c)に関して説明した処理を実施する。ステップS140およびステップS150では、例えば、図4(d)に関して説明した処理を実施する。 In step S110, for example, the processing described with reference to FIG. In step 115 and step S120, for example, the processing described with reference to FIG. In step S130, for example, the processing described with reference to FIG. In step S140 and step S150, for example, the processing described with reference to FIG.
薄膜トランジスタ12を形成する工程(ステップS110)は、半導体膜35の上面を覆うチャネル保護膜36を形成することを含むことができる。
The step of forming the thin film transistor 12 (Step S <b> 110) can include forming a channel
本製造方法において、水素バリア膜14は、Ti、Ta、TiN及びTaNのいずれかを含むことができる。また、水素バリア膜14は、In、Zn、Ga、Ti及びAlの少なくともいずれかの酸化物を含むことができる。
In the manufacturing method, the
水素バリア膜14と画素電極16とを形成する工程(ステップS120)は、水素バリア膜14と、第1導電部31及び第2導電部32の一方(例えばソース12S)と、を電気的に接続することを含むことができる。半導体膜35がn形である場合、水素バリア膜14と画素電極16とを形成する工程(ステップS120)は、水素バリア膜14と画素電極16とを電気的に接続することを含むことができる。
In the step of forming the
本製造方法において、半導体膜35は、In、Ga及びZnのいずれかを含む酸化物半導体を含むことができる。封止膜22は、1019atoms/cm3以上の水素を含有する。この場合に、水素バリア膜14を設けることによる閾値電圧の変動の抑制が、効果的に得られる。
In the manufacturing method, the
図6は、第1の実施形態に係る別の表示装置の構成を例示する等価回路図である。
図6に表したように、表示装置112においては、薄膜トランジスタ12の半導体膜35は、p形の導電性を有する。画素電極16は、第1導電部31及び第2導電部32のいずれか一方に電気的に接続される。この例では、画素電極16は、第1導電部31(ドレイン12D)と電気的に接続される。そして、水素バリア膜14は、第1導電部31及び第2導電部32の他方である第2導電部32(ソース12S)と接続される。水素バリア膜14は、ソース12Sを介して電源線53に電気的に接続される。
FIG. 6 is an equivalent circuit diagram illustrating the configuration of another display device according to the first embodiment.
As shown in FIG. 6, in the
例えば、この例のように、半導体膜35がp形である場合、水素バリア膜14と画素電極16とを形成する工程(ステップS120)は、水素バリア膜14と、第1導電部31及び第2導電部32の他方(第2導電部32であるソース12S)とを電気的に接続することを含むことができる。
For example, when the
表示装置112においても、水素バリア膜14を設けられているため、薄膜トランジスタ12の特性の変動を抑制でき、高画質の表示装置を提供できる。
Since the
図7は、第1の実施形態に係る別の表示装置の構成を例示する模式的断面図である。
図7に表したように、表示装置114は、カラーフィルタ44をさらに備える。カラーフィルタ44は、水素バリア膜14と平坦化膜42との間、及び、画素電極16とパッシベーション膜40との間、に設けられる。カラーフィルタ44は、画素ごとに異なる色を有する。カラーフィルタ44は、例えば、赤色、緑色及び青色のいずれかのカラー樹脂膜(例えばカラーレジスト)を塗布し、カラー樹脂膜をパターニングすることによって形成される。カラーフィルタ44の膜厚は、例えば、2μm(例えば、1μm以上3μm以下)である。
FIG. 7 is a schematic cross-sectional view illustrating the configuration of another display device according to the first embodiment.
As shown in FIG. 7, the
このように、水素バリア膜14の上にカラーフィルタ44が設けられた表示装置114においても、薄膜トランジスタ12の特性の変化を抑制し、高画質を得ることができる。
As described above, also in the
表示装置114は、例えば、以下のようにして作製できる。
薄膜トランジスタ12を形成した後、パッシベーション膜40を形成する。パッシベーション膜40として、例えば、PE−CVD法により、100nm以上300nm以下のSiO2膜を形成する。なお、パッシベーション膜40には、SiNx膜、または、SiON膜を用いても良い。さらに、水素バリア膜14となる、Ti膜(厚さ20nm以上100nm以下)を例えばスパッタ法により形成する。このTi膜を加工することで、水素バリア膜14が得られる。赤色、緑色及び青色のそれぞれのカラーレジストの塗布及び加工により、カラーフィルタ44を形成する。カラーフィルタ44の上に、画素電極16を形成する。カラーフィルタ44及び画素電極16の上に、平坦化膜42を形成する。画素電極16の上に、有機発光層18及び陰極20を順次形成し、封止膜22を形成する。以上により、表示装置114が完成する。
The
After the
(第2実施形態)
図8(a)及び図8(b)は、第2の実施形態に係る表示装置の構成を例示する模式図である。
図8(a)は、表示装置210の模式的断面図である。図8(b)は、表示装置210の模式的平面図である。
図8(a)及び図8(b)に表したように、表示装置210においては、水素バリア膜14の材料は、画素電極16となる材料が用いられる。この場合、水素バリア膜14及び画素電極16には、例えば、ITO、IZO、AZO、IGZO及びZnOなどの金属酸化物が用いられる。水素バリア膜14は、画素電極16と連続している。
(Second Embodiment)
FIG. 8A and FIG. 8B are schematic views illustrating the configuration of a display device according to the second embodiment.
FIG. 8A is a schematic cross-sectional view of the
As shown in FIG. 8A and FIG. 8B, in the
表示装置210においても水素バリア膜14を設けることで、封止膜22に含まれる水素の半導体膜35への移動を抑制し、画質を向上させることができる。また、表示装置210においては、水素バリア膜14と画素電極16とを同時に形成することができる。これにより、追加プロセスが不要になり、生産性が高い。
By providing the
この例においては、水素バリア膜14は、In、Zn、Ga、Ti及びAlの少なくともいずれかの酸化物を含むことができる。これらの材料は、画素電極16に用いられる材料である。
In this example, the
水素バリア膜14と画素電極16とを形成する工程(ステップS120)は、水素バリア膜14を画素電極16となる材料で形成することを含むことができる。そして、水素バリア膜14は、画素電極16と連続している。これにより、高い生産性が得られる。
The step of forming the
図9は、第2の実施形態に係る別の表示装置の構成を例示する模式的断面図である。
図9に表したように、表示装置212においては、画素電極16、及び、画素電極16と連続する水素バリア膜14を、カラーフィルタ44の上に設けている。表示装置212においても、水素バリア膜14によって封止膜22に含まれる水素の半導体膜35への移動が抑制され、画質が向上する。また、追加プロセスも不要であり、生産性も高い。
FIG. 9 is a schematic cross-sectional view illustrating the configuration of another display device according to the second embodiment.
As shown in FIG. 9, in the
実施形態によれば、高画質の表示装置の製造方法が提供される。 According to the embodiment, a method for manufacturing a high-quality display device is provided.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。
しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、表示装置に含まれる、基板、薄膜トランジスタ、水素バリア膜、画素電極、有機発光層、陰極及び封止膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples.
However, embodiments of the present invention are not limited to these specific examples. For example, the specific configuration of each element such as a substrate, a thin film transistor, a hydrogen barrier film, a pixel electrode, an organic light emitting layer, a cathode, and a sealing film included in the display device is appropriately selected by those skilled in the art from a known range. Thus, the present invention is included in the scope of the present invention as long as the same effects can be obtained and similar effects can be obtained.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した表示装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, based on the display device manufacturing method described above as an embodiment of the present invention, all display device manufacturing methods that can be implemented by a person skilled in the art as appropriate are included in the gist of the present invention. It belongs to the scope of the present invention.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10…基板、 10a…主面、 12…薄膜トランジスタ、 12D…ドレイン、 12G…ゲート、 12S…ソース、 14…水素バリア膜、 14a…一部、 16…画素電極、 16a…対向領域、 16b…非対向領域、 16c…一部、 18…有機発光層、 20…陰極、 20a…部分、 22…封止膜、 24…発光素子部、 24A…アノード、 24C…カソード、 25…コモン電源、 31…第1導電部、 32…第2導電部、 33…ゲート電極、 33a…部分、 34…ゲート絶縁膜、 35…半導体膜、 35a…第1領域、 35b…第2領域、 35c…第3領域、 35p…膜面、 36…チャネル保護膜、 36a…第1部分、 36b…第2部分、 40…パッシベーション膜、 40a…第1開口、 40b…第2開口、 42…平坦化膜、 44…カラーフィルタ、 50…スイッチトランジスタ、 50D…ドレイン、 50G…ゲート、 50S…ソース、 51…信号線、 52…ゲート線、 53…電源線、 110、112、114、210…表示装置、 Id…電流、 L1、L2、L3…特性、 Vg…ゲート電圧
DESCRIPTION OF
Claims (10)
前記薄膜トランジスタを覆う絶縁性のパッシベーション膜を形成する工程と、
前記パッシベーション膜を介して前記半導体膜を覆う導電性の水素バリア膜と、前記第1導電部及び前記第2導電部の一方に電気的に接続された光透過性の画素電極と、を形成する工程と、
前記画素電極の上に有機発光層を形成する工程と、
前記有機発光層の上に陰極を形成する工程と、
前記水素バリア膜と前記陰極とを覆う封止膜を形成する工程と、
を備えた表示装置の製造方法。 A gate electrode is formed on a main surface of a light-transmitting substrate, a gate insulating film is formed on the gate electrode, a semiconductor film is formed on the gate insulating film, and electrically connected to the semiconductor film Forming a connected first conductive portion and a second conductive portion electrically connected to the semiconductor film, the gate electrode, the gate insulating film, the semiconductor film, the first conductive portion, and the first conductive portion; The gate electrode forms a thin film transistor having a portion between the first conductive portion and the second conductive portion when viewed in a direction perpendicular to the film surface of the semiconductor film including two conductive portions. Process,
Forming an insulating passivation film covering the thin film transistor;
Forming a conductive hydrogen barrier film covering the semiconductor film via the passivation film and a light-transmissive pixel electrode electrically connected to one of the first conductive portion and the second conductive portion; Process,
Forming an organic light emitting layer on the pixel electrode;
Forming a cathode on the organic light emitting layer;
Forming a sealing film covering the hydrogen barrier film and the cathode;
A method for manufacturing a display device comprising:
前記水素バリア膜と前記画素電極とを形成する工程は、前記水素バリア膜と前記画素電極とを電気的に接続することを含む請求項1〜4のいずれか1つに記載の表示装置の製造方法。 The semiconductor film is n-type,
The manufacturing method of the display device according to claim 1, wherein the step of forming the hydrogen barrier film and the pixel electrode includes electrically connecting the hydrogen barrier film and the pixel electrode. Method.
前記水素バリア膜と前記画素電極とを形成する工程は、前記水素バリア膜と前記第1導電部及び前記第2導電部の他方とを電気的に接続することを含む請求項1〜3のいずれか1つに記載の表示装置の製造方法。 The semiconductor film is p-type,
The step of forming the hydrogen barrier film and the pixel electrode includes electrically connecting the hydrogen barrier film and the other of the first conductive part and the second conductive part. The manufacturing method of the display apparatus as described in any one.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012015620A JP5693479B2 (en) | 2012-01-27 | 2012-01-27 | Manufacturing method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012015620A JP5693479B2 (en) | 2012-01-27 | 2012-01-27 | Manufacturing method of display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013156363A true JP2013156363A (en) | 2013-08-15 |
JP5693479B2 JP5693479B2 (en) | 2015-04-01 |
Family
ID=49051625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012015620A Expired - Fee Related JP5693479B2 (en) | 2012-01-27 | 2012-01-27 | Manufacturing method of display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5693479B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745243A (en) * | 2021-07-30 | 2021-12-03 | 惠科股份有限公司 | OLED display panel and preparation method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049384A (en) * | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2011155249A (en) * | 2009-12-28 | 2011-08-11 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2011198579A (en) * | 2010-03-18 | 2011-10-06 | Toshiba Mobile Display Co Ltd | Organic semiconductor device and its manufacturing method |
-
2012
- 2012-01-27 JP JP2012015620A patent/JP5693479B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049384A (en) * | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2011155249A (en) * | 2009-12-28 | 2011-08-11 | Semiconductor Energy Lab Co Ltd | Method of manufacturing semiconductor device |
JP2011198579A (en) * | 2010-03-18 | 2011-10-06 | Toshiba Mobile Display Co Ltd | Organic semiconductor device and its manufacturing method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745243A (en) * | 2021-07-30 | 2021-12-03 | 惠科股份有限公司 | OLED display panel and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5693479B2 (en) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5636392B2 (en) | Display device | |
US8841666B2 (en) | Display device | |
KR102543577B1 (en) | Transistor array panel, manufacturing method thereof, and disalay device comprising the same | |
JP5674707B2 (en) | Display device | |
TWI580021B (en) | Organic light emitting diode display and method of manufacturing the same | |
KR101790349B1 (en) | Thin film transistor, method of manufacturing thin film transistor, method of increasing threshold voltage of thin film transistor, and display device | |
JP5685558B2 (en) | Display device | |
CN108987480B (en) | Double-gate thin film transistor and preparation method thereof, and display panel and preparation method thereof | |
TW201839979A (en) | Organic light-emitting display device and method of manufacturing the same | |
TW201445711A (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
KR102381901B1 (en) | Display device and manufacturing method thereof | |
JP2015060996A (en) | Display device and semiconductor device | |
KR20150078389A (en) | Method for fabricating organic light emitting display device | |
JP6768048B2 (en) | Thin film transistor, manufacturing method of thin film transistor, and display device including the thin film transistor | |
US9570624B2 (en) | Thin film transistor and method for fabricating the same | |
JP2015149467A (en) | Manufacturing method of thin film transistor substrate | |
JP5687638B2 (en) | Manufacturing method of display device | |
KR20170089055A (en) | Display devices and methods of manufacturing display devices | |
KR101996438B1 (en) | Substrate for display device, display device and method of manufacturing the same | |
JP2019016474A (en) | Display device | |
JP5693479B2 (en) | Manufacturing method of display device | |
JP2018133398A (en) | Semiconductor device | |
KR102022886B1 (en) | Organic Light Emitting Device | |
JP2018110184A (en) | Semiconductor device and manufacturing method thereof | |
KR102486234B1 (en) | Organic light emitting display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
LAPS | Cancellation because of no payment of annual fees |