JP5693479B2 - Manufacturing method of display device - Google Patents
Manufacturing method of display device Download PDFInfo
- Publication number
- JP5693479B2 JP5693479B2 JP2012015620A JP2012015620A JP5693479B2 JP 5693479 B2 JP5693479 B2 JP 5693479B2 JP 2012015620 A JP2012015620 A JP 2012015620A JP 2012015620 A JP2012015620 A JP 2012015620A JP 5693479 B2 JP5693479 B2 JP 5693479B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen barrier
- display device
- pixel electrode
- barrier film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims description 257
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 96
- 229910052739 hydrogen Inorganic materials 0.000 claims description 96
- 239000001257 hydrogen Substances 0.000 claims description 96
- 230000004888 barrier function Effects 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 55
- 238000007789 sealing Methods 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910007541 Zn O Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- -1 ITO Chemical class 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Description
本発明の実施形態は、表示装置の製造方法に関する。 Embodiments described herein relate generally to a method for manufacturing a display device.
有機ＥＬ（Electro-Luminescence）素子に流れる電流を、薄膜トランジスタによって制御するアクティブマトリクス方式の表示装置がある。この表示装置において、画質の向上が望まれる。 There is an active matrix display device in which a current flowing in an organic EL (Electro-Luminescence) element is controlled by a thin film transistor. In this display device, improvement in image quality is desired.
本発明の実施形態は、高画質の表示装置の製造方法を提供する。 Embodiments of the present invention provide a method for manufacturing a high-quality display device.
本発明の実施形態によれば、薄膜トランジスタを形成する工程と、パッシベーション膜を形成する工程と、水素バリア膜と画素電極とを形成する工程と、前記画素電極の上に有機発光層を形成する工程と、前記有機発光層の上に陰極を形成する工程と、前記水素バリア膜と前記陰極とを覆う封止膜を形成する工程と、を備えた表示装置の製造方法が提供される。前記薄膜トランジスタを形成する工程は、光透過性の基板の主面上に、ゲート電極を形成し、前記ゲート電極の上にゲート絶縁膜を形成し、前記ゲート絶縁膜の上に半導体膜を形成し、前記半導体膜と電気的に接続された第１導電部と、前記半導体膜と電気的に接続された第２導電部と、を形成することを含む。前記薄膜トランジスタは、前記ゲート電極、前記ゲート絶縁膜、前記半導体膜、前記第１導電部及び前記第２導電部を含む。前記ゲート電極は、前記半導体膜の膜面に対して垂直な方向にみたときに、前記第１導電部と前記第２導電部との間の部分を有する。前記パッシベーション膜は、前記薄膜トランジスタを覆う。前記パッシベーション膜は、絶縁性である。前記水素バリア膜は、Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮのいずれかを含む金属材料が用いられ、前記パッシベーション膜を介して前記半導体膜を覆う。前記画素電極は、前記第１導電部及び前記第２導電部の一方に電気的に接続される。前記画素電極は、光透過性を有する。
According to an embodiment of the present invention, a step of forming a thin film transistor, a step of forming a passivation film, a step of forming a hydrogen barrier film and a pixel electrode, and a step of forming an organic light emitting layer on the pixel electrode And a step of forming a cathode on the organic light-emitting layer, and a step of forming a sealing film covering the hydrogen barrier film and the cathode. The step of forming the thin film transistor includes forming a gate electrode on a main surface of a light transmissive substrate, forming a gate insulating film on the gate electrode, and forming a semiconductor film on the gate insulating film. Forming a first conductive part electrically connected to the semiconductor film and a second conductive part electrically connected to the semiconductor film. The thin film transistor includes the gate electrode, the gate insulating film, the semiconductor film, the first conductive portion, and the second conductive portion. The gate electrode has a portion between the first conductive portion and the second conductive portion when viewed in a direction perpendicular to the film surface of the semiconductor film. The passivation layer will covering the thin film transistor. The passivation film is insulative. The hydrogen barrier film is made of a metal material containing any of Ti, Ta, TiN, and TaN, and covers the semiconductor film through the passivation film. The pixel electrode is electrically connected to one of the first conductive part and the second conductive part. The pixel electrode is light transmissive.
（第１の実施形態）
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(First embodiment)
Each embodiment will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
図１は、第１の実施形態に係る表示装置の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る表示装置１１０は、基板１０と、薄膜トランジスタ１２と、水素バリア膜１４と、画素電極１６と、有機発光層１８と、陰極２０と、封止膜２２と、を備える。
FIG. 1 is a schematic cross-sectional view illustrating the configuration of the display device according to the first embodiment.
As shown in FIG. 1, the
画素電極１６、有機発光層１８及び陰極２０により、有機ＥＬ型の発光素子部２４が形成される。発光素子部２４の発光が薄膜トランジスタ１２によって駆動される。表示装置１１０において、複数の薄膜トランジスタ１２と複数の発光素子部２４との組み合わせが、マトリクス状に並べて配置される。複数の薄膜トランジスタ１２の駆動、及び、それにともなう複数の発光素子部２４の発光を制御することにより、画像の表示を行う。表示装置１１０は、有機ＥＬを用いたアクティブマトリクス型の表示装置である。
The
基板１０は、主面１０ａを有する。基板１０には、例えば、光透過性を有する材料が用いられる。基板１０には、例えば、ガラス材料や樹脂材料が用いられる。基板１０には、可撓性をさらに有する材料が用いられる。基板１０には、例えば、ポリイミドなどの樹脂材料が用いられる。
The
薄膜トランジスタ１２は、基板１０の主面１０ａの上に設けられる。
薄膜トランジスタ１２は、第１導電部３１と、第２導電部３２と、ゲート電極３３と、ゲート絶縁膜３４と、半導体膜３５と、チャネル保護膜３６と、を含む。
ゲート電極３３は、基板１０の主面１０ａの上に設けられる。ゲート電極３３には、例えば、モリブデンタングステン（ＭｏＷ）、モリブデンタンタル（ＭｏＴａ）及びタングステン（Ｗ）などの高融点金属が用いられる。
The
The
ゲート絶縁膜３４は、ゲート電極３３の上に設けられる。この例においては、ゲート絶縁膜３４は、ゲート電極３３を覆うように主面１０ａの全体に設けられる。ゲート絶縁膜３４には、例えば、絶縁性と光透過性とを有する材料が用いられる。ゲート絶縁膜３４には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
The
半導体膜３５は、ゲート絶縁膜３４の上に設けられる。ゲート絶縁膜３４は、ゲート電極３３と半導体膜３５との間に設けられ、ゲート電極３３と半導体膜３５とを絶縁する。半導体膜３５には、例えば、Ｉｎ、Ｇａ及びＺｎの少なくともいずれかを含む酸化物半導体が用いられる。すなわち、半導体膜３５には、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体、Ｉｎ−Ｇａ−Ｏ酸化物半導体、及び、Ｉｎ−Ｚｎ−Ｏ酸化物半導体が用いられる。半導体膜３５は、ｎ形の導電性、またはｐ形の導電性を有する。以下、この例では、半導体膜３５がｎ形である場合として説明する。
The
第１導電部３１は、半導体膜３５と電気的に接続されている。第２導電部３２は、半導体膜３５と電気的に接続されている。第１導電部３１及び第２導電部３２には、例えば、Ｔｉ、Ａｌ及びＭｏなどが用いられる。第１導電部３１及び第２導電部３２は、例えば、Ｔｉ、Ａｌ及びＭｏの少なくともいずれかを含む積層体でもよい。第１導電部３１は、薄膜トランジスタ１２のソース電極及びドレイン電極の一方である。第２導電部３２は、薄膜トランジスタ１２のソース電極及びドレイン電極の他方である。以下、この例では、第１導電部３１がソース電極であり、第２導電部３２がドレイン電極である場合として説明する。
The first
チャネル保護膜３６は、半導体膜３５の上に設けられている。チャネル保護膜３６は、半導体膜３５を保護する。チャネル保護膜３６には、例えば、シリコン酸化膜が用いられる。
The channel
第１導電部３１は、チャネル保護膜３６の第１部分３６ａを覆う。第２導電部３２は、チャネル保護膜３６の第２部分３６ｂを覆う。第１導電部３１は、半導体膜３５の第１領域３５ａを覆う。第２導電部３２は、半導体膜３５の第２領域３５ｂを覆う。半導体膜３５は、第１導電部３１及び第２導電部３２に覆われない第３領域３５ｃを有する。ゲート電極３３は、半導体膜３５の膜面３５ｐに対して垂直な方向（以下、Ｚ軸方向と称す）にみたときに、第１導電部３１と第２導電部３２との間の部分３３ａを有する。すなわち、ゲート電極３３は、ゲート絶縁膜３４を挟んで、半導体膜３５の第３領域３５ｃと対向する。これにより、ゲート電極３３に電圧を印加することで、半導体膜３５にチャネルが発生し、第１導電部３１と第２導電部３２との間で電流が流れる。
The first
水素バリア膜１４は、薄膜トランジスタ１２の上に設けられ、半導体膜３５を覆う。水素バリア膜１４は、半導体膜３５のうちの、少なくとも第３領域３５ｃを覆う。水素バリア膜１４には、導電性と、水素の透過を抑制する水素バリア性と、を有する材料が用いられる。水素バリア膜１４には、例えば、Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮのいずれかを含む金属材料が用いられる。また、水素バリア膜１４には、例えば、Ｉｎ、Ｚｎ、Ｇａ、Ｔｉ及びＡｌの少なくともいずれかの酸化物が用いられる。水素バリア膜１４の酸化物としては、例えば、ＩＴＯ（In-Ti-O）、ＩＺＯ（In-Zn-O）、ＡＺＯ（Al-Zn-O）、ＩＧＺＯ（In-Ga-Zn-O）、及び、ＺｎＯなどが用いられる。
The
薄膜トランジスタ１２と水素バリア膜１４との間には、パッシベーション膜４０が設けられる。パッシベーション膜４０は、薄膜トランジスタ１２を覆い、絶縁性を有する。パッシベーション膜４０は、光透過性をさらに有する。パッシベーション膜４０には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。水素バリア膜１４は、パッシベーション膜４０を介して、半導体膜３５を覆う。
A
パッシベーション膜４０には、第１導電部３１の一部を露呈させる第１開口４０ａ及び第２開口４０ｂが設けられている。水素バリア膜１４の一部１４ａは、第１開口４０ａにおいて、第１導電部３１に接触している。これにより、水素バリア膜１４は、第１導電部３１と電気的に接続される。
The
画素電極１６は、第１導電部３１及び第２導電部３２の一方に電気的に接続される。この例では、画素電極１６は、第１導電部３１と電気的に接続される。
The
画素電極１６は、パッシベーション膜４０の上に設けられる。画素電極１６は、Ｚ軸方向において薄膜トランジスタ１２と対向する対向領域１６ａと、対向しない非対向領域１６ｂとを有する。画素電極１６には、例えば、導電性と光透過性とを有する材料が用いられる。画素電極１６には、例えば、ＩＴＯなどが用いられる。画素電極１６の対向領域１６ａの一部１６ｃは、第２開口４０ｂにおいて、第１導電部３１に接触している。これにより、画素電極１６は、第１導電部３１と電気的に接続される。
The
また、これにより、水素バリア膜１４は、第１導電部３１を介して画素電極１６と電気的に接続される。このように、水素バリア膜１４は、第１導電部３１及び第２導電部３２のいずれか（上記の一方）と電気的に接続される。
Thereby, the
水素バリア膜１４及び画素電極１６の対向領域１６ａの上には、平坦化膜４２が設けられる。平坦化膜４２には、例えば、絶縁性を有する材料が用いられる。平坦化膜４２には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。
A
有機発光層１８は、画素電極１６の非対向領域１６ｂ及び平坦化膜４２の上に設けられる。有機発光層１８は、例えば、非対向領域１６ｂの部分において、画素電極１６と接触する。平坦化膜４２は、水素バリア膜１４と有機発光層１８との接触、及び、対向領域１６ａと有機発光層１８との接触を防ぐ。有機発光層１８には、例えば、正孔輸送層と、発光層と、電子輸送層と、を積層させた積層体が用いられる。
The organic
陰極２０は、有機発光層１８の上に設けられる。陰極２０は、平坦化膜４２の上に設けられ、半導体膜３５及び水素バリア膜１４の上に延在する部分２０ａを有する。陰極２０には、導電性を有する材料が用いられる。陰極２０には、例えば、Ａｌが用いられる。例えば、非対向領域１６ｂにおいて、発光素子部２４が形成される。発光素子部２４では、画素電極１６と陰極２０とに電圧を印加することにより、有機発光層１８から光が放出される。有機発光層１８から放出した光は、パッシベーション膜４０、ゲート絶縁膜３４及び基板１０を透過して、外部に出射する。表示装置１１０は、下面発光型の表示装置である。
The
封止膜２２は、陰極２０の上に設けられる。封止膜２２は、有機発光層１８及び陰極２０を覆う。封止膜２２は、有機発光層１８及び陰極２０を保護する。封止膜２２には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれかが用いられる。これらの材料を用いた場合、封止膜２２は、１０１９ａｔｏｍｓ／ｃｍ３以上の水素を含有する。
The sealing
水素バリア膜１４は、封止膜２２に含まれる水素が半導体膜３５に到達し、薄膜トランジスタ１２の性能に悪影響を及ぼすことを抑制する。
The
図２は、第１の実施形態に係る表示装置の構成を例示する等価回路図である。
図２に表したように、表示装置１１０は、薄膜トランジスタ１２と、水素バリア膜１４と、発光素子部２４と、スイッチトランジスタ５０と、信号線５１と、ゲート線５２と、電源線５３と、を備える。
FIG. 2 is an equivalent circuit diagram illustrating the configuration of the display device according to the first embodiment.
As shown in FIG. 2, the
薄膜トランジスタ１２のソース１２Ｓ（第１導電部３１）は、発光素子部２４のアノード２４Ａ（画素電極１６）に電気的に接続されている。薄膜トランジスタ１２のドレイン１２Ｄ（第２導電部３２）は、電源電圧を供給する電源線５３に電気的に接続されている。薄膜トランジスタ１２のゲート１２Ｇ（ゲート電極３３）は、スイッチトランジスタ５０のソース５０Ｓに電気的に接続されている。
The
発光素子部２４のカソード２４Ｃ（陰極２０）は、コモン電源２５（例えばグラウンド）に接続されている。スイッチトランジスタ５０のドレイン５０Ｄは、信号線５１に電気的に接続されている。スイッチトランジスタ５０のゲート５０Ｇは、ゲート線５２に電気的に接続されている。
The
水素バリア膜１４は、前述のように、一部１４ａの部分を介して第１導電部３１に接触し、薄膜トランジスタ１２のソース１２Ｓに電気的に接続されている。そして、水素バリア膜１４は、ソース１２Ｓを介して発光素子部２４のアノード２４Ａに電気的に接続されている。
As described above, the
表示装置１１０においては、ゲート線５２を介してスイッチトランジスタ５０のゲート５０Ｇに電圧を印加し、スイッチトランジスタ５０をオン状態にする。同時に、信号線５１に電圧を印加し、信号線５１及びオン状態のスイッチトランジスタ５０を介して薄膜トランジスタ１２のゲート１２Ｇに電圧を印加する。これにより、ゲート１２Ｇの電圧に応じた電流が発光素子部２４に流れ、ゲート１２Ｇの電圧に応じた輝度で発光素子部２４が発光する。
In the
以下、薄膜トランジスタ１２の性能の劣化の例について説明する。
図３は、参考例の表示装置の特性を例示するグラフ図である。
図３の横軸は、薄膜トランジスタ１２のゲート１２Ｇに印加するゲート電圧Ｖｇである。図３の縦軸は、薄膜トランジスタ１２のドレイン１２Ｄとソース１２Ｓとの間に流れる電流Ｉｄである。
Hereinafter, an example of deterioration in performance of the
FIG. 3 is a graph illustrating characteristics of the display device of the reference example.
The horizontal axis in FIG. 3 represents the gate voltage Vg applied to the
図３に示した試料Ｌ１は、基板１０の上に薄膜トランジスタ１２を形成し、その上にパッシベーション膜４０を形成した試料である。試料Ｌ２は、試料Ｌ１にさらに、封止膜２２として、ＰＥ−ＣＶＤ法によりＳｉＮを形成した試料である。試料Ｌ２においては、水素バリア膜１４を設けていない。試料Ｌ３は、試料Ｌ２において１００℃の温度で１時間アニールを行った試料である。
A sample L1 shown in FIG. 3 is a sample in which the
図３に表したように、試料Ｌ１においては、薄膜トランジスタ１２における適正な閾値特性が得られている。試料Ｌ２においては、薄膜トランジスタ１２の閾値電圧がマイナス側に大きくシフトしている。試料Ｌ３のように、アニールを行うと、閾値電圧の低下が進みノーマリオン状態となる。
As shown in FIG. 3, in the sample L1, appropriate threshold characteristics in the
試料１と試料Ｌ２との比較から、閾値電圧のシフトは、封止膜２２に起因すると考えてよい。さらに、１００℃程度の低温でのアニール処理により、半導体膜３５の低抵抗化がさらに進むことから、何らかの不純物が拡散するモードの異常が起きていると考えられる。具体的には、封止膜２２に含まれる水素が下方に拡散してチャネルのＩＧＺＯ膜を還元し低抵抗化させ、薄膜トランジスタ１２の閾値電圧が変動していると考えられる。
From the comparison between the sample 1 and the sample L2, it may be considered that the shift of the threshold voltage is caused by the sealing
薄膜トランジスタ１２と有機発光層１８とを組み合わせた実際の表示装置においては、薄膜トランジスタ１２と封止膜２２との間には、金属材料（例えばＡｌ）を含む陰極２０が設けられる。封止膜２２に含まれる水素は、この陰極２０によって遮られ、薄膜トランジスタ１２の半導体膜３５までは到達しないと考えられてきた。
In an actual display device in which the
しかしながら、陰極２０が半導体膜３５と封止膜２２との間に設けられている場合においても、閾値電圧のシフトの抑制は不十分である。すなわち、Ａｌなどの金属材料による陰極２０では、封止膜２２の水素をブロックする効果が十分に得られない。
However, even when the
これに対して、薄膜トランジスタ１２の上に、Ａｌなどの陰極２０とは別に、水素の透過性が低い水素バリア膜１４を形成する構成において、封止膜２２の形成前後での閾値電圧の変動が小さくなる。
On the other hand, in the configuration in which the
水素バリア膜１４を設けた本実施形態に係る表示装置１１０においては、封止膜２２の形成後、アニール後における閾値電圧のシフトを抑制できる。これにより、表示装置１１０では、高い画質を得ることができる。
In the
このように、水素の透過性が低い（すなわち水素のバリア性が高い）水素バリア膜１４を設けることで、閾値電圧の変動が抑制できる。
As described above, by providing the
Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮなどは、水素の透過性が低い。また、Ｉｎ、Ｚｎ、Ｇａ、Ｔｉ及びＡｌの少なくともいずれかの酸化物は、水素の透過性が低い。これらの材料を水素バリア膜１４に用いることで、閾値電圧の変動が効果的に抑制できる。
Ti, Ta, TiN, TaN, etc. have low hydrogen permeability. An oxide of at least one of In, Zn, Ga, Ti, and Al has low hydrogen permeability. By using these materials for the
水素バリア膜１４に、Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮのいずれかを含む金属材料を用いた場合には、薄膜トランジスタ１２を遮光することができる。これにより、薄膜トランジスタ１２に入射する光に起因する薄膜トランジスタ１２の特性変動（光リーク）を抑制できる。
When a metal material containing any of Ti, Ta, TiN, and TaN is used for the
また、実施形態においては、水素バリア膜１４は、薄膜トランジスタ１２のソース１２Ｓに電気的に接続される。これにより、例えば、薄膜トランジスタ１２の上に設けられた水素バリア膜１４が帯電し、薄膜トランジスタ１２が意図せずにオン状態になることが抑制できる。さらに、発光素子部２４のカソード２４Ｃの電位からの不要なバックゲート効果による薄膜トランジスタ１２の特性の変化も抑制できる。
In the embodiment, the
図４（ａ）〜図４（ｄ）は、第１の実施形態に係る表示装置の製造方法を例示する模式的断面図である。
図４（ａ）に表したように、表示装置１１０の製造においては、基板１０の主面１０ａの上に、薄膜トランジスタ１２を形成する。薄膜トランジスタ１２の形成においては、主面１０ａの上にゲート電極３３を形成する。主面１０ａ及びゲート電極３３の上にゲート絶縁膜３４を形成する。ゲート絶縁膜３４の上に半導体膜３５を形成する。半導体膜３５の上にチャネル保護膜３６を形成する。ゲート絶縁膜３４と半導体膜３５とチャネル保護膜３６との上に、第１導電部３１及び第２導電部３２を形成する。
FIG. 4A to FIG. 4D are schematic cross-sectional views illustrating the method for manufacturing the display device according to the first embodiment.
As shown in FIG. 4A, in manufacturing the
図４（ｂ）に表したように、薄膜トランジスタ１２の上に、パッシベーション膜４０を形成する。例えば、パッシベーション膜４０となるＳｉＯ２膜をＰＥ−ＣＶＤ法により形成する。パッシベーション膜の厚さは、例えば２００ｎｍ（１００ｎｍ以上３００ｎｍ以下）である。パッシベーション膜４０の上に水素バリア膜１４と画素電極１６とを形成する。例えば、水素バリア膜１４となるＴｉ膜をスパッタ法により形成し、所定の形状に加工して水素バリア膜１４が得られる。水素バリア膜１４の厚さは、例えば５０ｎｍ（２０ｎｍ以上１５０ｎｍ以下）である。また、画素電極１６となるＩＴＯ膜をスパッタ法などにより形成し、所定の形状に加工して画素電極１６が得られる。画素電極１６の厚さは、例えば２００ｎｍ（１００ｎｍ以上２００ｎｍ以下）えある。水素バリア膜１４の形成と、画素電極１６の形成と、の順序は、任意である。また、水素バリア膜１４に、画素電極１６に用いられる材料を用いる場合には、これらの工程は同時に実施される。
As shown in FIG. 4B, a
図４（ｃ）に表したように、水素バリア膜１４、及び、画素電極１６の対向領域１６ａの上に、平坦化膜４２を形成する。例えば、平坦化膜４２となる有機樹脂を塗布し、パターニングすることにより、平坦化膜４２が得られる。平坦化膜４２、及び、画素電極１６の非対向領域１６ｂの上に、有機発光層１８を形成する。有機発光層１８は、例えば、蒸着法によって形成する。
As illustrated in FIG. 4C, the
図４（ｄ）に表したように、有機発光層１８の上に、陰極２０を形成する。例えば、陰極２０となるＬｉＦ膜とＡｌ膜との積層膜が、蒸着法により形成され、所定の形状に加工される。陰極２０の上に、封止膜２２を形成する。以上により、表示装置１１０が完成する。
As shown in FIG. 4D, the
図５は、第１の実施形態に係る表示装置の製造方法を例示するフローチャートである。 図５に表したように、表示装置１１０の製造方法は、薄膜トランジスタ１２を形成するステップＳ１１０と、パッシベーション膜４０を形成するステップＳ１１５と、水素バリア膜１４及び画素電極１６を形成するステップＳ１２０と、有機発光層１８を形成するステップＳ１３０と、陰極２０を形成するステップＳ１４０と、封止膜２２を形成するステップＳ１５０と、を備える。
FIG. 5 is a flowchart illustrating the method for manufacturing the display device according to the first embodiment. As shown in FIG. 5, the manufacturing method of the
ステップＳ１１０では、例えば、図４（ａ）に関して説明した処理を実施する。ステップ１１５およびステップＳ１２０では、例えば、図４（ｂ）に関して説明した処理を実施する。ステップＳ１３０では、例えば、図４（ｃ）に関して説明した処理を実施する。ステップＳ１４０およびステップＳ１５０では、例えば、図４（ｄ）に関して説明した処理を実施する。 In step S110, for example, the processing described with reference to FIG. In step 115 and step S120, for example, the processing described with reference to FIG. In step S130, for example, the processing described with reference to FIG. In step S140 and step S150, for example, the processing described with reference to FIG.
薄膜トランジスタ１２を形成する工程（ステップＳ１１０）は、半導体膜３５の上面を覆うチャネル保護膜３６を形成することを含むことができる。
The step of forming the thin film transistor 12 (Step S <b> 110) can include forming a channel
本製造方法において、水素バリア膜１４は、Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮのいずれかを含むことができる。また、水素バリア膜１４は、Ｉｎ、Ｚｎ、Ｇａ、Ｔｉ及びＡｌの少なくともいずれかの酸化物を含むことができる。
In the manufacturing method, the
水素バリア膜１４と画素電極１６とを形成する工程（ステップＳ１２０）は、水素バリア膜１４と、第１導電部３１及び第２導電部３２の一方（例えばソース１２Ｓ）と、を電気的に接続することを含むことができる。半導体膜３５がｎ形である場合、水素バリア膜１４と画素電極１６とを形成する工程（ステップＳ１２０）は、水素バリア膜１４と画素電極１６とを電気的に接続することを含むことができる。
In the step of forming the
本製造方法において、半導体膜３５は、Ｉｎ、Ｇａ及びＺｎのいずれかを含む酸化物半導体を含むことができる。封止膜２２は、１０１９ａｔｏｍｓ／ｃｍ３以上の水素を含有する。この場合に、水素バリア膜１４を設けることによる閾値電圧の変動の抑制が、効果的に得られる。
In the manufacturing method, the
図６は、第１の実施形態に係る別の表示装置の構成を例示する等価回路図である。
図６に表したように、表示装置１１２においては、薄膜トランジスタ１２の半導体膜３５は、ｐ形の導電性を有する。画素電極１６は、第１導電部３１及び第２導電部３２のいずれか一方に電気的に接続される。この例では、画素電極１６は、第１導電部３１（ドレイン１２Ｄ）と電気的に接続される。そして、水素バリア膜１４は、第１導電部３１及び第２導電部３２の他方である第２導電部３２（ソース１２Ｓ）と接続される。水素バリア膜１４は、ソース１２Ｓを介して電源線５３に電気的に接続される。
FIG. 6 is an equivalent circuit diagram illustrating the configuration of another display device according to the first embodiment.
As shown in FIG. 6, in the
例えば、この例のように、半導体膜３５がｐ形である場合、水素バリア膜１４と画素電極１６とを形成する工程（ステップＳ１２０）は、水素バリア膜１４と、第１導電部３１及び第２導電部３２の他方（第２導電部３２であるソース１２Ｓ）とを電気的に接続することを含むことができる。
For example, when the
表示装置１１２においても、水素バリア膜１４を設けられているため、薄膜トランジスタ１２の特性の変動を抑制でき、高画質の表示装置を提供できる。
Since the
図７は、第１の実施形態に係る別の表示装置の構成を例示する模式的断面図である。
図７に表したように、表示装置１１４は、カラーフィルタ４４をさらに備える。カラーフィルタ４４は、水素バリア膜１４と平坦化膜４２との間、及び、画素電極１６とパッシベーション膜４０との間、に設けられる。カラーフィルタ４４は、画素ごとに異なる色を有する。カラーフィルタ４４は、例えば、赤色、緑色及び青色のいずれかのカラー樹脂膜（例えばカラーレジスト）を塗布し、カラー樹脂膜をパターニングすることによって形成される。カラーフィルタ４４の膜厚は、例えば、２μｍ（例えば、１μｍ以上３μｍ以下）である。
FIG. 7 is a schematic cross-sectional view illustrating the configuration of another display device according to the first embodiment.
As shown in FIG. 7, the
このように、水素バリア膜１４の上にカラーフィルタ４４が設けられた表示装置１１４においても、薄膜トランジスタ１２の特性の変化を抑制し、高画質を得ることができる。
As described above, also in the
表示装置１１４は、例えば、以下のようにして作製できる。
薄膜トランジスタ１２を形成した後、パッシベーション膜４０を形成する。パッシベーション膜４０として、例えば、ＰＥ−ＣＶＤ法により、１００ｎｍ以上３００ｎｍ以下のＳｉＯ２膜を形成する。なお、パッシベーション膜４０には、ＳｉＮｘ膜、または、ＳｉＯＮ膜を用いても良い。さらに、水素バリア膜１４となる、Ｔｉ膜（厚さ２０ｎｍ以上１００ｎｍ以下）を例えばスパッタ法により形成する。このＴｉ膜を加工することで、水素バリア膜１４が得られる。赤色、緑色及び青色のそれぞれのカラーレジストの塗布及び加工により、カラーフィルタ４４を形成する。カラーフィルタ４４の上に、画素電極１６を形成する。カラーフィルタ４４及び画素電極１６の上に、平坦化膜４２を形成する。画素電極１６の上に、有機発光層１８及び陰極２０を順次形成し、封止膜２２を形成する。以上により、表示装置１１４が完成する。
The
After the
（第２実施形態）
図８（ａ）及び図８（ｂ）は、第２の実施形態に係る表示装置の構成を例示する模式図である。
図８（ａ）は、表示装置２１０の模式的断面図である。図８（ｂ）は、表示装置２１０の模式的平面図である。
図８（ａ）及び図８（ｂ）に表したように、表示装置２１０においては、水素バリア膜１４の材料は、画素電極１６となる材料が用いられる。この場合、水素バリア膜１４及び画素電極１６には、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＩＧＺＯ及びＺｎＯなどの金属酸化物が用いられる。水素バリア膜１４は、画素電極１６と連続している。
(Second Embodiment)
FIG. 8A and FIG. 8B are schematic views illustrating the configuration of a display device according to the second embodiment.
FIG. 8A is a schematic cross-sectional view of the
As shown in FIG. 8A and FIG. 8B, in the
表示装置２１０においても水素バリア膜１４を設けることで、封止膜２２に含まれる水素の半導体膜３５への移動を抑制し、画質を向上させることができる。また、表示装置２１０においては、水素バリア膜１４と画素電極１６とを同時に形成することができる。これにより、追加プロセスが不要になり、生産性が高い。
By providing the
この例においては、水素バリア膜１４は、Ｉｎ、Ｚｎ、Ｇａ、Ｔｉ及びＡｌの少なくともいずれかの酸化物を含むことができる。これらの材料は、画素電極１６に用いられる材料である。
In this example, the
水素バリア膜１４と画素電極１６とを形成する工程（ステップＳ１２０）は、水素バリア膜１４を画素電極１６となる材料で形成することを含むことができる。そして、水素バリア膜１４は、画素電極１６と連続している。これにより、高い生産性が得られる。
The step of forming the
図９は、第２の実施形態に係る別の表示装置の構成を例示する模式的断面図である。
図９に表したように、表示装置２１２においては、画素電極１６、及び、画素電極１６と連続する水素バリア膜１４を、カラーフィルタ４４の上に設けている。表示装置２１２においても、水素バリア膜１４によって封止膜２２に含まれる水素の半導体膜３５への移動が抑制され、画質が向上する。また、追加プロセスも不要であり、生産性も高い。
FIG. 9 is a schematic cross-sectional view illustrating the configuration of another display device according to the second embodiment.
As shown in FIG. 9, in the
実施形態によれば、高画質の表示装置の製造方法が提供される。 According to the embodiment, a method for manufacturing a high-quality display device is provided.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。
しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、表示装置に含まれる、基板、薄膜トランジスタ、水素バリア膜、画素電極、有機発光層、陰極及び封止膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples.
However, embodiments of the present invention are not limited to these specific examples. For example, the specific configuration of each element such as a substrate, a thin film transistor, a hydrogen barrier film, a pixel electrode, an organic light emitting layer, a cathode, and a sealing film included in the display device is appropriately selected by those skilled in the art from a known range. Thus, the present invention is included in the scope of the present invention as long as the same effects can be obtained and similar effects can be obtained.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した表示装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, based on the display device manufacturing method described above as an embodiment of the present invention, all display device manufacturing methods that can be implemented by a person skilled in the art as appropriate are included in the gist of the present invention. It belongs to the scope of the present invention.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１０…基板、 １０ａ…主面、 １２…薄膜トランジスタ、 １２Ｄ…ドレイン、 １２Ｇ…ゲート、 １２Ｓ…ソース、 １４…水素バリア膜、 １４ａ…一部、 １６…画素電極、 １６ａ…対向領域、 １６ｂ…非対向領域、 １６ｃ…一部、 １８…有機発光層、 ２０…陰極、 ２０ａ…部分、 ２２…封止膜、 ２４…発光素子部、 ２４Ａ…アノード、 ２４Ｃ…カソード、 ２５…コモン電源、 ３１…第１導電部、 ３２…第２導電部、 ３３…ゲート電極、 ３３ａ…部分、 ３４…ゲート絶縁膜、 ３５…半導体膜、 ３５ａ…第１領域、 ３５ｂ…第２領域、 ３５ｃ…第３領域、 ３５ｐ…膜面、 ３６…チャネル保護膜、 ３６ａ…第１部分、 ３６ｂ…第２部分、 ４０…パッシベーション膜、 ４０ａ…第１開口、 ４０ｂ…第２開口、 ４２…平坦化膜、 ４４…カラーフィルタ、 ５０…スイッチトランジスタ、 ５０Ｄ…ドレイン、 ５０Ｇ…ゲート、 ５０Ｓ…ソース、 ５１…信号線、 ５２…ゲート線、 ５３…電源線、 １１０、１１２、１１４、２１０…表示装置、 Ｉｄ…電流、 Ｌ１、Ｌ２、Ｌ３…特性、 Ｖｇ…ゲート電圧
DESCRIPTION OF
Claims (9)
前記薄膜トランジスタを覆う絶縁性のパッシベーション膜を形成する工程と、
Ｔｉ、Ｔａ、ＴｉＮ及びＴａＮのいずれかを含む金属材料が用いられ前記パッシベーション膜を介して前記半導体膜を覆う導電性の水素バリア膜と、前記第１導電部及び前記第２導電部の一方に電気的に接続された光透過性の画素電極と、を形成する工程と、
前記画素電極の上に有機発光層を形成する工程と、
前記有機発光層の上に陰極を形成する工程と、
前記水素バリア膜と前記陰極とを覆う封止膜を形成する工程と、
を備えた表示装置の製造方法。 A gate electrode is formed on a main surface of a light-transmitting substrate, a gate insulating film is formed on the gate electrode, a semiconductor film is formed on the gate insulating film, and electrically connected to the semiconductor film Forming a connected first conductive portion and a second conductive portion electrically connected to the semiconductor film, the gate electrode, the gate insulating film, the semiconductor film, the first conductive portion, and the first conductive portion; The gate electrode forms a thin film transistor having a portion between the first conductive portion and the second conductive portion when viewed in a direction perpendicular to the film surface of the semiconductor film including two conductive portions. Process,
Forming an insulating passivation film covering the thin film transistor;
A metal material containing any of Ti, Ta, TiN, and TaN is used, and a conductive hydrogen barrier film that covers the semiconductor film through the passivation film, and one of the first conductive part and the second conductive part Forming an electrically connected light transmissive pixel electrode; and
Forming an organic light emitting layer on the pixel electrode;
Forming a cathode on the organic light emitting layer;
Forming a sealing film covering the hydrogen barrier film and the cathode;
A method for manufacturing a display device comprising:
前記水素バリア膜と前記画素電極とを形成する工程は、前記水素バリア膜と前記画素電極とを電気的に接続することを含む請求項１〜３のいずれか１つに記載の表示装置の製造方法。 The semiconductor film is n-type,
The manufacturing method of the display device according to claim 1 , wherein the step of forming the hydrogen barrier film and the pixel electrode includes electrically connecting the hydrogen barrier film and the pixel electrode. Method.
前記水素バリア膜と前記画素電極とを形成する工程は、前記水素バリア膜と前記第１導電部及び前記第２導電部の他方とを電気的に接続することを含む請求項１又は２に記載の表示装置の製造方法。 The semiconductor film is p-type,
Process according to claim 1 or 2 comprising electrically connecting the other of said hydrogen barrier film and the first conductive portion and the second conductive portion forming a said pixel electrode and the hydrogen barrier film Method of manufacturing the display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012015620A JP5693479B2 (en) | 2012-01-27 | 2012-01-27 | Manufacturing method of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012015620A JP5693479B2 (en) | 2012-01-27 | 2012-01-27 | Manufacturing method of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013156363A JP2013156363A (en) | 2013-08-15 |
| JP5693479B2 true JP5693479B2 (en) | 2015-04-01 |
Family
ID=49051625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012015620A Expired - Fee Related JP5693479B2 (en) | 2012-01-27 | 2012-01-27 | Manufacturing method of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5693479B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113745243B (en) * | 2021-07-30 | 2022-09-27 | 惠科股份有限公司 | OLED display panel and preparation method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049384A (en) * | 2007-07-20 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | Light emitting device |
| KR101883802B1 (en) * | 2009-12-28 | 2018-07-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| JP5577124B2 (en) * | 2010-03-18 | 2014-08-20 | 株式会社ジャパンディスプレイ | Organic semiconductor device and manufacturing method thereof |
-
2012
- 2012-01-27 JP JP2012015620A patent/JP5693479B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013156363A (en) | 2013-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5636392B2 (en) | Display device | |
| US8841666B2 (en) | Display device | |
| JP5674707B2 (en) | Display device | |
| KR102543577B1 (en) | Transistor array panel, manufacturing method thereof, and disalay device comprising the same | |
| USRE48032E1 (en) | Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate | |
| US9263502B2 (en) | Organic light emitting element, organic light emitting display device, and method of manufacturing the organic light emitting display device | |
| JP5685558B2 (en) | Display device | |
| US20110121299A1 (en) | Organic light-emitting display | |
| CN108987480B (en) | Double-gate thin film transistor and preparation method thereof, and display panel and preparation method thereof | |
| TW201839979A (en) | Organic light-emitting display device and method of manufacturing the same | |
| JP5695620B2 (en) | Display device | |
| TW201445711A (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| KR102381901B1 (en) | Display device and manufacturing method thereof | |
| JP6768048B2 (en) | Thin film transistor, manufacturing method of thin film transistor, and display device including the thin film transistor | |
| US9570624B2 (en) | Thin film transistor and method for fabricating the same | |
| JP5687638B2 (en) | Manufacturing method of display device | |
| JP2015149467A (en) | Manufacturing method of thin film transistor substrate | |
| KR20170089055A (en) | Display devices and methods of manufacturing display devices | |
| KR101996438B1 (en) | Substrate for display device, display device and method of manufacturing the same | |
| JP2019016474A (en) | Display device | |
| JP5693479B2 (en) | Manufacturing method of display device | |
| JP2018133398A (en) | Semiconductor device | |
| KR102022886B1 (en) | Organic Light Emitting Device | |
| JP2018110184A (en) | Semiconductor device and manufacturing method thereof | |
| KR102486234B1 (en) | Organic light emitting display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
| LAPS | Cancellation because of no payment of annual fees |