JP2013152889A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2013152889A
JP2013152889A JP2012013726A JP2012013726A JP2013152889A JP 2013152889 A JP2013152889 A JP 2013152889A JP 2012013726 A JP2012013726 A JP 2012013726A JP 2012013726 A JP2012013726 A JP 2012013726A JP 2013152889 A JP2013152889 A JP 2013152889A
Authority
JP
Japan
Prior art keywords
electrode
sustain
pdp
electrodes
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012013726A
Other languages
Japanese (ja)
Inventor
Takashi Mibu
隆 壬生
Kazuya Nomoto
和也 野本
Takayuki Kamatani
貴之 鎌谷
Atsushi Hirota
敦士 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012013726A priority Critical patent/JP2013152889A/en
Publication of JP2013152889A publication Critical patent/JP2013152889A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress temperature gradient of an electrode terminal, by decreasing resistance being applied to sustain electrodes furthermore.SOLUTION: A plasma display panel includes a front substrate on which a plurality of scan electrodes and a plurality of sustain electrodes are formed, and a back substrate on which a plurality of data electrodes are formed, which are disposed to face each other. The plasma display panel is further provided with a first common electrode for short-circuiting the plurality of sustain electrodes electrically, a second common electrode connected electrically with the first common electrode and formed in parallel therewith, and a plurality of heat conduction parts connected electrically with the second common electrode. The heat conduction parts are formed in a solid state, and include hollow areas formed by hollowing out some of the heat conduction parts.

Description

本発明は、表示デバイスとしてのプラズマディスプレイパネルに関するものである。   The present invention relates to a plasma display panel as a display device.

プラズマディスプレイパネル(以下、PDPと示す)は、現在、3電極構造の面放電型のものが主流である。   Currently, a plasma display panel (hereinafter referred to as PDP) is mainly a surface discharge type having a three-electrode structure.

この面放電型のPDP構造は、少なくとも前面側が透明な前面板と背面板とを放電空間を介して対向配置される。そして、放電空間を複数に仕切るための隔壁が基板に配置され、かつ隔壁により仕切られた放電空間で放電が発生するように基板に電極群が配置される。   In this surface discharge type PDP structure, a front plate and a rear plate, which are transparent at least on the front side, are arranged to face each other via a discharge space. A partition wall for partitioning the discharge space into a plurality of parts is disposed on the substrate, and an electrode group is disposed on the substrate so that discharge occurs in the discharge space partitioned by the partition wall.

このようなPDPを備えるプラズマディスプレイ装置(以下、PDP装置と示す)は、前面板に形成される走査電極および維持電極にフレキシブル配線基板(以下、「FPC」と略記する)を介して維持パルスを交互に印加して放電セル内で放電を発生させて発光させることにより画像を表示している。   A plasma display device having such a PDP (hereinafter referred to as a PDP device) receives a sustain pulse from a scan electrode and a sustain electrode formed on a front plate via a flexible wiring board (hereinafter abbreviated as “FPC”). An image is displayed by applying the light alternately to generate discharge in the discharge cell to emit light.

ところで、PDP装置は近年、より消費電力を抑えた電気製品が望まれている。PDPにおいても駆動時の消費電力を低くする期待が寄せられている。特に、PDPの大画面化および高精細化によって、開発されるPDPの消費電力が増加傾向にある。そのため、省電力化を実現させる技術への要望が高くなっている。   By the way, in recent years, electrical products with reduced power consumption have been desired for PDP devices. Also in the PDP, there is an expectation to reduce power consumption during driving. In particular, the power consumption of the developed PDP tends to increase due to the large screen and high definition of the PDP. For this reason, there is an increasing demand for technologies that realize power saving.

ところで、PDPの大画面化にともない、維持放電にともなう電流が大きくなり、FPCが接続されている維持電極側の電極端子付近に電流集中が発生し、この部分で局部的に温度が上昇する。そこで、温度勾配が生じることを抑えるために、維持電極を電気的に短絡する複数の短絡線と、短絡線に電気的に接続された複数の電極端子群にグルーピングされた複数の電極端子とを備えたPDPの構成がある(例えば、特許文献1参照)。   By the way, with the increase in the screen size of the PDP, the current due to the sustain discharge increases, current concentration occurs near the electrode terminal on the sustain electrode side to which the FPC is connected, and the temperature rises locally at this portion. Therefore, in order to suppress the occurrence of a temperature gradient, a plurality of short-circuit wires that electrically short-circuit the sustain electrodes and a plurality of electrode terminals grouped into a plurality of electrode terminal groups that are electrically connected to the short-circuit wires are provided. There is a configuration of the PDP provided (for example, see Patent Document 1).

特開2011−100596号公報Japanese Unexamined Patent Publication No. 2011-100596

近年、大画面化が要求される一方で、製造コストの削減が要求されている。そこで、FPCの接続箇所を削減しても温度上昇の抑制が実現できるPDPが求められている。そこで、本発明は、FPCの接続個数を削減しても従来以上の温度抑制効果を奏するPDPを提供することを目的とする。   In recent years, there has been a demand for a reduction in manufacturing cost while a large screen is required. Therefore, there is a need for a PDP that can suppress temperature rise even if the number of FPC connection locations is reduced. Therefore, an object of the present invention is to provide a PDP that exhibits a temperature suppressing effect that is higher than that of the conventional one even when the number of FPC connections is reduced.

本発明は複数の走査電極および複数の維持電極を形成した前面基板と、複数のデータ電極を形成した背面基板とを対向配置したプラズマディスプレイパネルであって、複数の維持電極を電気的に短絡する第1の共通電極と、第1の共通電極に電気的に接続され第1の共通電極と平行に形成された第2の共通電極と、第2の共通電極に電気的に接続された複数の熱伝導部とを備え、熱伝導部はベタ状に形成され、かつ、熱伝導部の一部がくり抜かれたくり抜き領域を含むことを特徴とする。   The present invention is a plasma display panel in which a front substrate on which a plurality of scan electrodes and a plurality of sustain electrodes are formed and a rear substrate on which a plurality of data electrodes are formed are arranged to face each other, and the plurality of sustain electrodes are electrically short-circuited. A first common electrode; a second common electrode electrically connected to the first common electrode and formed in parallel with the first common electrode; and a plurality of electrically connected to the second common electrode A heat conduction part, the heat conduction part is formed in a solid shape, and includes a cutout region in which a part of the heat conduction part is cut out.

本発明によれば、維持電極にかかる抵抗をより低抵抗化することにより、電極端子部の温度勾配を抑制することができる。   According to the present invention, the temperature gradient of the electrode terminal portion can be suppressed by further reducing the resistance applied to the sustain electrode.

本発明の実施の形態によるPDPを示す分解斜視図1 is an exploded perspective view showing a PDP according to an embodiment of the present invention. 本発明の実施の形態によるPDPの放電セル部分の構成を示す断面図Sectional drawing which shows the structure of the discharge cell part of PDP by embodiment of this invention 本発明の実施の形態によるPDPの電極配列構造を示す図The figure which shows the electrode arrangement | sequence structure of PDP by embodiment of this invention 本発明の実施の形態によるPDPを用いたPDP装置の全体構成を示すブロック図The block diagram which shows the whole structure of the PDP apparatus using PDP by embodiment of this invention 本発明の実施の形態によるPDPの各電極に印加する駆動電圧波形を示す図The figure which shows the drive voltage waveform applied to each electrode of PDP by embodiment of this invention (a)本発明の実施の形態によるPDPの前面板の表示電極対および対応する電極端子と熱伝導部の配置を示す模式図、(b)本発明の実施の形態によるPDPの前面板の表示電極対および対応する電極端子と熱伝導部の配置を示す模式図の拡大図(A) Schematic diagram showing the display electrode pairs on the front panel of the PDP according to the embodiment of the present invention and the arrangement of the corresponding electrode terminals and the heat conduction part, (b) Display on the front panel of the PDP according to the embodiment of the present invention. Enlarged view of the schematic diagram showing the arrangement of the electrode pairs and the corresponding electrode terminals and heat conducting parts (a)本発明の実施の形態によるPDPの前面板に形成された電極端子に接続されるフレキシブル基板の配置を示す図、(b)本発明の他の実施の形態によるPDPの前面板に形成された電極端子に接続されるフレキシブル基板の配置を示す図(A) The figure which shows arrangement | positioning of the flexible substrate connected to the electrode terminal formed in the front plate of PDP by embodiment of this invention, (b) It forms in the front plate of PDP by other embodiment of this invention Showing the arrangement of flexible substrates connected to the formed electrode terminals 本発明の実施の形態によるPDPと本発明の他の実施の形態によるPDPとについて温度上昇抑制効果を示した図The figure which showed the temperature rise inhibitory effect about PDP by embodiment of this invention, and PDP by other embodiment of this invention

<実施の形態1>
以下、本発明の実施の形態1によるPDPについて、図を用いて説明する。しかし、本発明の実施の態様は実施の形態1に限定されるものではない。
<Embodiment 1>
Hereinafter, the PDP according to the first embodiment of the present invention will be described with reference to the drawings. However, the embodiment of the present invention is not limited to the first embodiment.

まず、本発明の実施の形態1によるPDPの全体構成について、図を用いて説明する。   First, the overall configuration of the PDP according to Embodiment 1 of the present invention will be described with reference to the drawings.

1、PDPの構成
図1は本発明の実施の形態1によるPDPにおいて、前面板と背面板とを分離した状態で示す分解斜視図、図2は前面板と背面板とを貼り合わせてPDPとしたときの放電セル構造を示す断面図である。この図1、図2に示すように、PDPは、ガラス製の前面板1と背面板2とを、その間に放電空間3を形成するように対向配置することにより構成されている。
1 and PDP Configuration FIG. 1 is an exploded perspective view showing a PDP according to Embodiment 1 of the present invention in a state where a front plate and a back plate are separated from each other, and FIG. It is sectional drawing which shows the discharge cell structure when it did. As shown in FIGS. 1 and 2, the PDP is configured by disposing a glass front plate 1 and a back plate 2 so as to form a discharge space 3 therebetween.

前面板1は、ガラス製の前面基板4上に導電性の第1電極である走査電極5および第2電極である維持電極6を、間に放電ギャップMGを設けて互いに平行に配置して表示電極7を構成するとともに、その表示電極7を行方向に複数本配列して設け、そして走査電極5および維持電極6を覆うようにガラス材料からなる誘電体層8が形成され、その誘電体層8上にはMgOからなる保護膜9が形成されている。   The front plate 1 has a scanning electrode 5 as a conductive first electrode and a sustain electrode 6 as a second electrode arranged on a glass front substrate 4 in parallel with each other with a discharge gap MG. A plurality of display electrodes 7 are arranged in the row direction, and a dielectric layer 8 made of a glass material is formed so as to cover the scan electrodes 5 and the sustain electrodes 6. A protective film 9 made of MgO is formed on 8.

走査電極5および維持電極6は、それぞれITOなどの透明電極を用いず、Agからなる膜厚が数μm程度の導電性金属から構成され、しかも走査電極5および維持電極6は、図2に示すように、少なくとも2層構造(図示のものは2層)とし、そして前面基板4側の下層5a、6aは黒色系の金属酸化物を含有する材料により構成するとともに、上層5b、6bは下層5a、6aより比抵抗が小さくなるようにAgの含有量を増やした白色系の材料により構成することにより、前面基板4の下層5a、6aが上層5b、6bより明度が低くなるように構成している。すなわち、走査電極5および維持電極6からなる表示電極7は、前面基板4側の表示面から見たとき前記走査電極5および維持電極6からなる表示電極7の明度が低くなるように構成することにより、表示電極7間に遮光部材が存在しない構成としている。   Scan electrode 5 and sustain electrode 6 are each made of a conductive metal having a thickness of several μm made of Ag without using a transparent electrode such as ITO, and scan electrode 5 and sustain electrode 6 are shown in FIG. Thus, at least a two-layer structure (the illustrated one is two layers), and the lower layers 5a and 6a on the front substrate 4 side are made of a material containing a black metal oxide, and the upper layers 5b and 6b are lower layers 5a. The lower layer 5a, 6a of the front substrate 4 is configured to have a lower brightness than the upper layers 5b, 6b by configuring with a white material in which the Ag content is increased so that the specific resistance is smaller than 6a. Yes. That is, the display electrode 7 including the scan electrode 5 and the sustain electrode 6 is configured such that the brightness of the display electrode 7 including the scan electrode 5 and the sustain electrode 6 is low when viewed from the display surface on the front substrate 4 side. Thus, the light shielding member is not present between the display electrodes 7.

また、背面板2は、ガラス製の背面基板10上に、ガラス材料からなる絶縁体層11で覆われかつ列方向にストライプ状に配列したAgからなる複数本のデータ電極12が設けられ、そして絶縁体層11上には、前面板1と背面板2との間の放電空間3を放電セル毎に区画するためのガラス材料からなる井桁状の隔壁13が設けられている。また、絶縁体層11の表面および隔壁13の側面には、赤色(R)、緑色(G)、青色(B)の蛍光体層14R、14G、14Bが設けられている。そして、走査電極5および維持電極6とデータ電極12とが交差するように前面板1と背面板2とが対向配置され、前記走査電極5および維持電極6とデータ電極12が交差する交差部分には、図3に示すように、放電セル15が設けられている。また、放電空間3には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、PDPの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。   The back plate 2 is provided with a plurality of data electrodes 12 made of Ag covered with an insulating layer 11 made of a glass material and arranged in a stripe shape in the column direction on a glass back substrate 10, and On the insulator layer 11, a grid-like partition wall 13 made of a glass material for partitioning the discharge space 3 between the front plate 1 and the back plate 2 for each discharge cell is provided. Further, red (R), green (G), and blue (B) phosphor layers 14R, 14G, and 14B are provided on the surface of the insulator layer 11 and the side surfaces of the partition walls 13. The front plate 1 and the back plate 2 are arranged to face each other so that the scan electrode 5 and the sustain electrode 6 intersect the data electrode 12, and the scan electrode 5, the sustain electrode 6 and the data electrode 12 intersect each other. As shown in FIG. 3, a discharge cell 15 is provided. The discharge space 3 is filled with, for example, a mixed gas of neon and xenon as a discharge gas. Note that the structure of the PDP is not limited to that described above, and for example, a structure having stripe-shaped partition walls may be used.

ここで、図2に示すように、放電セル15を形成する井桁形状の隔壁13は、データ電極12に平行に形成された縦隔壁13aと、この縦隔壁13aに直交するように形成した横隔壁13bとから構成されている。また、この隔壁13内に塗布して形成される蛍光体層14R、14G、14Bは、縦隔壁13aに沿ってストライプ状に青色蛍光体層14B、赤色蛍光体層14R、緑色蛍光体層14Gの順に配列して形成されている。   Here, as shown in FIG. 2, the cross-shaped barrier ribs 13 forming the discharge cells 15 include a vertical barrier rib 13a formed in parallel to the data electrode 12, and a horizontal barrier rib formed so as to be orthogonal to the vertical barrier rib 13a. 13b. The phosphor layers 14R, 14G, and 14B formed by coating in the barrier ribs 13 are formed of stripes of blue phosphor layers 14B, red phosphor layers 14R, and green phosphor layers 14G along the vertical barrier ribs 13a. They are arranged in order.

図3はこの図1、図2に示すPDPの電極配列図である。行方向に長いn本の走査電極Y1、Y2、Y3・・・Yn(図1の5)およびn本の維持電極X1、X2、X3・・・Xn(図1の6)が配列され、列方向に長いm本のデータ電極A1・・・Am(図1の12)が配列されている。そして、1対の走査電極Y1および維持電極X1と1つのデータ電極A1とが交差した部分に放電セル15が形成され、放電セル15は放電空間内にm×n個形成されている。また、前記走査電極Y1および維持電極X1は、図3に示すように、走査電極Y1−維持電極X1−維持電極X2−走査電極Y2・・・・の配列で繰り返すパターンで、前面板1に形成されている。そしてこれらの電極のそれぞれは、前面板1、背面板2の画像表示領域外の周辺端部に設けられた接続端子それぞれに接続されている。   FIG. 3 is an electrode array diagram of the PDP shown in FIGS. N scanning electrodes Y1, Y2, Y3... Yn (5 in FIG. 1) and n sustaining electrodes X1, X2, X3... Xn (6 in FIG. 1) are arranged in a row. M data electrodes A1... Am (12 in FIG. 1) that are long in the direction are arranged. Discharge cells 15 are formed at portions where the pair of scan electrodes Y1 and sustain electrodes X1 and one data electrode A1 intersect, and m × n discharge cells 15 are formed in the discharge space. Further, as shown in FIG. 3, the scan electrode Y1 and the sustain electrode X1 are formed on the front plate 1 in a pattern that repeats in the arrangement of the scan electrode Y1, the sustain electrode X1, the sustain electrode X2, the scan electrode Y2,. Has been. Each of these electrodes is connected to a connection terminal provided at a peripheral end portion outside the image display area of the front plate 1 and the back plate 2.

2、PDP装置の構成
次に、上述したPDPを用いたプラズマディスプレイ装置(以下、PDP装置と示す)の全体構成について説明する。
2. Configuration of PDP Device Next, the overall configuration of the above-described plasma display device using the PDP (hereinafter referred to as a PDP device) will be described.

図4はプラズマディスプレイ装置の全体構成を示すブロック図である。このPDP装置は、図1〜図3に示す構成のPDP21、画像信号処理回路22、データ電極駆動回路23、走査電極駆動回路24、維持電極駆動回路25、タイミング発生回路26および電源回路(図示せず)を備えている。また、データ電極駆動回路23は、PDP21のデータ電極12の一端に接続され、かつデータ電極12に電圧を供給するための半導体素子からなる複数のデータドライバを有している。データ電極12は、数本ずつのデータ電極12で1ブロックとして複数のブロックに分割し、そのブロック単位で複数のデータドライバをPDP21の下端部の電極引出部に接続して配置している。   FIG. 4 is a block diagram showing the overall configuration of the plasma display device. This PDP apparatus includes a PDP 21, an image signal processing circuit 22, a data electrode drive circuit 23, a scan electrode drive circuit 24, a sustain electrode drive circuit 25, a timing generation circuit 26, and a power supply circuit (not shown) configured as shown in FIGS. )). The data electrode drive circuit 23 includes a plurality of data drivers that are connected to one end of the data electrode 12 of the PDP 21 and are formed of semiconductor elements for supplying a voltage to the data electrode 12. The data electrode 12 is divided into a plurality of blocks as one block by several data electrodes 12, and a plurality of data drivers are connected to the electrode lead-out portion at the lower end of the PDP 21 in units of blocks.

図4において、画像信号処理回路22は、画像信号sigをサブフィールド毎の画像データに変換する。データ電極駆動回路23はサブフィールド毎の画像データを各データ電極A1〜Amに対応する信号に変換し、各データ電極A1〜Amを駆動する。タイミング発生回路26は水平同期信号Hおよび垂直同期信号Vをもとにして各種のタイミング信号を発生し、各駆動回路ブロックに供給している。走査電極駆動回路24はタイミング信号にもとづいて走査電極Y1〜Ynに駆動電圧波形を供給し、維持電極駆動回路25はタイミング信号にもとづいて維持電極X1〜Xnに駆動電圧波形を供給する。なお、維持電極側は、PDP21内、またはPDP21外において共通に接続された後、その共通接続配線が維持電極駆動回路25に接続されている。   In FIG. 4, the image signal processing circuit 22 converts the image signal sig into image data for each subfield. The data electrode drive circuit 23 converts the image data for each subfield into signals corresponding to the data electrodes A1 to Am, and drives the data electrodes A1 to Am. The timing generation circuit 26 generates various timing signals based on the horizontal synchronization signal H and the vertical synchronization signal V, and supplies them to each drive circuit block. Scan electrode drive circuit 24 supplies drive voltage waveforms to scan electrodes Y1 to Yn based on timing signals, and sustain electrode drive circuit 25 supplies drive voltage waveforms to sustain electrodes X1 to Xn based on timing signals. Note that the sustain electrode side is commonly connected in the PDP 21 or outside the PDP 21, and then the common connection wiring is connected to the sustain electrode drive circuit 25.

3、PDPの駆動について
次に、PDP21を駆動するための駆動電圧波形とその動作について図5を用いて説明する。図5はPDP21の各電極に印加する駆動電圧波形を示す図である。
3. Driving of PDP Next, a driving voltage waveform for driving the PDP 21 and its operation will be described with reference to FIG. FIG. 5 is a diagram showing drive voltage waveforms applied to the respective electrodes of the PDP 21.

本実施の形態によるPDP21においては、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドは初期化期間、書込み期間、維持期間を有している。   In PDP 21 according to the present embodiment, one field is divided into a plurality of subfields, and each subfield has an initialization period, an address period, and a sustain period.

3−1、初期化期間
第1サブフィールドの初期化期間では、データ電極A1〜Amおよび維持電極X1〜Xnを0(V)に保持し、走査電極Y1〜Ynに対して放電開始電圧以下となる電圧Vi1(V)から放電開始電圧を超える電圧Vi2(V)に向かって緩やかに上昇するランプ電圧を印加する。すると、すべての放電セルにおいて1回目の微弱な初期化放電を起こし、走査電極Y1〜Yn上に負の壁電圧が蓄えられるとともに維持電極X1〜Xn上およびデータ電極A1〜Am上に正の壁電圧が蓄えられる。ここで、電極上の壁電圧とは電極を覆う誘電体層や蛍光体層上等に蓄積した壁電荷により生じる電圧を指す。
3-1, Initialization Period In the initialization period of the first subfield, the data electrodes A1 to Am and the sustain electrodes X1 to Xn are held at 0 (V), and are equal to or lower than the discharge start voltage with respect to the scan electrodes Y1 to Yn. A ramp voltage that gradually rises from a voltage Vi1 (V) to a voltage Vi2 (V) that exceeds the discharge start voltage is applied. Then, the first weak initializing discharge is caused in all the discharge cells, negative wall voltages are accumulated on the scan electrodes Y1 to Yn, and positive walls on the sustain electrodes X1 to Xn and the data electrodes A1 to Am. The voltage is stored. Here, the wall voltage on the electrode refers to a voltage generated by wall charges accumulated on the dielectric layer or the phosphor layer covering the electrode.

その後、維持電極X1〜Xnを正の電圧Vh(V)に保ち、走査電極Y1〜Ynに電圧Vi3(V)から電圧Vi4(V)に向かって緩やかに下降するランプ電圧を印加する。すると、すべての放電セルにおいて2回目の微弱な初期化放電を起こし、走査電極Y1〜Yn上と維持電極X1〜Xn上との間の壁電圧が弱められ、データ電極A1〜Am上の壁電圧も書込み動作に適した値に調整される。   Thereafter, sustain electrodes X1 to Xn are maintained at positive voltage Vh (V), and a ramp voltage that gradually decreases from voltage Vi3 (V) to voltage Vi4 (V) is applied to scan electrodes Y1 to Yn. Then, the second weak initializing discharge is caused in all the discharge cells, the wall voltage between the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn is weakened, and the wall voltage on the data electrodes A1 to Am is reduced. Is also adjusted to a value suitable for the write operation.

3−2、書込み期間
続く書込み期間では、走査電極Y1〜Ynを一旦Vr(V)に保持する。次に、1行目の走査電極Y1に負の走査パルス電圧Va(V)を印加するとともに、データ電極A1〜Amのうち1行目に表示すべき放電セルのデータ電極Ak(k=1〜m)に正の書込みパルス電圧Vd(V)を印加する。このときデータ電極Akと走査電極Y1との交差部の電圧は、外部印加電圧(Vd−Va)(V)にデータ電極Ak上の壁電圧と走査電極Y1上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Akと走査電極Y1との間および維持電極X1と走査電極Y1との間に書込み放電が起こり、この放電セルの走査電極Y1上に正の壁電圧が蓄積され、維持電極X1上に負の壁電圧が蓄積され、データ電極Ak上にも負の壁電圧が蓄積される。
3-2, Addressing Period In the subsequent addressing period, the scan electrodes Y1 to Yn are temporarily held at Vr (V). Next, the negative scan pulse voltage Va (V) is applied to the scan electrode Y1 in the first row, and the data electrode Ak (k = 1 to 1) of the discharge cell to be displayed in the first row among the data electrodes A1 to Am. A positive write pulse voltage Vd (V) is applied to m). At this time, the voltage at the intersection of the data electrode Ak and the scan electrode Y1 is obtained by adding the wall voltage on the data electrode Ak and the wall voltage on the scan electrode Y1 to the externally applied voltage (Vd−Va) (V). And the discharge start voltage is exceeded. An address discharge is generated between data electrode Ak and scan electrode Y1 and between sustain electrode X1 and scan electrode Y1, and a positive wall voltage is accumulated on scan electrode Y1 of the discharge cell. And a negative wall voltage is also accumulated on the data electrode Ak.

このようにして、1行目に表示すべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vd(V)を印加しなかったデータ電極A1〜Amと走査電極Y1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。   In this manner, an address operation is performed in which address discharge is caused in the discharge cells to be displayed in the first row and wall voltage is accumulated on each electrode. On the other hand, since the voltage at the intersection of the data electrodes A1 to Am and the scan electrode Y1 to which the address pulse voltage Vd (V) is not applied does not exceed the discharge start voltage, the address discharge does not occur. The above address operation is sequentially performed until the discharge cell in the nth row, and the address period ends.

3−3、維持期間
続く維持期間では、走査電極Y1〜Ynには第1の電圧として正の維持パルス電圧Vs(V)を、維持電極X1〜Xnには第2の電圧として接地電位、すなわち0(V)をそれぞれ印加する。このとき書込み放電を起こした放電セルにおいては、走査電極Yi(i=1〜n)上と維持電極Xi上との間の電圧は維持パルス電圧Vs(V)に走査電極Yi上の壁電圧と維持電極Xi上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、走査電極Yiと維持電極Xiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層が発光する。そして走査電極Yi上に負の壁電圧が蓄積され、維持電極Xi上に正の壁電圧が蓄積される。このときデータ電極Ak上にも正の壁電圧が蓄積される。
3-3, Sustain Period In the subsequent sustain period, the scan electrode Y1 to Yn has a positive sustain pulse voltage Vs (V) as the first voltage, and the sustain electrodes X1 to Xn have the ground voltage as the second voltage. 0 (V) is applied respectively. In the discharge cell in which the address discharge has occurred at this time, the voltage between the scan electrode Yi (i = 1 to n) and the sustain electrode Xi is equal to the sustain pulse voltage Vs (V) and the wall voltage on the scan electrode Yi. This is a sum of the wall voltage on the sustain electrode Xi and exceeds the discharge start voltage. Then, a sustain discharge occurs between the scan electrode Yi and the sustain electrode Xi, and the phosphor layer emits light by the ultraviolet rays generated at this time. A negative wall voltage is accumulated on scan electrode Yi, and a positive wall voltage is accumulated on sustain electrode Xi. At this time, a positive wall voltage is also accumulated on the data electrode Ak.

書込み期間において書込み放電が起きなかった放電セルでは、維持放電は発生せず、初期化期間の終了時における壁電圧が保持される。続いて、走査電極Y1〜Ynには第2の電圧である0(V)を、維持電極X1〜Xnには第1の電圧である維持パルス電圧Vs(V)をそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極Xi上と走査電極Yi上との間の電圧が放電開始電圧を超えるので、再び維持電極Xiと走査電極Yiとの間に維持放電が起こり、維持電極Xi上に負の壁電圧が蓄積され走査電極Yi上に正の壁電圧が蓄積される。   In the discharge cells in which no address discharge has occurred in the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained. Subsequently, 0 (V) that is the second voltage is applied to scan electrodes Y1 to Yn, and sustain pulse voltage Vs (V) that is the first voltage is applied to sustain electrodes X1 to Xn. Then, in the discharge cell in which the sustain discharge has occurred, since the voltage between the sustain electrode Xi and the scan electrode Yi exceeds the discharge start voltage, the sustain discharge occurs again between the sustain electrode Xi and the scan electrode Yi, A negative wall voltage is accumulated on sustain electrode Xi, and a positive wall voltage is accumulated on scan electrode Yi.

3−4、第2サブフィールド以降
以降同様に、走査電極Y1〜Ynと維持電極X1〜Xnとに交互に輝度重みに応じた数の維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。こうして維持期間における維持動作が終了する。続くサブフィールドにおける初期化期間、書込み期間、維持期間の動作も第1サブフィールドにおける動作とほぼ同様のため、説明を省略する。
3-4, the second and subsequent subfields Similarly, the address discharge is caused in the address period by alternately applying the number of sustain pulses corresponding to the luminance weight to the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn. The sustain discharge is continuously performed in the discharged cells. Thus, the maintenance operation in the maintenance period is completed. The operations in the initialization period, address period, and sustain period in the subsequent subfield are substantially the same as those in the first subfield, and thus description thereof is omitted.

4、PDPの製造方法について
4−1、前面板の製造方法
フォトリソグラフィ法によって、前面基板4上に、走査電極5および維持電極6が形成される。走査電極5および維持電極6の材料には、銀(Ag)と銀を結着させるためのガラスフリットと感光性樹脂と溶剤などを含む電極ペーストが用いられる。まず、スクリーン印刷法などによって、電極ペーストが、前面基板4上に塗布される。次に、乾燥炉によって、電極ペースト中の溶剤が除去される。次に、所定のパターンのフォトマスクを介して、電極ペーストが露光される。
4. About manufacturing method of PDP 4-1. Manufacturing method of front plate Scan electrode 5 and sustain electrode 6 are formed on front substrate 4 by photolithography. As a material for scan electrode 5 and sustain electrode 6, an electrode paste containing silver (Ag), a glass frit for binding silver, a photosensitive resin, a solvent, and the like is used. First, an electrode paste is applied on the front substrate 4 by a screen printing method or the like. Next, the solvent in the electrode paste is removed by a drying furnace. Next, the electrode paste is exposed through a photomask having a predetermined pattern.

次に、電極ペーストが現像され、表示電極パターンが形成される。最後に、焼成炉によって、表示電極パターンが所定の温度で焼成される。つまり、表示電極パターン中の感光性樹脂が除去される。また、電極パターン中のガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していたガラスフリットが、ガラス化する。以上の工程によって、走査電極5および維持電極6が形成される。   Next, the electrode paste is developed to form a display electrode pattern. Finally, the display electrode pattern is fired at a predetermined temperature in a firing furnace. That is, the photosensitive resin in the display electrode pattern is removed. Further, the glass frit in the electrode pattern is melted. Thereafter, the glass frit that has been melted is vitrified by cooling to room temperature. Through the above steps, scan electrode 5 and sustain electrode 6 are formed.

ここで、電極ペーストをスクリーン印刷する方法以外にも、スパッタ法、蒸着法などを用いることができる。   Here, besides the method of screen printing the electrode paste, a sputtering method, a vapor deposition method, or the like can be used.

次に、誘電体層8が形成される。誘電体層8の材料には、誘電体ガラスフリットと樹脂と溶剤などを含む誘電体ペーストが用いられる。まずダイコート法などによって、誘電体ペーストが所定の厚みで走査電極5、維持電極6を覆うように前面基板4上に塗布される。次に、乾燥炉によって、誘電体ペースト中の溶剤が除去される。最後に、焼成炉によって、誘電体ペーストが所定の温度で焼成される。つまり、誘電体ペースト中の樹脂が除去される。また、誘電体ガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していた誘電体ガラスフリットが、ガラス化する。以上の工程によって、誘電体層8が形成される。ここで、誘電体ペーストをダイコートする方法以外にも、スクリーン印刷法、スピンコート法などを用いることができる。また、誘電体ペーストを用いずに、CVD(Chemical Vapor Deposition)法などによって、誘電体層8となる膜を形成することもできる。   Next, the dielectric layer 8 is formed. As a material for the dielectric layer 8, a dielectric paste containing a dielectric glass frit, a resin, a solvent, and the like is used. First, a dielectric paste is applied on the front substrate 4 by a die coating method or the like so as to cover the scan electrodes 5 and the sustain electrodes 6 with a predetermined thickness. Next, the solvent in the dielectric paste is removed by a drying furnace. Finally, the dielectric paste is fired at a predetermined temperature in a firing furnace. That is, the resin in the dielectric paste is removed. Further, the dielectric glass frit is melted. Thereafter, the cooled dielectric glass frit is vitrified by cooling to room temperature. Through the above steps, the dielectric layer 8 is formed. Here, besides the method of die coating the dielectric paste, a screen printing method, a spin coating method, or the like can be used. Alternatively, a film that becomes the dielectric layer 8 can be formed by a CVD (Chemical Vapor Deposition) method or the like without using the dielectric paste.

次に、誘電体層8上に保護膜9が形成される。   Next, a protective film 9 is formed on the dielectric layer 8.

以上の工程により前面基板4上に走査電極5、維持電極6、誘電体層8および保護膜9を有する前面板1が完成する。   Through the above steps, the front plate 1 having the scan electrode 5, the sustain electrode 6, the dielectric layer 8, and the protective film 9 on the front substrate 4 is completed.

4−2、背面板2の製造方法
フォトリソグラフィ法によって、背面基板10上に、データ電極12が形成される。データ電極12の材料には、導電性を確保するための銀(Ag)と銀を結着させるためのガラスフリットと感光性樹脂と溶剤などを含むデータ電極ペーストが用いられる。まず、スクリーン印刷法などによって、データ電極ペーストが所定の厚みで背面基板10上に塗布される。次に、乾燥炉によって、データ電極ペースト中の溶剤が除去される。次に、所定のパターンのフォトマスクを介して、データ電極ペーストが露光される。次に、データ電極ペーストが現像され、データ電極パターンが形成される。最後に、焼成炉によって、データ電極パターンが所定の温度で焼成される。つまり、データ電極パターン中の感光性樹脂が除去される。また、データ電極パターン中のガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していたガラスフリットが、ガラス化する。以上の工程によって、データ電極12が形成される。ここで、データ電極ペーストをスクリーン印刷する方法以外にも、スパッタ法、蒸着法などを用いることができる。
4-2, Manufacturing Method of Back Plate 2 Data electrodes 12 are formed on the back substrate 10 by photolithography. As a material of the data electrode 12, a data electrode paste containing silver (Ag) for ensuring conductivity, a glass frit for binding silver, a photosensitive resin, a solvent, and the like is used. First, the data electrode paste is applied on the back substrate 10 with a predetermined thickness by screen printing or the like. Next, the solvent in the data electrode paste is removed by a drying furnace. Next, the data electrode paste is exposed through a photomask having a predetermined pattern. Next, the data electrode paste is developed to form a data electrode pattern. Finally, the data electrode pattern is fired at a predetermined temperature in a firing furnace. That is, the photosensitive resin in the data electrode pattern is removed. Further, the glass frit in the data electrode pattern is melted. Thereafter, the glass frit that has been melted is vitrified by cooling to room temperature. The data electrode 12 is formed by the above process. Here, besides the method of screen printing the data electrode paste, a sputtering method, a vapor deposition method, or the like can be used.

次に、絶縁体層11が形成される。絶縁体層11の材料には、絶縁体ガラスフリットと樹脂と溶剤などを含む絶縁体ペーストが用いられる。まず、スクリーン印刷法などによって、絶縁体ペーストが所定の厚みでデータ電極12が形成された背面基板10上にデータ電極12を覆うように塗布される。次に、乾燥炉によって、絶縁体ペースト中の溶剤が除去される。最後に、焼成炉によって、絶縁体ペーストが所定の温度で焼成される。つまり、絶縁体ペースト中の樹脂が除去される。また、絶縁体ガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していた絶縁体ガラスフリットが、ガラス化する。以上の工程によって、絶縁体層11が形成される。ここで、絶縁体ペーストをスクリーン印刷する方法以外にも、ダイコート法、スピンコート法などを用いることができる。また、絶縁体ペーストを用いずに、CVD(Chemical Vapor Deposition)法などによって、絶縁体層11となる膜を形成することもできる。   Next, the insulator layer 11 is formed. As a material of the insulator layer 11, an insulator paste containing an insulator glass frit, a resin, a solvent, and the like is used. First, an insulating paste is applied by a screen printing method or the like so as to cover the data electrode 12 on the back substrate 10 on which the data electrode 12 is formed with a predetermined thickness. Next, the solvent in the insulator paste is removed by a drying furnace. Finally, the insulator paste is fired at a predetermined temperature in a firing furnace. That is, the resin in the insulator paste is removed. Moreover, the insulator glass frit is melted. Thereafter, by cooling to room temperature, the molten insulator glass frit is vitrified. The insulator layer 11 is formed by the above process. Here, in addition to the method of screen printing the insulator paste, a die coating method, a spin coating method, or the like can be used. In addition, a film to be the insulator layer 11 can be formed by CVD (Chemical Vapor Deposition) method or the like without using the insulator paste.

次に、フォトリソグラフィ法によって、隔壁13が形成される。隔壁13の材料には、フィラーと、フィラーを結着させるためのガラスフリットと、感光性樹脂と、溶剤などを含む隔壁ペーストが用いられる。まず、ダイコート法などによって、隔壁ペーストが所定の厚みで絶縁体層11上に塗布される。次に、乾燥炉によって、隔壁ペースト中の溶剤が除去される。次に、所定のパターンのフォトマスクを介して、隔壁ペーストが露光される。次に、隔壁ペーストが現像され、隔壁パターンが形成される。最後に、焼成炉によって、隔壁パターンが所定の温度で焼成される。つまり、隔壁パターン中の感光性樹脂が除去される。また、隔壁パターン中のガラスフリットが溶融する。その後、室温まで冷却することにより、溶融していたガラスフリットが、ガラス化する。以上の工程によって、隔壁13が形成される。ここで、フォトリソグラフィ法以外にも、サンドブラスト法などを用いることができる。   Next, the partition wall 13 is formed by photolithography. As a material of the partition wall 13, a partition wall paste including a filler, a glass frit for binding the filler, a photosensitive resin, a solvent, and the like is used. First, the barrier rib paste is applied on the insulator layer 11 with a predetermined thickness by a die coating method or the like. Next, the solvent in the partition wall paste is removed by a drying furnace. Next, the barrier rib paste is exposed through a photomask having a predetermined pattern. Next, the barrier rib paste is developed to form a barrier rib pattern. Finally, the partition pattern is fired at a predetermined temperature in a firing furnace. That is, the photosensitive resin in the partition pattern is removed. Further, the glass frit in the partition wall pattern is melted. Thereafter, the glass frit that has been melted is vitrified by cooling to room temperature. The partition wall 13 is formed by the above process. Here, in addition to the photolithography method, a sandblast method or the like can be used.

次に、蛍光体層14が形成される。蛍光体層14の材料には、蛍光体粒子とバインダと溶剤などとを含む蛍光体ペーストが用いられる。まず、ディスペンス法などによって、蛍光体ペーストが所定の厚みで隣接する複数の隔壁13間の絶縁体層11上および隔壁13の側面に塗布される。次に、乾燥炉によって、蛍光体ペースト中の溶剤が除去される。最後に、焼成炉によって、蛍光体ペーストが所定の温度で焼成される。つまり、蛍光体ペースト中の樹脂が除去される。以上の工程によって、蛍光体層14が形成される。ここで、ディスペンス法以外にも、スクリーン印刷法などを用いることができる。   Next, the phosphor layer 14 is formed. As a material for the phosphor layer 14, a phosphor paste containing phosphor particles, a binder, a solvent, and the like is used. First, the phosphor paste is applied to the insulating layer 11 between the plurality of adjacent barrier ribs 13 and to the side surfaces of the barrier ribs 13 by a dispensing method or the like. Next, the solvent in the phosphor paste is removed by a drying furnace. Finally, the phosphor paste is fired at a predetermined temperature in a firing furnace. That is, the resin in the phosphor paste is removed. The phosphor layer 14 is formed by the above steps. Here, in addition to the dispensing method, a screen printing method or the like can be used.

以上の工程により、背面基板10上に、データ電極12、絶縁体層11、隔壁13および蛍光体層14を有する背面板2が完成する。   Through the above steps, the back plate 2 having the data electrode 12, the insulator layer 11, the partition wall 13, and the phosphor layer 14 on the back substrate 10 is completed.

4−3、前面板1と背面板2との組立方法
まず、ディスペンス法などによって、背面板2の周囲に封着ペーストが塗布される。封着ペーストは、ビーズと低融点ガラス材料とバインダと溶剤などを含んでいてもよい。塗布された封着ペーストは、封着ペースト層(図示せず)を形成する。次に乾燥炉によって、封着ペースト層中の溶剤が除去される。その後、封着ペースト層は、約350℃の温度で仮焼成される。仮焼成によって、封着ペースト層中の樹脂成分などが除去される。次に、表示電極7とデータ電極12とが直交するように、前面板1と背面板2とが対向配置される。
4-3, Assembly Method of Front Plate 1 and Back Plate 2 First, a sealing paste is applied around the back plate 2 by a dispensing method or the like. The sealing paste may contain beads, a low-melting glass material, a binder, a solvent, and the like. The applied sealing paste forms a sealing paste layer (not shown). Next, the solvent in the sealing paste layer is removed by a drying furnace. Thereafter, the sealing paste layer is temporarily fired at a temperature of about 350 ° C. The resin component etc. in the sealing paste layer are removed by temporary baking. Next, the front plate 1 and the back plate 2 are arranged to face each other so that the display electrode 7 and the data electrode 12 are orthogonal to each other.

さらに、前面板1と背面板2の周縁部が、クリップなどにより押圧した状態で保持される。この状態で、所定の温度で焼成することにより、低融点ガラス材料が溶融する。その後、室温まで冷却することにより、溶融していた低融点ガラス材料がガラス化する。これにより、前面板1と背面板2とが気密封着される。最後に、放電空間にNe、Xeなどを含む放電ガスが封入されることによりPDP21が完成する。   Further, the peripheral portions of the front plate 1 and the back plate 2 are held in a state of being pressed by a clip or the like. In this state, the low melting point glass material is melted by firing at a predetermined temperature. Then, the low-melting-point glass material that has been melted is vitrified by cooling to room temperature. Thereby, the front plate 1 and the back plate 2 are hermetically sealed. Finally, a discharge gas containing Ne, Xe or the like is sealed in the discharge space, thereby completing the PDP 21.

5、維持電極側の端部付近領域について
本発明のPDPにおける維持電極側の電極端子周辺の構造について図6(a)および(b)を用いて説明する。
5. About the region near the end on the sustain electrode side The structure around the electrode terminal on the sustain electrode side in the PDP of the present invention will be described with reference to FIGS. 6 (a) and 6 (b).

本発明の維持電極側の電極端子周辺は、多数の維持電極6に電気的に接続され、かつ、PDP21の短辺方向に連続して形成された第1の共通電極28が形成されている。第1の共通電極28は、維持電極6と同様に、銀(Ag)と銀を結着させるためのガラスフリットと感光性樹脂と溶剤などを含む電極ペーストが用いられる。   In the vicinity of the electrode terminal on the sustain electrode side of the present invention, a first common electrode 28 that is electrically connected to a number of sustain electrodes 6 and is formed continuously in the short side direction of the PDP 21 is formed. As with the sustain electrode 6, an electrode paste containing silver (Ag), a glass frit for binding silver, a photosensitive resin, a solvent, and the like is used for the first common electrode 28.

第1の共通電極28より外側にさらに第2の共通電極29が形成される。第2の共通電極29も第1の共通電極28と同様にPDP21の短辺方向に連続して形成されている。第2の共通電極29は、第1の共通電極28と電気的に接続されているが、第1の共通電極28と第2の共通電極29とは連続して隣接していない。すなわち、図6(a)および(b)に示すように第1の共通電極28と第2の共通電極29は多数の維持電極6により接続されている。   A second common electrode 29 is further formed outside the first common electrode 28. Similarly to the first common electrode 28, the second common electrode 29 is also formed continuously in the short side direction of the PDP 21. The second common electrode 29 is electrically connected to the first common electrode 28, but the first common electrode 28 and the second common electrode 29 are not continuously adjacent to each other. That is, as shown in FIGS. 6A and 6B, the first common electrode 28 and the second common electrode 29 are connected by a large number of sustain electrodes 6.

このような構造をとっているのは、封着部材27との接着強度が共通電極28よりも強い前面基板4との接着領域を設けるためである。封着部材27と前面板1との接着強度が弱い場合はPDP21内の放電ガスがリークし、正常に点灯できなくなる場合がある。   The reason for adopting such a structure is to provide an adhesive region with the front substrate 4 whose adhesive strength with the sealing member 27 is stronger than that of the common electrode 28. When the adhesive strength between the sealing member 27 and the front plate 1 is weak, the discharge gas in the PDP 21 may leak and cannot be lit normally.

そして、維持電極6は、図4に示す維持電極駆動回路25から同一の駆動電圧を各維持電極6に印加する。   Then, sustain electrode 6 applies the same drive voltage to each sustain electrode 6 from sustain electrode drive circuit 25 shown in FIG.

さらに、この第2の共通電極29と電気的に接続され、複数の端子群(以下、電極端子群31と記載する)にグルーピングされた複数の電極端子30が形成される。各電極端子群31には、FPCが接続され、FPCは維持電極駆動回路に接続される。したがって、維持電極駆動回路からFPCを介して第2の共通電極から第1の共通電極を通って各々の維持電極6に電圧が印加される。維持電極6のそれぞれは電気的に短絡されているために、維持電極用の電極端子の数、FPCの数およびその取り付け位置には任意性がある。つまり、PDPのサイズや維持電極の本数などにより、電極端子30の数やFPCの数、取り付け位置は適宜変更され得る。   Further, a plurality of electrode terminals 30 that are electrically connected to the second common electrode 29 and grouped into a plurality of terminal groups (hereinafter referred to as electrode terminal group 31) are formed. Each electrode terminal group 31 is connected to an FPC, and the FPC is connected to a sustain electrode drive circuit. Therefore, a voltage is applied to each sustain electrode 6 from the second common electrode through the first common electrode via the FPC from the sustain electrode driving circuit. Since each of sustain electrodes 6 is electrically short-circuited, the number of electrode terminals for sustain electrodes, the number of FPCs, and their attachment positions are arbitrary. That is, the number of electrode terminals 30, the number of FPCs, and the mounting position can be appropriately changed depending on the size of the PDP, the number of sustain electrodes, and the like.

図6(a)には72本の維持電極と、6本ずつ4つの電極端子群31にグルーピングされた24本の電極端子30が第2の共通電極に電気的に接続されている。しかし、これらは図を見やすくするためのものであり、本実施の形態においては、例えば維持電極用の電極端子30は86本ずつ4個の電極端子群にグルーピングされている。   In FIG. 6A, 72 sustain electrodes and 24 electrode terminals 30 grouped in groups of 4 electrode terminals 31 in groups of 6 are electrically connected to the second common electrode. However, these are for making the drawing easy to see. In the present embodiment, for example, the electrode terminals 30 for sustain electrodes are grouped into four electrode terminal groups of 86 each.

また、第2の共通電極29は、第2の共通電極29と電気的に接続されたベタ状の熱伝導部32が複数形成される。熱伝導部32が形成される領域には電極端子30は形成されない。また、熱伝導部32は、維持電極6、第1の共通電極、および第2の共通電極と同じ材料から構成される。   In addition, the second common electrode 29 is formed with a plurality of solid heat conduction portions 32 electrically connected to the second common electrode 29. The electrode terminal 30 is not formed in the region where the heat conducting portion 32 is formed. The heat conducting unit 32 is made of the same material as the sustain electrode 6, the first common electrode, and the second common electrode.

図6(b)に示すように、この複数の熱伝導部32のうちPDP21の短辺方向中央に形成された熱伝導部32は、前面板1と背面板2とを貼り合わせる際の位置あわせを行うために、マーカー(以降センターマーカー33と呼ぶ)が形成されている。本実施の形態では、センターマーカーが形成される熱伝導部32は、横1.3mm、縦23.8mmの長方形と横2.7mm、縦18.8mmの長方形が合体した形状である。   As shown in FIG. 6 (b), among the plurality of heat conducting portions 32, the heat conducting portion 32 formed at the center in the short side direction of the PDP 21 is aligned when the front plate 1 and the back plate 2 are bonded together. For this purpose, a marker (hereinafter referred to as center marker 33) is formed. In the present embodiment, the heat conducting portion 32 on which the center marker is formed has a shape in which a rectangle having a width of 1.3 mm and a length of 23.8 mm is combined with a rectangle having a width of 2.7 mm and a length of 18.8 mm.

本発明のセンターマーカー33は熱伝導部32の一部の領域がくり抜かれているものである。本実施の形態では、センターマーカー33のサイズは一辺0.38mmの正方形を縦横2つずつ、0.24mmの間隔を空けてくり抜かれている。   The center marker 33 of the present invention has a part of the heat conduction portion 32 cut out. In the present embodiment, the size of the center marker 33 is hollowed out with a square of 0.38 mm on each side, vertically and horizontally, with an interval of 0.24 mm.

本発明では、銀で形成された熱伝導部32がデータ電極に平衡に延伸されて形成されているため、電極面積がより大きく、熱伝導部32の領域内に4つの正方形がくり抜かれた形でセンターマーカー33が形成されている。   In the present invention, since the heat conduction part 32 made of silver is formed to be balanced with the data electrode, the electrode area is larger, and four squares are hollowed out in the region of the heat conduction part 32. A center marker 33 is formed.

したがって、センターマーカー33の周辺部が熱伝導部32であるため、電極面積がより大きく、熱伝導率がより大きい。その結果、センターマーカー33付近における温度上昇をより低減できる。   Therefore, since the peripheral part of the center marker 33 is the heat conducting part 32, the electrode area is larger and the thermal conductivity is larger. As a result, the temperature rise near the center marker 33 can be further reduced.

次に、本実施の形態における維持電極6側の電極端子部30付近における温度分布について説明する。   Next, the temperature distribution in the vicinity of the electrode terminal portion 30 on the sustain electrode 6 side in the present embodiment will be described.

本発明者らは、本実施の形態における維持電極側の電極端子部付近の電極面積拡大による効果を確認するために本実施の形態におけるPDP21の温度分布を測定した。   The present inventors measured the temperature distribution of the PDP 21 in the present embodiment in order to confirm the effect of the electrode area expansion in the vicinity of the electrode terminal portion on the sustain electrode side in the present embodiment.

本実施の形態では、図7(a)に示すように、1個のFPCのみが電極端子群31に接続されており、PDP21の短辺方向中央に形成された熱伝導部32に隣接する電極端子群31にFPCが接続されている。その理由は、電流経路を最短にし、抵抗による供給電圧の低下を最大限小さくするためである。維持電極6への電流の経路を考慮したときに最も電流密度が小さくなる構成であるからである。   In the present embodiment, as shown in FIG. 7A, only one FPC is connected to the electrode terminal group 31, and the electrode adjacent to the heat conducting portion 32 formed at the center in the short side direction of the PDP 21. An FPC is connected to the terminal group 31. The reason for this is to minimize the current path and minimize the drop in supply voltage due to resistance. This is because the current density is the smallest when the current path to the sustain electrode 6 is taken into consideration.

温度上昇の測定は、PDP21を垂直に立てて行い、測定箇所は、第1の共通電極28よりも外周の領域で最も温度の高い箇所を1点目の測定箇所とし、1点目の測定箇所を中心にPDPの長辺方向と平行に左右1cmずつ離れた箇所をそれぞれ2点目の測定箇所と3点目の測定箇所とする。隣り合う温度測定箇所の温度差を計算し、温度差の大きい方を測定結果とした。つまり、2点目の測定箇所と1点目の測定箇所との温度差の方が1点目の測定箇所と3点目の測定箇所との温度差よりも大きい場合、2点目の測定箇所と1点目の測定箇所との温度差を測定結果とする。   The temperature rise is measured with the PDP 21 standing vertically, and the measurement location is the first measurement location where the temperature is the highest in the outer peripheral region of the first common electrode 28. A point separated by 1 cm from the left and right in parallel with the long side direction of the PDP is defined as a second measurement point and a third measurement point, respectively. The temperature difference between adjacent temperature measurement points was calculated, and the larger temperature difference was taken as the measurement result. That is, if the temperature difference between the second measurement location and the first measurement location is greater than the temperature difference between the first measurement location and the third measurement location, the second measurement location And the temperature difference between the first measurement location and the first measurement location.

本実施の形態1では、図7(a)に示すようにFPCが接続される電極端子群31が1つであり、PDP21の上部半分を点灯させた。すなわち、PDP21の上部50%の領域を表示パターンとして点灯させた。この点灯パターンでは、FPCが接続される電極端子群31の直上部の温度が上昇しやすい。そこで、FPCが接続される電極端子群31の直上部における3つの測定箇所における温度を測定し、温度差を求めた。   In the first embodiment, as shown in FIG. 7A, there is one electrode terminal group 31 to which the FPC is connected, and the upper half of the PDP 21 is lit. That is, the upper 50% area of the PDP 21 was turned on as a display pattern. In this lighting pattern, the temperature immediately above the electrode terminal group 31 to which the FPC is connected is likely to rise. Therefore, the temperature at three measurement locations immediately above the electrode terminal group 31 to which the FPC is connected was measured to determine the temperature difference.

一方、比較として、PDP21のセンターマーカー33が4つの正方形が電極と同じ銀で形成されており、熱伝導部32が延伸されて形成されていないPDP21において、同じ様に3箇所の温度を測定した。   On the other hand, as a comparison, in the PDP 21 in which the center marker 33 of the PDP 21 has four squares formed of the same silver as the electrode and the heat conducting portion 32 is not formed by being stretched, the temperatures at three locations were measured in the same manner. .

その結果、比較例として測定したPDP21の温度差が14.5℃であった。一方、本実施の形態におけるPDP21では、10.3℃であった。   As a result, the temperature difference of PDP21 measured as a comparative example was 14.5 ° C. On the other hand, in PDP21 in this Embodiment, it was 10.3 degreeC.

つまり、センターマーカー33の周囲に熱伝導部32を形成することで、電極面積が確保され、FPC接続付近の温度上昇が抑制されるという効果を奏することがわかった。   That is, it has been found that by forming the heat conducting portion 32 around the center marker 33, the electrode area is ensured and the temperature rise near the FPC connection is suppressed.

<実施の形態2>
次に、実施の形態2について説明する。実施の形態1と同じ内容部分は説明を省略する。
<Embodiment 2>
Next, a second embodiment will be described. The description of the same contents as in the first embodiment is omitted.

実施の形態2に示すPDP21は、電極端子群に接続されるFPCの接続数が2つである。図7(b)に示すように、PDP21の短辺方向に向かって1番目と4番目の計2つの電極端子群にFPCは接続されている。   The PDP 21 described in Embodiment 2 has two FPCs connected to the electrode terminal group. As shown in FIG. 7B, the FPC is connected to a total of two electrode terminal groups, the first and fourth, in the short side direction of the PDP 21.

本実施の形態2では、図7(b)に示すように、FPC34が接続される電極端子群31が2つであり、PDP21の下部1/4を点灯させた。すなわち、PDP21の下部25%の領域を表示パターンとして点灯させた。この点灯パターンでは、点灯する領域にFPC34が接続される電極端子群31の直下部の温度が上昇しやすい。そこで、FPC34が接続される電極端子群31の直下部における3つの測定箇所における温度を測定し、温度差を求めた。   In the second embodiment, as shown in FIG. 7B, there are two electrode terminal groups 31 to which the FPC 34 is connected, and the lower quarter of the PDP 21 is lit. That is, the lower 25% area of the PDP 21 was turned on as a display pattern. In this lighting pattern, the temperature immediately below the electrode terminal group 31 to which the FPC 34 is connected in the lighting area is likely to rise. Therefore, the temperature at three measurement locations immediately below the electrode terminal group 31 to which the FPC 34 is connected was measured to determine the temperature difference.

図8に示すように、比較としてのPDP21の温度差は6.5℃であったのに対し、実施の形態2におけるPDP21の温度差は6.3℃であった。実施の形態1と比較して温度上昇の低減効果は小さいが、熱伝導部における面積拡大により、温度上昇が抑制されていることがわかる。   As shown in FIG. 8, the temperature difference of the PDP 21 as a comparison was 6.5 ° C., whereas the temperature difference of the PDP 21 in the second embodiment was 6.3 ° C. Although the reduction effect of the temperature rise is small compared with Embodiment 1, it turns out that the temperature rise is suppressed by the area expansion in a heat conductive part.

なお、実施の形態1および2で示したFPCの数やセンターマーカーの形状は一例を示したに過ぎず、PDPの特性やプロセス仕様に応じて適宜最適な条件・形状に設定することが好ましい。   Note that the number of FPCs and the shape of the center marker shown in the first and second embodiments are merely examples, and it is preferable to set optimal conditions and shapes as appropriate according to the characteristics of the PDP and the process specifications.

くり抜かれるセンターマーカーの大きさは、センターマーカーのくり抜き領域は熱伝導部の横の長さの0.9倍の長さを正方形の最大サイズとすることができる。最大サイズの場合はくり抜かれた正方形は1つである。熱伝導部の横の長さの0.9倍の長さより大きくなると、電極面積が十分に確保されないため、温度上昇の抑制効果が小さくなる。一方、センターマーカーの大きさは前面板と背面板の貼り合わせ時にカメラで認識できるサイズであれば良い。   As for the size of the center marker to be cut out, the cutout area of the center marker can be 0.9 times the length of the lateral side of the heat conduction portion to be the maximum size of the square. In the case of the maximum size, one square is cut out. If the length is larger than 0.9 times the lateral length of the heat conducting portion, the electrode area is not sufficiently secured, and the effect of suppressing the temperature rise is reduced. On the other hand, the size of the center marker may be any size that can be recognized by the camera when the front plate and the back plate are bonded.

さらに、センターマーカーの形状は、円や三角形をくり抜いた形状であっても良い。   Furthermore, the shape of the center marker may be a shape in which a circle or a triangle is cut out.

また、図7などにはFPCが接続される電極端子群以外の領域にも電極端子群が形成されているが、FPCが接続されない電極端子群は全て熱伝導部であるほうが好ましい。それは、より電極の面積が大きくなり、維持電極駆動回路から流れる電流の集中が抑制されるからである。   Further, in FIG. 7 and the like, electrode terminal groups are formed in regions other than the electrode terminal group to which the FPC is connected. However, it is preferable that all electrode terminal groups to which the FPC is not connected are heat conducting portions. This is because the area of the electrode is further increased and concentration of current flowing from the sustain electrode driving circuit is suppressed.

以上のように本発明は、表示品質のより高いプラズマディスプレイパネルを提供する上で有用な発明である。   As described above, the present invention is useful for providing a plasma display panel with higher display quality.

1 前面板
2 背面板
3 放電空間
4 前面基板
5 走査電極
6 維持電極
5a、6a 下層
5b、6b 上層
7 表示電極
8 誘電体層
9 保護膜
10 背面基板
11 絶縁体層
12 データ電極
13 隔壁
14R、14G、14B 蛍光体層
15 放電セル
21 パネル
22 画像信号処理回路
23 データ電極駆動回路
24 走査電極駆動回路
25 維持電極駆動回路
26 タイミング発生回路
27 封着部材
28 第1の共通電極
29 第2の共通電極
30 電極端子
31 電極端子群
32 熱伝導部
33 センターマーカー
34 フレキシブル基板
DESCRIPTION OF SYMBOLS 1 Front plate 2 Back plate 3 Discharge space 4 Front substrate 5 Scan electrode 6 Sustain electrode 5a, 6a Lower layer 5b, 6b Upper layer 7 Display electrode 8 Dielectric layer 9 Protective film 10 Back substrate 11 Insulator layer 12 Data electrode 13 Partition 14R, 14G, 14B Phosphor layer 15 Discharge cell 21 Panel 22 Image signal processing circuit 23 Data electrode drive circuit 24 Scan electrode drive circuit 25 Sustain electrode drive circuit 26 Timing generation circuit 27 Sealing member 28 First common electrode 29 Second common Electrode 30 Electrode terminal 31 Electrode terminal group 32 Heat conduction part 33 Center marker 34 Flexible substrate

Claims (5)

複数の走査電極および複数の維持電極を形成した前面基板と、複数のデータ電極を形成した背面基板とを対向配置したプラズマディスプレイパネルであって、
複数の前記維持電極を電気的に短絡する第1の共通電極と、前記第1の共通電極に電気的に接続され前記第1の共通電極と平行に形成された第2の共通電極と、前記第2の共通電極に電気的に接続された複数の熱伝導部とを備え、
前記熱伝導部はベタ状に形成され、かつ、前記熱伝導部の一部がくり抜かれたくり抜き領域を含むことを特徴とするプラズマディスプレイパネル。
A plasma display panel in which a front substrate on which a plurality of scan electrodes and a plurality of sustain electrodes are formed and a rear substrate on which a plurality of data electrodes are formed are arranged to face each other.
A first common electrode that electrically short-circuits the plurality of sustain electrodes; a second common electrode that is electrically connected to the first common electrode and formed in parallel with the first common electrode; A plurality of heat conducting portions electrically connected to the second common electrode,
The plasma display panel according to claim 1, wherein the heat conducting part is formed in a solid shape and includes a cutout region in which a part of the heat conducting part is cut out.
前記くり抜き領域は、4つのくり抜き領域を有し、1つのくり抜き領域は縦横各々0.38mmであり、且つ、隣り合うくり抜き領域の間隔は0.24mmであることを特徴とする請求項1に記載のプラズマディスプレイパネル。 The cutout region has four cutout regions, each cutout region is 0.38 mm in length and width, and an interval between adjacent cutout regions is 0.24 mm. Plasma display panel. 前記熱伝導部は、前記維持電極と同様の材料で構成されていることを特徴とする請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the heat conducting unit is made of a material similar to that of the sustain electrode. 1つの前記熱伝導部と他の前記熱伝導部との間に電極端子群にグルーピングされた複数の電極端子が前記前面基板上に形成されていることを特徴とする請求項1に記載のプラズマディスプレイパネル。 2. The plasma according to claim 1, wherein a plurality of electrode terminals grouped into an electrode terminal group are formed on the front substrate between one heat conduction part and the other heat conduction part. Display panel. 前記第1の共通電極の一部が覆われるように封着フリットを塗布して、前記前面基板と前記背面基板とが封着されたことを特徴とする請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein a sealing frit is applied so as to cover a part of the first common electrode, and the front substrate and the rear substrate are sealed.
JP2012013726A 2012-01-26 2012-01-26 Plasma display panel Pending JP2013152889A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012013726A JP2013152889A (en) 2012-01-26 2012-01-26 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012013726A JP2013152889A (en) 2012-01-26 2012-01-26 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2013152889A true JP2013152889A (en) 2013-08-08

Family

ID=49049084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012013726A Pending JP2013152889A (en) 2012-01-26 2012-01-26 Plasma display panel

Country Status (1)

Country Link
JP (1) JP2013152889A (en)

Similar Documents

Publication Publication Date Title
US20090201279A1 (en) Plasma display device
JPH08212933A (en) Surface discharge type plasma display panel and its driving method
JP4650569B2 (en) Plasma display device
JP2013152889A (en) Plasma display panel
JP2013211120A (en) Plasma display panel
KR100962809B1 (en) Plasma display device
JP2013157118A (en) Plasma display panel
JP2013157117A (en) Plasma display panel
JP2013152838A (en) Plasma display panel
WO2007108119A1 (en) Three-electrode surface discharge display
WO2012102013A1 (en) Plasma display panel
WO2012101973A1 (en) Plasma display panel
US20090039783A1 (en) Display panel
WO2013111531A1 (en) Plasma display panel and display device
JP2013089292A (en) Plasma display panel
JPWO2007105480A1 (en) Plasma display device
WO2011096180A1 (en) Plasma display device
JP2013152888A (en) Plasma display panel and plasma display panel manufacturing method
JP2011253743A (en) Plasma display panel
JP2011181496A (en) Plasma display device
JP2012169267A (en) Plasma display panel
JP2013218980A (en) Plasma display panel
JP2013152836A (en) Plasma display panel manufacturing method
JP2010170762A (en) Plasma display panel
WO2013111530A1 (en) Plasma display panel