JP2013150275A - 整合回路 - Google Patents

Abstract

【課題】スイッチ側からのＥＳＤに対処しつつ広帯域でマッチングをとる。
【解決手段】本整合回路は、第１及び第２のキャパシタＣ１，Ｃ２と、第１及び第２のインダクタＬ１，Ｌ２とを有する。そして、第１のキャパシタＣ１の第１の端子はアンテナ１側に接続され、第１のキャパシタＣ１の第２の端子は、第２のキャパシタＣ２の第１の端子と第１のインダクタＬ１の第１の端子とに接続される。そして、第２のキャパシタＣ２の第２の端子は接地されている。また、第１のインダクタＬ１の第２の端子は、第２のインダクタＬ２の第１の端子とスイッチ２側とに接続され、第２のインダクタＬ２の第２の端子は接地されている。
【選択図】図４

Description

本発明は、高周波スイッチの整合回路に関する。

携帯電話のマルチバンド化に対処するために、高周波スイッチの切り替えパスは年々多くなって来ている。各パスにはトランジスタが使われ、パスのオン及びオフが制御される。切り替えパスの増加に伴い、信号を通したいパスに、オフ状態のパスに接続されるトランジスタの寄生容量が無視できないレベルとなってきており、寄生容量による特性劣化を抑えるために、整合回路が用いられるようになっている。具体的には、安価だが特性の良くないＣＭＯＳ（Complementary Metal Oxide Semiconductor）のスイッチを採用する場合に問題になる。さらに、近年では、携帯電話で用いられる周波数が７００ＭＨｚ乃至２．５ＧＨｚと広がっており、広帯域で整合させる整合回路が望まれている。

第１の従来技術としては、図１に示すような整合回路が存在している。図１に示した整合回路において、アンテナ１００１には、キャパシタＣ１０１の第１の端子とキャパシタＣ１０２の第１の端子とが接続されている。キャパシタＣ１０１の第２の端子は接地されている。キャパシタＣ１０２の第２の端子は、インダクタＬ１０１の第１の端子及びインダクタＬ１０２の第１の端子が接続されている。インダクタＬ１０１の第２の端子は接地されている。インダクタＬ１０２の第２の端子は、スイッチ１００２の端子に接続されている。スイッチ１００２は、この整合回路が接続されている端子に接続される複数の端子を有している。

このような整合回路については、スイッチ１００２側からのＥＳＤ（Electro-Static Discharge）に弱いという問題がある。具体的には、スイッチ１００２の入力端子に接続されている素子がインダクタＬ１０２のみになっているため、スイッチ１００２側からのＥＳＤを直列に配置されたインダクタＬ１０２が全て受けることになり、絶縁破壊などが起こりやすい。

また、第２の従来技術としては、図２に示すような整合回路が存在している。図２に示した整合回路において、アンテナ１００１には、キャパシタＣ１０３の第１の端子とインダクタＬ１０３の第１の端子とが接続されている。キャパシタＣ１０３の第２の端子は接地されている。インダクタＬ１０３の第２の端子は、インダクタＬ１０４の第１の端子及びスイッチ１００２側の端子に接続されている。インダクタＬ１０４の第２の端子は接地されている。

第２の従来技術によれば、スイッチ１００２側からのＥＳＤは、インダクタＬ１０３及びＬ１０４の２素子で受けることになるので、第１の従来技術よりはＥＳＤ耐性がある。しかしながら、インダクタＬ１０４をＥＳＤ用に設けることで生ずる不整合を広帯域でキャンセルするのが難しいという問題がある。

さらに、第３の従来技術としては、図３に示すような整合回路が存在している。図３に示した整合回路において、アンテナ１００１には、キャパシタＣ１０４の第１の端子及びインダクタＬ１０５の第１の端子が接続されている。キャパシタＣ１０４の第２の端子は接地されている。インダクタＬ１０５の第２の端子は、キャパシタＣ１０５の第１の端子に接続されている。キャパシタＣ１０５の第２の端子は、インダクタＬ１０６の第１の端子及びスイッチ１００２の端子に接続されている。インダクタＬ１０６の第２の端子は接地されている。

第３の従来技術によれば、スイッチ１００２側からのＥＳＤは、インダクタＬ１０６及びキャパシタＣ１０５の２素子で受けることになるので、第１の従来技術よりはＥＳＤ耐性がある。しかしながら、インダクタＬ１０６をＥＳＤ用に設けることで生ずる不整合を広帯域でキャンセルするのが難しいという問題がある。

特開２０１１−７７７２３号公報 特許第４００８８８１号公報 特許第４４３３０８７号公報

従って、本発明の目的は、一側面においては、スイッチ側からのＥＳＤに対処しつつ広帯域でマッチングをとることができる整合回路を提供することである。

本発明に係る整合回路は、第１及び第２のキャパシタと、第１及び第２のインダクタとを有する。そして、第１のキャパシタの第１の端子はアンテナ側に接続され、第１のキャパシタの第２の端子は、第２のキャパシタの第１の端子と第１のインダクタの第１の端子とに接続される。そして、第２のキャパシタの第２の端子は接地されている。また、第１のインダクタの第２の端子は、第２のインダクタの第１の端子とスイッチ側とに接続され、第２のインダクタの第２の端子は接地されている。

このような構成の整合回路であれば、スイッチ側には２素子が接続されているのでＥＳＤ対策がなされており、さらにアンテナ側にもキャパシタが接続されているので、広帯域での整合に柔軟に対応できるようになっている。

一側面によれば、スイッチ側からのＥＳＤに対処しつつ広帯域でマッチングをとることができる整合回路が得られる。

図１は、従来の整合回路の一例を示す図である。 図２は、従来の整合回路の他の例を示す図である。 図３は、従来の整合回路の他の例を示す図である。 図４は、本実施の形態に係る整合回路を示す図である。 図５は、周波数特性を説明するための図である。 図６は、本実施の形態に係る整合回路の適用例を示す図である。

本実施の形態に係る整合回路を図４に示す。本実施の形態に係る整合回路は、キャパシタＣ１及びＣ２とインダクタＬ１及びＬ２とを有する。そして、キャパシタＣ１の第１の端子はアンテナ１側に接続され、キャパシタＣ１の第２の端子は、キャパシタＣ２の第１の端子及びインダクタＬ１の第１の端子に接続されている。キャパシタＣ２の第２の端子は接地されている。インダクタＬ１の第２の端子は、インダクタＬ２の第１の端子及びスイッチ２の入力端子に接続されている。インダクタＬ２の第２の端子は接地されている。スイッチ２は、例えばＣＭＯＳスイッチであり、整合回路が接続されている端子に接続される複数の端子を有している。この複数の端子には、図６にも示すように複数のデュプレクサなどが接続される。

インダクタＬ２は、スイッチ２側からのＥＳＤ対策用のインダクタである。また、インダクタＬ１及びキャパシタＣ２は、スイッチ２に含まれる寄生容量をキャンセルしてマッチングをとるための素子である。さらに、キャパシタＣ１は、インダクタＬ１によって低域側で生ずる不整合をキャンセルしてマッチングをとるためのキャパシタである。また、このような整合回路は、ハイパスフィルタとローパスフィルタの組み合わせとなっている。

このような構成であれば、スイッチ２からのＥＳＤを、インダクタＬ１及びＬ２の両方で受けるので、ＥＳＤ耐性が高くなる。また、キャパシタＣ１が設けられているので、広帯域でのマッチングが実現されている。

例えば、図３に示した整合回路と図４に示した整合回路との周波数特性を比較する。例えば、キャパシタＣ１０４の容量は１．２ｐＦであり、インダクタＬ１０５のインダクタンス値は２．８５ｎＨであり、キャパシタＣ１０５の容量は５．９ｐＦであり、インダクタＬ１０６のインダクタンス値は１１ｎＨであるものとする。

また、キャパシタＣ１の容量は７．２５ｐＦであり、キャパシタＣ２の容量は０．９５ｐＦであり、インダクタＬ１のインダクタンス値は２．６ｎＨであり、インダクタＬ２のインダクタンス値は８．７ｎＨであるものとする。

そうすると図５に示すような周波数特性が得られる。図５において、横軸は周波数を表し、縦軸は減衰量（下方向が減衰量大）を表す。点線で挟まれた７００ＭＨｚ乃至２．７ＧＨｚの周波数帯域においては、本実施の形態に係る整合回路の減衰量が、第３の従来技術に係る整合回路の減衰量を下回っている。さらに、第３の従来技術に係る整合回路の場合、７００ＭＨｚ乃至２．７ＧＨｚの中間あたりで減衰量が大幅に増加している。これに対して本実施の形態に係る整合回路については、高域に向けて減衰量が増加しているが、それほど下がることない。すなわち、本実施の形態の方が広帯域で整合が実現されている。

このように本実施の形態に係る整合回路によれば、スイッチ２側からのＥＳＤにも対処でき、さらに広帯域でマッチングが実現されている。

本実施の形態の整合回路が接続されるスイッチ２には、図６に示すように、送信（Ｔｘ）及び受信（Ｒｘ）で信号を分離するための２つのデュプレクサ（Duplexer）と、３つのＳＡＷ（Saw Acoustic Wave）フィルタと、２つのローパスフィルタ（ＬＰＦ：Low Pass Filter）とが接続される場合がある。

以上本技術の実施の形態を述べたが、様々な変形が可能である。例えばスイッチ２はＣＭＯＳスイッチ以外のスイッチであっても良い。さらに、上で述べたよう効果を奏するために関係のない素子を付加するなど変形しても良い。また、携帯電話は１つの適用例にすぎず、他の種類の機器に使用しても良い。

Ｃ キャパシタ
Ｌ インダクタ

Claims (1)

1. 第１及び第２のキャパシタと、
   第１及び第２のインダクタと、
   を有し、
   前記第１のキャパシタの第１の端子はアンテナ側に接続され、
   前記第１のキャパシタの第２の端子は、前記第２のキャパシタの第１の端子と前記第１のインダクタの第１の端子とに接続され、
   前記第２のキャパシタの第２の端子は接地されており、
   前記第１のインダクタの第２の端子は、前記第２のインダクタの第１の端子とスイッチ側とに接続され、
   前記第２のインダクタの第２の端子は接地されている
   整合回路。

Images