JP2013149306A - 信号処理回路、信号処理方法、及び磁気ディスク装置 - Google Patents

信号処理回路、信号処理方法、及び磁気ディスク装置 Download PDF

Info

Publication number
JP2013149306A
JP2013149306A JP2012007935A JP2012007935A JP2013149306A JP 2013149306 A JP2013149306 A JP 2013149306A JP 2012007935 A JP2012007935 A JP 2012007935A JP 2012007935 A JP2012007935 A JP 2012007935A JP 2013149306 A JP2013149306 A JP 2013149306A
Authority
JP
Japan
Prior art keywords
processing
parameter
branch metric
circuit
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012007935A
Other languages
English (en)
Inventor
Nobuhiro Maeto
信宏 前東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012007935A priority Critical patent/JP2013149306A/ja
Priority to US13/559,947 priority patent/US9105301B2/en
Publication of JP2013149306A publication Critical patent/JP2013149306A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】パラメータをリアルタイムで調整することができる信号処理回路を実現する。
【解決手段】実施形態によれば、信号処理回路は、ビタビ復号器と、処理回路と、調整回路とを具備する。ビタビ復号器は、入力信号に基づきブランチメトリックを算出する。処理回路は、前記入力信号を処理するためのレイテンシが前記ビタビ復号器よりも低く、前記ビタビ復号器による処理結果と相関関係がある処理結果を出力する。調整回路は、前記処理回路による処理結果に基づき、前記ブランチメトリックを算出するために必要な第１のパラメータを調整する。
【選択図】図５

Description

本発明の実施形態は、ビタビ復号器のパラメータの調整が可能な信号処理回路、信号処理方法、及び磁気ディスク装置に関する。
近年、磁気ディスク装置において、磁気ディスクの記録密度を高めるための技術開発が進められている。また、磁気ディスクに記録されるデータは、誤り訂正能力を持った符号化アルゴリズムで符号化されている。
また、近年の磁気ディスクの高密度化等により、磁気ディスク装置のリードヘッドによってリードされる信号に含まれるノイズの影響を考慮する必要性が高まりつつある。
例えば、磁気ディスクの高記録密度化、リードヘッドの位置決め精度品質の劣化、及びライトヘッドの狭幅化に伴い、リードヘッドが隣接データトラックからのノイズをリードすることがあった。
特開平７−１８２７８６号公報 特許第３６４７７６１号公報 特開平１１−３５５１５１号公報
1つのトラック内でもデータセクタ間でＳ／Ｎ比にばらつきがあることがあり、データセクタ毎に調整された磁気ディスクのリードチャネルの最適化パラメータと、リード中のデータセクタに適用すべき最適化パラメータと、の間でミスマッチが発生することがある。つまり、リード中のデータセクタに対するＳ／Ｎ比のばらつきによる最適化パラメータへの影響をリアルタイム性を持って抑えるための調整が必要である。
本発明は、パラメータをリアルタイムで調整することができる信号処理回路及び磁気ディスク装置を提供することを目的とする。
実施形態によれば、信号処理回路は、ビタビ復号器と、処理回路と、調整回路とを具備する。ビタビ復号器は、入力信号に基づきブランチメトリックを算出する。処理回路は、前記入力信号を処理するためのレイテンシが前記ビタビ復号器よりも低く、前記ビタビ復号器による処理結果と相関関係がある処理結果を出力する。調整回路は、前記処理回路による処理結果に基づき、前記ブランチメトリックを算出するために必要な第１のパラメータを調整する。
実施形態に係る磁気ディスク装置のシステム構成例を示すブロック図。 同実施形態に係る磁気ディスク装置のリードチャネルの構成例を示すブロック図。 同実施形態に係る磁気ディスク装置の軟判定ビタビ復号器（ＳＯＶＡ）のシステム構成例を示すブロック図。 同実施形態に係る磁気ディスク装置によるリード処理時の概要を示す図。 同実施形態に係る磁気ディスク装置による最適化パラメータのアップデートの概要を示す図。 同実施形態に係る磁気ディスク装置のリードチャネルによって実行されるブランチメトリックの算出処理の手順を説明するためのフローチャート。 同実施形態に係る磁気ディスク装置のＳＯＶＡによる演算結果と低レイテンシ処理回路の処理結果との間の相関関係を示す図。
以下、図面を参照して、実施形態を説明する。
図１は、本実施形態に関する磁気ディスク装置の要部を示すブロック図である。
図１に示すように、磁気ディスク装置は大別して、ヘッド・ディスクアセンブリ（head-disk assembly：ＨＤＡ）、ヘッドアンプ集積回路（以下、ヘッドアンプＩＣ）１１と、ハードディスクコントローラ（ＨＤＣ）１５とから構成されている。
ＨＤＡは、記録媒体である磁気ディスク１と、スピンドルモータ（ＳＰＭ）２と、ヘッド１０を搭載しているアーム３と、ボイスコイルモータ（ＶＣＭ）４とを有する。磁気ディスク１は、スピンドルモータ２により回転する。アーム３とＶＣＭ４は、アクチュエータを構成している。アクチュエータは、ＶＣＭ４の駆動により、アーム３に搭載されているヘッド１０を磁気ディスク１上の指定の位置まで移動制御する。
ヘッド１０はスライダを本体として、当該スライダに実装されているライトヘッド１０Ｗ及びリードヘッド１０Ｒを有する。リードヘッド１０Ｒは、磁気ディスク１上のデータトラックに記録されているデータ（以下、リードデータと称す。）を読み出す（以下、リード時と称す。）。ライトヘッド１０Ｗは、磁気ディスク１上にデータ（以下、ライトデータと称す。）を書き込む（以下、ライト時と称す。）。
ヘッドアンプＩＣ１１は、プリアンプ及びライトドライバを有する。プリアンプは、リードヘッド１０Ｒにより読み出されたリード信号（以下、入力信号と称す。）を増幅して、リード／ライト（Ｒ／Ｗ）チャネル１２に伝送する。一方、ライトドライバは、Ｒ／Ｗチャネル１２から出力されるライトデータに応じたライト電流をライトヘッド１０Ｗに伝送する。
ＨＤＣ１５は、Ｒ／Ｗチャネル１２と、インターフェースコントローラ１３と、マイクロプロセッサ（ＭＰＵ）１４とを含む１チップの集積回路から構成されている。Ｒ／Ｗチャネル１２は、リードデータの信号処理を実行するリードチャネルと、ライトデータの信号処理を実行するライトチャネルとを含む。
インターフェースコントローラ１３は、ホストシステム２０とＲ／Ｗチャネル１２との間のデータ転送を制御する。
ＭＰＵ１４はドライブのメインコントローラであり、ＶＣＭ４を制御してヘッド１０の位置決めを行うサーボ制御を実行する。
次に、図２のブロック図を参照し、Ｒ／Ｗチャネル１２内のリードチャネルの機能の詳細について説明する。
リードチャネルは、プリアンプ４０、自動利得制御器（ＡＧＣ：Automatic Gain Control）４１、アシンメトリ補正回路（ＡＳＹＭ）４２、波形等化回路（ＣＴＦ）４３、アナログデジタルコンバータ（ＡＤＣ）４４、ＦＩＲフィルタ４５、軟判定ビタビ（ＳＯＶＡ: Soft Output Viterbi Algorithm）復号器４６、低密度パリティ検査（ＬＤＰＣ）デコーダ４７、ＰＬＬ５０、フィードフォワード（ＦＦ）変化量算出部４８、ＳＯＶＡパラメータ制御部４９等を備える。なお、以下、軟判定ビタビ復号器４６をＳＯＶＡと略称する。
ＡＧＣ４１は、プリアンプ４０、アシンメトリ補正回路４２、及びＦＦ変化量算出部４８と接続されている。また、ＡＧＣ４１は、可変利得アンプ（ＶＧＡ）４１ａを備える。プリアンプ４０によって増幅された入力信号は、ＶＧＡ４１ａに入力される。また、ＶＧＡ４１ａの出力結果は、ＦＦ変化量算出部４８に送られる。
アシンメトリ補正回路４２は、ＡＧＣ４１、波形等化回路４３、及びＦＦ変化量算出部４８と接続されている。アシンメトリ補正回路４２は、入力信号の上下非対称歪み（アシンメトリ）を補正する。アシンメトリの補正量は、ＦＦ変化量算出部４８に送られる。また、アシンメトリ補正回路４２の出力値は、波形等化回路４３に送られる。
波形等化回路４３は、アシンメトリ補正回路４２及びＡＤＣ４４と接続されている。波形等化回路４３は、ローパスフィルタであり、アシンメトリ補正回路４２の出力結果の信号の波形を等化する。波形等化回路４３の出力結果は、ＡＤＣ４４に出力される。
ＡＤＣ４４は、波形等化回路４３、ＦＩＲフィルタ４５、及びＰＬＬ５０と接続されている。ＡＤＣ４４は、ＰＬＬ５０による位相同期信号を用いて、波形等化回路４３によって波形等化されたアナログ信号を量子化しデジタル信号に変換する。ＡＤＣ４４の出力信号は、ＦＩＲフィルタ４５に送られる。
ＦＩＲフィルタ４５は、ＡＤＣ４４及びＳＯＶＡ４６と接続されている。ＦＩＲフィルタ４５は、ＡＤＣ４４のデジタル出力信号に対して波形等化を行う。ＦＩＲフィルタ４５の出力結果は、ＳＯＶＡ４６に送られる。
ＳＯＶＡ４６は、軟判定のビタビ復号器であり、ＦＩＲフィルタ４５、ＬＤＰＣデコーダ４７、及びＳＯＶＡパラメータ制御部４９と接続されている。ＳＯＶＡ４６は、ＦＩＲフィルタ４５の出力信号の復号処理を行い、その結果を信頼性情報（Soft information）としてＬＤＰＣデコーダ４７に送る。
ＬＤＰＣデコーダ４７は、ＳＯＶＡ４６と接続されており、ＳＯＶＡ４６から受信した軟判定結果である信頼性情報に基づき、低密度パリティ行列を用いて、入力信号の誤りを訂正するための処理を行う。
位相同期回路（PLL：Phase Locked Loop）５０は、位相同期回路であり、ＡＤＣ４４及びＦＦ変化量算出部４８と接続されている。ＰＬＬ５０のエラー推定量はＦＦ変化量算出部４８に送られる。
ＦＦ変化量算出部４８は、ＡＧＣ４１、アシンメトリ補正回路４２、ＰＬＬ５０、及びＳＯＶＡパラメータ制御部４９と接続されている。ＦＦ変化量算出部４８は、最適化パラメータを調整するために必要な低レイテンシ処理回路の演算結果の変化量（以下、低レイテンシ演算変化量と称す。）を算出する。最適化パラメータ（あるいは、内部パラメータとも称す。）とは、リードチャネルにおける処理に用いるパラメータであり、例えば最尤復号回路であるビタビ復号器におけるブランチメトリック演算処理において用いる信号平均値、ノイズ分散値、及び／または白色化フィルタのタップ係数等である。低レイテンシ信号処理回路演算結果とは、AGC４１の補正量フィードバック値、PLL５０のエラー推定量、アシンメトリ補正量結果など、最尤復号器演算結果と相関があり、レイテンシが短くリアルタイムで最尤復号器にフィードフォワード可能な値である。ＳＯＶＡパラメータ制御部４９は、例えばＦＦ変化量算出部４８及びＦＩＲフィルタ４５の出力値に応じて、SOVA内におけるノイズ分散値、白色化フィルタの係数、及び/または信号平均値の理想値を補正する。具体的には、ＳＯＶＡパラメータ制御部４９は、低レイテンシ演算変化量（変動量）に基づき、例えば、式１乃至式４に示すような計算式を用いて、少なくとも１つの最適化パラメータを算出する。
Ideal sample(t) = ideal sample(t-1) * |(1 + (VGA value(t) - VGA value(t-1)) / VGA value(t))| （式１）
sigma(t) = sigma(t-1) * |(1 + (VGA value(t) - VGA value(t-1)) / VGA value(t))| （式２）
f1(t) = f1(t-1) * |(1 + (VGA value(t) - VGA value(t-1)) / VGA value(t))| （式３）
f2(t) = f1(t-1) * |(1 + (VGA value(t) - VGA value(t-1)) / VGA value(t))| （式４）
ｔは、データセクタ番号である。Ideal sample(t)は、ｔ番目のデータセクタに対応する信号平均値の理想値である。sigma(t)は、入力信号に含まれるノイズの分散値である。ｆ１（ｔ）は、ｔ番目のデータセクタに対応する白色化フィルタの１つ目のタップ係数であり、ｆ２（ｔ）は、ｔ番目のデータセクタに対応する白色化フィルタの２つ目のタップ係数である。なお、白色化フィルタのタップ数は３つを想定している。ＶＧＡ value(t)は、ｔ番目のデータセクタに対応するＶＧＡの出力値である。なお、式１乃至式４は、ＶＧＡの出力値の変化量に基づき算出される最適化パラメータの値である。アシンメトリ補正量またはエラー推定量を用いて最適化パラメータを算出する場合は、式１乃至式４のＶＧＡ value(t)を、ｔ番目のデータセクタに対応するアシンメトリ補正量の値またはｔ番目のデータセクタに対応するエラー推定量の値に置き換えればよい。
また、積演算を用いた式１乃至式４のようなあらかじめ定められた計算式の代わりに、式５乃至式８のような和演算を用いて、各最適化パラメータを算出してもよい。
Ideal sample(t) = ideal sample(t-1) + (1 + (VGA value(t) - VGA value(t-1)) / VGA value(t)) （式５）
sigma(t) = sigma(t-1) + (1 + (VGA value(t) - VGA value(t-1)) / VGA value(t)) （式６）
f1(t) = f1(t-1) + (1 + (VGA value(t) - VGA value(t-1)) / VGA value(t)) （式７）
f2(t) = f1(t-1) + (1 + (VGA value(t) - VGA value(t-1)) / VGA value(t)) （式８）
このように、リアルタイムアップデート補正手法では、式1乃至式４に示すように、VGA回路等の低レイテンシ処理回路のフィードバック値の変動量と１つ前のデータセクタに対応する最尤復号器内の最適化パラメータとを掛け合わせることで、信号やノイズの変動量をリアルタイム追従することにより最適化パラメータをより最適な値へ調整（補正）することができる。また、リアルタイムパラメータ補正手法では、VGA４１ａのフィードバック値の変動量を最尤復号器内の最適化パラメータに掛け合わせることに代えて、式５乃至式８に示すような和差演算を用いてもよい。
ＦＦ変化量算出部４８によって算出された低レイテンシ演算変化量を示す信号はＳＯＶＡパラメータ制御部４９に送られる。
ＳＯＶＡパラメータ制御部４９は、ＦＦ変化量算出部４８及びＳＯＶＡ４６と接続されている。ＳＯＶＡパラメータ算出部４９によって行われる処理の詳細については図３を参照して述べるが、ＳＯＶＡパラメータ制御部４９は、ＦＦ変化量算出部４８によって算出された、式１乃至式４あるいは式５乃至式８に示すようなｔ番目のデータセクタに対応する低レイテンシ演算変化量に基づき、各最適化パラメータを調整し、調整した各最適化パラメータをＳＯＶＡ４６に送る。
また、ＳＯＶＡパラメータ制御部４９は、データセクタ毎に、最適化パラメータを更新する。例えば、ＳＯＶＡパラメータ制御部４９は、ＦＩＲの出力結果に含まれるデータセクタを識別するための識別子等を受信したタイミングで、更新された最適化パラメータを示す信号をＳＯＶＡ４６に送信してもよい。
次に、図３を参照し、ＳＯＶＡ４６のより詳細な機能について説明する。
ＳＯＶＡ４６は、白色化フィルタ５３、ブランチメトリック算出部５４、及びリードチャネル再構築部５５を備える。
白色化フィルタ５３は、ＦＩＲフィルタ４５の出力信号を白色化するための処理を行う。白色化フィルタ５３の出力信号はブランチメトリック算出部５４に送られる。また、白色化フィルタ５３のタップ係数は、ＳＯＶＡパラメータ制御部４９から受信される信号に基づき決定される。
ブランチメトリック算出部５４は、ＳＯＶＡパラメータ制御部４９から受信するブランチメトリックを算出するためのパラメータを示す信号Ｓ２と、白色化フィルタ５３から受信する白色化フィルタ出力値ｖｋと、に基づきブランチメトリックを算出する。ブランチメトリックは、以下の計算式を用いて算出される。
Figure 2013149306
ｋは受信信号のビット番号、ＢＭｋは算出されたブランチメトリックの値、σは入力信号に含まれるノイズの標準偏差、ｎは白色化フィルタ５３のタップ係数、ＬはＰＲ長、ｆｎは白色化フィルタ５３のタップ係数、及びａｋは受信データ系列を示している。また、式９の項「Σ fn＊ak-n」は白色化フィルタの理想出力サンプル値（信号平均値の理想値）を示している。
信号Ｓ２は、ＳＯＶＡパラメータ制御部４９によって補正されたσ及びＳＯＶＡパラメータ制御部４９によって補正された信号平均値の理想値を示す信号である。
ブランチメトリック算出部５４は、算出したＢＭｋを信頼性情報（Soft information）としてＬＤＰＣ復号器４７及びリードチャネル再構築部５５に出力する。
リードチャネル再構築部５５は、ブランチメトリック算出部５４とＳＯＶＡパラメータ制御部４９と接続されている。リードチャネル再構築部５５は、ブランチメトリック算出部５４の出力結果に基づき、例えば上述したような過去アップデート調整方法における１つ前のデータセクタの最適化パラメータを次のデータセクタで用いる最適化パラメータに適用するために必要な処理等を行ってもよい。
ＳＯＶＡパラメータ制御部４９は、上述したように、ＦＦ変化量算出部出力値に基づき第１のパラメータを制御する。具体的には、ＦＦ変化量算出部出力値とＦＩＲ出力値とに基づき、信号Ｓ１を白色化フィルタ５３に送り、信号Ｓ２をブランチメトリック算出部５４に送る。例えば、ＳＯＶＡパラメータ制御部４９は、第１のデータセクタの入力信号に関するＦＩＲ出力値を検出し、信号Ｓ１及び信号Ｓ２を送信してもよい。
上記説明は、式１乃至式８を用いて最適化パラメータを算出したが、以下はその変形例について述べる。
ＳＯＶＡパラメータ制御部４９は、ＦＦ変化量算出部４８の出力結果に基づき既に調整された第１のデータセクタに対する第１の最適化パラメータの値（式1乃至式８より算出された最適化パラメータ）と、リードチャネル再構築部５５から受信される過去に調整された第２の最適化パラメータ、例えば前データセクタに対して調整された最適化パラメータと、を組み合わせて第１のデータセクタに対する第３の最適化パラメータを算出してもよい。あるいは、第１の最適化パラメータと第２の最適化パラメータとを一定の比率で重み付けすることによって、第１のデータセクタに対する第３の最適化パラメータを算出してもよい。つまり、図４を参照して後述するような第１のデータセクタと第２のデータセクタとの間のＳ／Ｎ比のばらつきに対して、例えば前述したようなビタビ復号器が、第１のデータセクタをリードするよりも前の時点での自回路である当該ビタビ復号器の回路動作結果を、反映することによって、最適化パラメータが調整される。換言すると、最適化パラメータは、過去の動作処理結果に基づき、調整できる（過去アップデート調整方式）。
また、ブランチメトリックを算出するための回路は、ＳＯＶＡ４６のような軟判定ビタビ復号器でなくてもよく、例えば硬判定処理を行う復号器であってもよい。
次に、図４を参照し、入力信号に含まれるノイズの変化によるＲ／Ｗチャネル１２内の信号の値の変化について述べる。
点線２１は、ライトデータが書き込まれる磁気ディスク１上の理想的なデータトラックの内周と外周との位置を示している。実線２２は、ライトデータが実際に書き込まれる磁気ディスク１上のデータトラックの内周と外周との位置を示している。矢印２５は、データトラック上のリード方向を示している。リードヘッド位置１０Ｒａは、矢印２５に沿ってリードが行われた場合における、リードヘッド１０Ｒの磁気ディスク１上の開始位置を示している。リードヘッド位置１０Ｒｂは、矢印２５に沿ってリードが行われた場合における、リードヘッド１０Ｒの磁気ディスク１上の終了位置を示している。符号２３は、入力信号に含まれる信号対ノイズ比（Ｓ／Ｎ比）を示している。符号２４は、Ｒ／Ｗチャネル１２内の処理信号の値、例えばＶＧＡ４１ａのフィードバック値、を示している。
磁気ディス装置は、1つのトラック内にデータセクタが連続して配置されており、理想的にはデータセクタ間において特性に差がないように設計されるべきである。しかしながら、ライトデータは、点線２１で囲まれたエリアに書き込まれるのではなく、実際には実線２２で囲まれたエリアに書き込まれることがある。具体的には、点線２１に対して実線２２は、図示するように、うねりを持っている。例えば、実線２２は、データセクタ２６（第２のデータセクタ）において、点線２１よりも、図中の上方向にずれた位置にある。つまり、この場合、理想的なライトデータのデータトラックの領域に対して、図中の上方向にずれた位置にライトデータが書き込まれていることを示している。一方、データセクタ２７（第１のデータセクタ）において、点線２１よりも、図中の下方向にずれた位置にある。つまり、この場合、理想的なライトデータトラックの領域に対して、図中の下方向にずれた位置にライトデータが書き込まれていることを示している。
このように、実際にライトデータが書き込まれるエリアは、理想的なエリアとは異なるエリアであるため、リードヘッド１０Ｒは、あるデータセクタのリード時、ノイズを含んだ入力信号を得る場合がある。
例えば、図４において、リードヘッド位置１０Ｒａが磁気ディスク１上の第２のデータセクタの位置に対応し、リードヘッド位置１０Ｒｂが磁気ディスク１上の第１のデータセクタの位置に対応する場合を想定する。第２のデータセクタが第１のデータセクタに隣接している場合を想定する。この場合、第２のデータセクタに対して第１のデータセクタの符号２３で示されるＳ／Ｎ比が低下していることが、図４から分かる。
このように、矢印２５に沿ってリードヘッド１０Ｒを移動させた場合、ライトデータが理想的なエリアに対してうねりを持って書き込まれているために、Ｓ／Ｎ比が変化する場合がある。図４に示すような、ライトデータのうねりは、ライト時のサーボ位置決め精度品質の劣化に起因している。また、図４に示すように、Ｓ／Ｎ比が低下すると、これにともない、ＶＧＡ４１ａのフィードバック値が上昇していることが分かる。また、隣接するトラックから受けるノイズの影響により、Ｓ／Ｎ比にばらつきが生じる。例えば、ライト時に、実線２２で示すエリアに、ライトヘッド１０Ｗによって、データがライトされた場合において、リード時に、リードヘッド１０Ｒによって矢印２５に沿って書き込まれているデータをリードすると、隣接するトラック、例えばデータセクタ２６及びデータセクタ２７を含むトラックに隣接するトラックからノイズを受けることがある。
次に、図５を参照し、最適化パラメータをリアルタイムでアップデートする方法であるリアルタイムアップデート調整方式の概要について説明する。
図５では、あるデータトラックの連続する複数のデータセクタをシーケンシャルにリードする場合を想定している。連続する複数のデータセクタは、図５で、６つのデータセクタ（Ｓｅｃ１（Ｍ）乃至Ｓｅｃ６（Ｍ））で示されている。また、Ｓｅｃ１（Ｍ）乃至Ｓｅｃ６（Ｍ）の各々は、Ｓｅｃ１（Ｍ）からＳｅｃ６（Ｍ）まで、順にリードされる。また、Ｓｅｃ１（Ｍ）の左端を時刻Ｔ＝０とする。つまり、時刻Ｔ＝０に、１つ目のデータセクタＳｅｃ１（Ｍ）をリードするための処理が開始したことを示している。
次に、リードチャネルにおける信号処理回路の１つであるＡＧＣ４１を例にして説明する。Ｓｅｃ１（Ａ）乃至Ｓｅｃ６（Ａ）の各々の例えば左端は、Ｓｅｃ１（Ｍ）乃至Ｓｅｃ６（Ｍ）の各々に対してリードチャネル内のＡＧＣ４１の出力結果が得られる時間軸上の位置を示している。例えば、Ｓｅｃ１（Ａ）の左端を時刻Ｔ＝ｔ１とする。Ｓｅｃ１（Ａ）はＳｅｃ１（Ｍ）に対するＡＧＣ４１の出力結果が得られる時間軸上の位置であり、時刻Ｔ＝０に、リードの処理を開始した後、時間ｔ１経過し、ＡＧＣ４１の出力結果を得ることができることを意味している。また、例えば、時刻Ｔ＝ｔ３に、Ｓｅｃ１（Ｍ）において最後にリードされるリードデータに対するＡＧＣ４１の出力結果を得ることを示している。
また、Ｓｅｃ１（Ｆ）乃至Ｓｅｃ６（Ｆ）の各々は、Ｓｅｃ１（Ｍ）乃至Ｓｅｃ６（Ｍ）の各々に対してリードチャネル内のＦＩＲフィルタ４５の出力結果が得られる時間軸上の位置を示している。Ｓｅｃ１（Ｓ）乃至Ｓｅｃ６（Ｓ）の各々は、Ｓｅｃ１（Ｍ）乃至Ｓｅｃ６（Ｍ）の各々に対してリードチャネル内のＳＯＶＡ４６の出力結果が得られる時間軸上の位置を示している。例えば、時刻Ｔ＝ｔ２に、Ｓｅｃ１（Ｍ）の先頭に書き込まれているリードデータに対してＦＩＲフィルタ４５の出力結果が得られる。また、時刻Ｔ＝ｔ４に、Ｓｅｃ１（Ｍ）内で最後にリードされるリードデータに対してＦＩＲフィルタ４５の出力結果が得られる。
また、符号３０は、ＡＧＣ４１の出力結果を取得した時刻からＳＯＶＡ４６の出力結果を取得した時刻までの時間を示すレイテンシである。具体的には、時刻Ｔ＝ｔ１に、Ｓｅｃ１（Ｍ）に対するＡＧＣ回路の出力結果を取得し、その出力結果に対応するＳＯＶＡ４６の出力結果を時刻Ｔ＝ｔ５に取得することを示している。
リアルタイムアップデート調整方式は、過去アップデート調整方式と異なり、同一のデータセクタに対する処理結果に基づき、最適化パラメータの調整を行う。リアルタイムアップデート調整は、最尤復号器であるビタビ復号器によって、最尤復号であるビタビ復号が実行される前段階において、ビタビ復号を行っているデータセクタに対するノイズ量を推定することによって最適化パラメータを調整し、最尤復号を実行することを意味する。
具体的には、図５で、同一のデータセクタをＳｅｃ１とした場合、Ｓｅｃ１（Ａ）からＳｅｃ１（Ｓ）への矢印が、Ｓｅｃ１（Ｍ）に対するＡＧＣ４１の出力結果に基づき、Ｓｅｃ１（Ｍ）に対するＳＯＶＡ４６における最適化パラメータを調整することを意味している。
一方、過去アップデート調整方式に関して、Ｓｅｃ１（Ｓ）からＳｅｃ２（Ｓ）への矢印が、Ｓｅｃ１（Ｍ）に対するＳＯＶＡ４６による出力結果に基づき、Ｓｅｃ２（Ｍ）に対するＳＯＶＡ４６における最適化パラメータを調整することを意味する。
リアルタイムパラメータ調整方式は、同一のデータセクタに対するＳＯＶＡ４６とは異なる回路の演算結果を用いるため、ＳＯＶＡ４６よりも短いレイテンシの同一のデータセクタに対する処理回路（以下、低レイテンシ処理回路と称す。）が必要である。上述の説明では、この低レイテンシ処理回路がＡＧＣ４１である場合を想定している。また、ＡＧＣ４１がＳＯＶＡ４６に対して低レイテンシであるとは、図５において、時刻Ｔ＝ｔ５の値よりも時刻Ｔ＝ｔ３の値が小さいということと等価であってもよい。
以上のように、図５を参照して説明したように、リアルタイムアップデート調整方式は、第１のデータセクタにおいて、レイテンシが短いＡＧＣ４１等の出力結果を、ＡＧＣ４１等のレイテンシよりも長いレイテンシを持つＳＯＶＡ４６にフィードフォワードすることによって、Ｓ／Ｎ比の変化量を予測し、ＳＯＶＡ４６の最適化パラメータを調整（補正）することができる。そのため、調整後（補正後）の最適化パラメータを用いて、第１のデータセクタにおける最尤度復号をリアルタイムで実行することができる。
次に図６を参照し、ブランチメトリックを算出するための処理の手順の一例について説明する。
ブロック６２で、ＡＧＣ４１が、リードデータに対する処理を行う。例えば、ＡＧＣ４１がプリアンプ４０の出力結果に基づき、利得を制御するための利得制御処理を行う。利得制御処理は、例えば、ＡＳＹＭ４２に出力する出力信号の電圧値を、ＶＧＡによって一定に保つ処理である。
ブロック６４で、ＦＦ変化量算出部４８が、ＡＧＣ４１の処理結果の変化量を算出する。ＡＧＣ４１の処理結果の変化量とは、例えば、ＶＧＡの出力値の変化量である。
ブロック６６で、ＳＯＶＡパラメータ制御部４９が、ＦＦ変化量算出部４８によって算出された変化量に基づき、ブランチメトリックのパラメータを調整する。
ブロック６８で、ブランチメトリック算出部５４が、ＳＯＶＡパラメータ制御部４９によって調整されたパラメータを用いて、ブランチメトリックを算出する。
最後に、図７を参照し、ブランチメトリックの算出結果と低レイテンシ処理回路との相関関係の一例を示す。
図７は、ブランチメトリックの算出結果と低レイテンシ処理回路との相関関係の一例として、ＳＯＶＡ４６の出力結果のビットエラーレート（ＢＥＲ）とＡＧＣ４１内のＶＧＡ４１ａの出力値との相関関係を示す分布図である。ＳＯＶＡ４６のＢＥＲとＶＧＡ４１ａの出力値との間に、例えば、直線８０で示すような比例関係があり、ＳＯＶＡ４６のＢＥＲとＶＧＡ４１ａの出力値との間に相関関係があるとすることができる。
なお、相関関係は、図７に示すような比例関係に限定する必要はなく、例えば、ブランチメトリックの算出結果の値と低レイテンシ処理回路の演算結果の値との間に、低レイテンシ処理回路の演算結果の値の変化量とブランチメトリックの算出結果の値の変化量を予測するために必要な規則性があればよい。
以上説明したように、本実施形態によれば、磁気ディスク装置のリードチャネルで最尤復号を行う場合に用いる最尤復号器の最適化パラメータが、リード中の該当データセクタそのもののＳ／Ｎ比に基づきアップデート（リアルタイム最適化自動追従調整）されるため、最尤復号性能が向上するとともに、最尤復号器から出力される信頼性情報の精度も向上する。したがって、最尤復号器から出力される信頼性情報を用いるLDPCデコーダの訂正能力も向上する。つまり、シーケンシャルリード性能の改善も期待できる。具体的には、データセクタ間でＳ／Ｎ比にばらつきがあった場合でも、本来のノイズ条件下、すなわち最尤復号を行っているデータセクタと同じデータセクタにおけるＳ／Ｎ比のばらつきに応じて、最適化パラメータを調整できるため、最適化パラメータとＳ／Ｎ比の条件とのミスマッチが生じない。また、ビタビ復号器の出力結果である信頼性情報と相関関係が高い出力結果に基づき、最適化パラメータを調整しているため、複数の出力結果の内のいずれかの出力結果に基づき、最適化パラメータを調整することができる。また、内部パラメータを最適化する際、その補正量としてレイテンシの短い信号処理回路の、リード対象のデータセクタにおける動作結果を利用することによって、リアルタイムで最適化パラメータを調整することができる。また、内部パラメータが、リード対象セクタの最尤復号を始める前において、リード対象のデータセクタのノイズ量に追従済みの値を持った状態で、リード対象のデータセクタの最尤復号をリアルタイムで実行することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…磁気ディスク、１０Ｒ…リードヘッド、１２…ＲＷチャネル、４６…ＳＯＶＡ（ビタビ）、４７…ＬＤＰＣ復号器、４８…ＦＦ変化量算出部、４９…ＳＯＶＡパラメータ制御部、５４…ブランチメトリック算出部。

Claims (8)

  1. 入力信号に基づきブランチメトリックを算出するビタビ復号器と、
    前記入力信号を処理するためのレイテンシが前記ビタビ復号器よりも低く、前記ビタビ復号器による処理結果と相関関係がある処理結果を出力する処理回路と、
    前記処理回路による処理結果に基づき、前記ブランチメトリックを算出するために必要な第１のパラメータを調整する調整回路と
    を具備する信号処理回路。
  2. 前記調整回路は、前記ビタビ復号器が前記ブランチメトリックを算出する前に、前記第１のパラメータを調整する請求項１記載の信号処理回路。
  3. 前記第１のパラメータは、符号化されたデータを含む複数のデータセクタの各々に関して調整され、
    前記調整回路は、前記複数のデータセクタの内の１つである第１のデータセクタに対して前記ブランチメトリックを算出するよりも前に前記ブランチメトリックを算出するために用いた第２のパラメータの値と、前記第１のデータセクタに対して前記処理回路による処理結果に基づき前記ブランチメトリックを算出するために必要な第１のパラメータと、を調整する請求項１記載の信号処理回路。
  4. 前記調整回路は、前記第１のパラメータの値と、前記第２のパラメータの値と、を所定の比率で重み付けし、前記ブランチメトリックを算出するために必要な第３のパラメータを算出する請求項３記載の信号処理回路。
  5. 前記調整回路は、前記第１のパラメータとして、前記入力信号に含まれるノイズの分散値、前記ビタビ復号器に備えられた白色化フィルタの理想出力値、又は前記白色化フィルタのタップ係数の何れか１つを調整する請求項１記載の信号処理回路。
  6. 前記処理回路の処理結果は、自動利得制御回路の利得補正量、位相同期回路のエラー推定量、またはアシンメトリ補正回路のアシンメトリ補正量であり、
    前記調整回路は、前記利得補正量、前記エラー推定量、または前記アシンメトリ補正量の変化量に基づき、前記第１のパラメータを調整する請求項１記載の信号処理回路。
  7. 入力信号に基づきビタビ復号器によりブランチメトリックを算出し、
    前記入力信号を処理するためのレイテンシが前記ブランチメトリックを算出するよりも低く、前記ビタビ復号器による処理結果と相関関係がある処理結果を出力する処理回路によって、前記入力信号を処理し、
    前記処理回路による処理結果に基づき、前記ブランチメトリックを算出するために必要な第１のパラメータを調整する信号処理方法。
  8. 磁気ディスクに書き込まれたデータをリードするためのリードヘッドと、
    前記リードヘッドによってリードされた前記データから生成される入力信号に基づきブランチメトリックを算出するビタビ復号器と、
    前記入力信号を処理するためのレイテンシが前記ビタビ復号器よりも低く、前記ビタビ復号器による処理結果と相関関係がある処理結果を出力する処理回路と、
    前記処理回路による処理結果に基づき、前記ブランチメトリックを算出するために必要な第１のパラメータを調整する調整回路と
    を具備する磁気ディスク装置。
JP2012007935A 2012-01-18 2012-01-18 信号処理回路、信号処理方法、及び磁気ディスク装置 Pending JP2013149306A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012007935A JP2013149306A (ja) 2012-01-18 2012-01-18 信号処理回路、信号処理方法、及び磁気ディスク装置
US13/559,947 US9105301B2 (en) 2012-01-18 2012-07-27 Signal processing apparatus, signal processing method, and magnetic disk apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012007935A JP2013149306A (ja) 2012-01-18 2012-01-18 信号処理回路、信号処理方法、及び磁気ディスク装置

Publications (1)

Publication Number Publication Date
JP2013149306A true JP2013149306A (ja) 2013-08-01

Family

ID=48779784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007935A Pending JP2013149306A (ja) 2012-01-18 2012-01-18 信号処理回路、信号処理方法、及び磁気ディスク装置

Country Status (2)

Country Link
US (1) US9105301B2 (ja)
JP (1) JP2013149306A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016139863A1 (ja) * 2015-03-04 2016-09-09 ソニー株式会社 データ検出装置、再生装置、データ検出方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773789B1 (en) * 2013-02-14 2014-07-08 Lsi Corporation In-channel channel optimization for hard-disc drive read/write chips
US9324363B2 (en) * 2013-06-05 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for floating variance branch metric calculation
US8947812B1 (en) 2014-03-27 2015-02-03 Western Digital Technologies, Inc. Data storage device comprising equalizer filter and inter-track interference filter
US9183877B1 (en) 2015-03-20 2015-11-10 Western Digital Technologies, Inc. Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording
US9819456B1 (en) 2016-10-17 2017-11-14 Seagate Technology Llc Preamble detection and frequency offset determination
US10164760B1 (en) 2016-10-18 2018-12-25 Seagate Technology Llc Timing excursion recovery
US10152457B1 (en) 2016-10-25 2018-12-11 Seagate Technology Llc Target parameter adaptation
US10277718B1 (en) 2016-11-22 2019-04-30 Seagate Technology Llc Preamble defect detection and mitigation
US10084553B1 (en) 2016-12-22 2018-09-25 Seagate Technology Llc Iterative recovery from baseline or timing disturbances
US9979573B1 (en) 2016-12-23 2018-05-22 Seagate Technology Llc Position error signal burst demodulation
US9954537B1 (en) 2016-12-23 2018-04-24 Seagate Technology Llc Wide frequency range clock generation with phase interpolation
US9998136B1 (en) 2017-02-17 2018-06-12 Seagate Technology Llc Loop consistency using multiple channel estimates
US10382166B1 (en) 2017-02-22 2019-08-13 Seagate Technology Llc Constrained receiver parameter optimization
US9928854B1 (en) 2017-05-03 2018-03-27 Seagate Technology Llc MISO equalization with ADC averaging
US10014026B1 (en) * 2017-06-20 2018-07-03 Seagate Technology Llc Head delay calibration and tracking in MSMR systems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341249A (en) 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
JP3653391B2 (ja) 1998-06-11 2005-05-25 株式会社日立グローバルストレージテクノロジーズ ビタビ検出器及びこれを用いたディジタル磁気記録再生装置
JP3647761B2 (ja) 2001-03-07 2005-05-18 富士通株式会社 データ再生方法及びデータ再生装置並びに光磁気ディスク装置
US7511910B1 (en) * 2004-10-27 2009-03-31 Marvell International Ltd. Asymmetry correction in read signal
US7430084B2 (en) * 2004-12-03 2008-09-30 International Business Machines Corporation Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector
US7495854B2 (en) * 2005-10-03 2009-02-24 International Business Machines Corporation Dynamic method for asymmetry compensation in a storage read channel
KR100752659B1 (ko) * 2006-03-09 2007-08-29 삼성전자주식회사 데이터 검출 방법 및 장치와 이를 이용한 디스크 드라이브
US20080192378A1 (en) * 2007-02-14 2008-08-14 Broadcom Corporation Adaptive data-dependent noise prediction (ddnp)
EP2198427A4 (en) * 2007-12-21 2013-11-06 Lsi Corp SYSTEMS AND METHODS FOR ADAPTIVE EQUALIZATION IN RECORDING CHANNELS
US8312359B2 (en) * 2009-09-18 2012-11-13 Lsi Corporation Branch-metric calibration using varying bandwidth values
JP4910059B2 (ja) * 2010-04-21 2012-04-04 株式会社東芝 信号処理装置、信号処理方法及び信号再生装置
US8261171B2 (en) * 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8922923B2 (en) * 2011-03-01 2014-12-30 Seagate Technology Llc Interleaved automatic gain control for asymmetric data signals
US8854753B2 (en) * 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8467141B2 (en) * 2011-08-23 2013-06-18 Lsi Corporation Read channel with oversampled analog to digital conversion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016139863A1 (ja) * 2015-03-04 2016-09-09 ソニー株式会社 データ検出装置、再生装置、データ検出方法
JPWO2016139863A1 (ja) * 2015-03-04 2017-12-14 ソニー株式会社 データ検出装置、再生装置、データ検出方法
US9892754B2 (en) 2015-03-04 2018-02-13 Sony Corporation Data detection device, playback device, and data detection method

Also Published As

Publication number Publication date
US20130182347A1 (en) 2013-07-18
US9105301B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
JP2013149306A (ja) 信号処理回路、信号処理方法、及び磁気ディスク装置
US7248425B2 (en) Disk writing/reproducing apparatus and method
US20070104300A1 (en) Signal processing apparatus, signal processing method and storage system
US7710674B2 (en) Signal processing apparatus, signal processing method and storage system
US8472563B2 (en) Signal processing apparatus, signal processing method and storage system
US7864890B2 (en) Signal processing apparatus, signal processing method and storage system
JP5793474B2 (ja) 記録再生装置および記録再生方法
JP2011138562A (ja) 磁気信号再生装置および磁気信号再生方法
JP2006172590A (ja) 磁気ディスク装置の製造方法
JP2007294011A (ja) ディスク・ドライブ装置
JP4846626B2 (ja) 信号処理装置
JP2010267346A (ja) ディスクコントローラ、ディスクドライブ装置、及びディスク制御方法
JP5684169B2 (ja) 記録情報再生装置および記録情報再生方法
US8000046B2 (en) Storage device, processor or storage device, and computer program product for providing parameter adjustment during read/write operations
JP2014027432A (ja) 復号装置、記憶装置、および復号方法
KR100752659B1 (ko) 데이터 검출 방법 및 장치와 이를 이용한 디스크 드라이브
JP5148923B2 (ja) エラーシンボル検出装置及び方法とこれを用いたディスクドライブ
US8848308B2 (en) Systems and methods for ADC sample based inter-track interference compensation
US20140285915A1 (en) Disk storage apparatus, data reproduction apparatus and data reproduction method
JP2014081976A (ja) データ再生装置、ディスク記憶装置及びデータ再生方法
US9626995B2 (en) Disk apparatus, controller, and control method
JP2008034025A (ja) ディスク信号解析装置
JP2011018408A (ja) 磁気ディスク装置、磁気ディスク再生方法およびプログラム

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130731

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140319