JP2013148538A - Semiconductor testing device, semiconductor testing method and semiconductor device - Google Patents
Semiconductor testing device, semiconductor testing method and semiconductor device Download PDFInfo
- Publication number
- JP2013148538A JP2013148538A JP2012011030A JP2012011030A JP2013148538A JP 2013148538 A JP2013148538 A JP 2013148538A JP 2012011030 A JP2012011030 A JP 2012011030A JP 2012011030 A JP2012011030 A JP 2012011030A JP 2013148538 A JP2013148538 A JP 2013148538A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor switch
- semiconductor device
- switch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体装置の試験を行う半導体試験装置と、その方法と、その半導体試験装置により試験された半導体デバイスに関するものである。 The present invention relates to a semiconductor test apparatus for testing a semiconductor device, a method thereof, and a semiconductor device tested by the semiconductor test apparatus.
従来から、半導体試験装置を用いて半導体デバイスを測定対象（ＤＵＴ：Device Under Test）として順方向降下電圧（ＶF）あるいは漏洩電流の測定を行っている。
高価な半導体試験装置を用いて、製造された半導体デバイスを試験する際、並列に配置された生産ラインの各々で製造される半導体デバイスの電流測定を行う場合がある。
例えば、半導体デバイスの生産ラインにおける漏洩電流の測定を行う場合、半導体試験装置は図７に示す構成を用いている。
Conventionally, a forward voltage drop (VF) or a leakage current is measured using a semiconductor test apparatus as a measurement target (DUT: Device Under Test).
When testing a manufactured semiconductor device using an expensive semiconductor test apparatus, current measurement of the semiconductor device manufactured in each of the production lines arranged in parallel may be performed.
For example, when measuring leakage current in a semiconductor device production line, the semiconductor test apparatus uses the configuration shown in FIG.
図７に示すように、半導体試験装置における半導体試験部２００内の定電圧源２０３と電流メータ２０２に対して、半導体デバイス１００＿１、１００＿２、…、１００＿ｎの各々を、それぞれスイッチＳＷ１１〜ＳＷ１ｎ及びＳＷ２１〜ＳＷ２ｎを介して並列に接続する。
そして、半導体デバイス１００＿１の漏洩電流を測定する際、制御部２０１はスイッチＳＷ１１及びＳＷ２１を導通状態とし、半導体デバイス１００＿１を定電圧源２０３及び電流メータ２０２に接続する。
一方、半導体デバイス１００＿２から半導体デバイス１００＿ｎの各々を定電圧源２０３及び電流メータ２０２から電気的に切り離すため、制御部２０１はスイッチＳＷ１２からＳＷ１ｎとスイッチＳＷ２２からスイッチＳＷ２ｎとを非導通状態とすることにより、半導体デバイス１０１＿１のみに定電圧を印加し、電流メータ２０２で半導体デバイス１００＿１の漏洩電流を測定する。
As shown in FIG. 7, the semiconductor devices 100_1, 100_2,..., 100_n are respectively connected to the switches SW11 to SW1n and SW21 to the
When measuring the leakage current of the semiconductor device 100_1, the
On the other hand, in order to electrically disconnect each of the semiconductor devices 100_2 and 100_n from the
このため、半導体スイッチＳＷ１１〜ＳＷ１ｎと、半導体スイッチＳＷ２１〜ＳＷ２ｎとは、半導体デバイスに試験のために印加する電圧よりも高い耐圧を有し、かつ非導通状態の場合に半導体デバイスより低い漏洩電流であることが要求されることになる。
したがって、半導体デバイスの切換に用いるスイッチとしては、リードリレーや水銀リレーが用いられている。
For this reason, the semiconductor switches SW11 to SW1n and the semiconductor switches SW21 to SW2n have a higher breakdown voltage than the voltage applied to the semiconductor device for testing, and have a leakage current lower than that of the semiconductor device in the non-conducting state. It will be required to be.
Therefore, reed relays and mercury relays are used as switches used for switching semiconductor devices.
しかし、リードリレー及び水銀リレーは、高い耐圧と低い漏洩電流の特性を備えているが、スイッチングに要する時間、すなわち切換の制御が行われてから、実際に導通状態及び非導通状態の切り替わりに要する時間が長く、かつ接点を用いた機械的な構成のため、スイッチとしての寿命が短い。
また、リードリレー及び水銀リレーが半導体デバイスに比較して大きく、半導体デバイスの切換装置が大型化し、半導体試験装置の価格が高くなる。
このようなことから、測定する半導体デバイスの切換のために半導体スイッチを用いることが検討されている。
However, although the reed relay and the mercury relay have characteristics of high withstand voltage and low leakage current, the time required for switching, that is, after switching is controlled, is actually required for switching between the conductive state and the non-conductive state. The switch has a short life due to a long time and a mechanical configuration using contacts.
In addition, the reed relay and the mercury relay are larger than the semiconductor device, the semiconductor device switching device is enlarged, and the price of the semiconductor test apparatus is increased.
For this reason, use of a semiconductor switch for switching the semiconductor device to be measured has been studied.
しかし、半導体スイッチは、リードリレー及び水銀リレーに比較して、導通状態における漏洩電流が大きいため、測定対象の半導体デバイスの漏洩電流を正確に測定できないという問題が生じる。
このため、下流側への漏洩電流を低減するため、半導体スイッチと並列にオペアンプを配置し、半導体スイッチの入力端子と出力端子との電位をこのオペアンプにより同一となるように制御し、半導体スイッチに流れる漏洩電流を大幅に削減する半導体リレーの構成が特許文献１に記載されている。
However, since the semiconductor switch has a larger leakage current in the conductive state than the reed relay and the mercury relay, there arises a problem that the leakage current of the semiconductor device to be measured cannot be accurately measured.
Therefore, in order to reduce the leakage current to the downstream side, an operational amplifier is arranged in parallel with the semiconductor switch, and the potential of the input terminal and the output terminal of the semiconductor switch is controlled to be the same by this operational amplifier.
上述したように、特許文献１の半導体リレーを用いることにより、測定する半導体デバイスの切り換えを行うスイッチング速度が向上し、スイッチとしての寿命も長くなる。
しかしながら、上述した特許文献１の半導体リレーは、漏洩電流を低減するために、半導体スイッチ毎にオペアンプを設ける必要がある。
このため、測定する半導体デバイス切り換えるためのスイッチ手段として、半導体スイッチ単体を用いる場合に比較して、回路規模が大きくなり、半導体試験装置の価格が高くなってしまう。
As described above, by using the semiconductor relay of
However, the above-described semiconductor relay of
For this reason, as compared with the case where a semiconductor switch alone is used as a switch means for switching the semiconductor device to be measured, the circuit scale is increased, and the price of the semiconductor test apparatus is increased.
本発明は、このような事情に鑑みてなされたものであり、半導体スイッチを用いて、測定しない半導体デバイスに流れる漏洩電流を削減し、かつ回路規模を小さく構成できる半導体試験装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and provides a semiconductor test apparatus that uses a semiconductor switch to reduce leakage current flowing in a semiconductor device that is not measured and can be configured with a small circuit scale. Objective.
本発明の半導体試験装置は、定電圧を出力する定電圧源と、測定対象の半導体デバイス及び定電圧源との間に介挿された第１の半導体スイッチと、前記半導体デバイスと、接地点との間において、前記半導体デバイスに対して直列に接続される電流メータと、前記半導体デバイス及び前記第１の半導体スイッチの接続点と、前記接地点との間に介挿された第２の半導体スイッチとを備えることを特徴とする。 A semiconductor test apparatus of the present invention includes a constant voltage source that outputs a constant voltage, a first semiconductor switch interposed between a semiconductor device to be measured and a constant voltage source, the semiconductor device, and a ground point. A current meter connected in series to the semiconductor device, a second semiconductor switch interposed between the connection point of the semiconductor device and the first semiconductor switch, and the ground point It is characterized by providing.
本発明の半導体試験装置は、前記第１の半導体スイッチと前記第２の半導体スイッチとのオンオフを行う制御部をさらに有し、前記制御部が、前記半導体デバイスに流れる電流を測定するとき、前記第１の半導体スイッチを導通状態とし、前記第２の半導体スイッチを非導通状態とし、前記半導体デバイスに流れる電流を測定しないとき、前記第１の半導体スイッチを非導通状態とし、前記第２の半導体スイッチを導通状態とする、ことを特徴とする。 The semiconductor test apparatus of the present invention further includes a control unit that turns on and off the first semiconductor switch and the second semiconductor switch, and when the control unit measures a current flowing through the semiconductor device, When the first semiconductor switch is turned on, the second semiconductor switch is turned off, and the current flowing through the semiconductor device is not measured, the first semiconductor switch is turned off and the second semiconductor switch is turned off. The switch is turned on.
本発明の半導体試験装置は、前記制御部が、前記半導体デバイスに流れる電流の測定を開始するとき、前記第２の半導体スイッチを非導通状態として、予め設定した期間後に、前記第１の半導体スイッチを導通状態とし、前記半導体デバイスに流れる電流の測定を停止するとき、前記第１の半導体スイッチを非導通状態として、予め設定した期間後に、前記第２の半導体スイッチを導通状態とする、ことを特徴とする。 In the semiconductor test apparatus of the present invention, when the control unit starts measuring the current flowing through the semiconductor device, the second semiconductor switch is set in a non-conductive state, and after the preset period, the first semiconductor switch When the measurement of the current flowing through the semiconductor device is stopped, the first semiconductor switch is turned off and the second semiconductor switch is turned on after a preset period. Features.
本発明の半導体試験装置は、複数個の前記半導体デバイスの各々に対し、前記第１の半導体スイッチ及び前記第２の半導体スイッチをそれぞれ設け、前記制御部が、複数個の前記半導体デバイスそれぞれに設けられた前記第１の半導体スイッチ及び前記第２の半導体スイッチの導通状態及び非導通状態を制御し、前記半導体デバイスの各々に流れる電流を順次測定することを特徴とする。 In the semiconductor test apparatus of the present invention, the first semiconductor switch and the second semiconductor switch are provided for each of the plurality of semiconductor devices, and the control unit is provided for each of the plurality of semiconductor devices. The first semiconductor switch and the second semiconductor switch are controlled to be in a conductive state and a non-conductive state, and a current flowing through each of the semiconductor devices is sequentially measured.
本発明の半導体試験装置は、前記制御部が、複数個の前記半導体デバイスに流れる電流を測定するとき、複数個の前記半導体デバイスから順次測定対象の半導体デバイスを一つ選択し、選択されない半導体デバイスに設けられた前記第１の半導体スイッチと選択された半導体デバイスに設けられた前記第２の半導体スイッチとを非導通状態とし、選択されない半導体デバイスに設けられた前記第２の半導体スイッチと選択された半導体デバイスに設けられた前記第１の半導体スイッチを導通状態とする、ことを特徴とする。 In the semiconductor test apparatus of the present invention, when the control unit measures the current flowing through the plurality of semiconductor devices, the semiconductor device sequentially selects one semiconductor device to be measured from the plurality of semiconductor devices, and is not selected. The first semiconductor switch provided in the first semiconductor switch and the second semiconductor switch provided in the selected semiconductor device are brought into a non-conductive state, and the second semiconductor switch provided in the non-selected semiconductor device is selected. The first semiconductor switch provided in the semiconductor device is turned on.
本発明の半導体試験装置は、前記第１の半導体スイッチ及び前記第２の半導体スイッチの耐圧が、前記半導体デバイスの耐圧よりも高いことを特徴とする。 The semiconductor test apparatus of the present invention is characterized in that the first semiconductor switch and the second semiconductor switch have a withstand voltage higher than that of the semiconductor device.
本発明の半導体試験装置は、電圧メータと、前記電圧メータの一端及び前記半導体デバイス間に設けられた第３の半導体スイッチと、前記電圧メータの他端及び前記半導体デバイス間に設けられた第４の半導体スイッチとをさらに有することを特徴とする。 The semiconductor test apparatus of the present invention includes a voltage meter, a third semiconductor switch provided between one end of the voltage meter and the semiconductor device, and a fourth provided between the other end of the voltage meter and the semiconductor device. And a semiconductor switch.
本発明の半導体試験装置は、前記制御部が、前記半導体デバイスに順方向電流を流し、当該順方向電流による前記半導体デバイスの順方向降下電圧の測定を開始するとき、前記第２の半導体スイッチを非導通状態として、予め設定した期間後に、前記第１の半導体スイッチ、前記第３の半導体スイッチ及び第４の半導体スイッチを導通状態とし、前記半導体デバイスの順方向降下電圧の測定を停止するとき、前記第１の半導体スイッチ、第３の半導体スイッチ及び第４の半導体スイッチを非導通状態として、予め設定した期間後に、前記第２の半導体スイッチを導通状態とすることを特徴とする。 In the semiconductor test apparatus of the present invention, when the control unit sends a forward current to the semiconductor device and starts measuring a forward voltage drop of the semiconductor device due to the forward current, the second semiconductor switch is turned on. When the first semiconductor switch, the third semiconductor switch, and the fourth semiconductor switch are turned on after a preset period as a non-conductive state, and measurement of the forward voltage drop of the semiconductor device is stopped, The first semiconductor switch, the third semiconductor switch, and the fourth semiconductor switch are set in a non-conductive state, and the second semiconductor switch is set in a conductive state after a preset period.
本発明の半導体試験方法は、定電圧を出力する定電圧源と、測定対象の半導体デバイス及び定電圧源との間に介挿された第１の半導体スイッチと、当該第１の半導体スイッチと、接地点との間において、前記半導体デバイスに対して直列に接続される電流メータと、前記半導体デバイス及び前記第１の半導体スイッチとの接続点と、前記接地点との間に介挿された第２の半導体スイッチとを備える半導体試験装置により前記半導体デバイスに流れる電流を測定する半導体試験方法であり、前記半導体デバイスに流れる電流を測定するとき、前記第１の半導体スイッチを導通状態とし、前記第２の半導体スイッチを非導通状態とする過程と、前記半導体デバイスに流れる電流を測定しないとき、前記第１の半導体スイッチを非導通状態とし、前記第２の半導体スイッチを導通状態とする過程と、を有することを特徴とする。 The semiconductor test method of the present invention includes a constant voltage source that outputs a constant voltage, a first semiconductor switch interposed between the semiconductor device to be measured and the constant voltage source, the first semiconductor switch, A current meter connected in series with the semiconductor device between a ground point, a connection point between the semiconductor device and the first semiconductor switch, and a first point interposed between the ground point and the ground point. A semiconductor test method for measuring a current flowing in the semiconductor device by a semiconductor test apparatus comprising two semiconductor switches, wherein when the current flowing in the semiconductor device is measured, the first semiconductor switch is turned on, and the first And when the current flowing through the semiconductor device is not measured, the first semiconductor switch is turned off, The method comprising a conductive state and the second semiconductor switches, and having a.
本発明の半導体デバイスは、上記記載の半導体試験方法により測定され、測定された電流が予め設定された電流値範囲にあり良品とされた半導体デバイスであることを特徴とする。 The semiconductor device of the present invention is a semiconductor device that is measured by the semiconductor test method described above, and the measured current is in a preset current value range and is a non-defective semiconductor device.
この発明によれば、半導体試験装置において、電流計から測定対象の半導体デバイスを切り離すため、電流計と測定対象の半導体デバイスとの間に介挿した第１の半導体スイッチを非導通状態とする際、当該第１の半導体スイッチと測定対象デバイスとの接続点と接地点との間に介挿された第２の半導体スイッチを導通状態とし、第１の半導体スイッチに流れる漏洩電流を第２の半導体スイッチを介して接地点に流すため、電流計に対して第１の半導体スイッチを流れる漏洩電流の影響を抑制することができる。
また、本発明によれば、半導体装置の測定系に対して、測定対象の半導体デバイスを電気的に接続するか、あるいは切り離すかに用いるスイッチ手段として、半導体スイッチを用いることができるため、スイッチ手段を構成する回路規模を小さく構成できることができる。
According to the present invention, in the semiconductor test apparatus, when the first semiconductor switch interposed between the ammeter and the semiconductor device to be measured is brought into a non-conductive state in order to disconnect the semiconductor device to be measured from the ammeter. The second semiconductor switch interposed between the connection point between the first semiconductor switch and the device to be measured and the ground point is set in a conductive state, and the leakage current flowing through the first semiconductor switch is changed to the second semiconductor. Since the current flows through the switch to the ground point, it is possible to suppress the influence of the leakage current flowing through the first semiconductor switch on the ammeter.
In addition, according to the present invention, since the semiconductor switch can be used as the switch means used to electrically connect or disconnect the semiconductor device to be measured to the measurement system of the semiconductor device, the switch means The circuit scale constituting the circuit can be reduced.
＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、この発明の第１の実施形態による半導体試験装置の構成例を示す図である。
本実施形態の半導体試験装置は、半導体試験部１、半導体スイッチ２＿１〜２＿ｎ、半導体スイッチ３＿１〜３＿ｎ、半導体スイッチ４＿１〜４＿ｎから構成されている。この図において、ＤＵＴ１００＿１〜１００＿ｎは、測定対象の半導体デバイス（例えば、高耐圧のダイオード）である。
<First Embodiment>
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration example of a semiconductor test apparatus according to the first embodiment of the present invention.
The semiconductor test apparatus according to this embodiment includes a
半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎは、接続端子Ｐ１、Ｐ２と、制御端子Ｐ３とを有している。この半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎは、制御端子Ｐ３に印加される制御信号により、接続端子間を電気的に接続（導通状態）、または非接続（非導通状態）とする。本実施形態においては、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎを、以下、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタとして説明する。したがって、接続端子Ｐ１及びＰ２のいずれか一方がドレインであり、他方がソースであり、制御端子Ｐ３がゲートである。ここで、例えば、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎを、ｎチャネル型ＭＯＳトランジスタとし、接続端子Ｐ１をドレイン、接続端子Ｐ２をソース、制御端子Ｐ３をゲートとして説明する。 The semiconductor switches 2_1 to 2_n, 3_1 to 3_n, and 4_1 to 4_n have connection terminals P1 and P2 and a control terminal P3. The semiconductor switches 2_1 to 2_n, 3_1 to 3_n, and 4_1 to 4_n are electrically connected (conductive state) or not connected (nonconductive state) between the connection terminals by a control signal applied to the control terminal P3. . In the present embodiment, the semiconductor switches 2_1 to 2_n, 3_1 to 3_n, and 4_1 to 4_n will be described below as MOS (Metal Oxide Semiconductor) transistors. Therefore, one of the connection terminals P1 and P2 is a drain, the other is a source, and the control terminal P3 is a gate. Here, for example, the semiconductor switches 2_1 to 2_n, 3_1 to 3_n, and 4_1 to 4_n are n-channel MOS transistors, the connection terminal P1 is a drain, the connection terminal P2 is a source, and the control terminal P3 is a gate.
半導体試験部１は、制御部１１、電流計１２及び定電圧源１３を備えている。
定電圧源１３は、測定対象の半導体デバイス１００＿１〜１００＿ｎの各々に供給する定電圧を、＋側端子（＋）から出力端子Ｔ＿１に接続された電源線２１に対して出力する。また、定電圧源１３は、−側端子（−；接地端子）が、電流計１２の−側端子（−）と、出力端子Ｔ＿３を介して接続される電源線２３とに出力する。
電流計１２は、＋側端子（＋）が入力端子Ｔ＿２を介して信号線２２と接続されており、＋側端子と−側端子との間に流れる電流ＩMの電流値を測定する。
The
The
The
制御部１１は、半導体スイッチ２＿１〜２＿ｎ、４＿１〜４＿ｎの各々を制御する制御信号Ｓ１を、出力端子Ｔ＿４を介して制御線２４に出力する。
また、制御部１１は、半導体スイッチ３＿１〜３＿ｎの各々を制御する制御信号Ｓ２を、出力端子Ｔ＿５を介して制御線２５に出力する。ここで、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ及び４＿１〜４＿ｎは、非導通状態における漏洩電流を低減させるため、測定対象の半導体デバイス１００＿１〜１００＿ｎよりも、高い耐圧の特性を有するものを用いる。
The
Further, the
以下、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎと、信号線２２、２４、２５と、電源線２１、２３との接続を説明する。一例として、測定対象の半導体デバイス１００＿１の半導体試験部１に対する接続及び非接続を制御する半導体スイッチ２＿１、３＿１及び４＿１について説明する。ここで、制御線２４は制御線２４＿１〜制御線２４＿ｎから構成され、制御線２５は制御線２５＿１〜制御線２５＿ｎから構成されている。
半導体スイッチ２＿１は、接続端子Ｐ１が電源線２１に接続され、接続端子Ｐ２が半導体デバイス１００＿１の一方の端子に接続され、制御端子Ｐ３が制御線２４＿１に接続されている。
半導体スイッチ３＿１は、接続端子Ｐ１が半導体スイッチ２＿１の接続端子Ｐ２に接続され、接続端子Ｐ２が電源線２３に接続され、制御端子Ｐ３が制御線２５＿１に接続されている。
半導体スイッチ４＿１は、接続端子Ｐ１が半導体デバイスの他方の端子に接続され、接続端子Ｐ２が信号線２２に接続され、制御端子Ｐ３が制御線２４＿１に接続されている。
Hereinafter, the connection of the semiconductor switches 2_1 to 2_n, 3_1 to 3_n, 4_1 to 4_n, the signal lines 22, 24, and 25 and the
In the semiconductor switch 2_1, the connection terminal P1 is connected to the
In the semiconductor switch 3_1, the connection terminal P1 is connected to the connection terminal P2 of the semiconductor switch 2_1, the connection terminal P2 is connected to the
In the semiconductor switch 4_1, the connection terminal P1 is connected to the other terminal of the semiconductor device, the connection terminal P2 is connected to the
半導体スイッチ２＿２〜２＿ｎは、上述した半導体スイッチ２＿１と同様に、接続端子Ｐ１が電源線２１に接続され、各々の制御端子Ｐ３がそれぞれ制御線２４＿２〜２４＿ｎに接続され、各々の接続端子Ｐ２がそれぞれ半導体デバイス１００＿２〜１００ｎの一方の端子に接続されている。
また、半導体スイッチ３＿２〜３＿ｎは、上述した半導体スイッチ３＿１と同様に、接続端子Ｐ２が電源線２３に接続され、各々の制御端子Ｐ３がそれぞれ制御線２５＿２〜２５＿ｎに接続され、各々の接続端子Ｐ１がそれぞれ半導体スイッチ２＿２〜２＿ｎの接続端子Ｐ２に接続されている。
また、半導体スイッチ４＿２〜４＿ｎは、上述した半導体スイッチ４＿１と同様に、接続端子Ｐ２が信号線２２に接続され、各々の制御端子Ｐ３がそれぞれ制御線２４＿２〜２４＿ｎに接続され、各々の接続端子Ｐ１がそれぞれ半導体デバイス１００＿２〜１００ｎの他方の端子に接続されている。
Similarly to the semiconductor switch 2_1 described above, the semiconductor switches 2_2 to 2_n have the connection terminals P1 connected to the
Further, in the semiconductor switches 3_2 to 3_n, similarly to the semiconductor switch 3_1 described above, the connection terminal P2 is connected to the
Similarly to the semiconductor switch 4_1 described above, the semiconductor switches 4_2 to 4_n have the connection terminals P2 connected to the signal lines 22, the control terminals P3 connected to the control lines 24_2 to 24_n, and the connection terminals P1. Are connected to the other terminals of the semiconductor devices 100_2 to 100n, respectively.
上述した構成において、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎの各々の制御の一例として、半導体デバイス１００＿１の漏洩電流を測定する際を例に取り、これら半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎの各々の導通状態及び非導通状態を説明する。
ここで、制御部１１は、半導体デバイス１００＿１の測定を行う際、制御信号Ｓ１＿１をＬレベルに遷移させ、制御信号Ｓ１＿２〜Ｓ１＿ｎをＨレベルとする。
これにより、半導体スイッチ２＿１及び４＿１が導通状態となり、半導体スイッチ２＿２〜２＿ｎ及び４＿２〜４＿ｎが非導通状態となる。
In the configuration described above, as an example of the control of each of the semiconductor switches 2_1 to 2_n, 3_1 to 3_n, 4_1 to 4_n, taking the case of measuring the leakage current of the semiconductor device 100_1 as an example, the semiconductor switches 2_1 to 2_n, 3_1 to The conduction state and non-conduction state of 3_n and 4_1 to 4_n will be described.
Here, when measuring the semiconductor device 100_1, the
Accordingly, the semiconductor switches 2_1 and 4_1 are turned on, and the semiconductor switches 2_2 to 2_n and 4_2 to 4_n are turned off.
また、制御部１１は、制御信号Ｓ２＿１をＬレベルとし、制御信号Ｓ２＿２〜Ｓ２＿ｎをＨレベルとする。
これにより、半導体スイッチ３＿１が非導通状態となり、半導体スイッチ３＿２〜３＿ｎが導通状態となる。
この結果、半導体デバイス１００＿１には、半導体スイッチ２＿１を介して、電源線２１の試験電圧が印加され、この印加された試験電圧に基づく漏洩電流が流れ、この漏洩電流が半導体スイッチ４＿１を介して電流計１２に電流ＩMとして供給される。
Further, the
Accordingly, the semiconductor switch 3_1 is turned off and the semiconductor switches 3_2 to 3_n are turned on.
As a result, a test voltage of the
このとき、制御部１１は、半導体スイッチ２＿１及び４＿１が非導通状態から導通状態とした時点から、予め設定された時間ＴSが経過すると、制御信号Ｓ３により、電流計１２の状態を非測定状態から測定状態に変更させる。
そして、電流計１２は、半導体スイッチ２＿１及び４＿１を介して流れる半導体デバイス１００＿１の漏洩電流、すなわち電流ＩMの電流値を測定する。
また、半導体スイッチ３＿１が非導通状態であるため、電流計１２には、電源線２１から半導体スイッチ２＿１を介して印加された試験電圧による漏洩電流が半導体スイッチ４＿１を介して供給される。
上述した時間ＴSは、半導体スイッチ２＿１及び４＿１が非導通状態から導通状態となってから、半導体スイッチ２＿１、半導体デバイス１００＿１、半導体スイッチ４＿１を流れる電流ＩMが安定するまでの予め実測された時間である。
At this time, the
The
Further, since the semiconductor switch 3_1 is in a non-conduction state, the leakage current due to the test voltage applied from the
The above-described time TS is a previously measured time from when the semiconductor switches 2_1 and 4_1 are changed from the non-conductive state to the conductive state until the current IM flowing through the semiconductor switch 2_1, the semiconductor device 100_1, and the semiconductor switch 4_1 is stabilized. .
一方、半導体スイッチ２＿２〜２＿ｎと、半導体スイッチ４＿２〜４＿ｎとが非導通状態となっているため、半導体デバイス１００＿２〜１００＿ｎには電源線２１から試験電圧が印加されない状態となっている。
しかしながら、すでに述べたように、実際には、半導体スイッチ２＿２〜２＿ｎと、半導体スイッチ４＿２〜４＿ｎとの漏洩電流により、半導体デバイス１００＿２〜１００＿ｎに対して、電源線２１から試験電圧が印加されることになる。この結果、電流計１２には、半導体デバイス１００＿２〜１００＿ｎに流れる漏洩電流が誤差要因として電流ＩMに加わることになる。
On the other hand, since the semiconductor switches 2_2 to 2_n and the semiconductor switches 4_2 to 4_n are in a non-conductive state, the test voltage is not applied to the semiconductor devices 100_2 to 100_n from the
However, as described above, actually, a test voltage is applied from the
このため、本実施形態においては、半導体デバイス１００＿１〜１００＿ｎのいずれ１個を測定している際、他の測定していない半導体デバイスに電圧が印加されないように、半導体デバイス１００＿１〜１００＿ｎの各々を電源線２３に接続させる半導体スイッチ３＿１〜３＿ｎを設けている。
すなわち、上述したように、本実施形態においては、測定を行う半導体デバイス１００＿１に対して設けられた半導体スイッチ３＿１のみを非導通状態とする。
一方、測定対象でない半導体デバイス１００＿２〜１００＿ｎに対して設けられた半導体スイッチ３＿２〜３＿ｎを導通状態とする。
Therefore, in the present embodiment, when any one of the semiconductor devices 100_1 to 100_n is measured, each of the semiconductor devices 100_1 to 100_n is powered so that no voltage is applied to the other semiconductor devices that are not measured. Semiconductor switches 3_1 to 3_n connected to the
That is, as described above, in the present embodiment, only the semiconductor switch 3_1 provided for the semiconductor device 100_1 to be measured is set in a non-conductive state.
On the other hand, the semiconductor switches 3_2 to 3_n provided for the semiconductor devices 100_2 to 100_n that are not measurement targets are set in a conductive state.
このため、半導体スイッチ３＿２〜３＿ｎの各々は、それぞれ半導体スイッチ２＿２〜２＿ｎに流れる漏洩電流を、電源線２３を介して接地電位に流すことになる。このため、例えば、半導体デバイス１００＿２の測定系において、非導通状態の半導体スイッチ２＿２と、導通状態の半導体スイッチ３＿２との抵抗分圧が、ほぼ接地電圧に近くなり、半導体デバイス１００＿２に対して、漏洩電流を生じるほどの電圧が電源線２１から印加されなくなる。他の半導体デバイス１００＿３〜１００＿ｎの各々も同様に、それぞれ半導体スイッチ３＿３〜３＿ｎが導通状態のため、電源線２１から試験電圧が印加されることはない。
For this reason, each of the semiconductor switches 3_2 to 3_n passes the leakage current flowing through the semiconductor switches 2_2 to 2_n to the ground potential via the
上述した構成により、本実施形態は、測定を行う半導体デバイスに対応する半導体スイッチ２（２＿１〜２＿ｎ）及び半導体スイッチ４（４＿１〜４＿ｎ）を導通状態とするとともに、半導体スイッチ３（３＿１〜３＿ｎ）を非導通状態し、かつ測定を行わない半導体デバイスに対応する半導体スイッチ２及び半導体スイッチ４を非導通状態とするとともに、半導体スイッチ３を導通状態とする。
これにより、本実施形態によれば、測定を行う半導体デバイスのみに試験電圧を印加し、測定を行わない半導体デバイスに対して試験電圧が印加されることを防止し、測定を行う半導体デバイスのみの漏洩電流を信号線２２を介して電流計１２に供給することを可能とすることで、高い精度で半導体デバイスの漏洩電流を測定することができる。
このため、本実施形態によれば、測定対象以外の半導体デバイスを電源線２１と測定のための信号線２２とから切り離すスイッチとして、従来例のように複雑な回路を用いずとも、電磁リレーや水銀リレーに換えて簡易に用いることができる。
また、本実施形態においては、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ及び４＿１〜４＿ｎを、ｐチャネル型ＭＯＳトランジスタとして説明したが、ｐチャネル型ＭＯＳトランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などスイッチ機能を有するトランジスタならいずれを用いても良い。
With the above-described configuration, in this embodiment, the semiconductor switch 2 (2_1 to 2_n) and the semiconductor switch 4 (4_1 to 4_n) corresponding to the semiconductor device to be measured are turned on, and the semiconductor switch 3 (3_1 to 3_n). Are turned off, and the
Thus, according to the present embodiment, the test voltage is applied only to the semiconductor device that performs the measurement, the test voltage is prevented from being applied to the semiconductor device that does not perform the measurement, and only the semiconductor device that performs the measurement By making it possible to supply the leakage current to the
For this reason, according to the present embodiment, an electromagnetic relay or the like can be used without using a complicated circuit as in the conventional example as a switch for disconnecting the semiconductor device other than the measurement target from the
In the present embodiment, the semiconductor switches 2_1 to 2_n, 3_1 to 3_n, and 4_1 to 4_n have been described as p-channel MOS transistors. However, p-channel MOS transistors, bipolar transistors, IGBTs (Insulated Gate Bipolar Transistors), etc. Any transistor having a switch function may be used.
次に、図１及び図２を用いて、本実施形態の半導体試験装置の動作の説明を行う。図２は、本実施形態の半導体試験装置の動作例を示すタイミングチャートである。図２において、横軸は時刻を示し、縦軸は信号のレベル（ＨレベルまたはＬレベルの２値の値）を示している。Ｈレベルは電源電圧のレベルであり、Ｌレベルは接地電圧（グランド）レベルである。
以下の動作説明においては、測定対象の半導体デバイス１００＿１〜１００＿ｎの逆耐圧における漏洩電流の測定を例とし、半導体デバイス１００＿１、１００＿２、…、１００＿ｎの順番で測定を行う場合の半導体試験装置の動作を説明する。
Next, the operation of the semiconductor test apparatus of this embodiment will be described with reference to FIGS. FIG. 2 is a timing chart showing an operation example of the semiconductor test apparatus of the present embodiment. In FIG. 2, the horizontal axis indicates the time, and the vertical axis indicates the signal level (the binary value of H level or L level). The H level is the level of the power supply voltage, and the L level is the ground voltage (ground) level.
In the following description of the operation, the operation of the semiconductor test apparatus when measuring in the order of the semiconductor devices 100_1, 100_2,..., 100_n is taken as an example of measuring the leakage current at the reverse breakdown voltage of the semiconductor devices 100_1 to 100_n to be measured. explain.
ここで、測定開始時において、制御部１１は、制御信号Ｓ１＿１（制御線２４＿１）〜Ｓ１＿ｎ（制御線２４＿ｎ）をＬレベルとして半導体スイッチ２＿１〜２＿ｎと、半導体スイッチ４＿１〜４＿ｎとを全て非導通状態としている。一方、制御部１１は、制御信号Ｓ２＿１（制御線２５＿１）〜Ｓ２＿ｎ（２５＿ｎ）をＨレベルとし半導体スイッチ３＿１〜３＿ｎを全て導通状態としている。また、制御部１１は、制御信号Ｓ３により、電流計１２を非測定状態としている。
Here, at the start of measurement, the
時刻ｔ１：
制御部１１は、半導体デバイス１００＿１の漏洩電流の測定を行うため、制御信号Ｓ２＿１をＨレベルからＬレベルに遷移させ、制御信号Ｓ２＿２〜Ｓ２＿ｎをＨレベルの状態のまま維持する。
これにより、半導体スイッチ３＿１は、導通状態から非導通状態に状態が遷移し、半導体スイッチ３＿２〜３＿ｎは導通状態のまま維持される。
Time t1:
In order to measure the leakage current of the semiconductor device 100_1, the
Thereby, the state of the semiconductor switch 3_1 changes from the conductive state to the non-conductive state, and the semiconductor switches 3_2 to 3_n are maintained in the conductive state.
ここで、半導体デバイス１００＿１に対応した半導体スイッチ２＿１、３＿１及び４＿１のなかで、半導体スイッチ３＿１を非導通状態とする制御を、半導体スイッチ２＿１及び４＿１を導通状態とする制御より先に行う理由を以下に示す。
半導体スイッチ３＿１を、半導体スイッチ２＿１及び４＿１を導通状態とするタイミングと同一、あるいは遅くオフ状態とすると、半導体スイッチ２＿１及び３＿１が同時に導通状態となる期間が生じる。この半導体スイッチ２＿１及び３＿１が同時に導通状態となる期間が生じた場合には、電源線２１から電源線２３との間に、半導体スイッチ２＿１及び３＿１を介して多くの電流が流れ、定電圧源１３を故障させる原因となる。
このため、本実施形態においては、電源線２１から測定される半導体デバイスに対して試験電圧を印加するために半導体スイッチ２＿１を導通状態とする前に、半導体スイッチ３＿１を非導通状態としている。
これにより、本実施形態によれば、電源線２１から電源線２３の間の電流パスの形成を防止させ、電源線２１から電源線２３に電流が流れることを抑止することができる。そのため、時刻ｔ１において半導体スイッチ３＿１を非導通状態とした時点てから、予め設定した時間（期間）経過後の時刻ｔ２において、半導体スイッチ２＿１及び４＿１を導通状態としている。
Here, the reason why the control to turn off the semiconductor switch 3_1 among the semiconductor switches 2_1, 3_1, and 4_1 corresponding to the semiconductor device 100_1 is performed before the control to turn on the semiconductor switches 2_1 and 4_1 is as follows. Shown in
When the semiconductor switch 3_1 is turned off at the same timing as or later than the timing at which the semiconductor switches 2_1 and 4_1 are turned on, a period in which the semiconductor switches 2_1 and 3_1 are turned on at the same time occurs. When a period in which the semiconductor switches 2_1 and 3_1 are simultaneously turned on occurs, a large amount of current flows between the
For this reason, in the present embodiment, the semiconductor switch 3_1 is turned off before the semiconductor switch 2_1 is turned on in order to apply a test voltage to the semiconductor device measured from the
Thereby, according to the present embodiment, formation of a current path between the
時刻ｔ２：
制御部１１は、制御信号Ｓ１＿１をＬレベルからＨレベルへ遷移させ、制御信号Ｓ２＿２〜Ｓ１＿ｎをＬレベルのまま維持する。
これにより、半導体スイッチ２＿１及び４＿１は非導通状態から導通状態に状態が遷移し、半導体スイッチ２＿２〜２＿ｎ及び４＿２〜４＿ｎが非導通状態のまま状態が維持される。
この結果、半導体デバイス１００＿１には、半導体スイッチ２＿１及び４＿１が導通状態となることにより、電源線２１から半導体スイッチ２＿１を介して印加された試験電圧による漏洩電流が流れる
そして、この漏洩電流が半導体スイッチ４＿１を介して電流計１２に電流ＩMとして供給される。
Time t2:
The
As a result, the semiconductor switches 2_1 and 4_1 transition from the non-conductive state to the conductive state, and the semiconductor switches 2_2 to 2_n and 4_2 to 4_n are maintained in the non-conductive state.
As a result, when the semiconductor switches 2_1 and 4_1 are turned on, a leakage current due to the test voltage applied from the
次に、制御部１１は、半導体スイッチ２＿１及び４＿１が非導通状態から導通状態とした時点から、予め設定された時間ＴSが経過すると、制御信号Ｓ３により、電流計１２の状態を非測定状態から測定状態に変更させる。
これにより、電流計１２は、半導体スイッチ２＿１及び４＿１を介して流れる半導体デバイス１００＿１の漏洩電流、すなわち電流ＩMの電流値を測定する。
このとき、半導体スイッチ３＿１が非導通状態であるため、電流計１２には、電源線２１から半導体スイッチ２＿１を介して印加された試験電圧による漏洩電流が半導体スイッチ４＿１を介して供給される。
Next, the
Accordingly, the
At this time, since the semiconductor switch 3_1 is in a non-conducting state, the
ここで、半導体スイッチ２＿２〜２＿ｎと、半導体スイッチ４＿２〜４＿ｎとが非導通状態となっているため、半導体デバイス１００＿２〜１００＿ｎには電源線２１から試験電圧が印加されない状態となっている。
このとき、測定を行う半導体デバイス１００＿１に対して設けられた半導体スイッチ３＿１のみを非導通状態となっている。
一方、測定対象でない半導体デバイス１００＿２〜１００＿ｎの各々に対し、それぞれ半導体スイッチ２＿２〜２＿ｎの漏洩電流により試験電圧が印加されないように、半導体デバイス１００＿２〜１００＿ｎの各々設けられた半導体スイッチ３＿２〜３＿ｎを、それぞれ導通状態としている。
Here, since the semiconductor switches 2_2 to 2_n and the semiconductor switches 4_2 to 4_n are in a non-conductive state, the test voltage is not applied from the
At this time, only the semiconductor switch 3_1 provided for the semiconductor device 100_1 to be measured is in a non-conductive state.
On the other hand, each of the semiconductor switches 3_2 to 3_n provided in the semiconductor devices 100_2 to 100_n is set so that the test voltage is not applied to each of the semiconductor devices 100_2 to 100_n that are not measurement targets due to the leakage current of the semiconductor switches 2_2 to 2_n. Each is in a conductive state.
これにより、半導体スイッチ３＿２〜３＿ｎの各々は、それぞれ半導体スイッチ２＿２〜２＿ｎに流れる漏洩電流を、電源線２３を介して接地電位に流すことになる。このため、例えば、半導体デバイス１００＿２の測定系において、非導通状態の半導体スイッチ２＿２と、導通状態の半導体スイッチ３＿２との抵抗分圧が、ほぼ接地電圧に近くなり、半導体デバイス１００＿２に対して、漏洩電流を生じるほどの電圧が印加されなくなる。
そして、制御部１１は、この状態において半導体デバイス１００＿１に流れる漏洩電流である電流ＩMの測定を行い、半導体デバイス１００＿１の漏洩電流の測定処理が終了すると、制御信号Ｓ３により電流計１２を測定状態から非測定状態に遷移させる。
As a result, each of the semiconductor switches 3_2 to 3_n passes a leakage current flowing through the semiconductor switches 2_2 to 2_n to the ground potential via the
Then, the
時刻ｔ３：
制御部１１は、半導体デバイス１００＿１の漏洩電流の測定を終了するため、制御信号Ｓ１＿１をＨレベルからＬレベルに遷移させ、制御信号Ｓ１＿２〜Ｓ１＿ｎをＬレベル状態のまま維持する。
これにより、半導体スイッチ２＿１及び４＿１が導通状態から非導通状態に遷移し、半導体スイッチ２＿１〜２＿ｎ及び４＿１〜４＿ｎの全てが非導通状態となる。
また、半導体スイッチ３＿１を非導通状態から導通状態とする前に、半導体スイッチ２＿１を導通状態から非導通状態とするのは以下に示す理由による。半導体スイッチ３＿１と半導体スイッチ２＿１とが同時に導通状態となると、半導体スイッチ３＿１と半導体スイッチ２＿１とを介して電源線２１から電源線２３に電流が流れてしまう。
このため、半導体スイッチ３＿１を非導通状態から導通状態とする前に、半導体スイッチ２＿１を導通状態から非導通状態とし、半導体スイッチ３＿１と半導体スイッチ２＿１とを同時に導通状態とさせないように制御し、電源線２１から電源線２３への電流パスの形成を防止している。そのため、時刻ｔ３において半導体スイッチ２＿１及び４＿１を非導通状態とした時点から、予め設定した時間（期間）経過後の時刻ｔ４において、半導体スイッチ３＿１を導通状態としている。
Time t3:
In order to end the measurement of the leakage current of the semiconductor device 100_1, the
As a result, the semiconductor switches 2_1 and 4_1 transition from the conductive state to the non-conductive state, and all of the semiconductor switches 2_1 to 2_n and 4_1 to 4_n are set to the non-conductive state.
The reason why the semiconductor switch 2_1 is changed from the conductive state to the non-conductive state before the semiconductor switch 3_1 is changed from the non-conductive state to the conductive state is as follows. When the semiconductor switch 3_1 and the semiconductor switch 2_1 are turned on at the same time, a current flows from the
Therefore, before the semiconductor switch 3_1 is changed from the non-conductive state to the conductive state, the semiconductor switch 2_1 is changed from the conductive state to the non-conductive state, and the semiconductor switch 3_1 and the semiconductor switch 2_1 are controlled so as not to be simultaneously turned on. The formation of a current path from the
時刻ｔ４：
制御部１１は、制御信号Ｓ２_１をＬレベルからＨベルに遷移させ、制御信号Ｓ２＿２〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿１が非導通状態から導通状態に状態が遷移し、半導体スイッチ３＿２〜３＿ｎが導通状態のまま状態が維持される。
この結果、半導体デバイス１００＿１に対し、半導体スイッチ２＿１及び４＿１が非導通状態となり、かつ半導体スイッチ３＿１が導通状態となっている。
このため、半導体デバイス１００＿１には、他の半導体デバイス１００＿２〜１００＿ｎと同様に、電源線２１から試験電圧が印加されず、漏洩電流が電流計１２に対して流れない状態となる。
Time t4:
The
As a result, the state of the semiconductor switch 3_1 changes from the non-conductive state to the conductive state, and the semiconductor switches 3_2 to 3_n are maintained in the conductive state.
As a result, for the semiconductor device 100_1, the semiconductor switches 2_1 and 4_1 are in a non-conductive state, and the semiconductor switch 3_1 is in a conductive state.
For this reason, like the other semiconductor devices 100_2 to 100_n, the test voltage is not applied to the semiconductor device 100_1 from the
時刻ｔ５：
次に、制御部１１は、半導体デバイス１００＿２の漏洩電流の測定を行うため、制御信号Ｓ２＿２をＨレベルからＬレベルに遷移させ、制御信号Ｓ２＿１、及びＳ２＿３〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿２は導通状態から非導通状態に状態が遷移し、半導体スイッチ３＿１及び３＿３〜３＿ｎは導通状態のまま状態が維持される。
ここで、半導体デバイス１００＿１の測定と同様に、電源線２１から測定される半導体デバイスに対して、試験電圧を印加するために半導体スイッチ２＿２を導通状態とする前に、半導体スイッチ３＿２を非導通状態とし、電源線２１から電源線２３に対する処理信号線２２に対する電流パスを設けないようにしている。
Time t5:
Next, in order to measure the leakage current of the semiconductor device 100_2, the
Accordingly, the state of the semiconductor switch 3_2 changes from the conductive state to the non-conductive state, and the semiconductor switches 3_1 and 3_3 to 3_n are maintained in the conductive state.
Here, similarly to the measurement of the semiconductor device 100_1, before the semiconductor switch 2_2 is turned on to apply the test voltage to the semiconductor device measured from the
時刻ｔ６：
制御部１１は、制御信号Ｓ１＿２をＬレベルからＨレベルへ遷移させ、制御信号Ｓ１＿１及びＳ１＿３〜Ｓ１＿ｎをＬレベルのまま維持する。
これにより、半導体スイッチ２＿２及び４＿２は非導通状態から導通状態に状態が遷移し、半導体スイッチ２＿１及び２＿３〜２＿ｎと、半導体スイッチ４＿１及び４＿３〜４＿ｎは非導通状態のまま状態が維持される。
この結果、半導体デバイス１００＿２には、半導体スイッチ２＿２及び４＿２が導通状態となることにより、電源線２１から半導体スイッチ２＿２を介して印加された試験電圧による漏洩電流が流れる
そして、この漏洩電流が半導体スイッチ４＿２を介して電流計１２に電流ＩMとして供給される。
Time t6:
The
Accordingly, the state of the semiconductor switches 2_2 and 4_2 changes from the non-conductive state to the conductive state, and the semiconductor switches 2_1 and 2_3 to 2_n and the semiconductor switches 4_1 and 4_3 to 4_n are maintained in the non-conductive state.
As a result, when the semiconductor switches 2_2 and 4_2 are turned on, a leakage current due to the test voltage applied from the
次に、制御部１１は、半導体スイッチ２＿２及び４＿２が非導通状態から導通状態にした時点から、予め設定された時間ＴSが経過すると、制御信号Ｓ３により、電流計１２の状態を非測定状態から測定状態に変更させる。
これにより、電流計１２は、半導体スイッチ２＿２及び４＿２を介して、半導体デバイス１００＿２の漏洩電流、すなわち電流ＩMの電流値を測定する。
このとき、半導体スイッチ３＿２が非導通状態であるため、電流計１２には、電源線２１から半導体スイッチ２＿２を介して印加された試験電圧による漏洩電流が半導体スイッチ４＿１を介して供給される。
Next, the
Thereby, the
At this time, since the semiconductor switch 3_2 is in a non-conducting state, the
ここで、半導体スイッチ２＿１及び２＿３〜２＿ｎと、半導体スイッチ４＿１及び４＿３〜４＿ｎとが非導通状態となっているため、半導体デバイス１００＿１及び１００＿３〜１００＿ｎには電源線２１から試験電圧が印加されない状態となっている。
また、測定を行う半導体デバイス１００＿２に対して設けられた半導体スイッチ３＿２のみを非導通状態とする。
一方、測定対象でない半導体デバイス１００＿１及び１００＿３〜１００＿ｎの各々に対し、それぞれ半導体スイッチ２＿１及び２＿３〜２＿ｎの漏洩電流により試験電圧が印加されないように、半導体デバイス１００＿１＿及び１００＿３〜１００＿ｎの各々設けられた半導体スイッチ３＿１及び３＿３〜３＿ｎを、それぞれ導通状態とする。
Here, since the semiconductor switches 2_1 and 2_3 to 2_n and the semiconductor switches 4_1 and 4_3 to 4_n are in a non-conductive state, the test voltage is not applied from the
Further, only the semiconductor switch 3_2 provided for the semiconductor device 100_2 to be measured is set in a non-conducting state.
On the other hand, each of the semiconductor devices 100_1_ and 100_3 to 100_n is provided so that a test voltage is not applied to each of the semiconductor devices 100_1 and 100_3 to 100_n that are not measurement targets due to leakage currents of the semiconductor switches 2_1 and 2_3 to 2_n, respectively. The switches 3_1 and 3_3 to 3_n are turned on.
これにより、半導体スイッチ３＿１及び３＿３〜３＿ｎの各々は、それぞれ半導体スイッチ２＿１及び２＿３〜２＿ｎに流れる漏洩電流を、電源線２３を介して接地電位に流すことになる。このため、例えば、半導体デバイス１００＿１の測定系において、非導通状態の半導体スイッチ２＿１と、導通状態の半導体スイッチ３＿１との抵抗分圧が、ほぼ接地電圧に近くなり、半導体デバイス１００＿１に対して、漏洩電流を生じるほどの電圧が印加されなくなる。
また、制御部１１は、半導体デバイス１００＿２の漏洩電流の測定処理が終了すると、制御信号Ｓ３により電流計１２を測定状態から非測定状態に遷移させる。
As a result, each of the semiconductor switches 3_1 and 3_3 to 3_n causes a leakage current flowing through the semiconductor switches 2_1 and 2_3 to 2_n to flow to the ground potential via the
Further, when the measurement process of the leakage current of the semiconductor device 100_2 is completed, the
時刻ｔ７：
制御部１１は、半導体デバイス１００＿２の漏洩電流の測定を終了するため、制御信号Ｓ１＿２をＨレベルからＬレベルに遷移させ、制御信号Ｓ１＿１及びＳ１＿３〜Ｓ１＿ｎをＬレベル状態のまま維持する。
これにより、半導体スイッチ２＿２及び４＿２は導通状態から非導通状態に遷移し、半導体スイッチ２＿１及び２＿３〜２＿ｎと、半導体スイッチ４＿１及び４＿３〜４＿ｎとの全ては非導通状態となる。
また、半導体スイッチ３＿２を非導通状態から導通状態とする前に、半導体スイッチ２＿２を導通状態から非導通状態とする理由は、半導体スイッチ３＿２と半導体スイッチ２＿２との導通状態の期間が重なると、すでに時刻ｔ１において説明したように、半導体スイッチ３＿２と半導体スイッチ２＿２とを介して電源線２１から電源線２３に電流が流れる電流パスを生じさせないためである。
Time t7:
In order to end the measurement of the leakage current of the semiconductor device 100_2, the
As a result, the semiconductor switches 2_2 and 4_2 transition from the conductive state to the non-conductive state, and the semiconductor switches 2_1 and 2_3 to 2_n and the semiconductor switches 4_1 and 4_3 to 4_n are all in the nonconductive state.
The reason why the semiconductor switch 2_2 is changed from the conductive state to the non-conductive state before the semiconductor switch 3_2 is changed from the non-conductive state to the conductive state is that the period of the conductive state between the semiconductor switch 3_2 and the semiconductor switch 2_2 overlaps. This is because a current path through which a current flows from the
時刻ｔ８：
制御部１１は、制御信号Ｓ２_２をＬレベルからＨベルに遷移させ、制御信号Ｓ１＿１及びＳ２＿３〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿２が非導通状態から導通状態に状態が遷移し、半導体スイッチ３＿１及び３＿３〜３＿ｎが導通状態のまま状態が維持される。
この結果、半導体デバイス１００＿２に対し、半導体スイッチ２＿２及び４＿２は非導通状態となり、かつ半導体スイッチ３＿２は導通状態となっている。
このため、半導体デバイス１００＿２には、他の半導体デバイス１００＿１及び１００＿３〜１００＿ｎと同様に、電源線２１から試験電圧が印加されず、漏洩電流が電流計１２に対して流れない状態となる。
Time t8:
The
Accordingly, the state of the semiconductor switch 3_2 changes from the non-conductive state to the conductive state, and the semiconductor switches 3_1 and 3_3 to 3_n are maintained in the conductive state.
As a result, for the semiconductor device 100_2, the semiconductor switches 2_2 and 4_2 are in a non-conductive state, and the semiconductor switch 3_2 is in a conductive state.
For this reason, like the other semiconductor devices 100_1 and 100_3 to 100_n, the test voltage is not applied to the semiconductor device 100_2 from the
以降、制御部１１は、時刻ｔ９から時刻ｔ１２において、半導体デバイス１００＿１及び１００＿２と同様に、半導体デバイス１００＿３〜１００＿ｎを、順番に１個ずつ、測定対象として制御信号Ｓ１及びＳ２により選択し、漏洩電流を測定する。
Thereafter, from time t9 to time t12, the
＜第２の実施形態＞
以下、図面を参照して、本発明の第２の実施形態について説明する。図３は、この発明の第２の実施形態による半導体試験装置の構成例を示す図である。
本実施形態の半導体試験装置は、半導体試験部１、半導体スイッチ２＿１〜２＿ｎ、半導体スイッチ３＿１〜３＿ｎ、半導体スイッチ４＿１〜４＿ｎから構成されている。この図において、ＤＵＴ１００＿１〜１００＿ｎは、測定対象の半導体デバイスである。図３の第２の実施形態において、図１の第１の実施形態と同様の構成については同一の符号を付し、その説明を省略する。
第２の実施形態が第１の実施形態と異なる点は、半導体デバイス１００＿１から１００＿ｎの各々の他方の端子を、信号線２２に対して接続状態とするか、非接続状態とするかを制御する半導体スイッチ４＿１〜４＿ｎが省略されていることである。
<Second Embodiment>
The second embodiment of the present invention will be described below with reference to the drawings. FIG. 3 is a diagram showing a configuration example of a semiconductor test apparatus according to the second embodiment of the present invention.
The semiconductor test apparatus according to this embodiment includes a
The second embodiment is different from the first embodiment in that it controls whether the other terminal of each of the semiconductor devices 100_1 to 100_n is connected to the
制御部１１の動作としては、半導体スイッチ２＿１〜２＿ｎ及び３＿１〜３＿ｎの各々を制御して、第１の実施形態と同様に、半導体デバイス１００＿１〜１００＿ｎから、測定する半導体デバイスを順番に１個ずつ測定状態として選択する。そして、制御部１１は、この選択した半導体デバイスの漏洩電流を順次測定する。
本実施形態においては、第１の実施形態とは異なり、半導体デバイス１００＿１〜１００＿ｎの各々の他方の端子が、半導体スイッチを介さずに信号線２２に対して直接に接続されている。
As an operation of the
In the present embodiment, unlike the first embodiment, the other terminal of each of the semiconductor devices 100_1 to 100_n is directly connected to the
＜第３の実施形態＞
以下、図面を参照して、本発明の第３の実施形態について説明する。図４は、この発明の第３の実施形態による半導体試験装置の構成例を示す図である。
図４の第３の実施形態において、第１の実施形態と同様の構成については同一の符号を付し、その説明を省略する。
第３の実施形態が第１の実施形態と異なる点は、第１の実施形態が半導体デバイスの逆方向耐圧における漏洩電流の測定のみを測定する構成であったが、第３の実施形態が漏洩電流の測定に加え、半導体デバイス（例えば、ダイオード）の順方向降下電圧（ＶF）を測定する構成も有することである。
<Third Embodiment>
The third embodiment of the present invention will be described below with reference to the drawings. FIG. 4 is a diagram showing a configuration example of a semiconductor test apparatus according to the third embodiment of the present invention.
In the third embodiment shown in FIG. 4, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
The third embodiment differs from the first embodiment in that the first embodiment is configured to measure only the leakage current at the reverse breakdown voltage of the semiconductor device, but the third embodiment is leaky. In addition to current measurement, the semiconductor device (for example, a diode) has a configuration for measuring a forward voltage drop (VF).
以下、第３の実施形態による半導体試験装置の構成において、第１の実施形態と異なる点のみを説明する。
上述した半導体デバイスの順方向降下電圧を測定するため、半導体試験部１の内部に電圧計１４を設けるとともに、半導体デバイスから電圧計１４を切り離すための半導体スイッチ５（５＿１〜５＿ｎ）及び６（６＿１〜６＿ｎ）が、各半導体デバイス１００（１００＿１〜１００＿ｎ）に対応して設けられている。半導体スイッチ５（５＿１〜５＿ｎ）及び６（６＿１〜６＿ｎ）は、半導体スイッチ２、３及び４と同様である。本実施形態においては、半導体スイッチ５（５＿１〜５＿ｎ）及び６（６＿１〜６＿ｎ）をｎチャネル型ＭＯＳとして説明する。また、半導体デバイスの順方向降下電圧を測定するため、半導体デバイスに対して印加する定電流を供給する定電流源５０を設けている。さらに、順方向降下電圧を測定する場合に半導体デバイスに定電流を定電流源５０から供給し、一方、半導体デバイスの逆方向耐圧における漏洩電流を測定する場合に定電圧原１３から定電圧を印加するため、出力端子Ｔ＿１及び接地点の各々に、定電流源５０を接続するか定電圧源１３を接続するかを切り換える切換スイッチＳＷ１及びＳＷ２が設けられている。
Hereinafter, only the differences from the first embodiment in the configuration of the semiconductor test apparatus according to the third embodiment will be described.
In order to measure the forward voltage drop of the semiconductor device described above, a
電流計１２は、＋側端子が入力端子Ｔ＿６を介して信号線２６に接続され、−側端子が入力端子Ｔ＿８を介して信号線２８に接続されている。
制御部１１は、第１の実施形態における半導体スイッチ２及び４を制御する制御信号Ｓ１と、半導体スイッチ３を制御する制御信号Ｓ２とに加え、半導体スイッチ５及び６を制御する制御信号Ｓ４（Ｓ４＿１〜Ｓ４＿ｎ）を、出力端子Ｔ＿７を介して制御線２７（２７＿１〜２７＿ｎ）に対して出力する。
The
In addition to the control signal S1 for controlling the semiconductor switches 2 and 4 and the control signal S2 for controlling the
半導体スイッチ５＿１は、接続端子Ｐ１が信号線２６に接続され、接続端子Ｐ２が半導体デバイス１００＿１の一方の端子に接続され、制御端子Ｐ３が制御線２７＿１（制御信号Ｓ４＿１）に接続されている。
半導体スイッチ５＿２は、接続端子Ｐ１が信号線２６に接続され、接続端子Ｐ２が半導体デバイス１００＿２の一方の端子に接続され、制御端子Ｐ３が制御線２７＿２（制御信号Ｓ４＿２）に接続されている。
半導体スイッチ５＿ｎは、接続端子Ｐ１が信号線２６に接続され、接続端子Ｐ２が半導体デバイス１００＿ｎの一方の端子に接続され、制御端子Ｐ３が制御線２７＿ｎ（制御信号Ｓ４＿ｎ）に接続されている。
In the semiconductor switch 5_1, the connection terminal P1 is connected to the
In the semiconductor switch 5_2, the connection terminal P1 is connected to the
In the semiconductor switch 5_n, the connection terminal P1 is connected to the
半導体スイッチ６＿１は、接続端子Ｐ１が半導体デバイス１００−１の他方の端子に接続され、接続端子Ｐ２が信号線２８に接続され、制御端子Ｐ３が制御線２７＿１（制御信号Ｓ４＿１）に接続されている。
半導体スイッチ６＿２は、接続端子Ｐ１が半導体デバイス１００−２の他方の端子に接続され、接続端子Ｐ２が信号線２８に接続され、制御端子Ｐ３が制御線２７＿２（制御信号Ｓ４＿２）に接続されている。
半導体スイッチ６＿ｎは、接続端子Ｐ１が半導体デバイス１００−ｎの他方の端子に接続され、接続端子Ｐ２が信号線２８に接続され、制御端子Ｐ３が制御線２７＿ｎ（制御信号Ｓ４＿ｎ）に接続されている。
また、半導体スイッチ２＿１〜半導体スイッチ２＿ｎの各々の端子Ｐ２はそれぞれ半導体デバイス１００＿１〜１００＿ｎの一方の端子に接続され、半導体スイッチ４＿１〜半導体スイッチ４＿ｎの各々の端子Ｐ１はそれぞれ半導体デバイス１００＿１〜１００＿ｎの他方の端子に接続されている。
また、切換スイッチＳＷ１は、コモン端子ＣＯＭが出力端子Ｔ＿１に接続され、端子ＰＭ１が定電圧源１３の＋側端子に接続され、端子ＰＭ２が定電流源５０の＋側端子に接続されている。
切換スイッチＳＷ２は、コモン端子ＣＯＭが接地点に接続され、端子ＰＭ１が定電圧源１３の−側端子に接続され、端子ＰＭ２が定電流源５０の−側端子に接続されている。
切換スイッチＳＷ１及びＳＷ２の各々は、ぞれぞれ同様に、制御部１１からの制御信号Ｓ１０により、コモン端子ＣＯＭと端子ＰＭ１とが接続されるか、あるいはコモン端子ＣＯＭと端子ＰＭ１とが接続されるかのいずれかの状態に制御される。ここで、切換スイッチＳＷ１及びＳＷ２の各々は、例えば、制御信号１０がＨレベルの場合（漏洩電流の測定を行う場合）に、コモン端子ＣＯＭと端子ＰＭ１とが接続され、一方、制御信号１０がＬレベルの場合（順方向降下電圧の測定を行う場合）に、コモン端子ＣＯＭと端子ＰＭ２とが接続される。したがって、制御部１１は、半導体デバイスの逆方向耐圧における漏洩電流を測定する場合に制御信号１０をＨレベルとして出力する。これにより、スイッチＳＷ１及びＳＷ２の各々は、コモン端子ＣＯＭと端子ＰＭ１とが接続され、定電圧源１３の＋側端子を出力端子Ｔ＿１に接続し、定電圧源１３の−側端子を接地点に接続する。この場合、定電流源５０は、＋側端子及び−側端子がオープンの状態となっている。
一方、半導体デバイスの順方向降下電圧を測定する場合に制御信号１０をＬレベルとして出力する。これにより、スイッチＳＷ１及びＳＷ２の各々は、コモン端子ＣＯＭと端子ＰＭ２とが接続され、定電流源５０の＋側端子を出力端子Ｔ＿１に接続し、定電流源５０の−側端子を接地点に接続する。この場合、定電圧源１３は、＋側端子及び−側端子がオープンの状態となっている。
In the semiconductor switch 6_1, the connection terminal P1 is connected to the other terminal of the semiconductor device 100-1, the connection terminal P2 is connected to the
In the semiconductor switch 6_2, the connection terminal P1 is connected to the other terminal of the semiconductor device 100-2, the connection terminal P2 is connected to the
In the semiconductor switch 6_n, the connection terminal P1 is connected to the other terminal of the semiconductor device 100-n, the connection terminal P2 is connected to the
The terminals P2 of the semiconductor switches 2_1 to 2_n are respectively connected to one terminals of the semiconductor devices 100_1 to 100_n, and the terminals P1 of the semiconductor switches 4_1 to 4_n are the other terminals of the semiconductor devices 100_1 to 100_n, respectively. Connected to the terminal.
In the changeover switch SW1, the common terminal COM is connected to the output terminal T_1, the terminal PM1 is connected to the + side terminal of the
In the changeover switch SW2, the common terminal COM is connected to the ground point, the terminal PM1 is connected to the negative terminal of the
Similarly, each of the change-over switches SW1 and SW2 is connected to the common terminal COM and the terminal PM1 or to the common terminal COM and the terminal PM1 by a control signal S10 from the
On the other hand, when measuring the forward voltage drop of the semiconductor device, the
半導体デバイス１００＿１〜１００＿ｎに対して漏洩電流の測定を行う場合、制御部１１は、制御信号Ｓ４＿１からＳ４＿ｎの全てをＬレベルで出力し、制御信号１０をＨレベルで出力する。
これにより、半導体スイッチ５＿１〜５＿ｎと半導体スイッチ６＿１〜６＿ｎとの全てが非導通状態となり、半導体デバイス１００＿１〜１００＿ｎの全てが、電圧計１４から切り離された状態となる。また、出力端子Ｔ＿１に対して、スイッチＳＷ１及びＳＷ２を介して定電圧源１３から電圧が印加される状態となる。
この半導体デバイス１００＿１〜１００＿ｎの全てが電圧計１４から切り離された状態において、第１の実施形態で説明した動作により、半導体デバイス１００＿１〜１００＿ｎの漏洩電流の測定を行う。
When measuring the leakage current for the semiconductor devices 100_1 to 100_n, the
Thereby, all of the semiconductor switches 5_1 to 5_n and the semiconductor switches 6_1 to 6_n are in a non-conductive state, and all of the semiconductor devices 100_1 to 100_n are disconnected from the
In a state where all of the semiconductor devices 100_1 to 100_n are disconnected from the
一方、半導体デバイス１００＿１〜１００＿ｎに対して順方向降下電圧の測定を行う場合を以下に説明する。一例として、半導体デバイス１００＿１の順方向降下電圧の測定を行う状態を説明する。
制御部１１は、制御信号Ｓ＿１をＨレベルとし、制御信号Ｓ４＿２からＳ４＿ｎを全てをＬレベルとし、制御信号１０をＬレベルで出力する。
これにより、半導体スイッチ５＿１及び６＿１が導通状態となり、半導体スイッチ５＿２〜５＿ｎ及び６＿２〜６＿ｎが非導通状態となる。
この結果、半導体デバイス１００＿１が電圧計１４に接続され、半導体デバイス１００＿２〜１００＿ｎが電圧計１４から切り離され、出力端子Ｔ＿１に対して、定電流源５０からの定電流が供給されることになる。
On the other hand, the case where the forward voltage drop is measured for the semiconductor devices 100_1 to 100_n will be described below. As an example, a state where the forward voltage drop of the semiconductor device 100_1 is measured will be described.
The
Accordingly, the semiconductor switches 5_1 and 6_1 are turned on, and the semiconductor switches 5_2 to 5_n and 6_2 to 6_n are turned off.
As a result, the semiconductor device 100_1 is connected to the
また、制御部１１は、制御信号Ｓ１＿１をＨレベルとし、制御信号Ｓ＿２〜Ｓ＿ｎをＬレベルとして出力する。
これにより、半導体スイッチ２＿１及び４＿１が導通状態となり、半導体スイッチ２＿２〜２＿ｎ及び４＿２〜４＿ｎが非導通状態となる。
また、制御部１１は、制御信号Ｓ２＿１をＬレベルとし、制御信号Ｓ２＿２〜２＿ｎをＨレベルとして出力する。
これにより、半導体スイッチ３＿１が非導通状態となり、半導体スイッチ３＿２〜３＿ｎが導通状態となる。
The
Accordingly, the semiconductor switches 2_1 and 4_1 are turned on, and the semiconductor switches 2_2 to 2_n and 4_2 to 4_n are turned off.
Further, the
Accordingly, the semiconductor switch 3_1 is turned off and the semiconductor switches 3_2 to 3_n are turned on.
これにより、半導体デバイス１００＿１に対して、半導体スイッチ２＿１及び４＿１を介して順方向の定電流が印加される。
そして、半導体スイッチ２＿１、半導体デバイス１００＿１及び半導体スイッチ４＿１の電流経路により、半導体デバイス１００＿１に順方向電流、すなわち電流ＩMが流れる。
制御部１１は、半導体スイッチ３＿１を非導通状態とし、かつ半導体スイッチ２＿１及び４＿１が導通状態とした後、電流ＩMが安定するための時間が経過した後、電流計１２及び電圧計１４を非計測状態から計測状態に遷移させる。
そして、制御部１１は、電流計１２の測定する電流ＩMを読み込み、かつ電圧計１４の測定する電圧ＶMを読み込み、順方向降下電圧の測定を行う。
As a result, a forward constant current is applied to the semiconductor device 100_1 via the semiconductor switches 2_1 and 4_1.
A forward current, that is, a current IM flows through the semiconductor device 100_1 by the current paths of the semiconductor switch 2_1, the semiconductor device 100_1, and the semiconductor switch 4_1.
After the semiconductor switch 3_1 is turned off and the semiconductor switches 2_1 and 4_1 are turned on, the
Then, the
このとき、半導体スイッチ２＿２〜２＿ｎの各々に流れる漏洩電流が、それぞれ半導体スイッチ３＿２〜３＿ｎにより、電源線２３に流れる。
このため、電流計１２に流れ込む電流ＩMは、測定対象以外の半導体デバイス１００＿２〜１００＿ｎの漏洩電流を含まないため、半導体デバイス１００＿１の順方向降下電圧の測定時の正確な電流ＩMの電流値を測定することができる。
また、本実施形態においては、半導体スイッチ２＿１〜２＿ｎ、３＿１〜３＿ｎ、４＿１〜４＿ｎ、５＿１〜５＿ｎ及び６＿１〜６＿ｎを、ｎチャネル型ＭＯＳトランジスタとして説明したが、ｐチャネル型ＭＯＳトランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などスイッチ機能を有するトランジスタならいずれを用いても良い。
At this time, leakage currents flowing through the semiconductor switches 2_2 to 2_n flow to the
For this reason, since the current IM flowing into the
Further, in the present embodiment, the semiconductor switches 2_1 to 2_n, 3_1 to 3_n, 4_1 to 4_n, 5_1 to 5_n, and 6_1 to 6_n are described as n-channel MOS transistors, but p-channel MOS transistors, bipolar transistors, Any transistor having a switching function such as an IGBT (Insulated Gate Bipolar Transistor) may be used.
次に、図４及び図５を用いて、本実施形態の半導体試験装置の動作の説明を行う。図５は、本実施形態の半導体試験装置の動作例を示すタイミングチャートである。図５において、横軸は時刻を示し、縦軸は信号のレベル（ＨレベルまたはＬレベルの２値の値）を示している。Ｈレベルは電源電圧のレベルであり、Ｌレベルは接地電圧（グランド）レベルである。
以下の動作説明においては、測定対象の半導体デバイス１００＿１〜１００＿ｎの順方向降下電圧の測定を例とし、半導体デバイス１００＿１、１００＿２、…、１００＿ｎの順番で測定を行う場合の半導体試験装置の動作を説明する。測定開始時において、制御部１１は、制御信号Ｓ１＿１（制御線２４＿１）〜Ｓ１＿ｎ（制御線２４＿ｎ）をＬレベルとして半導体スイッチ２＿１〜２＿ｎと、半導体スイッチ４＿１〜４＿ｎとを全て非導通状態としている。一方、制御部１１は、制御信号Ｓ２＿１（制御線２５＿１）〜Ｓ２＿ｎ（制御線２５＿ｎ）をＨレベルとし半導体スイッチ３＿１〜３＿ｎを全て導通状態としている。また、制御部１１は、制御信号Ｓ３により、電流計１２を非測定状態としている。また、制御部１１は、制御信号Ｓ４＿１（制御線２７＿１）〜Ｓ４＿ｎ（制御線２７＿ｎ）をＬレベルとし、半導体スイッチ５＿１〜５＿ｎと、半導体スイッチ６＿１〜６＿ｎとを全て非導通状態としている。また、制御部１１は、半導体デバイスの順方向降下電圧の測定を行うため、切換スイッチＳＷ１及びＳＷ２に対して、制御信号Ｓ１０をＬレベルとして出力する。これにより、定電流源５０は、出力端子Ｔ＿１に対して、試験電流として定電流を供給する状態となる。
Next, the operation of the semiconductor test apparatus of this embodiment will be described with reference to FIGS. FIG. 5 is a timing chart showing an operation example of the semiconductor test apparatus of the present embodiment. In FIG. 5, the horizontal axis indicates time, and the vertical axis indicates the signal level (the binary value of H level or L level). The H level is the level of the power supply voltage, and the L level is the ground voltage (ground) level.
In the following description of the operation, the measurement of the forward voltage drop of the semiconductor devices 100_1 to 100_n to be measured is taken as an example, and the operation of the semiconductor test apparatus when measuring in the order of the semiconductor devices 100_1, 100_2,. To do. At the start of measurement, the
時刻ｔ１：
制御部１１は、半導体デバイス１００＿１の順方向降下電圧の測定を行うため、制御信号Ｓ２＿１をＨレベルからＬレベルに遷移させ、制御信号Ｓ２＿２〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿１が導通状態から非導通状態に状態が遷移し、半導体スイッチ３＿２〜３＿ｎは導通状態のまま状態が維持される。
これにより、電源線２１から測定される半導体デバイスに対して、出力端子Ｔ＿１からの試験電流を印加するために半導体スイッチ２＿１を導通状態とする前に、半導体スイッチ３＿１を非導通状態とし、電源線２１から電源線２３に電流が流れないように、電源線２１から電源線２３の間に電流パスを生じさせないためである。そのため、時刻ｔ１において半導体スイッチ３＿１を非導通状態とした時点から、予め設定した時間（期間）経過後の時刻ｔ２において、半導体スイッチ２＿１及び４＿１と半導体スイッチ５＿１及び６＿１とを導通状態としている。
Time t1:
In order to measure the forward drop voltage of the semiconductor device 100_1, the
As a result, the state of the semiconductor switch 3_1 changes from the conductive state to the non-conductive state, and the semiconductor switches 3_2 to 3_n are maintained in the conductive state.
Accordingly, before the semiconductor switch 2_1 is turned on to apply the test current from the output terminal T_1 to the semiconductor device measured from the
時刻ｔ２：
制御部１１は、制御信号Ｓ１＿１をＬレベルからＨレベルへ遷移させ、制御信号Ｓ１＿２〜Ｓ１＿ｎをＬレベルのまま維持する。
これにより、半導体スイッチ２＿１及び４＿１は非導通状態から導通状態に状態が遷移し、半導体スイッチ２＿２〜２＿ｎ及び４＿２〜４＿ｎは非導通状態のまま状態が維持される。
また、制御部１１は、制御信号Ｓ４＿１をＬレベルからＨレベルへ遷移させ、制御信号Ｓ４＿２〜Ｓ４＿ｎをＬレベルのまま維持する。
これにより、半導体スイッチ５＿１及び６＿１は非導通状態から導通状態に状態が遷移し、半導体スイッチ５＿２〜５＿ｎ及び６＿２〜６＿ｎは非導通状態のまま状態が維持される。
Time t2:
The
Accordingly, the semiconductor switches 2_1 and 4_1 transition from the non-conductive state to the conductive state, and the semiconductor switches 2_2 to 2_n and 4_2 to 4_n are maintained in the non-conductive state.
In addition, the
As a result, the semiconductor switches 5_1 and 6_1 transition from the non-conductive state to the conductive state, and the semiconductor switches 5_2 to 5_n and 6_2 to 6_n are maintained in the non-conductive state.
この結果、半導体デバイス１００＿１には、半導体スイッチ２＿１及び４＿１が導通状態となることにより、電源線２１から半導体スイッチ２＿１を介して印加された試験電流により順方向の電流として電流ＩMが流れる。
そして、この順方向電流が半導体スイッチ４＿１を介して電流計１２に電流ＩMとして供給される。
また、順方向の電流ＩMが流れることにより、半導体デバイス１００＿１の両端にこの電流ＩMによる降下電圧が発生する。
そして、半導体スイッチ５＿１及び信号線２６と、半導体スイッチ６＿１及び信号線２８とを介して、電圧計１４の＋側端子及び−側端子間に順方向降下電圧が伝達される。
上述した処理により、電流計１２は、半導体デバイス１００＿１に流れる順方向電流である電流値ＩMと、半導体デバイス１００＿１の両端における順方向降下電圧である電圧ＶMとを測定する。
As a result, when the semiconductor switches 2_1 and 4_1 are turned on in the semiconductor device 100_1, the current IM flows as a forward current due to the test current applied from the
The forward current is supplied as a current IM to the
In addition, when a forward current IM flows, a voltage drop due to the current IM occurs at both ends of the semiconductor device 100_1.
A forward drop voltage is transmitted between the + side terminal and the − side terminal of the
Through the processing described above, the
次に、制御部１１は、半導体スイッチ２＿１及び４＿１が非導通状態から導通状態にした時点から、予め設定された時間ＴSが経過すると、制御信号Ｓ３により、電流計１２及び電圧計１４の状態を非測定状態から測定状態に変更させる。
これにより、電流計１２は、半導体スイッチ２＿１及び４＿１を介して、半導体デバイス１００＿１の順方向電流、すなわち電流ＩMの電流値を測定する。
また、電圧計１４は、半導体スイッチ５＿１及び６＿１を介して、半導体デバイス１００＿１の順方向降下電圧、すなわち電圧ＶMの電圧値を測定する。
このとき、半導体スイッチ３＿１が非導通状態であるため、電流計１２には、電源線２１から半導体スイッチ２＿１を介して印加された試験電流による順方向電流が半導体スイッチ４＿１を介して供給される。
上述した、時間ＴSは、半導体スイッチ２＿１及び４＿１が非導通状態から導通状態となってから、半導体スイッチ２＿１、半導体デバイス１００＿１、半導体スイッチ４＿１を流れる電流ＩM、及び半導体デバイス１００＿１の両端に電圧降下により発生する電圧ＶMが安定するまでの予め実測された時間である。
Next, the
Thereby, the
The
At this time, since the semiconductor switch 3_1 is in a non-conducting state, the
The time TS described above is due to the voltage drop across the semiconductor switch 2_1, the semiconductor device 100_1, the current IM flowing through the semiconductor switch 4_1, and the voltage across the semiconductor device 100_1 after the semiconductor switches 2_1 and 4_1 are changed from the non-conductive state to the conductive state. This is a time measured in advance until the generated voltage VM is stabilized.
ここで、半導体スイッチ２＿２〜２＿ｎと、半導体スイッチ４＿２〜４＿ｎとが非導通状態となっているため、半導体デバイス１００＿２〜１００＿ｎには電源線２１から試験電流が印加されない状態となっている。
また、測定を行う半導体デバイス１００＿１に対して設けられた半導体スイッチ３＿１のみを非導通状態とする。
一方、測定対象でない半導体デバイス１００＿２〜１００＿ｎの各々に対し、それぞれ半導体スイッチ２＿２〜２＿ｎの漏洩電流により試験電流が印加（供給）されないように、半導体デバイス１００＿２〜１００＿ｎの各々設けられた半導体スイッチ３＿２〜３＿ｎを、それぞれ導通状態とする。
Here, since the semiconductor switches 2_2 to 2_n and the semiconductor switches 4_2 to 4_n are in a non-conductive state, the test current is not applied from the
Further, only the semiconductor switch 3_1 provided for the semiconductor device 100_1 to be measured is set in a non-conductive state.
On the other hand, each of the semiconductor switches 3_2 to 100_n provided to the semiconductor devices 100_2 to 100_n is provided so that a test current is not applied (supplied) to each of the semiconductor devices 100_2 to 100_n that are not measurement targets due to the leakage current of the semiconductor switches 2_2 to 2_n. 3_n is in a conductive state.
これにより、半導体スイッチ３＿２〜３＿ｎの各々は、それぞれ半導体スイッチ２＿２〜２＿ｎに流れる漏洩電流を、電源線２３を介して接地電位に流すことになる。このため、例えば、半導体デバイス１００＿２の測定系において、非導通状態の半導体スイッチ２＿２と、導通状態の半導体スイッチ３＿２との抵抗分圧が、ほぼ接地電圧に近くなり、半導体デバイス１００＿２に対して、漏洩電流を生じるほどの電圧が印加されなくなる。
また、制御部１１は、半導体デバイス１００＿１の電流ＩM及び電圧ＶMの測定処理が終了すると、制御信号Ｓ３により電流計１２及び電圧計１４を測定状態から非測定状態に遷移させる。
As a result, each of the semiconductor switches 3_2 to 3_n passes a leakage current flowing through the semiconductor switches 2_2 to 2_n to the ground potential via the
Further, when the measurement process of the current IM and the voltage VM of the semiconductor device 100_1 is completed, the
時刻ｔ３：
制御部１１は、半導体デバイス１００＿１の順方向降下電圧の測定を終了するため、制御信号Ｓ１＿１及びＳ４＿１をＨレベルからＬレベルに遷移させ、制御信号Ｓ２＿２〜Ｓ２＿ｎと、制御信号Ｓ４＿２〜Ｓ４＿ｎとをＬレベル状態のまま維持する。
これにより、半導体スイッチ２＿１及び４＿１は導通状態から非導通状態に遷移し、半導体スイッチ２＿１〜２＿ｎ及び４＿１〜４＿ｎの全ては非導通状態となる。
また、半導体スイッチ５＿１及び６＿１は導通状態から非導通状態に遷移し、半導体スイッチ５＿１〜５＿ｎ及び６＿１〜６＿ｎの全ては非導通状態となる。
ここで、半導体スイッチ３＿１を非導通状態から導通状態とする前に、半導体スイッチ２＿１を導通状態から非導通状態とする理由は、半導体スイッチ３＿１と半導体スイッチ２＿１との導通状態の期間が重なると、すでに時刻１において説明したように、半導体スイッチ３＿１と半導体スイッチ２＿１とを介して電源線２１から電源線２３に電流が流れないように、電源線２１から電源線２３の間に電流パスを生じさせないためである。そのため、時刻ｔ３において半導体スイッチ２＿１及び４＿１と半導体スイッチ５＿１及び６＿１とを非導通状態とした時点から、予め設定した時間（期間）経過後の時刻ｔ４において、半導体スイッチ３＿１を導通状態としている。
Time t3:
In order to end the measurement of the forward voltage drop of the semiconductor device 100_1, the
As a result, the semiconductor switches 2_1 and 4_1 transition from the conductive state to the non-conductive state, and all of the semiconductor switches 2_1 to 2_n and 4_1 to 4_n are in the nonconductive state.
In addition, the semiconductor switches 5_1 and 6_1 transition from the conductive state to the non-conductive state, and all of the semiconductor switches 5_1 to 5_n and 6_1 to 6_n are in the nonconductive state.
Here, before the semiconductor switch 3_1 is changed from the non-conductive state to the conductive state, the reason why the semiconductor switch 2_1 is changed from the conductive state to the non-conductive state is that the periods of the conductive state between the semiconductor switch 3_1 and the semiconductor switch 2_1 overlap. As already described at
時刻ｔ４：
制御部１１は、制御信号Ｓ２_１をＬレベルからＨベルに遷移させ、制御信号Ｓ２＿２〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿１が非導通状態から導通状態に状態が遷移し、半導体スイッチ３＿２〜３＿ｎが導通状態のまま状態が維持される。
この結果、半導体デバイス１００＿１に対し、半導体スイッチ２＿１及び４＿１が非導通状態となり、かつ半導体スイッチ３＿１が導通状態となっている。
このため、半導体デバイス１００＿１には、他の半導体デバイス１００＿２〜１００＿ｎと同様に、電源線２１から試験電流が印加されず、電流ＩMが電流計１２に対して流れない状態となる。
Time t4:
The
As a result, the state of the semiconductor switch 3_1 changes from the non-conductive state to the conductive state, and the semiconductor switches 3_2 to 3_n are maintained in the conductive state.
As a result, for the semiconductor device 100_1, the semiconductor switches 2_1 and 4_1 are in a non-conductive state, and the semiconductor switch 3_1 is in a conductive state.
For this reason, like the other semiconductor devices 100_2 to 100_n, the test current is not applied to the semiconductor device 100_1 from the
時刻ｔ５：
次に、制御部１１は、半導体デバイス１００＿２の漏洩電流の測定を行うため、制御信号Ｓ２＿２をＨレベルからＬレベルに遷移させ、制御信号Ｓ２＿１、及びＳ２＿３〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿２が導通状態から非導通状態に状態が遷移し、半導体スイッチ３＿１及び３＿３〜３＿ｎは導通状態のまま状態が維持される。
これにより、半導体デバイス１００＿１の測定と同様に、電源線２１から測定される半導体デバイスに対して、試験電流を印加するために半導体スイッチ２＿２を導通状態とする前に、半導体スイッチ３＿２を非導通状態とし、電源線２１から電源線２３に対する処理信号線２２に対する電流パスを設けないようにしている。
Time t5:
Next, in order to measure the leakage current of the semiconductor device 100_2, the
Accordingly, the state of the semiconductor switch 3_2 changes from the conductive state to the non-conductive state, and the semiconductor switches 3_1 and 3_3 to 3_n are maintained in the conductive state.
Thus, as in the measurement of the semiconductor device 100_1, the semiconductor switch 3_2 is turned off before the semiconductor switch 2_2 is turned on to apply the test current to the semiconductor device measured from the
時刻ｔ６：
制御部１１は、制御信号Ｓ１＿２をＬレベルからＨレベルへ遷移させ、制御信号Ｓ１＿１及びＳ１＿３〜Ｓ１＿ｎをＬレベルのまま維持する。
これにより、半導体スイッチ２＿２及び４＿２は非導通状態から導通状態に状態が遷移し、半導体スイッチ２＿１及び２＿３〜２＿ｎと、半導体スイッチ４＿１及び４＿３〜４＿ｎは非導通状態のまま状態が維持される。
また、制御部１１は、制御信号Ｓ４＿２をＬレベルからＨレベルへ遷移させ、制御信号Ｓ４＿１及びＳ４＿３〜Ｓ４＿ｎをＬレベルのまま維持する。
これにより、半導体スイッチ５＿２及び６＿２は非導通状態から導通状態に状態が遷移し、半導体スイッチ５＿１及び５＿３〜５＿ｎと、半導体スイッチ６＿１及び６＿３〜６＿ｎは非導通状態のまま状態が維持される。
Time t6:
The
Accordingly, the state of the semiconductor switches 2_2 and 4_2 changes from the non-conductive state to the conductive state, and the semiconductor switches 2_1 and 2_3 to 2_n and the semiconductor switches 4_1 and 4_3 to 4_n are maintained in the non-conductive state.
Further, the
As a result, the semiconductor switches 5_2 and 6_2 transition from the non-conductive state to the conductive state, and the semiconductor switches 5_1 and 5_3 to 5_n and the semiconductor switches 6_1 and 6_3 to 6_n are maintained in the non-conductive state.
この結果、半導体デバイス１００＿２には、半導体スイッチ２＿２及び４＿２が導通状態となることにより、電源線２１から半導体スイッチ２＿２を介して印加された試験電流による順方向電流が流れる
そして、この順方向電流が半導体スイッチ４＿２を介して電流計１２に電流ＩMとして供給される。
また、順方向の電流ＩMが流れることにより、半導体デバイス１００＿２の両端にこの電流ＩMによる降下電圧が発生する。
そして、半導体スイッチ５＿２及び信号線２６と、半導体スイッチ６＿２及び信号線２８とを介して、電圧計１４の＋側端子及び−側端子間に順方向降下電圧が伝達される。
上述した処理により、電流計１２は、半導体デバイス１００＿２に流れる順方向電流である電流値ＩMと、半導体デバイス１００＿２の両端における順方向降下電圧である電圧ＶMとを測定する。
As a result, the semiconductor device 100_2 has the semiconductor switches 2_2 and 4_2 in a conductive state, so that a forward current due to the test current applied from the
In addition, when a forward current IM flows, a voltage drop due to the current IM occurs at both ends of the semiconductor device 100_2.
A forward voltage drop is transmitted between the + side terminal and the − side terminal of the
Through the processing described above, the
次に、制御部１１は、半導体スイッチ２＿２及び４＿２が非導通状態から導通状態にしてから予め設定された時間ＴSが経過すると、制御信号Ｓ３により、電流計１２及び電圧計１４の状態を非測定状態から測定状態に変更させる。
これにより、電流計１２は、半導体スイッチ２＿２及び４＿２を介して、半導体デバイス１００＿２の順方向電流、すなわち電流ＩMの電流値を測定する。
また、電圧計１４は、半導体スイッチ５＿２及び６＿２を介して、半導体デバイス１００＿２の順方向降下電圧、すなわち電圧ＶMの電圧値を測定する。
このとき、半導体スイッチ３＿２が非導通状態であるため、電流計１２には、電源線２１から半導体スイッチ２＿２を介して印加された試験電流による順方向電流が半導体スイッチ４＿２を介して供給される。
Next, the
Accordingly, the
The
At this time, since the semiconductor switch 3_2 is in a non-conducting state, the
ここで、半導体スイッチ２＿１及び２＿３〜２＿ｎと、半導体スイッチ４＿１及び４＿３〜４＿ｎとが非導通状態となっているため、半導体デバイス１００＿１及び１００＿３〜１００＿ｎには電源線２１から試験電流が印加されない状態となっている。
また、測定を行う半導体デバイス１００＿２に対して設けられた半導体スイッチ３＿２のみを非導通状態とする。
一方、測定対象でない半導体デバイス１００＿１及び１００＿３〜１００＿ｎの各々に対し、それぞれ半導体スイッチ２＿１及び２＿３〜２＿ｎの漏洩電流により試験電流が印加されないように、半導体デバイス１００＿１＿及び１００＿３〜１００＿ｎの各々設けられた半導体スイッチ３＿１及び３＿３〜３＿ｎを、それぞれ導通状態とする。
Here, since the semiconductor switches 2_1 and 2_3 to 2_n and the semiconductor switches 4_1 and 4_3 to 4_n are in a non-conductive state, a test current is not applied from the
Further, only the semiconductor switch 3_2 provided for the semiconductor device 100_2 to be measured is set in a non-conducting state.
On the other hand, each of the semiconductor devices 100_1_ and 100_3 to 100_n is provided so that a test current is not applied to each of the semiconductor devices 100_1 and 100_3 to 100_n that are not measurement targets due to leakage currents of the semiconductor switches 2_1 and 2_3 to 2_n, respectively. The switches 3_1 and 3_3 to 3_n are turned on.
これにより、半導体スイッチ３＿１及び３＿３〜３＿ｎの各々は、それぞれ半導体スイッチ２＿１及び２＿３〜２＿ｎに流れる漏洩電流を、電源線２３を介して接地電位に流すことになる。このため、例えば、半導体デバイス１００＿１の測定系において、非導通状態の半導体スイッチ２＿１と、導通状態の半導体スイッチ３＿１との抵抗分圧が、ほぼ接地電圧に近くなり、半導体デバイス１００＿１に対して、漏洩電流を生じるほどの電圧が印加されなくなる。
また、制御部１１は、半導体デバイス１００＿２に流れる順方向電流の電流ＩMと、半導体デバイス１００＿２の両端の順方向降下電圧の電圧ＶMとの測定処理が終了すると、制御信号Ｓ３により電流計１２及び電圧計１４を測定状態から非測定状態に遷移させる。
As a result, each of the semiconductor switches 3_1 and 3_3 to 3_n causes a leakage current flowing through the semiconductor switches 2_1 and 2_3 to 2_n to flow to the ground potential via the
Further, when the measurement process of the current IM of the forward current flowing through the semiconductor device 100_2 and the voltage VM of the forward drop voltage at both ends of the semiconductor device 100_2 is completed, the
時刻ｔ７：
制御部１１は、半導体デバイス１００＿２の順方向降下電圧の測定を終了するため、制御信号Ｓ１＿２をＨレベルからＬレベルに遷移させ、制御信号Ｓ１＿１及びＳ１＿３〜Ｓ１＿ｎをＬレベル状態のまま維持する。
これにより、半導体スイッチ２＿２及び４＿２は導通状態から非導通状態に遷移し、半導体スイッチ２＿１〜２＿ｎ及び４＿１〜４＿ｎの全ては非導通状態となる。
Time t7:
In order to end the measurement of the forward voltage drop of the semiconductor device 100_2, the
As a result, the semiconductor switches 2_2 and 4_2 transition from the conductive state to the non-conductive state, and all of the semiconductor switches 2_1 to 2_n and 4_1 to 4_n are in the nonconductive state.
また、制御部１１は、制御信号Ｓ４＿２をＨレベルからＬレベルに遷移させ、制御信号Ｓ４＿１及びＳ４＿３〜Ｓ４＿ｎをＬレベル状態のまま維持する。
これにより、半導体スイッチ５＿２及び６＿２が導通状態から非導通状態に遷移し、半導体スイッチ５＿１〜５＿ｎ及び６＿１〜６＿ｎの全てが非導通状態となる。
また、半導体スイッチ３＿２を非導通状態から導通状態とする前に、半導体スイッチ２＿２を導通状態から非導通状態とする理由は、半導体スイッチ３＿２と半導体スイッチ２＿２との導通状態の期間が重なると、すでに時刻１において説明したように、半導体スイッチ３＿２と半導体スイッチ２＿２とを介して電源線２１から電源線２３に電流が流れる電流パスを生じさせないためである。
Further, the
As a result, the semiconductor switches 5_2 and 6_2 transition from the conductive state to the non-conductive state, and the semiconductor switches 5_1 to 5_n and 6_1 to 6_n are all in the non-conductive state.
The reason why the semiconductor switch 2_2 is changed from the conductive state to the non-conductive state before the semiconductor switch 3_2 is changed from the non-conductive state to the conductive state is that the period of the conductive state between the semiconductor switch 3_2 and the semiconductor switch 2_2 overlaps. This is because a current path through which a current flows from the
時刻ｔ８：
制御部１１は、制御信号Ｓ２_２をＬレベルからＨベルに遷移させ、制御信号Ｓ１＿１及びＳ２＿３〜Ｓ２＿ｎをＨレベルのまま維持する。
これにより、半導体スイッチ３＿２は非導通状態から導通状態に状態が遷移し、半導体スイッチ３＿１及び３＿３〜３＿ｎは導通状態のまま状態が維持される。
この結果、半導体デバイス１００＿２に対し、半導体スイッチ２＿２及び４＿２は非導通状態となり、かつ半導体スイッチ３＿２は導通状態となっている。
このため、半導体デバイス１００＿２には、他の半導体デバイス１００＿１及び１００＿３〜１００＿ｎと同様に、電源線２１から試験電流が印加されず、漏洩電流が電流計１２に対して流れない状態となる。
Time t8:
The
Accordingly, the state of the semiconductor switch 3_2 is changed from the non-conductive state to the conductive state, and the semiconductor switches 3_1 and 3_3 to 3_n are maintained in the conductive state.
As a result, for the semiconductor device 100_2, the semiconductor switches 2_2 and 4_2 are in a non-conductive state, and the semiconductor switch 3_2 is in a conductive state.
For this reason, like the other semiconductor devices 100_1 and 100_3 to 100_n, the test current is not applied to the semiconductor device 100_2 from the
以降、制御部１１は、時刻ｔ９から時刻ｔ１２において、半導体デバイス１００＿１及び１００＿２と同様に、半導体デバイス１００＿３〜１００＿ｎを、順番に１個ずつ、測定対象として制御信号Ｓ１、Ｓ２及びＳ４により選択し、順方向降下電圧を測定する。
Thereafter, from time t9 to time t12, the
＜第４の実施形態＞
以下、図面を参照して、本発明の第４の実施形態について説明する。図６は、この発明の第４の実施形態による半導体試験装置の構成例を示す図である。
本実施形態の半導体試験装置は、半導体試験部１、半導体スイッチ２＿１〜２＿ｎ、半導体スイッチ３＿１〜３＿ｎ、半導体スイッチ５＿１〜５＿ｎ、半導体スイッチ６＿１〜６＿ｎから構成されている。この図において、ＤＵＴ１００＿１〜１００＿ｎは、測定対象の半導体デバイスである。図６の第２の実施形態において、図４の第３の実施形態と同様の構成については同一の符号を付し、その説明を省略する。
第４の実施形態が第３の実施形態と異なる点は、半導体デバイス１００＿１から１００＿ｎの各々の他方の端子を、信号線２２に対して接続状態とするか、非接続状態とするかを制御する半導体スイッチ４＿１〜４＿ｎが省略されていることである。
<Fourth Embodiment>
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 6 is a diagram showing a configuration example of a semiconductor test apparatus according to the fourth embodiment of the present invention.
The semiconductor test apparatus according to this embodiment includes a
The fourth embodiment is different from the third embodiment in that the other terminal of each of the semiconductor devices 100_1 to 100_n is controlled to be connected to the
制御部１１の動作としては、制御信号Ｓ１＿１〜Ｓ１＿ｎの各々により、それぞれ半導体スイッチ２＿１〜２＿ｎを制御し、制御信号Ｓ２＿１〜Ｓ２＿ｎの各々により、それぞれ半導体スイッチ３＿１〜３＿ｎを制御し、制御信号Ｓ４＿１〜Ｓ４＿ｎの各々により、それぞれ半導体スイッチ５＿１〜５＿ｎ及び６＿１〜６＿ｎを制御し、第３の実施形態と同様に、半導体デバイス１００＿１〜１００＿ｎから、測定する半導体デバイスを順番に１個ずつ測定状態とし、順方向降下電圧を測定する切換を行う。また、制御部１１は、第３の実施形態と同様に、制御信号Ｓ１０をＬレベルとし、切換スイッチＳＷ１及びＳＷ２により、定電流源５０から出力端子Ｔ＿１に対して電流を供給する状態とする。
このとき、第１の実施形態とは異なり、半導体デバイス１００＿１〜１００＿ｎの各々の他方の端子が、常に信号線２２に接続されている。
また、半導体デバイス１００＿１〜１００＿ｎの逆方向耐圧における漏洩電流を測定する際、制御部１１は、制御信号Ｓ４＿１からＳ４＿ｎの全てをＬレベルとし、半導体デバイス１００＿１〜１００＿ｎの全てを電圧計１４から切り離した状態とする。
そして、制御部１１は、半導体デバイス１００＿１〜１００＿ｎの全てを電圧計１４から切り離した状態において、第１の実施形態と同様に、半導体デバイス１００＿１〜１００＿ｎ各々の漏洩電流を測定する。
As the operation of the
At this time, unlike the first embodiment, the other terminal of each of the semiconductor devices 100_1 to 100_n is always connected to the
When measuring the leakage current at the reverse breakdown voltage of the semiconductor devices 100_1 to 100_n, the
And the
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design and the like within a scope not departing from the gist of the present invention.
また、図１における制御部１１、図３における制御部１１、図４における制御部１１、あるいは図６の制御部１１の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませて実行することにより、半導体デバイスの電流測定における各半導体スイッチを導通状態あるいは非導通状態のいずれかとする制御の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
Also, a program for realizing the functions of the
また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
Further, the “computer system” includes a homepage providing environment (or display environment) if a WWW system is used.
The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory in a computer system serving as a server or a client in that case, and a program that holds a program for a certain period of time are also included. The program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.
１…半導体試験部
２＿１，２＿２，２＿ｎ，３＿１，３＿２，３＿ｎ，４＿１，４＿２，４＿ｎ，５＿１，５＿２，５＿ｎ，６＿１，６＿２，６＿ｎ…半導体スイッチ
１１…制御部
１２…電流計
１３…定電圧源
１４…電圧計
２１，２３…電源線
２４，２５，２７…制御線
２２，２６，２８…信号線
５０…電流源
１００＿１，１００＿２，１００＿ｎ…半導体デバイス
ＳＷ１，ＳＷ２…切換スイッチ
Ｔ＿１，Ｔ＿３，Ｔ＿４，Ｔ＿５，Ｔ＿７…出力端子
Ｔ＿２，Ｔ＿７，Ｔ＿８…入力端子
DESCRIPTION OF
Claims (10)
測定対象の半導体デバイス及び定電圧源との間に介挿された第１の半導体スイッチと、
前記半導体デバイスと、接地点との間において、前記半導体デバイスに対して直列に接続される電流メータと、
前記半導体デバイス及び前記第１の半導体スイッチの接続点と、前記接地点との間に介挿された第２の半導体スイッチと
を備えることを特徴とする半導体試験装置。 A constant voltage source that outputs a constant voltage;
A first semiconductor switch interposed between the semiconductor device to be measured and the constant voltage source;
A current meter connected in series to the semiconductor device between the semiconductor device and a ground point;
A semiconductor test apparatus comprising: a second semiconductor switch interposed between a connection point of the semiconductor device and the first semiconductor switch and the ground point.
前記制御部が、
前記半導体デバイスに流れる電流を測定するとき、前記第１の半導体スイッチを導通状態とし、前記第２の半導体スイッチを非導通状態とし、
前記半導体デバイスに流れる電流を測定しないとき、前記第１の半導体スイッチを非導通状態とし、前記第２の半導体スイッチを導通状態とする、
ことを特徴とする請求項１に記載の半導体試験装置。 A controller that turns on and off the first semiconductor switch and the second semiconductor switch;
The control unit is
When measuring the current flowing through the semiconductor device, the first semiconductor switch is turned on, the second semiconductor switch is turned off,
When the current flowing through the semiconductor device is not measured, the first semiconductor switch is turned off, and the second semiconductor switch is turned on.
The semiconductor test apparatus according to claim 1.
前記半導体デバイスに流れる電流の測定を開始するとき、前記第２の半導体スイッチを非導通状態として、予め設定した期間後に、前記第１の半導体スイッチを導通状態とし、
前記半導体デバイスに流れる電流の測定を停止するとき、前記第１の半導体スイッチを非導通状態として、予め設定した期間後に、前記第２の半導体スイッチを導通状態とする、
ことを特徴とする請求項２に記載の半導体試験装置。 The control unit is
When starting the measurement of the current flowing through the semiconductor device, the second semiconductor switch is turned off, and after a preset period, the first semiconductor switch is turned on.
When stopping the measurement of the current flowing through the semiconductor device, the first semiconductor switch is turned off, and after a preset period, the second semiconductor switch is turned on.
The semiconductor test apparatus according to claim 2.
前記制御部が、
複数個の前記半導体デバイスそれぞれに設けられた前記第１の半導体スイッチ及び前記第２の半導体スイッチの導通状態及び非導通状態を制御し、前記半導体デバイスの各々に流れる電流を順次測定することを特徴とする請求項２または請求項３に記載の半導体試験装置。 The first semiconductor switch and the second semiconductor switch are provided for each of the plurality of semiconductor devices,
The control unit is
Controlling the conduction state and the non-conduction state of the first semiconductor switch and the second semiconductor switch provided in each of the plurality of semiconductor devices, and sequentially measuring a current flowing through each of the semiconductor devices. The semiconductor test apparatus according to claim 2 or 3.
複数個の前記半導体デバイスに流れる電流を測定するとき、複数個の前記半導体デバイスから順次測定対象の半導体デバイスを一つ選択し、選択されない半導体デバイスに設けられた前記第１の半導体スイッチと選択された半導体デバイスに設けられた前記第２の半導体スイッチとを非導通状態とし、選択されない半導体デバイスに設けられた前記第２の半導体スイッチと選択された半導体デバイスに設けられた前記第１の半導体スイッチを導通状態とする、
ことを特徴とする請求項４に記載の半導体試験装置。 The control unit is
When measuring the current flowing through the plurality of semiconductor devices, one semiconductor device to be measured is sequentially selected from the plurality of semiconductor devices, and the first semiconductor switch provided in the unselected semiconductor device is selected. The second semiconductor switch provided in the selected semiconductor device and the second semiconductor switch provided in the selected semiconductor device are brought into a non-conducting state with the second semiconductor switch provided in the selected semiconductor device. In a conductive state,
The semiconductor test apparatus according to claim 4.
前記電圧メータの一端及び前記半導体デバイス間に設けられた第３の半導体スイッチと、
前記電圧メータの他端及び前記半導体デバイス間に設けられた第４の半導体スイッチと
をさらに有することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体試験装置。 A voltage meter;
A third semiconductor switch provided between one end of the voltage meter and the semiconductor device;
The semiconductor test apparatus according to claim 1, further comprising: a fourth semiconductor switch provided between the other end of the voltage meter and the semiconductor device.
前記半導体デバイスに順方向電流を流し、当該順方向電流による前記半導体デバイスの順方向降下電圧の測定を開始するとき、前記第２の半導体スイッチを非導通状態として、予め設定した期間後に、前記第１の半導体スイッチ、前記第３の半導体スイッチ及び第４の半導体スイッチを導通状態とし、
前記半導体デバイスの順方向降下電圧の測定を停止するとき、前記第１の半導体スイッチ、第３の半導体スイッチ及び第４の半導体スイッチを非導通状態として、予め設定した期間後に、前記第２の半導体スイッチを導通状態とする、
ことを特徴とする請求項７に記載の半導体試験装置。 The control unit is
When a forward current is passed through the semiconductor device and measurement of the forward voltage drop of the semiconductor device due to the forward current is started, the second semiconductor switch is set to a non-conducting state, and after the preset period, 1 semiconductor switch, the third semiconductor switch and the fourth semiconductor switch are turned on,
When the measurement of the forward voltage drop of the semiconductor device is stopped, the first semiconductor switch, the third semiconductor switch, and the fourth semiconductor switch are set in a non-conducting state, and after the preset period, the second semiconductor switch Switch on,
The semiconductor test apparatus according to claim 7.
前記半導体デバイスに流れる電流を測定するとき、前記第１の半導体スイッチを導通状態とし、前記第２の半導体スイッチを非導通状態とする過程と、
前記半導体デバイスに流れる電流を測定しないとき、前記第１の半導体スイッチを非導通状態とし、前記第２の半導体スイッチを導通状態とする過程と、
を有することを特徴とする半導体試験方法。 Between the constant voltage source for outputting a constant voltage, the first semiconductor switch interposed between the semiconductor device to be measured and the constant voltage source, the first semiconductor switch, and the ground point, A semiconductor comprising: a current meter connected in series to a semiconductor device; a connection point between the semiconductor device and the first semiconductor switch; and a second semiconductor switch interposed between the ground point A semiconductor test method for measuring a current flowing through the semiconductor device by a test apparatus,
When measuring the current flowing through the semiconductor device, the first semiconductor switch is turned on and the second semiconductor switch is turned off;
When the current flowing through the semiconductor device is not measured, the process of setting the first semiconductor switch in a non-conductive state and the second semiconductor switch in a conductive state;
A semiconductor test method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011030A JP5898971B2 (en) | 2012-01-23 | 2012-01-23 | Semiconductor test apparatus, semiconductor test method, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011030A JP5898971B2 (en) | 2012-01-23 | 2012-01-23 | Semiconductor test apparatus, semiconductor test method, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013148538A true JP2013148538A (en) | 2013-08-01 |
| JP5898971B2 JP5898971B2 (en) | 2016-04-06 |
Family
ID=49046150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012011030A Active JP5898971B2 (en) | 2012-01-23 | 2012-01-23 | Semiconductor test apparatus, semiconductor test method, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5898971B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017138159A (en) * | 2016-02-02 | 2017-08-10 | 三菱電機株式会社 | Current-carrying test device for power module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0159880U (en) * | 1987-10-12 | 1989-04-14 | ||
| JPH06224715A (en) * | 1993-01-26 | 1994-08-12 | Yokogawa Electric Corp | Multi-point signal selection device |
-
2012
- 2012-01-23 JP JP2012011030A patent/JP5898971B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0159880U (en) * | 1987-10-12 | 1989-04-14 | ||
| JPH06224715A (en) * | 1993-01-26 | 1994-08-12 | Yokogawa Electric Corp | Multi-point signal selection device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017138159A (en) * | 2016-02-02 | 2017-08-10 | 三菱電機株式会社 | Current-carrying test device for power module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5898971B2 (en) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101796424B (en) | Semiconductor device test system having reduced current leakage | |
| US9151804B2 (en) | On-chip test technique for low drop-out regulators | |
| US20110163771A1 (en) | Test apparatus and driver circuit | |
| JP4887280B2 (en) | 2-channel source measurement unit for testing semiconductor devices | |
| US10006957B2 (en) | Circuit and method for testing transistor(s) | |
| TW200413738A (en) | Semiconductor device having a test circuit for testing an output circuit | |
| JP2010210330A (en) | Semiconductor testing device and measuring device | |
| JP5898971B2 (en) | Semiconductor test apparatus, semiconductor test method, and semiconductor device | |
| US10371752B2 (en) | Switch device | |
| US8779796B2 (en) | Method and apparatus for device parameter measurement | |
| US11668733B2 (en) | Multi-stage current measurement architecture | |
| US20100244880A1 (en) | Test apparatus and driver circuit | |
| CN113252950B (en) | Switch switching circuit and method of semiconductor test system | |
| US11808807B2 (en) | Semiconductor integrated circuit device and inspection method for semiconductor integrated circuit device | |
| US20170122997A1 (en) | Semiconductor device and method of inspecting a semiconductor device | |
| US7285974B2 (en) | Large scale integrated circuit | |
| CN108267640B (en) | Single-power-supply resistance measuring device | |
| JP5411843B2 (en) | Drive device, switch device, and test device | |
| CN112230136A (en) | 64-channel relay voltage resistance measuring device | |
| JP2020064026A (en) | Reliability testing device for coil | |
| US7271600B2 (en) | Semiconductor switch circuit | |
| JP2007178345A (en) | Semiconductor integrated circuit, and test system of semiconductor integrated circuit | |
| US20160056809A1 (en) | Leakage current reduction in stacked field-effect transistors | |
| JP3461258B2 (en) | Apparatus for measuring conductivity or pH | |
| US7940059B2 (en) | Method for testing H-bridge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5898971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |