JP2013145154A - Semiconductor pressure sensor and manufacturing method thereof - Google Patents

Semiconductor pressure sensor and manufacturing method thereof Download PDF

Info

Publication number
JP2013145154A
JP2013145154A JP2012005283A JP2012005283A JP2013145154A JP 2013145154 A JP2013145154 A JP 2013145154A JP 2012005283 A JP2012005283 A JP 2012005283A JP 2012005283 A JP2012005283 A JP 2012005283A JP 2013145154 A JP2013145154 A JP 2013145154A
Authority
JP
Japan
Prior art keywords
substrate
recess
semiconductor substrate
main surface
pressure sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012005283A
Other languages
Japanese (ja)
Other versions
JP5692099B2 (en
Inventor
Yukihisa Yoshida
幸久 吉田
Shinichi Deo
晋一 出尾
Eiji Yoshikawa
英治 吉川
Hiroshi Oji
浩 大路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012005283A priority Critical patent/JP5692099B2/en
Publication of JP2013145154A publication Critical patent/JP2013145154A/en
Application granted granted Critical
Publication of JP5692099B2 publication Critical patent/JP5692099B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor pressure sensor and a manufacturing method thereof which are capable of suppressing an upward bulge at corners of a substrate with surfaces covered by a thermal oxide insulating film, and avoiding connection failure of the substrate associated with formation of a pressure reference chamber.SOLUTION: An embodiment comprises: a first substrate having a main surface and a thermal oxide insulating layer inside a recess formed in the main surface; and a second substrate having a diaphragm which has strain gauges and wiring and faces the recess. An opening of the recess is formed in a rectangular shape having corners looked round in top view.

Description

本発明は、半導体基板を用いて形成される半導体圧力センサおよびその製造方法に関するものである。   The present invention relates to a semiconductor pressure sensor formed using a semiconductor substrate and a manufacturing method thereof.

半導体基板を用いて形成される半導体圧力センサは、半導体の微細加工技術を用いることにより、高い加工精度で大量に生産することが可能であり、高性能かつ低コストなセンサを提供することができる。   A semiconductor pressure sensor formed using a semiconductor substrate can be mass-produced with high processing accuracy by using a semiconductor microfabrication technology, and can provide a high-performance and low-cost sensor. .

従来の半導体圧力センサとして、例えば、特開平11−298009(特許文献1)には、上面に凹部が形成されると共にシリコン酸化膜が形成されたシリコン基板に、そのシリコン酸化膜を介して、凹部を封止するように単結晶シリコン層が形成され、凹部と対向する位置に設けられた単結晶シリコン層によって形成された受圧部上に歪みゲージが設けられた構成の半導体圧力センサが開示されている。   As a conventional semiconductor pressure sensor, for example, in Japanese Patent Application Laid-Open No. 11-298209 (Patent Document 1), a concave portion is formed on a top surface of a silicon substrate on which a concave portion is formed and a silicon oxide film is formed. A semiconductor pressure sensor having a structure in which a single crystal silicon layer is formed so as to seal and a strain gauge is provided on a pressure receiving portion formed by a single crystal silicon layer provided at a position opposite to the concave portion is disclosed. Yes.

半導体圧力センサはその製造工程において、ウェハ状のシリコン基板に諸々の加工を施し、最終段階でダイシングによって碁盤の目のようにウェハを切断して切り出される。従って、一般的に半導体圧力センサの外形は矩形形状となる。このような半導体圧力センサにおいては、受圧部の形状を素子外形と相似形を成す矩形形状とすることで、限られた素子面積でセンサとして最大感度を得ることが可能となり有利である。   In the manufacturing process of the semiconductor pressure sensor, various processes are performed on the wafer-like silicon substrate, and the wafer is cut out like a grid by dicing at the final stage. Therefore, generally, the external shape of the semiconductor pressure sensor is a rectangular shape. In such a semiconductor pressure sensor, when the shape of the pressure receiving portion is a rectangular shape that is similar to the outer shape of the element, it is advantageous that the maximum sensitivity can be obtained as a sensor with a limited element area.

次に、半導体圧力センサの最大感度について説明する。半導体圧力センサの最大感度は受圧部の撓み易さによって決まる。例えば、矩形に内接する円となるよう受圧部を設計した場合、撓み易さは、矩形となるよう受圧部を設計した場合のおよそ0.76倍に低減し、それに応じて半導体圧力センサの感度が低下し、性能が低下する。   Next, the maximum sensitivity of the semiconductor pressure sensor will be described. The maximum sensitivity of the semiconductor pressure sensor is determined by the ease with which the pressure receiving portion bends. For example, when the pressure receiving portion is designed to be a circle inscribed in a rectangle, the ease of bending is reduced to approximately 0.76 times that in the case where the pressure receiving portion is designed to be a rectangle, and the sensitivity of the semiconductor pressure sensor accordingly. Decreases and performance decreases.

一方、矩形に外接する円となるよう受圧部を設計した場合、撓み易さは、矩形となるよう受圧部を設計した場合より大きくなるが、受圧部の周囲に設ける電気配線用の金属膜パターンの配置に影響を及ぼし、結果として半導体圧力センサの外形が大きくなる。半導体圧力センサが大きくなると、ウェハから取れる素子数が減り、コストが増加する。   On the other hand, when the pressure receiving part is designed to be a circle circumscribing the rectangle, the ease of bending is greater than when the pressure receiving part is designed to be rectangular, but the metal film pattern for electric wiring provided around the pressure receiving part As a result, the outer shape of the semiconductor pressure sensor is increased. As the semiconductor pressure sensor becomes larger, the number of elements that can be taken from the wafer decreases and the cost increases.

以上述べたように、受圧部は素子外形と相似形を成す矩形とすることが有利であり、受圧部形状は相対するシリコン基板に設けた凹部の平面形状によって規定されるため、凹部の平面形状は矩形となる。   As described above, it is advantageous that the pressure receiving portion has a rectangular shape similar to the outer shape of the element, and the shape of the pressure receiving portion is defined by the planar shape of the concave portion provided in the opposite silicon substrate. Becomes a rectangle.

ここで、半導体圧力センサのシリコン基板の上面に形成されるシリコン酸化膜について説明する。シリコン基板の上面に形成されるシリコン酸化膜は、熱酸化膜とすることが好ましい。熱酸化膜とは、例えば、水分を含む雰囲気中でシリコン基板を1000℃程度で加熱し、シリコンを酸化させてボトムアップで形成する膜である。このようにして形成する熱酸化膜の表面は、CVD(Chemical Vapor Deposition)などトップダウンの気相成長で形成する酸化膜の表面よりミクロで見てより平滑である。そのため、凹部が形成されたシリコン基板の上面に形成されるシリコン酸化膜を熱酸化膜とすることで、シリコン基板の上面に単結晶シリコン層を接合して受圧部を設ける際に良好な接合が得られる。   Here, the silicon oxide film formed on the upper surface of the silicon substrate of the semiconductor pressure sensor will be described. The silicon oxide film formed on the upper surface of the silicon substrate is preferably a thermal oxide film. The thermal oxide film is, for example, a film formed by bottom-up by heating a silicon substrate at about 1000 ° C. in an atmosphere containing moisture to oxidize silicon. The surface of the thermal oxide film thus formed is smoother when viewed microscopically than the surface of the oxide film formed by top-down vapor phase growth such as CVD (Chemical Vapor Deposition). Therefore, the silicon oxide film formed on the upper surface of the silicon substrate having the recesses is used as a thermal oxide film, so that a good bonding can be achieved when the single crystal silicon layer is bonded to the upper surface of the silicon substrate to provide the pressure receiving portion. can get.

特開平11−298009号公報Japanese Patent Laid-Open No. 11-298209

しかしながら、シリコンを熱酸化させると体積膨張し、その値は元シリコンのおよそ2.3倍となる。体積膨張による歪みは基板の厚み方向だけでなく平面方向でも生じるので、シリコン基板の上面に設けた凹部の開口端部には異なる方向の歪みが集中して上方への隆起が生じる。そのため、基板の開口端部の隆起が凹部を封止するための基板の貼り合せの妨げとなり、接合不良を誘発するという問題があった。   However, when silicon is thermally oxidized, the volume expands, and its value is about 2.3 times that of the original silicon. Since distortion due to volume expansion occurs not only in the thickness direction of the substrate but also in the planar direction, strain in different directions concentrates on the opening end of the recess provided on the upper surface of the silicon substrate, and an upward bulge occurs. For this reason, the bulge at the opening end of the substrate hinders the bonding of the substrates for sealing the recess, and there is a problem of inducing bonding failure.

本発明は、上述のような問題を解決するためになされたものであり、主表面に凹部が形成されると共に熱酸化による絶縁層が形成された第1の基板に、その絶縁層を介して、凹部を封止するように第2の基板が貼り合わせられ、凹部と対向する位置に設けられた第2の基板によって形成された受圧部上に歪みゲージが形成された半導体圧力センサにおいて、上述の封止に係る基板の接合不良を回避することができる半導体圧力センサおよびその製造方法を提供するものである。   The present invention has been made to solve the above-described problems, and a first substrate having a concave portion formed on the main surface and an insulating layer formed by thermal oxidation is provided on the first substrate via the insulating layer. In the semiconductor pressure sensor in which the second substrate is bonded so as to seal the recess and the strain gauge is formed on the pressure receiving portion formed by the second substrate provided at a position facing the recess. The present invention provides a semiconductor pressure sensor and a method for manufacturing the semiconductor pressure sensor that can avoid a bonding failure of a substrate related to sealing of the substrate.

本発明に係る半導体圧力センサは、主表面および主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、配線および歪みゲージを有するダイヤフラムが凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、凹部の開口形状は上面視で角部に丸みを有する矩形形状であることを特徴とする半導体圧力センサである。   In the semiconductor pressure sensor according to the present invention, a main substrate and a first substrate having a thermal oxidation insulating layer on an inner surface of a recess formed on the main surface, and a diaphragm having a wiring and a strain gauge are provided to face the recess. A semiconductor pressure sensor comprising a second substrate, wherein the opening shape of the recess is a rectangular shape having round corners as viewed from above.

また、本発明に係る半導体圧力センサは、主表面および主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、配線および歪みゲージを有するダイヤフラムが凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、凹部の開口形状は上面視で鈍角の角部を有する多角形状であることを特徴とする半導体圧力センサである。   The semiconductor pressure sensor according to the present invention includes a first substrate having a thermal oxidation insulating layer on a main surface and an inner surface of a recess formed on the main surface, and a diaphragm having a wiring and a strain gauge facing the recess. A semiconductor pressure sensor comprising: a second substrate, wherein the opening shape of the concave portion is a polygonal shape having an obtuse corner when viewed from above.

また、本発明に係る半導体圧力センサは、主表面および主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、配線および歪みゲージを有するダイヤフラムが凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、主表面と凹部の内壁面とで形成される角部は面取り形状であることを特徴とする半導体圧力センサである。   The semiconductor pressure sensor according to the present invention includes a first substrate having a thermal oxidation insulating layer on a main surface and an inner surface of a recess formed on the main surface, and a diaphragm having a wiring and a strain gauge facing the recess. A semiconductor pressure sensor comprising a second substrate, wherein a corner formed by a main surface and an inner wall surface of a recess has a chamfered shape.

この発明の半導体圧力センサによれば、主表面および主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、配線および歪みゲージを有するダイヤフラムが凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、凹部の開口形状は上面視で角部に丸みを有する矩形形状であるので、熱酸化絶縁層の隆起を抑制し、封止に係る基板の接合不良を回避することができる。   According to the semiconductor pressure sensor of the present invention, the first substrate having the thermal oxidation insulating layer on the main surface and the inner surface of the recess formed on the main surface, and the diaphragm having the wiring and the strain gauge are provided facing the recess. In addition, since the opening shape of the concave portion is a rectangular shape with rounded corners when viewed from above, it is possible to prevent the thermal oxide insulating layer from rising and to prevent sealing. It is possible to avoid poor bonding of the substrates.

また、この発明の半導体圧力センサによれば、主表面および主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、配線および歪みゲージを有するダイヤフラムが凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、凹部の開口形状は上面視で鈍角の角部を有する多角形状であるので、熱酸化絶縁層の隆起を抑制し、封止に係る基板の接合不良を回避することができる。   Further, according to the semiconductor pressure sensor of the present invention, the first substrate having the thermal oxidation insulating layer on the main surface and the inner surface of the recess formed on the main surface, and the diaphragm having the wiring and the strain gauge face the recess. A semiconductor pressure sensor provided with a second substrate provided, and the opening shape of the recess is a polygonal shape having an obtuse angle portion when viewed from above, so that the thermal oxide insulating layer is prevented from rising and sealed It is possible to avoid the bonding failure of the substrates according to the above.

また、この発明の半導体圧力センサによれば、主表面および主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、配線および歪みゲージを有するダイヤフラムが凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、主表面と凹部の内壁面とで形成される角部は面取り形状であるので、熱酸化絶縁層の隆起を抑制し、封止に係る基板の接合不良を回避することができる。   Further, according to the semiconductor pressure sensor of the present invention, the first substrate having the thermal oxidation insulating layer on the main surface and the inner surface of the recess formed on the main surface, and the diaphragm having the wiring and the strain gauge face the recess. A semiconductor pressure sensor provided with a provided second substrate, wherein the corner formed by the main surface and the inner wall surface of the recess has a chamfered shape. It is possible to avoid the bonding failure of the substrates related to stopping.

本発明の実施の形態1の半導体圧力センサの平面図である。It is a top view of the semiconductor pressure sensor of Embodiment 1 of this invention. 本発明の実施の形態1の半導体圧力センサのA−A線に沿う断面図である。It is sectional drawing which follows the AA line of the semiconductor pressure sensor of Embodiment 1 of this invention. 本発明の実施の形態1の半導体圧力センサの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor pressure sensor of Embodiment 1 of this invention. 本発明の実施の形態2の半導体圧力センサの平面図である。It is a top view of the semiconductor pressure sensor of Embodiment 2 of this invention. 本発明の実施の形態2の半導体圧力センサの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor pressure sensor of Embodiment 2 of this invention. 本発明の実施の形態3の半導体圧力センサの断面図である。It is sectional drawing of the semiconductor pressure sensor of Embodiment 3 of this invention. 本発明の実施の形態3の半導体圧力センサの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor pressure sensor of Embodiment 3 of this invention. 本発明の実施の形態3の半導体圧力センサ用フォトマスクの平面図である。It is a top view of the photomask for semiconductor pressure sensors of Embodiment 3 of this invention. 従来の半導体圧力センサの平面図である。It is a top view of the conventional semiconductor pressure sensor. 従来の半導体圧力センサのC−C線に沿う断面図である。It is sectional drawing which follows the CC line of the conventional semiconductor pressure sensor. 従来の半導体圧力センサのD−D線に沿う断面図である。It is sectional drawing which follows the DD line | wire of the conventional semiconductor pressure sensor.

以下、本発明の実施の形態について図に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

実施の形態1.
最初に本発明の実施の形態1における半導体圧力センサの構成について説明する。図1は、本発明の実施の形態1における半導体圧力センサ100の構成を示す上面図である。図2は、図1のA−A線に沿う断面図である。
Embodiment 1 FIG.
First, the configuration of the semiconductor pressure sensor according to Embodiment 1 of the present invention will be described. FIG. 1 is a top view showing a configuration of a semiconductor pressure sensor 100 according to Embodiment 1 of the present invention. 2 is a cross-sectional view taken along line AA in FIG.

半導体圧力センサ100は、第1の半導体基板1と、第1の半導体基板1に形成された凹部4と、凹部4を覆って第1の半導体基板1に接合された第2の半導体基板2とを備える。第1の半導体基板1と第2の半導体基板2とは熱酸化絶縁層3を介して接合されている。第2の半導体基板2には歪み(応力)ゲージ5が形成され、歪みゲージ5には絶縁膜6を介して電気配線7が接続されている。なお、図1は、説明をわかりやすくするために、第2の半導体基板2の主表面2a側に形成される絶縁膜6と電気配線7を除いた状態を示している。   The semiconductor pressure sensor 100 includes a first semiconductor substrate 1, a recess 4 formed in the first semiconductor substrate 1, a second semiconductor substrate 2 that covers the recess 4 and is bonded to the first semiconductor substrate 1. Is provided. The first semiconductor substrate 1 and the second semiconductor substrate 2 are bonded via a thermal oxidation insulating layer 3. A strain (stress) gauge 5 is formed on the second semiconductor substrate 2, and an electrical wiring 7 is connected to the strain gauge 5 via an insulating film 6. FIG. 1 shows a state in which the insulating film 6 and the electric wiring 7 formed on the main surface 2a side of the second semiconductor substrate 2 are removed for easy understanding.

半導体圧力センサ100の構成についてさらに詳しく説明する。
第1の半導体基板1は、主表面(おもて面とも言う。)1aと裏面1bとを有する半導体基板で、主表面1a側に凹部4が形成されている。凹部4が形成された第1の半導体基板1の表面は、熱酸化絶縁層3で被覆されている。つまり、凹部4の内面にも熱酸化絶縁層3が形成されている。第1の半導体基板1は、例えば、シリコン基板からなる。第1の半導体基板1を形成するシリコンは、単結晶シリコンであってもよいが、特にこれに限定されるものではなく、多結晶のものや非晶質のものであってもよい。熱酸化絶縁層3は、絶縁性を有していれば、いかなる材料からなっていてもよいが、本実施の形態においては、第1の半導体基板1をシリコン基板としたため、熱酸化絶縁層3はシリコン酸化膜からなっている。
The configuration of the semiconductor pressure sensor 100 will be described in more detail.
The first semiconductor substrate 1 is a semiconductor substrate having a main surface (also referred to as a front surface) 1a and a back surface 1b, and a recess 4 is formed on the main surface 1a side. The surface of the first semiconductor substrate 1 in which the recess 4 is formed is covered with a thermal oxidation insulating layer 3. That is, the thermal oxidation insulating layer 3 is also formed on the inner surface of the recess 4. The first semiconductor substrate 1 is made of, for example, a silicon substrate. The silicon forming the first semiconductor substrate 1 may be single crystal silicon, but is not particularly limited thereto, and may be polycrystalline or amorphous. The thermal oxidation insulating layer 3 may be made of any material as long as it has insulating properties. However, in the present embodiment, since the first semiconductor substrate 1 is a silicon substrate, the thermal oxidation insulating layer 3 is used. Consists of a silicon oxide film.

凹部4を主表面1a側から見た形状、つまり上面視における凹部4の開口形状は、図1に細い破線で示すように矩形形状で、その四隅(角部とも言う。)が直角ではなく、丸みを有している。図1の太い破線の円で囲んだ部分が丸みを有する角部4aである。   The shape of the recess 4 viewed from the main surface 1a side, that is, the opening shape of the recess 4 in a top view is a rectangular shape as shown by a thin broken line in FIG. 1, and its four corners (also referred to as corners) are not right angles, Has roundness. A portion surrounded by a thick broken circle in FIG. 1 is a rounded corner 4a.

第2の半導体基板2は、主表面2aと裏面2bとを有する半導体基板で、第2の半導体基板2の裏面2bが、第1の半導体基板1の主表面1aに形成された熱酸化絶縁体層3に接している。また、第2の半導体基板2は、凹部4の開口部を覆うようにして第1の半導体基板1に積層されており、第2の半導体基板2の裏面2bと第1の半導体基板1の主表面1aとは、熱酸化絶縁体層3を介して接合されている。第2の半導体基板2は、例えば、シリコン基板からなる。第2の半導体基板2を形成するシリコンは、単結晶シリコンであってもよいが、特にこれに限定されるものではなく、多結晶のものや非晶質のものであってもよい。   The second semiconductor substrate 2 is a semiconductor substrate having a main surface 2a and a back surface 2b, and the back surface 2b of the second semiconductor substrate 2 is formed on the main surface 1a of the first semiconductor substrate 1 with a thermal oxidation insulator. It is in contact with layer 3. The second semiconductor substrate 2 is laminated on the first semiconductor substrate 1 so as to cover the opening of the recess 4, and the back surface 2 b of the second semiconductor substrate 2 and the main of the first semiconductor substrate 1. The surface 1a is joined via the thermal oxide insulator layer 3. The second semiconductor substrate 2 is made of, for example, a silicon substrate. The silicon forming the second semiconductor substrate 2 may be single crystal silicon, but is not particularly limited thereto, and may be polycrystalline or amorphous.

第2の半導体基板2のうち凹部4と対向する部分、つまり、凹部4を覆う薄板である第2の半導体基板2は、半導体圧力センサ100の受圧部(ダイヤフラム)10を構成している。第2の半導体基板2の厚みは、例えば、10μm以上30μm以下とするがこれに限定されるものではない。   The portion of the second semiconductor substrate 2 that faces the recess 4, that is, the second semiconductor substrate 2 that is a thin plate covering the recess 4 constitutes a pressure receiving portion (diaphragm) 10 of the semiconductor pressure sensor 100. The thickness of the second semiconductor substrate 2 is, for example, 10 μm or more and 30 μm or less, but is not limited thereto.

第2の半導体基板2に形成された凹部4と凹部4を覆う第2の半導体基板2とによって圧力基準室11が構成されている。絶対圧式圧力センサ(絶対圧センサ)の場合には、圧力基準室11内は真空状態に封止されている。   A pressure reference chamber 11 is constituted by the recess 4 formed in the second semiconductor substrate 2 and the second semiconductor substrate 2 covering the recess 4. In the case of an absolute pressure type pressure sensor (absolute pressure sensor), the pressure reference chamber 11 is sealed in a vacuum state.

第2の半導体基板2の主表面2a側には、歪みゲージ5が設けられている。歪みゲージ5は、第1の半導体基板1と第2の半導体基板2との積層方向から見て、第2の半導体基板2の凹部4と重なる受圧部10に形成されている。歪みゲージ5は、第2の半導体基板2の歪みを受圧部10の変形を介して検出する。歪みゲージ5として、例えば、n型シリコン基板に形成されたpnダイオードのp層が用いられる。また、歪みゲージ5を受圧部10の外周付近に形成することにより、圧力センサとして高い感度を得ることができる。   A strain gauge 5 is provided on the main surface 2 a side of the second semiconductor substrate 2. The strain gauge 5 is formed in the pressure receiving portion 10 that overlaps the concave portion 4 of the second semiconductor substrate 2 when viewed from the stacking direction of the first semiconductor substrate 1 and the second semiconductor substrate 2. The strain gauge 5 detects strain of the second semiconductor substrate 2 through deformation of the pressure receiving unit 10. As the strain gauge 5, for example, a p layer of a pn diode formed on an n-type silicon substrate is used. Further, by forming the strain gauge 5 near the outer periphery of the pressure receiving portion 10, high sensitivity can be obtained as a pressure sensor.

第2の半導体基板2の主表面2a側には、さらに、絶縁膜6が形成され、絶縁膜6上に電気配線7が形成されている。具体的には、歪みゲージ5に対応する位置に絶縁膜6の配線溝が設けられ、絶縁膜6の配線溝内を充填するように電気配線7が形成されることにより、歪みゲージ5に接続した電気配線7が形成される。このようにして形成された電気配線7によって、受圧部10が変形した際の歪みゲージ5の抵抗変化が電気信号として外部に取り出される。   An insulating film 6 is further formed on the main surface 2 a side of the second semiconductor substrate 2, and an electrical wiring 7 is formed on the insulating film 6. Specifically, the wiring groove of the insulating film 6 is provided at a position corresponding to the strain gauge 5, and the electric wiring 7 is formed so as to fill the wiring groove of the insulating film 6, thereby connecting to the strain gauge 5. The electrical wiring 7 is formed. With the electrical wiring 7 formed in this way, the resistance change of the strain gauge 5 when the pressure receiving portion 10 is deformed is taken out as an electrical signal.

次に、図3を用いて本発明の実施の形態1の半導体圧力センサ100の製造方法について説明する。
まず、図3(a)に示すように、例えば、単結晶シリコンから成る第1の半導体基板1の表面に熱酸化法によって酸化シリコンの熱酸化絶縁層8が形成される(工程1)。熱酸化法とは、例えば、水分を含む雰囲気中で単結晶シリコンから成る第1の半導体基板1を1000℃程度に加熱し、シリコンを酸化させてボトムアップで第1の半導体基板1の表面にシリコンの酸化膜を形成するものである。
なお、第1の半導体基板1の少なくとも主表面1aは、熱酸化絶縁層8を形成する前に面粗さ(算術平均粗さ)Raが1nm以下になるように研磨しておいたほうが好ましい。
Next, the manufacturing method of the semiconductor pressure sensor 100 of Embodiment 1 of this invention is demonstrated using FIG.
First, as shown in FIG. 3A, a thermally oxidized insulating layer 8 made of silicon oxide is formed on the surface of the first semiconductor substrate 1 made of, for example, single crystal silicon by a thermal oxidation method (step 1). In the thermal oxidation method, for example, the first semiconductor substrate 1 made of single crystal silicon is heated to about 1000 ° C. in an atmosphere containing moisture, and the silicon is oxidized to form the bottom surface of the first semiconductor substrate 1. A silicon oxide film is formed.
At least the main surface 1a of the first semiconductor substrate 1 is preferably polished so that the surface roughness (arithmetic average roughness) Ra is 1 nm or less before forming the thermal oxide insulating layer 8.

次に、図3(b)に示すように、第1の半導体基板1の主表面1aに形成された熱酸化絶縁層8が部分的に除去され、開口部9が形成される(工程2)。開口部9を主表面1a側から見たときの平面形状は、角部に丸みを有する矩形形状である。開口部9は、写真製版技術を用いることによってマイクロメートルの精度で形成される。熱酸化絶縁層8の除去は、例えば、フッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液によってウエットエッチングで行われてもよいし、CF4(四フッ化炭素)ガスと酸素ガスによってプラズマエッチングで行われてもよい。エッチングは、所定領域の熱酸化絶縁層8が完全に除去されるまで進められる。   Next, as shown in FIG. 3B, the thermally oxidized insulating layer 8 formed on the main surface 1a of the first semiconductor substrate 1 is partially removed to form an opening 9 (step 2). . The planar shape when the opening 9 is viewed from the main surface 1a side is a rectangular shape with rounded corners. The opening 9 is formed with micrometer accuracy by using a photoengraving technique. The removal of the thermal oxidation insulating layer 8 may be performed by wet etching with hydrofluoric acid, a mixed liquid of hydrofluoric acid and ammonium fluoride, or CF4 (carbon tetrafluoride) gas and oxygen gas, for example. May be performed by plasma etching. Etching is advanced until the thermal oxidation insulating layer 8 in a predetermined region is completely removed.

第1の半導体基板1は、図3(c)に示すように、上面視で角部に丸みを有する矩形形状の開口部9を備えた熱酸化絶縁層8をマスクにしてエッチングされ、第1の半導体基板1の主表面1aに凹部4が形成される(工程3)。エッチング方法としては、例えば、C4F8(パーフルオロシクロブタン)ガスとSF6(六フッ化硫黄)ガスとを交互にスイッチングしながらプラズマ中でエッチングする方法が適用される。また、SF6ガスと酸素ガスの混合ガスを用いたプラズマ中でエッチングする方法を適用してもよい。エッチングの際に第1の半導体基板1に付着した有機物、不純物などは、硫酸過水洗浄、アンモニア過水洗浄、塩酸過水洗浄などで除去される。凹部4の寸法としては、その開口部の一辺が10μm以上1000μm以下程度の長さであればよい。   As shown in FIG. 3C, the first semiconductor substrate 1 is etched using the thermal oxidation insulating layer 8 having a rectangular opening 9 having rounded corners as a mask when viewed from above. A recess 4 is formed in the main surface 1a of the semiconductor substrate 1 (step 3). As an etching method, for example, a method of etching in plasma while alternately switching between C4F8 (perfluorocyclobutane) gas and SF6 (sulfur hexafluoride) gas is applied. Alternatively, a method of etching in plasma using a mixed gas of SF6 gas and oxygen gas may be applied. Organic substances, impurities, etc. adhering to the first semiconductor substrate 1 during the etching are removed by sulfuric acid / hydrogen peroxide cleaning, ammonia / hydrogen peroxide cleaning, hydrochloric acid / hydrogen peroxide cleaning, or the like. As the dimension of the recess 4, it is sufficient that one side of the opening has a length of about 10 μm to 1000 μm.

次に、図3(d)に示すように、凹部4が形成された第1の半導体基板1の表面の熱酸化絶縁層8がすべて除去される(工程4)。熱酸化絶縁層8の除去方法としては、フッ化水素酸またはフッ化水素酸とフッ化アンモニウムとの混合液を用いたウエットエッチングが複数枚の基板を一括処理できる点から好ましい。   Next, as shown in FIG. 3D, all of the thermal oxide insulating layer 8 on the surface of the first semiconductor substrate 1 in which the recesses 4 are formed is removed (step 4). As a method for removing the thermal oxide insulating layer 8, wet etching using hydrofluoric acid or a mixed liquid of hydrofluoric acid and ammonium fluoride is preferable because a plurality of substrates can be processed at once.

その後、図3(e)に示すように、工程1と同様な熱酸化法を用いて、第1の半導体基板1の表面に酸化シリコンの熱酸化絶縁層3が形成される(工程5)。熱酸化絶縁層3は、第1の半導体基板1の外側に露出した面に形成されるので、第1の半導体基板1の主表面1aに形成された凹部4の内面(底面と内側面)にも形成される。   Thereafter, as shown in FIG. 3E, a thermal oxidation insulating layer 3 of silicon oxide is formed on the surface of the first semiconductor substrate 1 by using the same thermal oxidation method as in step 1 (step 5). Since the thermal oxidation insulating layer 3 is formed on the surface exposed to the outside of the first semiconductor substrate 1, it is formed on the inner surface (bottom surface and inner surface) of the recess 4 formed in the main surface 1a of the first semiconductor substrate 1. Is also formed.

なお、熱酸化絶縁層3は、プラズマCVD(Chemical Vapor Deposition)などの蒸着法を用いて形成することも可能である。しかし、蒸着法により形成した熱酸化絶縁層3は表面が荒れるため、この後の第1の半導体基板1に第2の半導体基板2を接合する工程において接合不良が生じる。そのため、本発明においては、緻密性が高く、接合に適した膜の形成が可能な熱酸化法を用いて熱酸化絶縁層3を形成する必要がある。
また、熱酸化絶縁層8を形成する前に、第1の半導体基板1の主表面1a、および第2の半導体基板2の裏面2bの面粗さ(算術平均粗さ)Raが1nm以下になるように予め研磨しておくことが好ましい。
The thermal oxide insulating layer 3 can also be formed using a vapor deposition method such as plasma CVD (Chemical Vapor Deposition). However, since the surface of the thermal oxidation insulating layer 3 formed by the vapor deposition method is rough, a bonding failure occurs in the subsequent step of bonding the second semiconductor substrate 2 to the first semiconductor substrate 1. Therefore, in the present invention, it is necessary to form the thermally oxidized insulating layer 3 by using a thermal oxidation method that is highly dense and can form a film suitable for bonding.
Further, before forming the thermal oxide insulating layer 8, the surface roughness (arithmetic average roughness) Ra of the main surface 1a of the first semiconductor substrate 1 and the back surface 2b of the second semiconductor substrate 2 is 1 nm or less. It is preferable to polish in advance.

次に、図3(f)に示すように、第2の半導体基板2が、第1の半導体基板1の主表面1aに凹部4を覆うように積層され、貼り合わせられる(工程6)。第2の半導体基板2は、例えば、単結晶シリコンから成り、第1の半導体基板1の凹部4と第2の半導体基板2とによって圧力基準室11が形成される。   Next, as shown in FIG. 3F, the second semiconductor substrate 2 is laminated and bonded to the main surface 1a of the first semiconductor substrate 1 so as to cover the recess 4 (step 6). The second semiconductor substrate 2 is made of, for example, single crystal silicon, and the pressure reference chamber 11 is formed by the recess 4 of the first semiconductor substrate 1 and the second semiconductor substrate 2.

貼り合せ方法について詳しく説明する。まず、室温雰囲気で真空下において、第2の半導体基板2が第1の半導体基板1の主表面1aに形成された凹部4の開口を覆うように積層され、第2の半導体基板2を第1の半導体基板1に仮止めする仮貼り合せが実施される。次に、第1の半導体基板1と第2の半導体基板2とが仮止めされた状態で熱処理が行われる。これにより、第1の半導体基板1に第2の半導体基板2が接合される。第1の半導体基板1と第2の半導体基板2とを貼り合せるための熱処理は、900℃以上1100℃以下の温度範囲で実施される。この熱処理により、第1の半導体基板1と第2の半導体基板2との貼り合せ面の接合強度が母材並みに向上する。この熱処理は窒素雰囲気または真空状態で行われる。   The bonding method will be described in detail. First, in vacuum at room temperature, the second semiconductor substrate 2 is laminated so as to cover the opening of the recess 4 formed in the main surface 1a of the first semiconductor substrate 1, and the second semiconductor substrate 2 is attached to the first semiconductor substrate 2. Temporary bonding for temporarily fixing to the semiconductor substrate 1 is performed. Next, heat treatment is performed in a state where the first semiconductor substrate 1 and the second semiconductor substrate 2 are temporarily fixed. As a result, the second semiconductor substrate 2 is bonded to the first semiconductor substrate 1. The heat treatment for bonding the first semiconductor substrate 1 and the second semiconductor substrate 2 is performed in a temperature range of 900 ° C. or higher and 1100 ° C. or lower. By this heat treatment, the bonding strength of the bonding surface between the first semiconductor substrate 1 and the second semiconductor substrate 2 is improved to the same level as the base material. This heat treatment is performed in a nitrogen atmosphere or in a vacuum state.

なお、第1の半導体基板1と第2の半導体基板2とを貼り合わせる直前に、硫酸と過酸化水素水とを容積比4:1で混合した液で、第1の半導体基板1の主表面1aを洗浄することが好ましい。これにより、貼り合せ時の不良を低減することができる。
また、第2の半導体基板2についても、貼り合せの直前に、硫酸と過酸化水素水とを容積比4:1で混合した液で、第2の半導体基板の裏面2bを洗浄することが好ましい。これにより、接合面の汚染物除去と接合面の親水化が可能となるので、室温での仮貼り合せが容易となる。
The main surface of the first semiconductor substrate 1 is a liquid in which sulfuric acid and hydrogen peroxide are mixed at a volume ratio of 4: 1 immediately before bonding the first semiconductor substrate 1 and the second semiconductor substrate 2 together. It is preferable to wash la. Thereby, the defect at the time of bonding can be reduced.
For the second semiconductor substrate 2 as well, it is preferable to clean the back surface 2b of the second semiconductor substrate with a liquid in which sulfuric acid and hydrogen peroxide are mixed at a volume ratio of 4: 1 immediately before bonding. . This makes it possible to remove contaminants on the joint surface and make the joint surface hydrophilic, so that temporary bonding at room temperature is facilitated.

次に、図3(g)に示すように、第2の半導体基板2が所望の厚みまで薄くなるように加工される(工程7)。加工方法としては、ダイヤモンドホイールを用いた研削、および仕上げとしてシリカ微粒子とアルカリ溶液を用いた化学機械研磨(Chemical Mechanical Polishing)が用いられる。第2の半導体基板2の厚みは、半導体圧力センサの圧力レンジ、および受圧部10の大きさに影響される。例えば、圧力レンジが1気圧レンジで矩形形状の受圧部10の一辺の大きさが400μmの場合、第2の半導体基板2の厚みは約15μmが適している。以上の工程により、凹部4を覆う第2の半導体基板2の薄板部である受圧部10が形成される。   Next, as shown in FIG. 3G, the second semiconductor substrate 2 is processed to be thinned to a desired thickness (step 7). As the processing method, grinding using a diamond wheel and chemical mechanical polishing using silica fine particles and an alkaline solution as finishing are used. The thickness of the second semiconductor substrate 2 is affected by the pressure range of the semiconductor pressure sensor and the size of the pressure receiving unit 10. For example, when the pressure range is 1 atm and the size of one side of the rectangular pressure receiving portion 10 is 400 μm, the thickness of the second semiconductor substrate 2 is suitably about 15 μm. Through the above steps, the pressure receiving portion 10 that is a thin plate portion of the second semiconductor substrate 2 covering the concave portion 4 is formed.

所望の厚みまで薄くなるように加工された第2の半導体基板2の主表面2a側には、図3(h)に示すように、受圧部10の歪みを検出するための歪みゲージ5が形成される(工程8)。歪みゲージ5は、第1の半導体基板1および第2の半導体基板2の積層方向、つまり第2の半導体基板2の主表面2a側から見たときに、凹部4と重なる部分である受圧部10に形成される。歪みゲージ5は、例えば、第1導電型の第2の半導体基板2に、第1導電型とは反対の第2導電型の不純物を注入することで形成される。より具体的には、n型シリコン基板から成る第2の半導体基板2にp型不純物であるボロンが注入されることで歪みゲージ5が形成される。   On the main surface 2a side of the second semiconductor substrate 2 processed so as to be thinned to a desired thickness, a strain gauge 5 for detecting the strain of the pressure receiving portion 10 is formed as shown in FIG. (Step 8). The strain gauge 5 is a pressure receiving portion 10 that is a portion overlapping the concave portion 4 when viewed from the stacking direction of the first semiconductor substrate 1 and the second semiconductor substrate 2, that is, from the main surface 2 a side of the second semiconductor substrate 2. Formed. The strain gauge 5 is formed, for example, by implanting an impurity of a second conductivity type opposite to the first conductivity type into the second semiconductor substrate 2 of the first conductivity type. More specifically, the strain gauge 5 is formed by injecting boron, which is a p-type impurity, into the second semiconductor substrate 2 made of an n-type silicon substrate.

歪みゲージ5の形成方法について詳しく説明する。第2の半導体基板2の主表面2aに写真製版技術により感光性樹脂がパターニングされる。パターニングされた感光性樹脂によってマスクされた状態で第2の半導体基板2の主表面2aに対してボロンがイオン注入され、引き続き活性化熱処理が行われる。この活性化熱処理は、900℃以上1000℃以下の温度で行われる。この活性化熱処理の時間は、ボロンの深さに応じて設定される。このようにしてn型シリコン基板にp型の領域が形成される。形成されたp層にプラス3〜10V程度の電位を加えることで、p層はn型シリコン基板のn層とは電気的に絶縁された状態となる。これにより、ピエゾ抵抗効果を持った歪みゲージ5としてp層を用いることができる。p層の配置位置については、応力が大きくなる領域に配置されることが好ましい。従って、例えば、p層は受圧部10の外周近辺に配置されることが好ましい。つまり、歪みゲージ5は、第1の半導体基板1と第2の半導体基板2との積層方向から見て、凹部4の外縁上に対向する位置に形成されることが好ましい。   A method for forming the strain gauge 5 will be described in detail. A photosensitive resin is patterned on the main surface 2a of the second semiconductor substrate 2 by photolithography. Boron ions are implanted into the main surface 2a of the second semiconductor substrate 2 in a state masked by the patterned photosensitive resin, followed by activation heat treatment. This activation heat treatment is performed at a temperature of 900 ° C. or higher and 1000 ° C. or lower. The activation heat treatment time is set according to the depth of boron. In this manner, a p-type region is formed on the n-type silicon substrate. By applying a potential of about 3 to 10 V to the formed p layer, the p layer is electrically insulated from the n layer of the n-type silicon substrate. Thus, the p layer can be used as the strain gauge 5 having a piezoresistance effect. About the arrangement | positioning position of p layer, it is preferable to arrange | position in the area | region where stress becomes large. Therefore, for example, the p layer is preferably disposed in the vicinity of the outer periphery of the pressure receiving unit 10. That is, the strain gauge 5 is preferably formed at a position facing the outer edge of the recess 4 when viewed from the stacking direction of the first semiconductor substrate 1 and the second semiconductor substrate 2.

次に、図3(i)に示すように、歪みゲージ5が形成された第2の半導体基板2の主表面2a上に絶縁膜6が形成される(工程9)。形成された絶縁膜6の一部が歪みゲージ5の上で開口され、配線溝6aが形成される。絶縁膜6としては、例えば、リンドープガラスなどが適している。   Next, as shown in FIG. 3I, an insulating film 6 is formed on the main surface 2a of the second semiconductor substrate 2 on which the strain gauge 5 is formed (step 9). A part of the formed insulating film 6 is opened above the strain gauge 5 to form a wiring groove 6a. As the insulating film 6, for example, phosphorus-doped glass is suitable.

最後に、図3(j)に示すように、第2の半導体基板2の絶縁膜6上に電気配線(金属膜)7が形成される(工程10)。電気配線7は、例えば、アルミニウムを主成分とする。電気配線7は、絶縁膜6上に形成され、さらに配線溝6a内を充填するように形成される。このようにして、歪みゲージ5に接する電気配線7、つまり、歪みゲージ5での抵抗変化を電気信号として外部に取り出すための電気配線7が形成される。   Finally, as shown in FIG. 3J, electrical wiring (metal film) 7 is formed on the insulating film 6 of the second semiconductor substrate 2 (step 10). The electrical wiring 7 has, for example, aluminum as a main component. The electric wiring 7 is formed on the insulating film 6 and is formed so as to fill the wiring groove 6a. Thus, the electrical wiring 7 in contact with the strain gauge 5, that is, the electrical wiring 7 for taking out the resistance change in the strain gauge 5 as an electrical signal to the outside is formed.

電気配線7が形成された後に、歪みゲージ5と電気配線7との界面における接触抵抗を低減させることで歪みゲージ5の抵抗変化を安定して検出するための熱処理が行われる。この接触抵抗安定化のためには、歪みゲージ5が形成されているシリコン層と電気配線7を構成する金属膜との境界に形成される数nmの厚みのシリコン酸化膜を還元させる必要がある。還元処理は、水素雰囲気における熱処理により行われる。熱処理においては、熱処理の終了時における水素分圧が0.4気圧以下となるようにする。この熱処理の終了時とは、例えば、熱処理が行われるチャンバ内で半導体圧力センサ100を加熱するためのヒータの稼動が終了されたときである。また、熱処理の終了時に限らず、熱処理中の水素分圧が常に0.4気圧以下であってもよい。還元処理を促進する観点から、熱処理の温度としては、例えば350℃以上が好ましい。また、熱処理の温度が高すぎると電気配線7を構成する金属膜の流動および熱膨張係数の違いによる電気配線7の断線が発生する場合があるので、熱処理温度としては、450℃以下が好ましい。   After the electrical wiring 7 is formed, heat treatment is performed to stably detect a change in resistance of the strain gauge 5 by reducing the contact resistance at the interface between the strain gauge 5 and the electrical wiring 7. In order to stabilize the contact resistance, it is necessary to reduce a silicon oxide film having a thickness of several nanometers formed at the boundary between the silicon layer on which the strain gauge 5 is formed and the metal film constituting the electric wiring 7. . The reduction treatment is performed by heat treatment in a hydrogen atmosphere. In the heat treatment, the hydrogen partial pressure at the end of the heat treatment is set to 0.4 atm or less. The end of the heat treatment is, for example, when the operation of the heater for heating the semiconductor pressure sensor 100 is finished in the chamber in which the heat treatment is performed. Further, not only at the end of the heat treatment, the hydrogen partial pressure during the heat treatment may always be 0.4 atm or less. From the viewpoint of promoting the reduction treatment, the heat treatment temperature is preferably 350 ° C. or higher, for example. Further, if the temperature of the heat treatment is too high, disconnection of the electric wiring 7 may occur due to the difference in the flow of the metal film constituting the electric wiring 7 and the thermal expansion coefficient. Therefore, the heat treatment temperature is preferably 450 ° C. or lower.

以上の製造工程により、図1および図2に示す、本発明の実施の形態1の半導体圧力センサ100が得られる。   Through the above manufacturing process, the semiconductor pressure sensor 100 according to the first embodiment of the present invention shown in FIGS. 1 and 2 is obtained.

なお、図3(c)に示す工程3では、TMAH(水酸化テトラメチルアンモニウム)液やKOH(水酸化カリウム)液を用いたウエット式のエッチングを用いて、シリコンからなる第1の半導体基板1をエッチングすることができる。しかしながら、ウエットエッチングの場合、半導体基板1の結晶方位に依存した異方性エッチングとなるので、図3(b)に示す工程において形成した開口部9の形状を維持しながら、第1の半導体基板1を所定深さまでエッチングすることは困難である。   In step 3 shown in FIG. 3C, the first semiconductor substrate 1 made of silicon is formed by wet etching using a TMAH (tetramethylammonium hydroxide) solution or a KOH (potassium hydroxide) solution. Can be etched. However, since the wet etching is anisotropic etching depending on the crystal orientation of the semiconductor substrate 1, the first semiconductor substrate is maintained while maintaining the shape of the opening 9 formed in the step shown in FIG. It is difficult to etch 1 to a predetermined depth.

一方、プラズマエッチングの場合は、エッチングの進行方向が第1の半導体基板1の結晶方位に依存せず、プラズマ中の反応ガスの運動エネルギー方向に沿ってエッチングが進行する。また、プラズマ中の反応ガスの運動エネルギー方向は、プラズマ装置内で第1の半導体基板1に対して垂直方向の電界が印加される位置に高周波電源を配置するなど、外部から制御することができる。   On the other hand, in the case of plasma etching, the etching progress direction does not depend on the crystal orientation of the first semiconductor substrate 1, and the etching proceeds along the kinetic energy direction of the reactive gas in the plasma. Further, the direction of the kinetic energy of the reactive gas in the plasma can be controlled from the outside, such as by arranging a high-frequency power source at a position where a vertical electric field is applied to the first semiconductor substrate 1 in the plasma apparatus. .

よって、本願発明の実施の形態1に記載の半導体圧力センサ100では、シリコンからなる第1の半導体基板1にプラズマエッチングを用いて凹部4を形成することにより、熱酸化絶縁層8に形成された開口部9の形状、つまり上面視において四隅に丸みを有する矩形形状を維持した凹部4を形成することができる。   Therefore, in the semiconductor pressure sensor 100 according to the first embodiment of the present invention, the recess 4 is formed in the first semiconductor substrate 1 made of silicon by using plasma etching, so that it is formed in the thermally oxidized insulating layer 8. It is possible to form the concave portion 4 that maintains the shape of the opening 9, that is, a rectangular shape having rounded corners in the top view.

次に、本発明の実施の形態1の半導体圧力センサ100により得られる作用効果について説明する。
シリコンが熱酸化されて熱酸化シリコンとなるとき、その体積は約2.3倍に膨張する。この値は、シリコンと酸化シリコンとを1モル当たりの体積で比較することにより導き出される。まず、シリコンの密度は2.33g/cm、1モル相当のシリコン質量は28gなので、シリコンの1モルあたりの体積は次式で求められる。
Next, functions and effects obtained by the semiconductor pressure sensor 100 according to the first embodiment of the present invention will be described.
When silicon is thermally oxidized to thermally oxidized silicon, its volume expands about 2.3 times. This value is derived by comparing silicon and silicon oxide in volume per mole. First, the density of silicon is 2.33 g / cm 3 , and the silicon mass corresponding to 1 mole is 28 g. Therefore, the volume per mole of silicon is obtained by the following equation.

Figure 2013145154
Figure 2013145154

また、酸化シリコンの密度は2.21g/cm、1モル相当の酸化シリコン質量は60gなので、酸化シリコンの1モルあたりの体積は次式で求められる。 Moreover, since the density of silicon oxide is 2.21 g / cm 3 and the mass of silicon oxide corresponding to 1 mol is 60 g, the volume per mol of silicon oxide can be obtained by the following equation.

Figure 2013145154
Figure 2013145154

よって、酸化シリコンの体積はシリコンの体積の約2.3倍になる。 Therefore, the volume of silicon oxide is about 2.3 times the volume of silicon.

そのため、前述した図3(e)の工程5において、第1の半導体基板1に熱酸化処理が適用されると、第1の半導体基板1の表面で上述した体積膨張が生じ、体積膨張が第1の半導体基板1の表面の歪みを誘発する。体積膨張による第1の半導体基板1の歪みは、第1の半導体基板1の厚み方向、および面内方向の両方で生じる。   Therefore, when the thermal oxidation process is applied to the first semiconductor substrate 1 in the above-described step 5 in FIG. 3E, the above-described volume expansion occurs on the surface of the first semiconductor substrate 1, and the volume expansion is the first. 1 induces distortion of the surface of the semiconductor substrate 1. The distortion of the first semiconductor substrate 1 due to the volume expansion occurs both in the thickness direction of the first semiconductor substrate 1 and in the in-plane direction.

第1の半導体基板1の厚み方向の歪みは、自由空間となっている第1の半導体基板1の主表面1a側、および裏面1b側などで均一に開放される。つまり、第1の半導体基板1の主表面1aにおける第1の半導体基板1の厚み方向の歪みは、自由空間となっている第1の半導体基板1の主表面1a側で均一に開放される。
一方、第1の半導体基板1の面内方向の歪みは、第1の半導体基板1の表面に沿って広がり、異なる方向から歪みが集まる第1の半導体基板1の角部に集中する。特に、第1の半導体基板1の主平面1a側に設けた凹部4の開口端部に集中する歪みが大きい。
The strain in the thickness direction of the first semiconductor substrate 1 is evenly released on the main surface 1a side, the back surface 1b side, and the like of the first semiconductor substrate 1 that is free space. That is, the strain in the thickness direction of the first semiconductor substrate 1 on the main surface 1a of the first semiconductor substrate 1 is uniformly released on the main surface 1a side of the first semiconductor substrate 1 which is a free space.
On the other hand, strain in the in-plane direction of the first semiconductor substrate 1 spreads along the surface of the first semiconductor substrate 1 and concentrates on corners of the first semiconductor substrate 1 where strains gather from different directions. In particular, the strain concentrated on the opening end of the recess 4 provided on the main plane 1a side of the first semiconductor substrate 1 is large.

このようなシリコンの体積膨張による半導体基板の歪みの集中が、従来の半導体圧力センサで生じた場合について、図9と図10を用いて説明する。
図9は、従来の半導体圧力センサ400の上面図である。図10(a)は、図9の半導体圧力センサ400を構成する第1の半導体基板401のC−C線の位置における断面図、図10(b)は、図10(a)に示す第1の半導体基板401に第2の半導体基板2を接合した状態を示す断面図である。図10に示した第1の半導体基板401は、表面に熱酸化絶縁層403が形成されている。なお、図9は、説明をわかりやすくするために、第2の半導体基板の上の絶縁膜と電気配線を除いた状態を示している。
A case where the strain concentration of the semiconductor substrate due to the volume expansion of silicon occurs in the conventional semiconductor pressure sensor will be described with reference to FIGS.
FIG. 9 is a top view of a conventional semiconductor pressure sensor 400. FIG. 10A is a cross-sectional view of the first semiconductor substrate 401 constituting the semiconductor pressure sensor 400 of FIG. 9, taken along the line CC, and FIG. 10B is a first view shown in FIG. 2 is a cross-sectional view showing a state in which a second semiconductor substrate 2 is bonded to the semiconductor substrate 401 of FIG. A thermal oxide insulating layer 403 is formed on the surface of the first semiconductor substrate 401 shown in FIG. FIG. 9 shows a state in which the insulating film and the electric wiring on the second semiconductor substrate are removed for easy understanding.

上面視における、従来の半導体圧力センサ400の凹部404の開口形状は、図9に細い破線で示すように、角部が直角404aの四角形状である。図9の太い破線の円で囲んだ部分が直角の角部404aである。このように、角部が直角を成している場合、第1の半導体基板401を凹部404の開口形状の対角をとおる断面C−Cで見ると、図10(a)に示すように、凹部404の開口端部に集中した歪みにより、第1の半導体基板401が上方へ隆起している。   The opening shape of the concave portion 404 of the conventional semiconductor pressure sensor 400 in the top view is a quadrangular shape with corners at right angles 404a as shown by thin broken lines in FIG. A portion surrounded by a thick broken-line circle in FIG. 9 is a right-angled corner 404a. Thus, when the corners form a right angle, when the first semiconductor substrate 401 is viewed in a cross-section CC along the diagonal of the opening shape of the recess 404, as shown in FIG. Due to the strain concentrated on the opening end of the recess 404, the first semiconductor substrate 401 is raised upward.

そのため、四角形状の角部に集中する歪みによる隆起は、図10(b)に示すように、第1の半導体基板401と第2の半導体基板402との貼り合せ時に接合面が均一にあたるのを阻害し、破線の楕円で囲んだ接合不良部412aを誘発する。さらに、初期的に接合できたとしても、長期使用における熱的負荷により接合強度が劣化するといった信頼性上の問題点もある。   For this reason, as shown in FIG. 10B, the bulge caused by the strain concentrated on the corners of the quadrangular shape is such that the bonding surface is uniformly applied when the first semiconductor substrate 401 and the second semiconductor substrate 402 are bonded together. It inhibits and induces a bonding failure portion 412a surrounded by a dashed ellipse. Furthermore, even if it can join initially, there exists a problem on reliability that joining strength deteriorates by the thermal load in long-term use.

これに対して、本願発明の実施の形態1に記載の半導体圧力センサ100は、第1の半導体基板1の主表面1aに形成した凹部4の開口形状が、上面視において、角部に丸みを有する矩形形状となっている。そのため、凹部4を形成した後の第1の半導体基板1の表面に熱酸化絶縁層3を形成する熱酸化処理の工程において、凹部4の開口の角部に集中する平面方向の歪みを分散し、第1の半導体基板1の上方への隆起を抑制することができる。その結果、熱酸化絶縁層3を形成した第1の半導体基板1に第2の半導体基板2を貼り合せる工程において接合不良を回避することが可能となり、さらに圧力基準室11内の真空状態を長期間にわたって維持することが可能となる。   On the other hand, in the semiconductor pressure sensor 100 according to the first embodiment of the present invention, the opening shape of the recess 4 formed in the main surface 1a of the first semiconductor substrate 1 has a rounded corner when viewed from above. It has a rectangular shape. Therefore, in the step of thermal oxidation treatment in which the thermal oxidation insulating layer 3 is formed on the surface of the first semiconductor substrate 1 after the formation of the recess 4, the planar strain concentrated on the corners of the opening of the recess 4 is dispersed. The upward bulging of the first semiconductor substrate 1 can be suppressed. As a result, it is possible to avoid poor bonding in the step of bonding the second semiconductor substrate 2 to the first semiconductor substrate 1 on which the thermal oxide insulating layer 3 is formed, and further, the vacuum state in the pressure reference chamber 11 is prolonged. It can be maintained over a period of time.

実施の形態2.
本発明の実施の形態2における半導体圧力センサの構成について説明する。図4(a)は、本発明の実施の形態2における半導体圧力センサ200の構成を示す上面図である。図4(b)は、図4(a)のB−B線に沿う断面図である。
この実施の形態においては、実施の形態1と比較して、第1の半導体基板201の主表面201aに形成した凹部204の上面視における開口形状が異なる。本実施の形態のこれ以外の構成は上述した実施の形態1と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。
Embodiment 2. FIG.
A configuration of the semiconductor pressure sensor according to the second embodiment of the present invention will be described. FIG. 4A is a top view showing the configuration of the semiconductor pressure sensor 200 according to Embodiment 2 of the present invention. FIG.4 (b) is sectional drawing which follows the BB line of Fig.4 (a).
In this embodiment, the opening shape of the recess 204 formed in the main surface 201a of the first semiconductor substrate 201 in a top view is different from that in the first embodiment. Since the other configuration of the present embodiment is the same as that of the first embodiment described above, the same elements are denoted by the same reference numerals, and description thereof will not be repeated.

半導体圧力センサ200は、第1の半導体基板201と、第1の半導体基板201に形成された凹部204と、凹部204を覆って第1の半導体基板201に接合された第2の半導体基板2とを備える。第1の半導体基板201と第2の半導体基板2とは熱酸化絶縁層203を介して接合されている。第2の半導体基板2には歪みゲージ5が形成され、歪みゲージ5には絶縁膜6を介して電気配線7が接続されている。なお、図4は、説明をわかりやすくするために、第2の半導体基板2の主表面2a側に形成される絶縁膜6と電気配線7を除いた状態を示している。   The semiconductor pressure sensor 200 includes a first semiconductor substrate 201, a recess 204 formed in the first semiconductor substrate 201, a second semiconductor substrate 2 that covers the recess 204 and is bonded to the first semiconductor substrate 201. Is provided. The first semiconductor substrate 201 and the second semiconductor substrate 2 are bonded via a thermal oxidation insulating layer 203. A strain gauge 5 is formed on the second semiconductor substrate 2, and an electrical wiring 7 is connected to the strain gauge 5 via an insulating film 6. FIG. 4 shows a state in which the insulating film 6 and the electric wiring 7 formed on the main surface 2a side of the second semiconductor substrate 2 are removed for easy understanding.

第1の半導体基板201の主表面201aに形成された凹部204の開口を第1の半導体基板201の主表面201a側から見た形状、つまり上面視における開口形状は、図4に細い破線で示すように、鈍角の角部を有する多角形状である。図4の太い破線の円で囲んだ部分が鈍角の角部204aである。凹部204が形成された第1の半導体基板201の表面は、熱酸化絶縁層203で被覆されている。つまり、凹部204の内面にも熱酸化絶縁層203が形成されている。その他の構成は実施の形態1と同様である。   The shape of the opening of the recess 204 formed in the main surface 201a of the first semiconductor substrate 201 as viewed from the main surface 201a side of the first semiconductor substrate 201, that is, the shape of the opening in a top view is indicated by a thin broken line in FIG. Thus, it is a polygonal shape having obtuse corners. A portion surrounded by a thick dashed circle in FIG. 4 is an obtuse corner 204a. The surface of the first semiconductor substrate 201 in which the recess 204 is formed is covered with a thermal oxidation insulating layer 203. That is, the thermal oxidation insulating layer 203 is also formed on the inner surface of the recess 204. Other configurations are the same as those of the first embodiment.

次に、図5を用いて本発明の実施の形態2の半導体圧力センサ200の製造方法について説明する。
まず、実施の形態1の工程1と同様に、単結晶シリコンから成る第1の半導体基板201の表面に熱酸化法によって熱酸化絶縁層208が形成される(図5(a)参照)。
Next, the manufacturing method of the semiconductor pressure sensor 200 of Embodiment 2 of this invention is demonstrated using FIG.
First, as in step 1 of the first embodiment, a thermal oxidation insulating layer 208 is formed on the surface of the first semiconductor substrate 201 made of single crystal silicon by a thermal oxidation method (see FIG. 5A).

次に、実施の形態1の工程2と同様に、第1の半導体基板201の主表面201aに形成された熱酸化絶縁層208が部分的に除去され、開口部209が形成される(図5(b)参照)。主表面201a側から見たときの開口部209の平面形状は、実施の形態1と異なり、鈍角の角部を有する多角形状である。   Next, as in step 2 of the first embodiment, the thermally oxidized insulating layer 208 formed on the main surface 201a of the first semiconductor substrate 201 is partially removed to form an opening 209 (FIG. 5). (See (b)). Unlike the first embodiment, the planar shape of the opening 209 when viewed from the main surface 201a side is a polygonal shape having obtuse corners.

第1の半導体基板201は、実施の形態1の工程3と同様に、上面視で鈍角の角部を有する多角形状の開口部209を備えた熱酸化絶縁層208をマスクにしてエッチングされ、第1の半導体基板201の主表面201aに凹部204が形成される(図5(c)参照)。この後は、実施の形態1で説明した工程4以降の製造工程と同様であるので、その説明は省略する。   The first semiconductor substrate 201 is etched using the thermal oxidation insulating layer 208 having a polygonal opening 209 having an obtuse corner as viewed from above as a mask in the same manner as in step 3 of the first embodiment. A recess 204 is formed in the main surface 201a of one semiconductor substrate 201 (see FIG. 5C). The subsequent steps are the same as the manufacturing steps after step 4 described in the first embodiment, and the description thereof is omitted.

以上のように構成された半導体圧力センサ200においては、第1の半導体基板201の主表面201aに形成した凹部204の開口形状が、上面視において、鈍角の角部を有する多角形状となっている。そのため、凹部204を形成した後の第1の半導体基板201の表面に熱酸化絶縁層203を形成する熱酸化処理の工程において、凹部204の開口の角部に集中する平面方向の歪みを分散し、第1の半導体基板201の上方への隆起を抑制することができる。その結果、実施の形態1と同様に、熱酸化絶縁層203を形成した第1の半導体基板201に第2の半導体基板2を貼り合せる工程において接合不良を回避することが可能となり、さらに圧力基準室11内の真空状態を長期間にわたって維持することが可能となる。   In the semiconductor pressure sensor 200 configured as described above, the opening shape of the recess 204 formed in the main surface 201a of the first semiconductor substrate 201 is a polygonal shape having obtuse corners when viewed from above. . Therefore, in the thermal oxidation treatment step of forming the thermal oxidation insulating layer 203 on the surface of the first semiconductor substrate 201 after forming the recess 204, the strain in the planar direction concentrated on the corner of the opening of the recess 204 is dispersed. The upward bulging of the first semiconductor substrate 201 can be suppressed. As a result, as in the first embodiment, it is possible to avoid poor bonding in the process of bonding the second semiconductor substrate 2 to the first semiconductor substrate 201 on which the thermal oxide insulating layer 203 is formed, and further, the pressure reference It becomes possible to maintain the vacuum state in the chamber 11 for a long period of time.

実施の形態3.
本発明の実施の形態3における半導体圧力センサの構成について説明する。図6は、本発明の実施の形態3における半導体圧力センサ300の構成を示す断面図であって、図1に示すA−A線に対応する位置の断面図である。
この実施の形態においては、実施の形態1と比較して、第1の半導体基板301の主表面301aに形成した凹部304の断面形状が異なる。本実施の形態のこれ以外の構成は上述した実施の形態1と同様であるので、同一の要素については同一の符号を付し、その説明を繰り返さない。
Embodiment 3 FIG.
A configuration of the semiconductor pressure sensor according to the third embodiment of the present invention will be described. FIG. 6 is a cross-sectional view showing the configuration of the semiconductor pressure sensor 300 according to Embodiment 3 of the present invention, and is a cross-sectional view at a position corresponding to the line AA shown in FIG.
In this embodiment, the cross-sectional shape of the recess 304 formed in the main surface 301a of the first semiconductor substrate 301 is different from that in the first embodiment. Since the other configuration of the present embodiment is the same as that of the first embodiment described above, the same elements are denoted by the same reference numerals, and description thereof will not be repeated.

半導体圧力センサ300は、第1の半導体基板301と、第1の半導体基板301に形成された凹部304と、凹部304を覆って第1の半導体基板1に接合された第2の半導体基板2とを備える。第1の半導体基板301と第2の半導体基板2とは熱酸化絶縁層303を介して接合されている。第2の半導体基板2には歪みゲージ5が形成され、歪みゲージ5には絶縁膜6を介して電気配線7が接続されている。   The semiconductor pressure sensor 300 includes a first semiconductor substrate 301, a recess 304 formed in the first semiconductor substrate 301, a second semiconductor substrate 2 that covers the recess 304 and is bonded to the first semiconductor substrate 1. Is provided. The first semiconductor substrate 301 and the second semiconductor substrate 2 are bonded via a thermal oxidation insulating layer 303. A strain gauge 5 is formed on the second semiconductor substrate 2, and an electrical wiring 7 is connected to the strain gauge 5 via an insulating film 6.

第1の半導体基板301の主表面301aに形成された凹部304について詳しく説明する。凹部304の開口を第1の半導体基板301の主表面301a側から見た形状、つまり上面視における凹部304の開口形状は、実施の形態1と同様、角部に丸みを有する矩形形状である。一方、第1の半導体基板301の主表面301aに垂直な断面における凹部304の形状は、図6に示すように、第1の半導体基板301の主表面301aと凹部304の内壁面とで形成される角部が落とされた面取り形状に形成されている。つまり、主表面301aと成す角が鈍角の斜面である傾斜部304aが、凹部304の開口端の全周にわたって形成されている。図6の太い破線の円で囲んだ部分が傾斜部304aである。傾斜部304aにも熱酸化絶縁層303が形成されている。その他の構成は実施の形態1と同様である。   The recess 304 formed in the main surface 301a of the first semiconductor substrate 301 will be described in detail. The shape of the opening of the recess 304 viewed from the main surface 301a side of the first semiconductor substrate 301, that is, the opening shape of the recess 304 in a top view is a rectangular shape with rounded corners, as in the first embodiment. On the other hand, the shape of the recess 304 in the cross section perpendicular to the main surface 301a of the first semiconductor substrate 301 is formed by the main surface 301a of the first semiconductor substrate 301 and the inner wall surface of the recess 304, as shown in FIG. It is formed in a chamfered shape with the corners removed. That is, an inclined portion 304 a that is an inclined surface having an obtuse angle with the main surface 301 a is formed over the entire circumference of the opening end of the recess 304. A portion surrounded by a thick broken circle in FIG. 6 is an inclined portion 304a. A thermal oxide insulating layer 303 is also formed on the inclined portion 304a. Other configurations are the same as those of the first embodiment.

次に、図7を用いて本発明の実施の形態3の半導体圧力センサ300の製造方法について説明する。本発明の実施の形態3の半導体圧力センサ300の製造方法は、凹部304を形成する工程が他の実施の形態と異なる。   Next, the manufacturing method of the semiconductor pressure sensor 300 of Embodiment 3 of this invention is demonstrated using FIG. The manufacturing method of the semiconductor pressure sensor 300 according to the third embodiment of the present invention differs from the other embodiments in the step of forming the recess 304.

まず、実施の形態1の工程1と同様に、単結晶シリコンから成る第1の半導体基板301の表面に熱酸化法によって熱酸化絶縁層308が形成される(図7(a)参照)。   First, as in step 1 of the first embodiment, a thermal oxidation insulating layer 308 is formed on the surface of the first semiconductor substrate 301 made of single crystal silicon by a thermal oxidation method (see FIG. 7A).

次に、第1の半導体基板301の主表面301aに感光性樹脂315を塗布し、さらに、感光性樹脂315の上に写真製版用の露光用ガラス基板313を配置する(図7(b)参照)。   Next, a photosensitive resin 315 is applied to the main surface 301a of the first semiconductor substrate 301, and an exposure glass substrate 313 for photoengraving is disposed on the photosensitive resin 315 (see FIG. 7B). ).

図8(a)は、露光用ガラス基板313の上面図、図8(b)は図8(a)において細い破線の四角で囲んだ領域の拡大図である。一般的に、写真製版技術で用いる露光用ガラス基板は、パターンを残す領域が露光時の光を遮蔽するクロム膜でマスクされている。実施の形態3で用いる露光用ガラス基板313は、図8(a)に示すように、中央にクロム膜のない所定形状の開口パターン316が設けられ、さらに、この開口パターン316の外側に隣接する領域にクロム膜のない同一形状の微小開口パターン314が複数設けられる。開口パターン316は、角部に丸みを有する矩形形状である。また、微小開口パターン314は、矩形形状で、露光用ガラス基板313に設けられた開口パターン316から離れて露光用ガラス基板313の外側へ向かうに従って、つまり図8(b)中の矢印の方向に沿って、その配置密度が減少し、最終的にはなくなるように配置されている。このように微小開口パターン314の密度が変化する領域をグレートーン領域と呼ぶ。本発明の実施の形態3では、図8(a)に示すように、露光用ガラス基板313に設けられた開口パターン316の周辺の、2つの一点破線の枠に挟まれた領域がグレートーン領域313aである。グレートーン領域313aに設ける微小開口パターン314の大きさは1μm以下であることが好ましい。   FIG. 8A is a top view of the exposure glass substrate 313, and FIG. 8B is an enlarged view of a region surrounded by a thin dashed square in FIG. 8A. Generally, in a glass substrate for exposure used in photolithography technology, a region where a pattern is left is masked with a chromium film that shields light during exposure. As shown in FIG. 8A, the glass substrate for exposure 313 used in Embodiment 3 is provided with an opening pattern 316 having a predetermined shape without a chromium film at the center, and is further adjacent to the outside of the opening pattern 316. A plurality of minute opening patterns 314 having the same shape without a chromium film are provided in the region. The opening pattern 316 has a rectangular shape with rounded corners. Further, the minute opening pattern 314 has a rectangular shape and moves away from the opening pattern 316 provided on the exposure glass substrate 313 toward the outside of the exposure glass substrate 313, that is, in the direction of the arrow in FIG. Along the arrangement, the arrangement density is reduced, and finally, the arrangement density is eliminated. A region where the density of the minute opening pattern 314 changes in this way is called a gray tone region. In the third embodiment of the present invention, as shown in FIG. 8A, the area between the two dashed lines around the opening pattern 316 provided in the exposure glass substrate 313 is a gray tone area. 313a. The size of the minute opening pattern 314 provided in the gray tone region 313a is preferably 1 μm or less.

なお、図8(b)では、微小開口パターン314は、すべて矩形形状で大きさが等しいものとしたが、異なる形状や大きさであっても差し支えない。異なる形状や大きさの微小開口パターン314を配置する場合には、露光用ガラス基板313に設けられた開口パターン316の周縁から露光用ガラス基板313の外側へ向かうに従ってクロム膜の開口率が減少し、最終的にはゼロになるようにする。   In FIG. 8B, the minute opening patterns 314 are all rectangular and have the same size, but may have different shapes and sizes. When the minute opening patterns 314 having different shapes and sizes are arranged, the opening ratio of the chromium film decreases from the periphery of the opening pattern 316 provided on the exposure glass substrate 313 toward the outside of the exposure glass substrate 313. , In the end to be zero.

以上に述べた露光用ガラス基板313を用いて、感光性樹脂315が写真製版技術によりパターニングされる。まず、露光用ガラス基板313をフォトマスクにして熱酸化絶縁層308の上に形成した感光性樹脂315を露光すると、露光用ガラス基板313の開口パターン316、および微小開口パターン314を光が透過し、その下の感光性樹脂315が感光する。感光性樹脂315のうち、グレートーン領域313aに対応する領域の感光度合は、開口パターン316に対応する領域、つまり、光が完全に照射される領域の感光度合よりも低い。従って、図7(c)に示すように、露光後の現像工程により感光性樹脂315に開口部317が形成され、開口部317のうちグレートーン領域313aに対応する領域には、感光性樹脂315の外側に向かうに従って厚みが徐々に厚くなる傾斜部315aが形成される。そのため、感光性樹脂315に形成される開口部317は、第1の半導体基板301に近づくにつれて開口面積が小さくなる形状に形成される。傾斜部315aが形成された感光性樹脂315は、グレートーンマスク315とも呼ばれる。   The photosensitive resin 315 is patterned by photolithography using the glass substrate for exposure 313 described above. First, when the photosensitive resin 315 formed on the thermal oxidation insulating layer 308 is exposed using the exposure glass substrate 313 as a photomask, light is transmitted through the opening pattern 316 and the minute opening pattern 314 of the exposure glass substrate 313. The underlying photosensitive resin 315 is exposed to light. Of the photosensitive resin 315, the sensitivity of the region corresponding to the gray tone region 313a is lower than the sensitivity of the region corresponding to the opening pattern 316, that is, the region completely irradiated with light. Accordingly, as shown in FIG. 7C, an opening 317 is formed in the photosensitive resin 315 by a development process after exposure, and the photosensitive resin 315 is not formed in a region corresponding to the gray tone region 313a in the opening 317. An inclined portion 315a is formed which gradually increases in thickness as it goes outward. Therefore, the opening 317 formed in the photosensitive resin 315 is formed in a shape in which the opening area becomes smaller as the first semiconductor substrate 301 is approached. The photosensitive resin 315 on which the inclined portion 315a is formed is also called a gray tone mask 315.

次に、グレートーンマスク315を用いて、その下の熱酸化絶縁層308を実施の形態1の工程2と同様にエッチングすると、グレートーンマスク315と同じ厚みの傾斜部308aを備えた開口部309が熱酸化絶縁層308に形成される(図7(d)参照)。つまり、熱酸化絶縁層308に形成された開口部309は、感光性樹脂315に形成された開口317と同様、第1の基板に近づくにつれて開口面積が小さくなる形状に形成される。   Next, when the thermal oxide insulating layer 308 under the gray tone mask 315 is etched in the same manner as in step 2 of Embodiment 1, the opening 309 having the inclined portion 308a having the same thickness as the gray tone mask 315 is obtained. Is formed on the thermal oxide insulating layer 308 (see FIG. 7D). That is, the opening 309 formed in the thermal oxidation insulating layer 308 is formed in a shape in which the opening area becomes smaller as the distance from the first substrate is approached, similar to the opening 317 formed in the photosensitive resin 315.

開口部309が形成された熱酸化絶縁層308をマスクにして、実施の形態1の工程3と同様に、シリコンからなる第1の半導体基板301がプラズマ中でエッチングされ、凹部304が形成される。プラズマエッチングでは、シリコンだけでなく熱酸化絶縁層308もある程度エッチングされる。シリコンを所望の深さまでエッチングするまでの間、熱酸化絶縁層308の傾斜部308aはその厚み傾斜に応じて消滅し、最終的には下地のシリコンからなる第1の半導体基板301がエッチングされる。その結果、図6(e)に示すように、凹部304の開口端部に傾斜部304aが形成される。以上の工程によって、第1の半導体基板301において、その開口端部に傾斜部304aを備えた凹部304が形成される。この後の工程は、実施の形態1で説明した工程5以降と同様であるので、その説明は省略する。   Using the thermally oxidized insulating layer 308 in which the opening 309 is formed as a mask, the first semiconductor substrate 301 made of silicon is etched in plasma as in step 3 of Embodiment 1 to form a recess 304. . In plasma etching, not only silicon but also the thermal oxide insulating layer 308 is etched to some extent. Until the silicon is etched to a desired depth, the inclined portion 308a of the thermal oxide insulating layer 308 disappears in accordance with the thickness inclination, and finally the first semiconductor substrate 301 made of underlying silicon is etched. . As a result, as shown in FIG. 6 (e), an inclined portion 304 a is formed at the opening end of the recess 304. Through the above steps, the first semiconductor substrate 301 is formed with a recess 304 having an inclined portion 304a at the opening end thereof. Since the subsequent steps are the same as those after step 5 described in the first embodiment, the description thereof is omitted.

次に、本発明の実施の形態3の半導体圧力センサ300により得られる作用効果について図11を用いて説明する。
図11(a)は、図9の半導体圧力センサ400を構成する第1の半導体基板401の凹部404の開口形状の向かい合う2辺をとおるD−D線の位置における断面図、図11(b)は、図11(a)に示す第1の半導体基板401に第2の半導体基板2を接合した状態を示す断面図である。
Next, the effect obtained by the semiconductor pressure sensor 300 of Embodiment 3 of this invention is demonstrated using FIG.
FIG. 11A is a cross-sectional view at the position of the DD line passing through two opposite sides of the opening shape of the recess 404 of the first semiconductor substrate 401 constituting the semiconductor pressure sensor 400 of FIG. These are sectional drawings which show the state which joined the 2nd semiconductor substrate 2 to the 1st semiconductor substrate 401 shown to Fig.11 (a).

実施の形態1で説明したように、上面視における凹部の開口形状が従来のように角部が直角の四角形状の場合、その四角形状の角部に歪みが集中する。しかし、四角形状の角部と比較すると小さいが、図11(a)に示すように、四角形状の一辺部にも歪みが集中する。四角形状の一辺部に集中する歪みによる隆起も、図11(b)に示すように、第1の半導体基板401と第2の半導体基板402との貼り合せ時に接合面が均一にあたるのを阻害し、破線の楕円で囲んだ接合不良部412bを誘発する。   As described in the first embodiment, when the opening shape of the recess in the top view is a square shape with a right corner as in the prior art, the distortion concentrates on the square corner. However, although it is small compared to the corners of the quadrangular shape, as shown in FIG. As shown in FIG. 11B, the bulge caused by the strain concentrated on one side of the rectangular shape also prevents the bonding surface from being uniformly applied when the first semiconductor substrate 401 and the second semiconductor substrate 402 are bonded to each other. In this case, a defective joint 412b surrounded by a dashed ellipse is induced.

これに対して、本願発明の実施の形態3に記載の半導体圧力センサ300は、第1の半導体基板301の主表面301aに形成された凹部304の開口が、上面視で角部に丸みを有する矩形形状で、主表面301aと凹部304の内壁面とで形成される角部が落とされた面取り形状に形成されている。そのため、凹部304を形成した後の第1の半導体基板301の表面に熱酸化絶縁層303を形成する熱酸化処理の工程において、上面視における凹部304の開口形状の角部と一辺部に集中する平面方向の歪みを分散し、第1の半導体基板301の上方への隆起を実施の形態1と比較してさらに抑制することができる。その結果、熱酸化絶縁層303を形成した第1の半導体基板301に第2の半導体基板2を貼り合せる工程において接合不良を回避することが可能となり、さらに圧力基準室11内の真空状態を長期間にわたって維持することが可能となる。   On the other hand, in the semiconductor pressure sensor 300 according to the third embodiment of the present invention, the opening of the recess 304 formed in the main surface 301a of the first semiconductor substrate 301 has a round corner at the top view. The rectangular shape is formed in a chamfered shape in which corners formed by the main surface 301a and the inner wall surface of the recess 304 are dropped. Therefore, in the step of thermal oxidation treatment in which the thermal oxidation insulating layer 303 is formed on the surface of the first semiconductor substrate 301 after the formation of the recess 304, it is concentrated on the corner and one side of the opening shape of the recess 304 in a top view. Distortion in the planar direction can be dispersed, and the upward protrusion of the first semiconductor substrate 301 can be further suppressed as compared with the first embodiment. As a result, it is possible to avoid poor bonding in the step of bonding the second semiconductor substrate 2 to the first semiconductor substrate 301 on which the thermal oxide insulating layer 303 is formed, and further, the vacuum state in the pressure reference chamber 11 is prolonged. It can be maintained over a period of time.

なお、本実施の形態3では、上面視における凹部304の開口形状は、従来のように角部が直角の四角形であっても差し支えない。しかし、開口形状を実施の形態1で述べた角部に丸みを有する矩形形状、および実施の形態2で述べた角部が鈍角からなる多角形状とすることにより、開口形状の一辺部と角部に集中する平面方向の歪みを共に分散することができるので、第1の半導体基板301の上方への隆起を抑制する効果が従来の開口形状とする場合と比較して大きくなる。   In the third embodiment, the opening shape of the concave portion 304 in the top view may be a quadrangle with a square corner as in the conventional case. However, by making the opening shape a rectangular shape having rounded corners as described in Embodiment 1 and a polygonal shape in which the corners described in Embodiment 2 have an obtuse angle, one side portion and a corner portion of the opening shape Since the strain in the planar direction concentrated on the first semiconductor substrate 301 can be dispersed together, the effect of suppressing the upward bulging of the first semiconductor substrate 301 is greater than in the case of using the conventional opening shape.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示された、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is intended to include all modifications within the scope and meaning equivalent to the terms of the claims, which are indicated by the scope of the claims, not by the above description.

1 第1の半導体基板、1a 主表面、1b 裏面、2 第2の半導体基板、2a 主表面、2b 裏面、3 熱酸化絶縁層、4 凹部、4a 丸みを有する四隅部、5 歪みゲージ、6 絶縁膜、6a 配線溝、7 電気配線、8 熱酸化絶縁層、9 開口部、10 受圧部、11 圧力基準室、12 接合不良部、201 第1の半導体基板、201a 主平面、203 熱酸化絶縁層、204 凹部、204a 角部、208 熱酸化絶縁層、209 開口部、301 第1の半導体基板、301a 主表面、303 熱酸化絶縁層、304 凹部、304a 傾斜部、308 熱酸化絶縁層、308a 傾斜部、309 開口部、313 露光用ガラス基板、313a グレートーン領域、314 微小開口パターン、315 感光性樹脂、315a 傾斜部、316 開口パターン、317 開口部、401 第1の半導体基板、401a 主表面、404 凹部、404a 角部、412a 接合不良部、412b 接合不良部。   DESCRIPTION OF SYMBOLS 1 1st semiconductor substrate, 1a main surface, 1b back surface, 2nd semiconductor substrate, 2a main surface, 2b back surface, 3 thermal oxidation insulating layer, 4 recessed part, 4a rounded four corners, 5 strain gauge, 6 insulation Membrane, 6a Wiring groove, 7 Electrical wiring, 8 Thermal oxidation insulating layer, 9 Opening portion, 10 Pressure receiving portion, 11 Pressure reference chamber, 12 Junction failure portion, 201 First semiconductor substrate, 201a Main plane, 203 Thermal oxidation insulating layer , 204 recess, 204a corner, 208 thermally oxidized insulating layer, 209 opening, 301 first semiconductor substrate, 301a main surface, 303 thermally oxidized insulating layer, 304 recessed, 304a inclined portion, 308 thermally oxidized insulating layer, 308a inclined Part, 309 opening part, 313 glass substrate for exposure, 313a gray tone region, 314 minute opening pattern, 315 photosensitive resin, 315a inclined part, 316 opening pattern, 317 opening, 401 first semiconductor substrate, 401a main surface, 404 recess, 404a corner, 412a poor bonding portion, 412b poor bonding portion.

Claims (7)

主表面および前記主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、
配線および歪みゲージを有するダイヤフラムが前記凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、
前記凹部の開口形状は上面視で角部に丸みを有する矩形形状であることを特徴とする半導体圧力センサ。
A first substrate having a thermal oxidation insulating layer on a main surface and an inner surface of a recess formed in the main surface;
A semiconductor pressure sensor comprising: a second substrate provided with a diaphragm having a wiring and a strain gauge facing the concave portion;
An opening shape of the concave portion is a rectangular shape having round corners as viewed from above.
主表面および前記主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、
配線および歪みゲージを有するダイヤフラムが前記凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、
前記凹部の開口形状は上面視で鈍角の角部を有する多角形状であることを特徴とする半導体圧力センサ。
A first substrate having a thermal oxidation insulating layer on a main surface and an inner surface of a recess formed in the main surface;
A semiconductor pressure sensor comprising: a second substrate provided with a diaphragm having a wiring and a strain gauge facing the concave portion;
An opening shape of the concave portion is a polygonal shape having an obtuse corner when viewed from above, and a semiconductor pressure sensor.
主表面および前記主表面に形成された凹部の内面に熱酸化絶縁層を有する第1の基板と、
配線および歪みゲージを有するダイヤフラムが前記凹部に対向して設けられた第2の基板とを備えた半導体圧力センサであって、
前記主表面と前記凹部の内壁面とで形成される角部は面取り形状であることを特徴とする半導体圧力センサ。
A first substrate having a thermal oxidation insulating layer on a main surface and an inner surface of a recess formed in the main surface;
A semiconductor pressure sensor comprising: a second substrate provided with a diaphragm having a wiring and a strain gauge facing the concave portion;
A corner portion formed by the main surface and the inner wall surface of the recess has a chamfered shape.
上面視で角部に丸みを有する矩形形状の開口部を備えたマスクを第1の基板の主表面に形成するマスク工程と、
前記マスクを用いて前記第1の基板に凹部を形成するエッチング工程と、
前記第1の基板の主表面および前記凹部の内面に熱酸化絶縁層を形成する成膜工程と、
前記第1の基板の主表面に前記凹部を覆って第2の基板を積層しダイヤフラムを形成する積層工程と、
前記ダイヤフラムに歪みゲージを形成する素子形成工程と、
前記歪みゲージに接続された配線を形成する配線工程とを有する半導体圧力センサの製造方法。
A mask process for forming a mask having a rectangular opening with rounded corners in a top view on the main surface of the first substrate;
An etching step of forming a recess in the first substrate using the mask;
A film forming step of forming a thermal oxidation insulating layer on the main surface of the first substrate and the inner surface of the recess;
A laminating step of laminating a second substrate over the recess on the main surface of the first substrate to form a diaphragm;
An element forming step of forming a strain gauge on the diaphragm;
A method of manufacturing a semiconductor pressure sensor, comprising: a wiring step of forming a wiring connected to the strain gauge.
鈍角の角部を有する多角形状の開口部を備えたマスクを第1の基板の主表面に形成するマスク工程と、
前記マスクを用いて前記第1の基板に凹部を形成するエッチング工程と、
前記第1の基板の主表面および前記凹部の内面に熱酸化絶縁層を形成する成膜工程と、
前記第1の基板の主表面に前記凹部を覆って第2の基板を積層しダイヤフラムを形成する積層工程と、
前記ダイヤフラムに歪みゲージを形成する素子形成工程と、
前記歪みゲージに接続された配線を形成する配線工程とを有する半導体圧力センサの製造方法。
A mask process for forming a mask having a polygonal opening having an obtuse corner on the main surface of the first substrate;
An etching step of forming a recess in the first substrate using the mask;
A film forming step of forming a thermal oxidation insulating layer on the main surface of the first substrate and the inner surface of the recess;
A laminating step of laminating a second substrate over the recess on the main surface of the first substrate to form a diaphragm;
An element forming step of forming a strain gauge on the diaphragm;
A method of manufacturing a semiconductor pressure sensor, comprising: a wiring step of forming a wiring connected to the strain gauge.
第1の基板の主表面に、前記第1の基板に近づくにつれて開口面積が小さくなる形状の開口部を備えたマスクを形成するマスク工程と、
前記マスクを用いて前記第1の基板に凹部を形成するエッチング工程と、
前記第1の基板の主表面および前記凹部の内面に熱酸化絶縁層を形成する成膜工程と、
前記第1の基板の主表面に前記凹部を覆って第2の基板を積層しダイヤフラムを形成する積層工程と、
前記ダイヤフラムに歪みゲージを形成する素子形成工程と、
前記歪みゲージに接続された配線を形成する配線工程とを有する半導体圧力センサの製造方法。
A mask process for forming a mask having an opening having a shape in which an opening area is reduced as it approaches the first substrate on the main surface of the first substrate;
An etching step of forming a recess in the first substrate using the mask;
A film forming step of forming a thermal oxidation insulating layer on the main surface of the first substrate and the inner surface of the recess;
A laminating step of laminating a second substrate over the recess on the main surface of the first substrate to form a diaphragm;
An element forming step of forming a strain gauge on the diaphragm;
A method of manufacturing a semiconductor pressure sensor, comprising: a wiring step of forming a wiring connected to the strain gauge.
マスク工程のマスクは、所定形状の開口パターン、および前記開口パターンの外側に隣接する領域に前記開口パターンから離れるにつれて密度が減少するように配置された複数の微小開口パターンを備えたフォトマスクを用いて形成されることを特徴とする請求項6に記載の半導体圧力センサの製造方法。 The mask used in the mask process is a photomask having an opening pattern of a predetermined shape and a plurality of minute opening patterns arranged so that the density decreases in a region adjacent to the outside of the opening pattern as the distance from the opening pattern decreases. The method of manufacturing a semiconductor pressure sensor according to claim 6, wherein the method is formed.
JP2012005283A 2012-01-13 2012-01-13 Semiconductor pressure sensor and manufacturing method thereof Active JP5692099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012005283A JP5692099B2 (en) 2012-01-13 2012-01-13 Semiconductor pressure sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012005283A JP5692099B2 (en) 2012-01-13 2012-01-13 Semiconductor pressure sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013145154A true JP2013145154A (en) 2013-07-25
JP5692099B2 JP5692099B2 (en) 2015-04-01

Family

ID=49041016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012005283A Active JP5692099B2 (en) 2012-01-13 2012-01-13 Semiconductor pressure sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5692099B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015052594A (en) * 2013-08-09 2015-03-19 コンチネンタル オートモーティブ システムズ インコーポレイテッドContinental Automotive Systems, Inc. Absolute pressure sensor with improved cap bonding boundary
JP2015191917A (en) * 2014-03-27 2015-11-02 株式会社デンソー Soi substrate and physical quantity sensor using the same, manufacturing method for soi substrate and manufacturing method for physical quantity sensor
US9446938B2 (en) 2013-05-09 2016-09-20 Denso Corporation SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method
WO2020158188A1 (en) * 2019-01-30 2020-08-06 株式会社村田製作所 Cavity soi substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524408A (en) * 1978-08-09 1980-02-21 Hitachi Ltd Pressure-electric signal translation device
JPH11298009A (en) * 1998-04-08 1999-10-29 Denso Corp Manufacture of semiconductor pressure sensor
JP2003332586A (en) * 2002-05-13 2003-11-21 Hitachi Unisia Automotive Ltd External force sensor and its manufacturing method
JP2005003757A (en) * 2003-06-10 2005-01-06 Stanley Electric Co Ltd Method for manufacturing dielectric film with controlled thickness, liquid crystal element and method for manufacturing liquid crystal element
JP2006098985A (en) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd Photosensitive resin composition for solid-state image sensor lens, solid-state image sensor lens using the same, method for forming solid-state image sensor lens, and solid-state image sensor
WO2008081523A1 (en) * 2006-12-27 2008-07-10 Fujitsu Limited Pressure detector and electronic device having it

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524408A (en) * 1978-08-09 1980-02-21 Hitachi Ltd Pressure-electric signal translation device
JPH11298009A (en) * 1998-04-08 1999-10-29 Denso Corp Manufacture of semiconductor pressure sensor
JP2003332586A (en) * 2002-05-13 2003-11-21 Hitachi Unisia Automotive Ltd External force sensor and its manufacturing method
JP2005003757A (en) * 2003-06-10 2005-01-06 Stanley Electric Co Ltd Method for manufacturing dielectric film with controlled thickness, liquid crystal element and method for manufacturing liquid crystal element
JP2006098985A (en) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd Photosensitive resin composition for solid-state image sensor lens, solid-state image sensor lens using the same, method for forming solid-state image sensor lens, and solid-state image sensor
WO2008081523A1 (en) * 2006-12-27 2008-07-10 Fujitsu Limited Pressure detector and electronic device having it

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9446938B2 (en) 2013-05-09 2016-09-20 Denso Corporation SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method
JP2015052594A (en) * 2013-08-09 2015-03-19 コンチネンタル オートモーティブ システムズ インコーポレイテッドContinental Automotive Systems, Inc. Absolute pressure sensor with improved cap bonding boundary
US9546922B2 (en) 2013-08-09 2017-01-17 Continental Automotive Systems, Inc. Absolute pressure sensor with improved cap bonding boundary
JP2015191917A (en) * 2014-03-27 2015-11-02 株式会社デンソー Soi substrate and physical quantity sensor using the same, manufacturing method for soi substrate and manufacturing method for physical quantity sensor
WO2020158188A1 (en) * 2019-01-30 2020-08-06 株式会社村田製作所 Cavity soi substrate

Also Published As

Publication number Publication date
JP5692099B2 (en) 2015-04-01

Similar Documents

Publication Publication Date Title
KR101455454B1 (en) Semiconductor devices and methods of fabrication thereof
JP5286153B2 (en) Manufacturing method of pressure sensor
JP4688600B2 (en) Manufacturing method of semiconductor sensor
JP4965274B2 (en) Pressure sensor
JP5558198B2 (en) Semiconductor pressure sensor
JP5692099B2 (en) Semiconductor pressure sensor and manufacturing method thereof
US9731960B2 (en) MEMS capping method
JP6046443B2 (en) Manufacturing method of micromirror device
JP5639985B2 (en) Semiconductor pressure sensor and manufacturing method of semiconductor pressure sensor
JP2000155030A (en) Manufacture of angular velocity sensor
JP5822978B2 (en) Semiconductor pressure sensor
EP3682210A1 (en) Capacitive pressure sensors and other devices having a suspended membrane and having rounded corners at an anchor edge
US9917243B2 (en) Method of fabricating piezoelectric MEMS devices
JP5697535B2 (en) Manufacturing method of pressure detecting element
JP2006145546A (en) Acceleration sensor
JP2003156509A (en) Semiconductor accelerometer and method of manufacturing the same
JP4134881B2 (en) Semiconductor acceleration sensor
JP2012234911A (en) Method of manufacturing composite substrate
JPH06163941A (en) Semiconductor pressure sensor
JPH06163940A (en) Semiconductor pressure sensor
JP2007292658A (en) Pressure sensor and manufacturing method of same
JP2011075400A (en) Pressure sensor and method of manufacturing the same
JPWO2015141496A1 (en) Infrared sensor and manufacturing method thereof
US20150279664A1 (en) Method for fabricating semiconductor devices having high-precision gaps
JP2023132229A (en) MEMS sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R151 Written notification of patent or utility model registration

Ref document number: 5692099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250