JP2013135113A - Method for manufacturing component built-in substrate - Google Patents
Method for manufacturing component built-in substrate Download PDFInfo
- Publication number
- JP2013135113A JP2013135113A JP2011285277A JP2011285277A JP2013135113A JP 2013135113 A JP2013135113 A JP 2013135113A JP 2011285277 A JP2011285277 A JP 2011285277A JP 2011285277 A JP2011285277 A JP 2011285277A JP 2013135113 A JP2013135113 A JP 2013135113A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- substrate
- electronic component
- wiring pattern
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、電子部品が内蔵された部品内蔵基板の製造方法に関する。 The present invention relates to a method for manufacturing a component-embedded substrate in which electronic components are embedded.
近年、携帯電話やデジタルスチルカメラ(DSC)等のデジタル機器の小型化や薄型化に伴い、これらに用いられる電子部品を内蔵した部品内蔵基板についても、同様に小型で薄いものが求められている。このような部品内蔵基板としては、例えば特許文献1に示すような構造のものが知られている。
In recent years, with the miniaturization and thinning of digital devices such as mobile phones and digital still cameras (DSCs), component-embedded substrates incorporating electronic components used in these devices are similarly required to be small and thin. . As such a component-embedded substrate, for example, one having a structure as shown in
この特許文献1に開示された部品内蔵基板は、内蔵された電子部品の電極形成面とは反対側の裏面に、接着材を介して接続された放熱板と、この放熱板の表面に形成された複数の放熱バンプとを備える。これにより、電子部品で発生した熱が放熱板と放熱バンプとを介して実装基板に伝えられ、放熱が行われる。
The component-embedded substrate disclosed in
しかしながら、上記特許文献1に開示された従来技術の部品内蔵基板は、ビルドアップ工法により電子部品の裏面と絶縁層の表面とが同一面を構成するように積層して放熱板を接着させているが、このような方法では、電子部品の裏面と同一面を構成するように絶縁層の厚さを合わせ込むことが難しいという問題があった。
However, the conventional component-embedded substrate disclosed in
この発明は、上述した従来技術による問題点を解消し、電子部品の裏面と絶縁層の表面とが同一面を構成するように一括積層して部品内蔵基板を形成することができる部品内蔵基板の製造方法を提供することを目的とする。 The present invention eliminates the above-described problems caused by the prior art, and is a component-embedded substrate that can form a component-embedded substrate by stacking together so that the back surface of the electronic component and the surface of the insulating layer constitute the same surface. An object is to provide a manufacturing method.
本発明に係る部品内蔵基板の製造方法は、絶縁層の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を一括積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、前記絶縁層の一方の面に前記配線パターンを形成し、他方の面側から前記配線パターンが露出するように開口部を形成した後、前記開口部内に導電性ペーストを充填して前記ビアを有する第1プリント配線基材を形成する工程と、前記電子部品の電極形成面とは反対側の裏面に、金属層を形成する工程と、前記絶縁層の両面に前記配線パターンを形成し、一方の面側の配線パターンから他方の面側の配線パターンに到達するように、又は前記両面の配線パターンを貫通するように開口部を形成した後、前記開口部内にめっきを施して前記ビアを有する第2プリント配線基材を形成する工程と、前記第2プリント配線基材の所定箇所に貫通孔からなる前記電子部品の収容部を形成する工程と、前記第1プリント配線基材の前記ビアに前記電子部品の電極を接続して前記電子部品を仮留めする工程と、前記第1及び第2プリント配線基材を前記電子部品が前記収容部内に収まると共に前記金属層が露出するように位置合わせした上で、積層方向両側から加熱加圧して一括積層し、前記ビアと前記配線パターンとを接続する工程とを備えたことを特徴とする。 The method for manufacturing a component-embedded substrate according to the present invention is a method of collectively laminating a plurality of printed wiring substrates in which a wiring pattern is formed on at least one surface of an insulating layer and vias connected to the wiring pattern are formed. A method of manufacturing a component-embedded substrate including an electronic component, wherein the wiring pattern is formed on one surface of the insulating layer, and an opening is formed so that the wiring pattern is exposed from the other surface side. Thereafter, a step of forming a first printed wiring substrate having the via by filling a conductive paste in the opening, and a step of forming a metal layer on the back surface opposite to the electrode forming surface of the electronic component And forming the wiring pattern on both surfaces of the insulating layer so as to reach the wiring pattern on the other surface side from the wiring pattern on one surface side, or so as to penetrate the wiring pattern on the both surfaces Forming the second printed wiring board having the via by plating in the opening after forming the opening; and forming the electronic component including a through hole at a predetermined position of the second printed wiring board. A step of forming a housing portion, a step of temporarily connecting the electronic component by connecting an electrode of the electronic component to the via of the first printed wiring substrate, and the first and second printed wiring substrates The electronic component is placed in the housing portion and aligned so that the metal layer is exposed, and then heated and pressed from both sides in the stacking direction to collectively stack and connecting the via and the wiring pattern. It is characterized by that.
本発明に係る部品内蔵基板の製造方法によれば、積層前に予め電子部品の裏面に金属層を形成した上で電子部品を第1プリント配線基材に仮留めし、第2プリント配線基材の収容部に収まると共に金属層が露出するように電子部品を配置して第1及び第2プリント配線基材を積層方向両側から加熱加圧して一括積層するので、電子部品の裏面と絶縁層の表面とを容易に同一面とすることができる。 According to the method for manufacturing a component-embedded substrate according to the present invention, a metal layer is formed on the back surface of the electronic component in advance before stacking, and then the electronic component is temporarily fixed to the first printed wiring substrate. The electronic components are arranged so that the metal layer is exposed and the first and second printed wiring bases are heated and pressed from both sides in the laminating direction and stacked together so that the back surface of the electronic component and the insulating layer The surface can be easily made flush with each other.
本発明の一実施形態においては、前記絶縁層の一方の面に前記配線パターンを形成し、他方の面側から前記配線パターンが露出するように開口部を形成した後、前記開口部内に導電性ペーストを充填して前記ビアを形成すると共に、前記絶縁層及び前記配線パターンを貫通する貫通孔を所定箇所に有する第3プリント配線基材を形成する工程を更に備え、前記一括積層する際に、前記収容部内に収容された前記電子部品の前記金属層が前記貫通孔から露出するように前記第3プリント配線基材を位置合わせした上で一括積層する。 In one embodiment of the present invention, the wiring pattern is formed on one surface of the insulating layer, the opening is formed so that the wiring pattern is exposed from the other surface side, and then conductive in the opening. In addition to forming the via by filling with paste, and further forming a third printed wiring substrate having a through-hole penetrating the insulating layer and the wiring pattern at a predetermined location, The third printed wiring board is aligned and stacked together so that the metal layer of the electronic component housed in the housing portion is exposed from the through hole.
本発明の他の実施形態においては、前記第2プリント配線基材の表面における前記配線パターン及び前記金属層の少なくとも一部が露出するように、ソルダーレジストで前記表面を覆う工程と、前記露出した配線パターン及び金属層上に、半田バンプを形成する工程とを更に備える。 In another embodiment of the present invention, the step of covering the surface with a solder resist so that at least a part of the wiring pattern and the metal layer on the surface of the second printed wiring substrate is exposed, and the exposed Forming a solder bump on the wiring pattern and the metal layer.
本発明の更に他の実施形態においては、前記第3プリント配線基材の表面における前記配線パターンの少なくとも一部及び前記貫通孔が露出するように、ソルダーレジストで前記表面を覆う工程と、前記露出した配線パターン及び貫通孔を通した前記金属層上に、半田バンプを形成する工程とを更に備える。 In still another embodiment of the present invention, a step of covering the surface with a solder resist so that at least a part of the wiring pattern and the through hole on the surface of the third printed wiring substrate are exposed, and the exposure Forming a solder bump on the metal layer through the wiring pattern and the through hole.
本発明によれば、電子部品の裏面と絶縁層の表面とが同一面を構成するように一括積層して部品内蔵基板を形成することができる。 According to the present invention, a component-embedded substrate can be formed by stacking together so that the back surface of the electronic component and the surface of the insulating layer constitute the same surface.
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板の製造方法を詳細に説明する。 Hereinafter, a method for manufacturing a component-embedded substrate according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
[第1の実施形態]
図1は、本発明の第1の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板の構造を示す断面図である。図1に示すように、部品内蔵基板1は、第1プリント配線基材10と第2プリント配線基材20とを熱圧着により一括積層した構造を備えている。
[First Embodiment]
FIG. 1 is a cross-sectional view showing the structure of a component built-in substrate formed by the method for manufacturing a component built-in substrate according to the first embodiment of the present invention. As shown in FIG. 1, the component-embedded
また、部品内蔵基板1は、第2プリント配線基材20に貫通形成された開口部からなる収容部29内に、第1プリント配線基材10に接続された電子部品90を収容してなる。第1プリント配線基材10は、絶縁層からなる第1樹脂基材11と、この第1樹脂基材11の一方の面(片面)に形成された配線12とを備える。
The component-embedded
また、第1プリント配線基材10は、第1樹脂基材11に形成されたビアホール5内に導電ペーストを充填して形成され、配線12と接する層間接続用のビア14と、第1樹脂基材11の配線12側とは反対側に形成された接着層9とを備える。接着層9は、例えばエポキシ系やアクリル系の接着剤など、揮発成分が含まれた有機系接着剤などからなる。
The first printed
一方、第2プリント配線基材20は、絶縁層からなる第2樹脂基材21と、この第2樹脂基材21の両面側に形成された配線22と、第2樹脂基材21に形成されたビアホール5内にめっき形成され、各配線22と接する導体間接続用のビア24とを備える。従って、第1プリント配線基材10は、片面板(片面CCL)からなり、第2プリント配線基材20は、両面板(両面CCL)からなる。
On the other hand, the second printed
なお、ビア24は、例えば一方の配線22を貫通させることなく、他方の配線22側から形成したビアホール(貫通孔)5内にめっきを施した構造のLVHのめっきビアからなり、例えば銅めっきにより形成される。この場合、一方の配線22上にはめっき層22aが形成される。
The
また、ビア24は、ビアホール5内をめっきする代わりに導電ペーストを充填させる構造としてもよい。その他、ビア24は、図示は省略するが、各配線22,22間を貫通するスルーホール(貫通孔)内にめっきを施した構造のめっきスルーホールにより構成されてもよい。
The
第1及び第2樹脂基材11,21は、樹脂フィルムにより構成されている。樹脂フィルムとしては、例えば熱可塑性のポリイミド、ポリオレフィン、液晶ポリマーなどからなる樹脂フィルムや、熱硬化性のエポキシ樹脂からなる樹脂フィルムなどを用いることができる。
The 1st and 2nd
なお、配線12,22は、例えば銅箔などの導電材をパターン形成してなる。また、導電ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄などから選択される少なくとも1種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛などから選択される少なくとも1種類の低融点の金属粒子とを含み、エポキシ、アクリル、ウレタンなどを主成分とするバインダ成分を混合したペーストからなる。
The
このように構成された導電ペーストは、含有された低融点の金属が200℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。従って、ビア14と配線12との接続部は、一括積層時に金属間化合物により合金化される。なお、導電ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。
The conductive paste thus configured has a characteristic that the contained low melting point metal can be melted at 200 ° C. or less to form an alloy, and in particular, can form an intermetallic compound with copper or silver. Prepare. Therefore, the connection portion between the via 14 and the
その他、導電ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。この場合、導電ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電ペーストのビアホールへの充填方法としては、例えば印刷法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。 In addition, the conductive paste can also be composed of a paste in which metal particles such as nickel are mixed with the binder component as described above. In this case, the conductive paste has a characteristic that electrical connection is made when metal particles come into contact with each other. As a method for filling the via hole with the conductive paste, for example, a printing method, a spin coating method, a spray coating method, a dispensing method, a laminating method, and a method using these in combination can be used.
第2プリント配線基材20の収容部29内に収容される電子部品90は、パッド91c上を覆うように形成された再配線電極91及び絶縁層91dを備える電極形成面91b側が、第1プリント配線基材10側に向くように配置され、電極形成面91bとは反対側の裏面91a側が、収容部29から露出するように配置される。
The
また、電子部品90は、再配線電極91がビア14と接続される。電子部品90の裏面91a上には、図示しないシード層を介して形成された金属層93が設けられ、この金属層93は、配線22とビア24(或いはめっき層22a)とを合わせた厚さと同等の厚さとなるように形成されている。金属層93の表面と第2樹脂基材21の表面とは同一面を構成するように配置される。
In the
そして、第1プリント配線基材10の配線12側及び第2プリント配線基材20のビア24側の表面には、ソルダーレジスト8が形成されている。第2プリント配線基材20側のソルダーレジスト8は、例えば金属層93及びビア24(ビア24が形成された配線22)の少なくとも一部が露出するような孔部4を備えるようにパターン形成されている。
A solder resist 8 is formed on the surfaces of the first printed
なお、孔部4の直径は、例えば電子部品90の厚さが約80μm〜90μm程度で、第2プリント配線基材20の厚さが約90μm程度であると想定した場合、100μm以上500μm以下程度となるように設定されている。
The diameter of the
このように構成された部品内蔵基板1は、第1プリント配線基材10のビア14に電子部品90の再配線電極91を接続して、裏面91aに金属層93が形成された電子部品90を仮留めする。その後、第2プリント配線基材20の収容部29内に電子部品90が収まるように位置決めして、第1及び第2プリント配線基材10,20を積層し、積層方向両側から加熱加圧して一括積層を施した後に、ソルダーレジスト8を形成することで製造される。
The component-embedded
このため、電子部品90の裏面91aに形成された金属層93の表面と第2樹脂基材21の表面とが同一面を構成するように一括積層して部品内蔵基板1を形成することができる。なお、部品内蔵基板1をマザーボード等の実装基板に実装する場合は、ソルダーレジスト8の孔部4内に図示しない半田バンプ等を形成して、実装するようにすればよい。このようにすれば、内蔵された電子部品90を、配線12,22等を介して実装基板に電気的に接続することができると共に、電子部品90からの熱を、金属層93及び半田バンプを介して実装基板に効率よく伝える構造とすることができる。
Therefore, the component-embedded
[第2の実施形態]
図2は、本発明の第2の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板の構造を示す断面図である。図2に示すように、部品内蔵基板1Aは、第1プリント配線基材10と、第2プリント配線基材20と、第3プリント配線基材30と、第4プリント配線基材40とを熱圧着により一括積層した構造を備えている。
[Second Embodiment]
FIG. 2 is a cross-sectional view showing the structure of a component built-in substrate formed by the method for manufacturing a component built-in substrate according to the second embodiment of the present invention. As shown in FIG. 2, the component-embedded
第1及び第2プリント配線基材10,20の構造及び電子部品90の構造については、第1の実施形態に係る部品内蔵基板1と同様であるため、ここでは説明を省略する。第3プリント配線基材30は、絶縁層からなる第3樹脂基材31と、この第3樹脂基材31の片面に形成された配線32とを備える。
The structure of the first and second printed
また、第3プリント配線基材30は、第3樹脂基材31に形成されたビアホール5内に充填形成され、配線32と接する層間接続用のビア34を備える。第3プリント配線基材30には、第2プリント配線基材20に貫通形成された開口部と同等の開口部が形成されている。電子部品90は、これら開口部からなる収容部29内に、第1プリント配線基材10に接続された状態で収容されている。
In addition, the third printed
一方、第4プリント配線基材40は、絶縁層からなる第4樹脂基材41と、この第4樹脂基材41の片面に形成された配線42とを備える。また、第4プリント配線基材40は、第4樹脂基材41に形成されたビアホール5内に充填形成され、配線42と接する層間接続用のビア44を備える。
On the other hand, the fourth printed
更に、第4プリント配線基材40には、第4樹脂基材41及び配線42を貫通する貫通孔49が、収容部29内に収容された電子部品90の金属層93を露出する箇所に形成されている。なお、第1プリント配線基材10の配線12側及び第4プリント配線基材40の配線42側の表面には、ソルダーレジスト8が形成され、第4プリント配線基材40側のソルダーレジスト8は、例えば貫通孔49(を介した金属層93)及び配線42の少なくとも一部が露出するような孔部4を備えるようにパターン形成されている。
Furthermore, a through
次に、第2の実施形態に係る部品内蔵基板1Aの製造方法について説明する。
図3〜図8は、部品内蔵基板の製造工程を示すフローチャートである。図9〜図14は、部品内蔵基板を製造工程毎に示す断面図である。なお、図3及び図9は、第1プリント配線基材10について、図4及び図10は、第2プリント配線基材20について、図5及び図11は、第3プリント配線基材30について、図6及び図12は、第4プリント配線基材40についてそれぞれの製造工程の詳細を示している。
Next, a manufacturing method of the component built-in
3-8 is a flowchart which shows the manufacturing process of a component built-in board | substrate. 9 to 14 are cross-sectional views showing the component-embedded substrate for each manufacturing process. 3 and 9 are for the first printed
また、図7及び図13は、電子部品について、図8及び図14は、部品内蔵基板の最終工程についてそれぞれの製造工程の詳細を示している。まず、図3を参照しながら、第1プリント配線基材10の製造工程について説明する。図9(a)に示すように、第1樹脂基材11の片面に導体層7が形成された片面銅張積層板(片面CCL)を準備する(ステップS100)。
7 and 13 show details of the manufacturing process for the electronic component, and FIGS. 8 and 14 show details of the manufacturing process for the final process of the component-embedded substrate. First, the manufacturing process of the 1st printed
次に、導体層7上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図9(b)に示すように、配線12等の配線パターンを形成する(ステップS102)。ステップS100にて使用する片面CCLは、例えば厚さ12μm程度の銅箔からなる導体層7に、厚さ25μm程度の第1樹脂基材11を貼り合わせた構造からなる。なお、この片面CCLとしては、例えばキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを使用することができる。
Next, after forming an etching resist on the
キャスティング法は、押出機によって溶融された樹脂を、平坦なダイに設けられた直線状のスリットから押し出して、その溶融膜を冷却されたロールで急速に冷やして圧延しながら巻き取ることで、平坦なフィルムやシートを成形する公知の方法である。この方法は信頼性が高く多用されている。 In the casting method, the resin melted by the extruder is extruded from a linear slit provided on a flat die, and the molten film is rapidly cooled with a cooled roll and rolled up while being rolled. It is a known method for forming a simple film or sheet. This method is highly reliable and widely used.
その他、片面CCLとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層7を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを使用することもできる。なお、第1樹脂基材11は必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであってもよい。また、ステップS102でのエッチングには塩化第二鉄を主成分とするエッチャントや、塩化第二銅を主成分とするエッチャントなどを用いることができる。
In addition, as single-sided CCL, a seed layer is formed on a polyimide film by sputtering, copper is grown by plating to form a
配線パターンを形成したら、図9(c)に示すように、第1樹脂基材11の配線12形成面側と反対側の面に、接着材9a及びマスク材6を加熱圧着により貼り付ける(ステップS104)。このステップS104にて貼り付けられる接着材9aとしては、例えば厚さ25μm程度のエポキシ系熱硬化性フィルムを使用することができる。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて、接着材9aの硬化温度以下の温度で0.3MPaの圧力によりプレスしてこれらを貼り合わせることが挙げられる。
When the wiring pattern is formed, as shown in FIG. 9C, the adhesive 9a and the
なお、接着層9を構成する接着材9aに用いられる層間接着材は、エポキシ系の熱硬化性フィルムのみならず、アクリル系の接着材や、熱可塑性ポリイミドなどに代表される熱可塑性接着材などが挙げられる。また、層間接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。マスク材6は、上述した樹脂フィルムやPET,PENなどのプラスチックフィルムの他、UV照射によって接着や剥離が可能な各種フィルムを用いることができる。
The interlayer adhesive used for the adhesive 9a constituting the
そして、図9(d)に示すように、貼り付けたマスク材6側から、配線12に向かってマスク材6、接着材9a及び第1樹脂基材11を貫通するビアホール5を所定箇所に形成し(ステップS106)、ビアホール5内に例えばプラズマデスミア処理を施す。
Then, as shown in FIG. 9D, via
ステップS106にて形成されるビアホール5は、例えば直径φ100μm程度であり、例えばUVレーザを使用して所定箇所に形成される。ビアホール5は、その他、炭酸ガスレーザやエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、プラズマデスミア処理は、CF4及びO2(四フッ化メタン+酸素)の混合ガスにより行うことができるが、Ar(アルゴン)などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
The via
その後、図9(e)に示すように、形成したビアホール5内に、例えばスクリーン印刷により導電ペーストを充填して層間接続用のビア14を形成し(ステップS108)、マスク材6を剥離して除去し(ステップS110)、配線12及びビア14が形成されると共に、接着層9が備えられた第1樹脂基材11を有する第1プリント配線基材10を形成する。
After that, as shown in FIG. 9E, the via
次に、図4を参照しながら第2プリント配線基材20の製造工程について説明する。なお、既に説明した箇所には同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については上述した内容を適用可能であるとする。まず、図10(a)に示すように、第2樹脂基材21の両面に全面に亘って(ベタ状態で)導体層7が形成された両面銅張積層板(両面CCL)を準備し(ステップS200)、図10(b)に示すように、所定箇所にビアホール5を形成して(ステップS202)、プラズマデスミア処理を行う。
Next, the manufacturing process of the second printed
次に、図10(c)に示すように、第2樹脂基材21の全面にパネルめっき処理を施して(ステップS204)、導体層7上及びビアホール5内にめっき層22aを形成する。なお、ビアホール5内のめっき層22aのうちの一部は、後に導体間接続用のビア24として用いられるめっきビアとなり、第2樹脂基材21の両面の導体層7を電気的に導通している。
Next, as shown in FIG. 10C, panel plating is performed on the entire surface of the second resin base material 21 (step S <b> 204) to form a
そして、図10(d)に示すように、第2樹脂基材21の両面にエッチング等により配線22や導体間接続用のビア24などの配線パターンを形成し(ステップS206)、最後に、図10(e)に示すように、電子部品90が内蔵される部分の第2樹脂基材21や配線22、めっき層22a等を除去して、電子部品90を収容するための開口部28を形成し(ステップS208)、第2プリント配線基材20を形成する。
Then, as shown in FIG. 10D, wiring patterns such as
なお、ステップS202にてビアホール5を形成する代わりに、図示しないスルーホールを形成してステップS204にてめっき処理を施し、めっきスルーホールを形成してこれを導体間接続用のビア24とするようにしてもよい。
Instead of forming the via
次に、図5を参照しながら第3プリント配線基材30の製造工程について説明する。まず、第3樹脂基材31の片面に導体層が形成された片面銅張積層板(片面CCL)を準備し(ステップS300)、図11(a)に示すように、エッチング等により配線32等の配線パターンを形成する(ステップS302)。
Next, the manufacturing process of the third printed
次に、図11(b)に示すように、第3樹脂基材31の配線32側とは反対側の面に、接着材9aを貼り付けて(ステップS304)、図11(c)に示すように、電子部品90が内蔵される部分の第3樹脂基材31や接着材9a等を除去して、電子部品90を収容するための開口部38を形成する(ステップS306)。
Next, as shown in FIG. 11B, an adhesive 9a is pasted on the surface of the
開口部38を形成したら、図11(d)に示すように、接着材9aにマスク材6を貼り付け(ステップS308)、図11(e)に示すように、マスク材6側から配線32に向かってマスク材6、接着材9a及び第3樹脂基材31を貫通するビアホール5を所定箇所に形成し(ステップS310)、ビアホール5内に例えばプラズマデスミア処理を施す。
After the
そして、図11(f)に示すように、形成したビアホール5内に、導電ペーストを充填して層間接続用のビア34を形成し(ステップS312)、マスク材6を剥離して除去し(ステップS314)、配線32及びビア34並びに開口部38が形成されると共に、接着層9が備えられた第3樹脂基材31を有する第3プリント配線基材30を形成する。
Then, as shown in FIG. 11 (f), the via
次に、図6を参照しながら第4プリント配線基材40の製造工程について説明する。まず、第4樹脂基材41の片面に導体層が形成された片面銅張積層板(片面CCL)を準備し(ステップS400)、図12(a)に示すように、エッチング等により配線42等の配線パターンを形成する(ステップS402)。
Next, the manufacturing process of the 4th printed
次に、図12(b)に示すように、第4樹脂基材41の配線42側とは反対側の面に、接着材9aを貼り付けて(ステップS404)、第3プリント配線基材30の開口部38に臨む箇所の第4樹脂基材41及び接着材9aをレーザ等により除去し、貫通孔(スルーホール)を形成する(ステップS406)。
Next, as shown in FIG. 12B, the adhesive 9 a is attached to the surface of the
貫通孔49を形成したら、図12(c)に示すように、接着材9aにマスク材6を貼り付け(ステップS408)、図12(d)に示すように、マスク材6側から配線42に向かってマスク材6、接着材9a及び第4樹脂基材41を貫通するビアホール5を所定箇所に形成し(ステップS410)、ビアホール5内に例えばプラズマデスミア処理を施す。
When the through
そして、図12(e)に示すように、形成したビアホール5内に、導電ペーストを充填して層間接続用のビア44を形成し(ステップS412)、マスク材6を剥離して除去し(ステップS414)、配線42及びビア44並びに貫通孔49が形成されると共に、接着層9が備えられた第4樹脂基材41を有する第4プリント配線基材40を形成する。
Then, as shown in FIG. 12E, the via
なお、上述したように形成された第2プリント配線基材20の開口部28及び第3プリント配線基材30の開口部38からなる収容部29内に収容される電子部品90は、例えば次のように製造される。図7を参照しながら電子部品90の製造工程について説明する。
The
まず、図13(a)に示すように、酸化ケイ素や窒化ケイ素などの無機絶縁層が形成されたダイシング前のウェハ92を準備する(ステップS500)。次に、図13(b)に示すように、準備したウェハ92の表面に、例えばセミアディティブ法により、電子部品90のパッド91c上及び無機絶縁層上に導体回路(図示せず)やパッド91cを覆う再配線電極91を形成すると共に、スパッタリングなどにより裏面91a上にシード層(図示せず)を形成した上で金属層93を形成する(ステップS502)。
First, as shown in FIG. 13A, a
そして、図13(c)に示すように、例えば液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによってコンタクトホールを形成した後に、焼成することで絶縁層91dを電極形成面91b側に形成する(ステップS504)。最後に、プロービングにより検査を行って、図13(d)に示すように、ダイシングにより電子部品90を個片化して作製する(ステップS506)。電子部品90を薄型化する場合には、ウェハ92の裏面91aに金属層93を形成する前に、電子部品90の裏面91aのバックグラインドを行う。
Then, as shown in FIG. 13C, for example, a liquid photosensitive polyimide precursor is spin-coated, contact holes are formed by photolithography, and then fired to form an insulating
なお、ステップS504にて形成される絶縁層91dの樹脂は、例えばベンゾシクロブテン(BCB)や、ポリベンゾオキサゾール(PBO)などを用いることができる。また、感光性樹脂は必ずしもスピンコートによって塗布される必要はなく、カーテンコートやスクリーン印刷、或いはスプレーコートなどによって塗布されてもよい。このようにして作製された電子部品90には、通常の導電用回路の他、インダクタ、キャパシタ、抵抗などの各機能を付与させることもできる。電子部品90は、能動部品及び受動部品のいずれであってもよい。
Note that as the resin of the insulating
次に、図8を参照しながら各プリント配線基材10〜40の積層工程以降の製造工程について説明する。上記のように、第1〜第4プリント配線基材10〜40及び電子部品90を作製したら、図14(a)に示すように、電子部品90の再配線電極91と第1プリント配線基材10のビア14を、電子部品用実装機で位置合わせして、第1プリント配線基材10の接着層9及びビア14の導電ペーストが硬化していない状態で、電子部品90を第1プリント配線基材10に仮留め接着し、実装する(ステップS600)。
Next, the manufacturing process after the lamination process of each printed wiring base materials 10-40 is demonstrated, referring FIG. As described above, when the first to fourth printed
その後、各プリント配線基材10〜40及び電子部品90を、電子部品90が開口部28,38内に収まると共に金属層93が貫通孔49から露出し、各ビア14〜44と各配線12〜42とが所望の位置で接するように位置決めし、積層する(ステップS602)。
Thereafter, the printed
そして、例えば真空プレス機を用いて、1kPa以下の減圧雰囲気中にて加熱加圧することで、図14(b)に示すように、熱圧着により一括積層し(ステップS604)、部品内蔵基板1Aを製造する。このとき、層間の各接着層9や各樹脂基材11〜41等の硬化と同時に、ビアホール5に充填された導電ペーストの硬化及び合金化が行われる。従って、導電ペーストと接する各配線12〜42等との間には、金属間化合物の合金層が形成される。
Then, for example, by using a vacuum press to heat and pressurize in a reduced-pressure atmosphere of 1 kPa or less, as shown in FIG. 14B, batch lamination is performed by thermocompression bonding (step S604). To manufacture. At this time, the conductive paste filled in the via
そして、第1プリント配線基材10の配線12側及び第4プリント配線基材40の配線42側の樹脂基材11,41上に、ソルダーレジスト8を孔部4を有するようにパターン形成すれば(ステップS606)、図2に示すような第2の実施形態に係る部品内蔵基板1Aが製造される。なお、図15に示すように、実装基板2の実装面2a上に部品内蔵基板1Aを実装する場合は、孔部4を介して配線42上に、及び孔部4と貫通孔49とを介して金属層93上に半田などによりバンプ48を形成する(ステップS608)。
Then, if the solder resist 8 is patterned so as to have the
そして、バンプ48を介して部品内蔵基板1Aを実装面2a上に実装することで(ステップS610)、図15に示すような部品内蔵基板実装体100を製造することができる。このようにすれば、電子部品90で発生した熱は、裏面91aの金属層93及びバンプ48を通って実装基板2から確実に放熱されるので、上記作用効果のみならず、部品内蔵基板1Aの放熱特性を向上させることができる。
Then, by mounting the component built-in
[第3の実施形態]
図16は、本発明の第3の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板を実装基板に実装した部品内蔵基板実装体の構造を示す断面図である。図16に示すように、第3の実施形態に係る部品内蔵基板実装体101は、第1の実施形態に係る部品内蔵基板1に、第2の実施形態に係る部品内蔵基板1Aの第3プリント配線基材30を加え、これら第1〜第3プリント配線基材10〜30を熱圧着により一括積層した構造の部品内蔵基板1Bを備えている点が、先の部品内蔵基板実装体100と相違している。このようにしても、上述した作用効果を奏することができる。また、この実施形態によれば、部品内蔵基板実装体100と比較して、電子部品と実装基板との距離が短くなるので、熱抵抗が小さくなり、放熱特性が良い。
[Third Embodiment]
FIG. 16 is a cross-sectional view showing the structure of a component built-in board mounting body in which the component built-in board formed by the method for manufacturing a component built-in board according to the third embodiment of the present invention is mounted on the mounting board. As illustrated in FIG. 16, the component built-in
[第4の実施形態]
図17は、本発明の第4の実施形態に係る部品内蔵基板の製造方法により形成された部品内蔵基板を実装基板に実装した部品内蔵基板実装体の構造を示す断面図である。図17に示すように、第4の実施形態に係る部品内蔵基板実装体102は、第2の実施形態に係る部品内蔵基板1Aの第4プリント配線基材40に変更を加えた構造の部品内蔵基板1Cを備えている点が、先の部品内蔵基板実装体100と相違している。
[Fourth Embodiment]
FIG. 17 is a cross-sectional view showing a structure of a component built-in board mounting body in which a component built-in board formed by the method for manufacturing a component built-in board according to the fourth embodiment of the present invention is mounted on a mounting board. As shown in FIG. 17, the component built-in
すなわち、部品内蔵基板1Cの第4プリント配線基材40は、配線42と同一面上に形成されたサーマル配線46と、このサーマル配線46に接すると共に電子部品90の金属層93に接続されるサーマルビア45とを備えている。サーマル配線46は、貫通孔49内に形成されたバンプ48に接するので、電子部品90の熱は、より効率良くバンプ48から実装基板2に伝えられる。このようにしても、同様に上述した作用効果を奏することができる。
That is, the fourth printed
1,1A,1B,1C 部品内蔵基板
2 実装基板
4 孔部
5 ビアホール
6 マスク材
7 導体層
8 ソルダーレジスト
9 接着層
10 第1プリント配線基材
11 第1樹脂基材
12 配線
14 ビア
20 第2プリント配線基材
21 第2樹脂基材
22 配線
22a めっき層
24 ビア
28 開口部
29 収容部
30 第3プリント配線基材
31 第3樹脂基材
32 配線
34 ビア
40 第4プリント配線基材
41 第4樹脂基材
42 配線
44 ビア
45 サーマルビア
46 サーマル配線
48 バンプ
49 貫通孔
90 電子部品
93 金属層
100 部品内蔵基板実装体
1, 1A, 1B, 1C Component built-in
Claims (4)
前記絶縁層の一方の面に前記配線パターンを形成し、他方の面側から前記配線パターンが露出するように開口部を形成した後、前記開口部内に導電性ペーストを充填して前記ビアを有する第1プリント配線基材を形成する工程と、
前記電子部品の電極形成面とは反対側の裏面に、金属層を形成する工程と、
前記絶縁層の両面に前記配線パターンを形成し、一方の面側の配線パターンから他方の面側の配線パターンに到達するように、又は前記両面の配線パターンを貫通するように開口部を形成した後、前記開口部内にめっきを施して前記ビアを有する第2プリント配線基材を形成する工程と、
前記第2プリント配線基材の所定箇所に貫通孔からなる前記電子部品の収容部を形成する工程と、
前記第1プリント配線基材の前記ビアに前記電子部品の電極を接続して前記電子部品を仮留めする工程と、
前記第1及び第2プリント配線基材を前記電子部品が前記収容部内に収まると共に前記金属層が露出するように位置合わせした上で、積層方向両側から加熱加圧して一括積層し、前記ビアと前記配線パターンとを接続する工程とを備えた
ことを特徴とする部品内蔵基板の製造方法。 Manufacture of a component-embedded substrate in which a plurality of printed wiring base materials each having a wiring pattern formed on at least one surface of an insulating layer and vias connected to the wiring pattern are laminated together and an electronic component is embedded A method,
After forming the wiring pattern on one surface of the insulating layer and forming an opening so that the wiring pattern is exposed from the other surface side, the opening is filled with a conductive paste to have the via Forming a first printed wiring substrate;
Forming a metal layer on the back surface opposite to the electrode forming surface of the electronic component;
The wiring pattern is formed on both surfaces of the insulating layer, and an opening is formed so as to reach the wiring pattern on the other surface side from the wiring pattern on one surface side, or to penetrate the wiring pattern on the both surfaces. Then, forming a second printed wiring board having the via by plating in the opening,
Forming a housing part for the electronic component consisting of a through hole at a predetermined location of the second printed wiring board; and
Connecting the electrode of the electronic component to the via of the first printed wiring board and temporarily fastening the electronic component;
The first and second printed wiring bases are aligned so that the electronic component is accommodated in the housing and the metal layer is exposed, and then heated and pressed from both sides in the stacking direction, and the via and And a step of connecting the wiring pattern to the wiring pattern.
前記一括積層する際に、前記収容部内に収容された前記電子部品の前記金属層が前記貫通孔から露出するように前記第3プリント配線基材を位置合わせした上で一括積層する
ことを特徴とする請求項1記載の部品内蔵基板の製造方法。 The wiring pattern is formed on one surface of the insulating layer, an opening is formed so that the wiring pattern is exposed from the other surface side, and then the via is formed by filling the opening with a conductive paste. And further comprising the step of forming a third printed wiring substrate having a through hole penetrating the insulating layer and the wiring pattern at a predetermined location,
When the batch lamination is performed, the third printed wiring base material is aligned so that the metal layer of the electronic component accommodated in the accommodation portion is exposed from the through hole, and then the lamination is performed. The method for manufacturing a component-embedded substrate according to claim 1.
前記露出した配線パターン及び金属層上に、半田バンプを形成する工程とを更に備えた
ことを特徴とする請求項1記載の部品内蔵基板の製造方法。 Covering the surface with a solder resist so that at least a part of the wiring pattern and the metal layer on the surface of the second printed wiring substrate is exposed;
The method for manufacturing a component-embedded board according to claim 1, further comprising a step of forming solder bumps on the exposed wiring pattern and metal layer.
前記露出した配線パターン及び貫通孔を通した前記金属層上に、半田バンプを形成する工程とを更に備えた
ことを特徴とする請求項2記載の部品内蔵基板の製造方法。 Covering the surface with a solder resist so that at least a part of the wiring pattern and the through hole on the surface of the third printed wiring substrate are exposed;
The method for manufacturing a component built-in substrate according to claim 2, further comprising: forming a solder bump on the exposed metal pattern and the metal layer through the through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285277A JP2013135113A (en) | 2011-12-27 | 2011-12-27 | Method for manufacturing component built-in substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285277A JP2013135113A (en) | 2011-12-27 | 2011-12-27 | Method for manufacturing component built-in substrate |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015205810A Division JP6020943B2 (en) | 2015-10-19 | 2015-10-19 | Manufacturing method of component-embedded substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013135113A true JP2013135113A (en) | 2013-07-08 |
Family
ID=48911610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285277A Pending JP2013135113A (en) | 2011-12-27 | 2011-12-27 | Method for manufacturing component built-in substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013135113A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015122472A (en) * | 2013-12-24 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Build-up insulating film, printed circuit board including embedded electronic component using the same and method for manufacturing the same |
JP2016096196A (en) * | 2014-11-12 | 2016-05-26 | イビデン株式会社 | Electronic component built-in printed wiring board |
JP2016122790A (en) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | Multilayer wiring board |
JP2016192568A (en) * | 2013-08-29 | 2016-11-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Electronic component embedded substrate |
CN116403988A (en) * | 2023-06-07 | 2023-07-07 | 天芯电子科技(南京)有限公司 | Embedded multi-chip packaging structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140466A (en) * | 1992-10-27 | 1994-05-20 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2001144215A (en) * | 1999-11-17 | 2001-05-25 | Nippon Avionics Co Ltd | Flip-chip mounter |
JP2009016378A (en) * | 2007-06-29 | 2009-01-22 | Fujikura Ltd | Multilayer wiring board and multilayer wiring board manufacturing method |
WO2011065544A1 (en) * | 2009-11-27 | 2011-06-03 | 日本電気株式会社 | Semiconductor device, three-dimensionally mounted semiconductor device, semiconductor module, electronic equipment, and manufacturing method therefor |
-
2011
- 2011-12-27 JP JP2011285277A patent/JP2013135113A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140466A (en) * | 1992-10-27 | 1994-05-20 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2001144215A (en) * | 1999-11-17 | 2001-05-25 | Nippon Avionics Co Ltd | Flip-chip mounter |
JP2009016378A (en) * | 2007-06-29 | 2009-01-22 | Fujikura Ltd | Multilayer wiring board and multilayer wiring board manufacturing method |
WO2011065544A1 (en) * | 2009-11-27 | 2011-06-03 | 日本電気株式会社 | Semiconductor device, three-dimensionally mounted semiconductor device, semiconductor module, electronic equipment, and manufacturing method therefor |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016192568A (en) * | 2013-08-29 | 2016-11-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Electronic component embedded substrate |
JP2015122472A (en) * | 2013-12-24 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Build-up insulating film, printed circuit board including embedded electronic component using the same and method for manufacturing the same |
JP2016096196A (en) * | 2014-11-12 | 2016-05-26 | イビデン株式会社 | Electronic component built-in printed wiring board |
JP2016122790A (en) * | 2014-12-25 | 2016-07-07 | イビデン株式会社 | Multilayer wiring board |
CN116403988A (en) * | 2023-06-07 | 2023-07-07 | 天芯电子科技(南京)有限公司 | Embedded multi-chip packaging structure |
CN116403988B (en) * | 2023-06-07 | 2023-08-29 | 天芯电子科技(南京)有限公司 | Embedded multi-chip packaging substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5406389B2 (en) | Component built-in substrate and manufacturing method thereof | |
JP5411362B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP5167516B1 (en) | Component-embedded substrate, manufacturing method thereof, and component-embedded substrate mounting body | |
EP2768291B1 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
US9351410B2 (en) | Electronic component built-in multi-layer wiring board and method of manufacturing the same | |
JP2013135113A (en) | Method for manufacturing component built-in substrate | |
US20150351218A1 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP5406322B2 (en) | Electronic component built-in multilayer wiring board and method for manufacturing the same | |
JP5385699B2 (en) | Manufacturing method of multilayer wiring board | |
JP5491991B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP6315681B2 (en) | Component-embedded substrate, manufacturing method thereof, and mounting body | |
JP6020943B2 (en) | Manufacturing method of component-embedded substrate | |
JP5836019B2 (en) | Component built-in substrate and manufacturing method thereof | |
JP6062884B2 (en) | Component-embedded substrate, manufacturing method thereof, and mounting body | |
JP6028256B2 (en) | Component built-in substrate and manufacturing method thereof | |
US9826646B2 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP5765633B2 (en) | Printed wiring board and manufacturing method thereof | |
JP5906520B2 (en) | Method for manufacturing electronic component and method for manufacturing printed circuit board with built-in electronic component | |
JP5920716B2 (en) | Manufacturing method of component-embedded substrate | |
KR101231443B1 (en) | Printed circuit board and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151222 |