JP2013135016A - Nitride semiconductor light-emitting element and manufacturing method of the same - Google Patents

Nitride semiconductor light-emitting element and manufacturing method of the same Download PDF

Info

Publication number
JP2013135016A
JP2013135016A JP2011282735A JP2011282735A JP2013135016A JP 2013135016 A JP2013135016 A JP 2013135016A JP 2011282735 A JP2011282735 A JP 2011282735A JP 2011282735 A JP2011282735 A JP 2011282735A JP 2013135016 A JP2013135016 A JP 2013135016A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
active layer
semiconductor layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011282735A
Other languages
Japanese (ja)
Inventor
Shoichi Kawashima
祥一 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011282735A priority Critical patent/JP2013135016A/en
Publication of JP2013135016A publication Critical patent/JP2013135016A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a nitride semiconductor light-emitting element which can inhibit decrease in a light emission intensity of an active layer when forming a nitride semiconductor light-emitting element having a fine structure in a nitride semiconductor layer under the active layer.SOLUTION: A nitride semiconductor light-emitting element manufacturing method comprises: a step of preparing a nitride semiconductor structure 100 in which a first nitride semiconductor layer 103 and an active layer 104 are formed on a substrate 101 by crystal growth and a second nitride semiconductor layer 105 is formed on the active layer by crystal growth; a step of forming on a principal surface of the nitride semiconductor structure on the second nitride semiconductor layer side, a plurality of pores 109 piercing the active layer to reach the first nitride semiconductor layer; and a heat treatment step of heat processing the nitride semiconductor structure in an atmosphere containing nitrogen elements at a heat treatment temperature of 950°C and over to produce mass transport and obstruct pores formed in the second nitride semiconductor layer at least including the pores piercing the active layer by a third nitride semiconductor 112 transferring from the second nitride semiconductor layer. The third nitride semiconductor is GaN.

Description

本発明は、窒化物半導体発光素子およびその製造方法に関するものである。特に、フォトニック結晶のように回折や散乱を生じさせる微細構造を、活性層の下の窒化物半導体層に有する窒化物半導体発光素子の製造方法に関するものである。   The present invention relates to a nitride semiconductor light emitting device and a method for manufacturing the same. In particular, the present invention relates to a method for manufacturing a nitride semiconductor light emitting device having a fine structure that causes diffraction and scattering, such as a photonic crystal, in a nitride semiconductor layer under an active layer.

窒化物半導体の発光素子構造内に、微細構造を形成することで、光取り出し効率の高いＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）や、分布帰還型、すなわち、ＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ ＦｅｅｄＢａｃｋ）型のレーザが実現できる。
特許文献１には、窒化物半導体内に、微細構造を形成する方法として、マストランスポートを利用した製造方法が開示されている。
ＧａＮ層表面に細孔を形成後、窒素を含む雰囲気中で熱処理を行い、マストランスポートを生じさせる。マストランスポートとは、熱エネルギーによって原子が表面から離脱し、表面エネルギーが低くなる位置において再付着する現象である。
このように特許文献１に開示された熱処理方法により、細孔の上部をＧａＮで塞ぐことにより、窒化物半導体層の内部に空孔を形成することが可能である。
また、特許文献１には、基板上の窒化物半導体層内に、フォトニック結晶を、マストランスポートを利用した熱処理工程によって形成し、その上に活性層を結晶成長により形成した発光素子も開示されている。 By forming a fine structure in the nitride semiconductor light emitting device structure, an LED (Light Emitting Diode) with high light extraction efficiency and a distributed feedback type, that is, a DFB (Distributed FeedBack) type laser can be realized.
Patent Document 1 discloses a manufacturing method using a mass transport as a method for forming a fine structure in a nitride semiconductor.
After forming pores on the surface of the GaN layer, heat treatment is performed in an atmosphere containing nitrogen to generate mass transport. Mass transport is a phenomenon in which atoms are detached from the surface by thermal energy and reattached at a position where the surface energy becomes low.
Thus, by the heat treatment method disclosed in Patent Document 1, it is possible to form vacancies in the nitride semiconductor layer by closing the upper portions of the pores with GaN.
Patent Document 1 also discloses a light emitting device in which a photonic crystal is formed in a nitride semiconductor layer on a substrate by a heat treatment process using mass transport, and an active layer is formed thereon by crystal growth. Has been.

特開２００４−１１１７６６号公報JP 2004-111766 A

我々は、鋭意検討した結果、上記従来例のものにおいては、つぎのような課題を有していることを見出した。
熱処理によって、マストランスポートを生じさせた窒化物半導体層表面に成長させた従来例による活性層は、マストランスポートを生じさせない窒化物半導体層表面に成長させた活性層と比較して、発光強度が約１／１０に低下する。
すなわち、発光素子の光学特性を制御する微細構造を、マストランスポートによって窒化物半導体層内に埋め込み、その後に活性層を結晶成長させたものでは、マストランスポートによって、窒化物半導体発光素子の発光特性が悪化する。
これは、マストランスポートによって、窒化物半導体層表面の結晶性が悪化するからである。 As a result of intensive studies, we have found that the conventional example has the following problems.
The active layer according to the conventional example grown on the surface of the nitride semiconductor layer in which the mass transport is generated by the heat treatment is compared with the active layer grown on the surface of the nitride semiconductor layer in which the mass transport is not generated. Decreases to about 1/10.
That is, in the case where the microstructure for controlling the optical characteristics of the light emitting element is embedded in the nitride semiconductor layer by mass transport and the active layer is then crystal-grown, the light emission of the nitride semiconductor light emitting element is achieved by mass transport. Characteristics deteriorate.
This is because the crystallinity of the nitride semiconductor layer surface is deteriorated by mass transport.

そこで、本発明は、上記課題に鑑み、活性層の下の窒化物半導体層に微細構造を有する窒化物半導体発光素子を形成するに際し、活性層の発光強度の低下を抑制することが可能となる窒化物半導体発光素子およびその製造方法の提供を目的とする。   Therefore, in view of the above problems, the present invention can suppress a decrease in light emission intensity of the active layer when forming a nitride semiconductor light emitting element having a microstructure in the nitride semiconductor layer below the active layer. An object of the present invention is to provide a nitride semiconductor light emitting device and a method for manufacturing the same.

本発明の窒化物半導体発光素子の製造方法は、窒化物半導体発光素子の製造方法であって、
基板上に、順に第１窒化物半導体層と、活性層とを結晶成長させ、前記活性層の上に、第２窒化物半導体層を、結晶成長により形成した窒化物半導体構造を用意する工程と、
前記窒化物半導体構造の前記第２窒化物半導体層側の主面に、前記活性層を貫通して前記第１窒化物半導体層まで到達する複数の細孔を形成する工程と、
前記窒化物半導体構造を、熱処理温度が９５０℃以上の窒素元素を含む雰囲気で熱処理し、マストランスポートを生じさせることにより、
前記第２窒化物半導体層から移動する第３窒化物半導体で、少なくとも前記活性層を貫通する細孔を含む、前記第２窒化物半導体層に形成された細孔を塞ぐ熱処理工程と、
を有し、前記第２窒化物半導体層にＩｎＧａＮ、もしくは、ＧａＮのいずれかの材料が用いられ、マストランスポートにより前記第２窒化物半導体層から移動する第３窒化物半導体がＧａＮであることを特徴とする。
また、本発明の窒化物半導体発光素子は、
基板上に、順に第１窒化物半導体層と、活性層と、ＩｎＧａＮ、もしくは、ＧａＮのいずれかの材料による第２窒化物半導体層とが積層された窒化物半導体構造を備え、
前記窒化物半導体構造の前記第２窒化物半導体層側の主面に、前記活性層を貫通して前記第１窒化物半導体層まで到達する複数の空孔が形成され、
マストランスポートにより、前記第２窒化物半導体層から移動するＧａＮによる第３窒化物半導体で、少なくとも前記活性層を貫通する空孔を含む、前記第２窒化物半導体層に形成された空孔が埋め込まれ、
前記活性層のバンドギャップが、前記第３窒化物半導体のバンドギャップよりも小さく構成された構造を有することを特徴とする。 The method for producing a nitride semiconductor light emitting device of the present invention is a method for producing a nitride semiconductor light emitting device,
Providing a nitride semiconductor structure in which a first nitride semiconductor layer and an active layer are sequentially grown on a substrate, and a second nitride semiconductor layer is formed on the active layer by crystal growth; ,
Forming a plurality of pores that penetrate the active layer and reach the first nitride semiconductor layer on a main surface of the nitride semiconductor structure on the second nitride semiconductor layer side;
By heat-treating the nitride semiconductor structure in an atmosphere containing a nitrogen element having a heat treatment temperature of 950 ° C. or higher to generate mass transport,
A heat treatment step of closing the pores formed in the second nitride semiconductor layer, including at least pores penetrating the active layer, in the third nitride semiconductor moving from the second nitride semiconductor layer;
And the second nitride semiconductor layer is made of either InGaN or GaN, and the third nitride semiconductor moving from the second nitride semiconductor layer by mass transport is GaN. It is characterized by.
The nitride semiconductor light emitting device of the present invention is
A nitride semiconductor structure in which a first nitride semiconductor layer, an active layer, and a second nitride semiconductor layer made of either InGaN or GaN are sequentially stacked on a substrate,
A plurality of holes that penetrate through the active layer and reach the first nitride semiconductor layer are formed in the main surface of the nitride semiconductor structure on the second nitride semiconductor layer side,
A vacancy formed in the second nitride semiconductor layer is a third nitride semiconductor made of GaN moving from the second nitride semiconductor layer by the mass transport and includes at least a vacancy penetrating the active layer. Embedded,
The active layer has a structure in which a band gap is configured to be smaller than a band gap of the third nitride semiconductor.

本発明によれば、活性層の下の窒化物半導体層に微細構造を有する窒化物半導体発光素子を形成するに際し、活性層の発光強度の低下を抑制することが可能となる窒化物半導体発光素子およびその製造方法を実現することができる。   According to the present invention, when forming a nitride semiconductor light emitting device having a fine structure in a nitride semiconductor layer under the active layer, it is possible to suppress a decrease in light emission intensity of the active layer. And the manufacturing method thereof can be realized.

本発明の実施形態１における窒化物半導体発光素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the nitride semiconductor light-emitting device in Embodiment 1 of this invention. 本発明の実施形態１の熱処理工程における熱処理温度と第３窒化物半導体の厚さの関係を示した図である。It is the figure which showed the relationship between the heat processing temperature in the heat processing process of Embodiment 1 of this invention, and the thickness of a 3rd nitride semiconductor. 本発明の実施形態１における第２窒化物半導体層の厚さによる熱処理工程後の構造の関係を説明する図である。It is a figure explaining the relationship of the structure after the heat processing process by the thickness of the 2nd nitride semiconductor layer in Embodiment 1 of this invention. 実施形態２における窒化物半導体発光素子の製造方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating the method for manufacturing the nitride semiconductor light emitting element in the second embodiment. 実施例１における窒化物半導体発光素子の製造方法を説明する断面図である。6 is a cross-sectional view illustrating the method for manufacturing the nitride semiconductor light-emitting element in Example 1. FIG. 実施例２における窒化物半導体発光素子の製造方法を説明する断面図である。10 is a cross-sectional view illustrating the method for manufacturing the nitride semiconductor light-emitting element in Example 2. FIG.

本発明は、従来例のマストランスポートによって微細構造を窒化物半導体層内に埋め込み、その後に活性層を結晶成長させたものでは、マストランスポートによって窒化物半導体層表面の結晶性が悪化し、発光強度が低下するという知見によるものである。
本発明では、活性層よりも下に位置する半導体層の結晶性を悪化させないため、結晶成長による活性層の形成より前には、空孔を活性層の下に埋め込むためのマストランスポートを生じさせないように構成される。
その詳細については、以下の本発明の実施形態における窒化物半導体発光素子の製造方法により説明する。
［実施形態１］
本発明を適用した実施形態１における基板上に積層して形成された窒化物半導体構造を備えた窒化物半導体発光素子の製造方法を、図１を用いて説明する。
特に、本実施形態では、ＤＦＢ型の青色面発光レーザである窒化物半導体発光素子の製造方法の構成例について説明する。
（窒化物半導体構造の結晶成長工程）
まず、窒化物半導体構造１００を結晶成長により形成し用意する工程を、図１（ａ）を用いて説明する。
基板１０１上に、順に、クラッド層１０２と、第１窒化物半導体層１０３と、活性層１０４とを、有機金属気相成長（ＭＯＶＰＥ）法により結晶成長させ、さらにその上に、第２窒化物半導体層１０５を結晶成長させて、窒化物半導体構造１００を形成する。
基板１０１は、例えば、ＧａＮ基板、ＳｉＣ基板、サファイア基板であることが好ましい。本実施形態においては、ｎ型ＧａＮ基板である。
クラッド層１０２は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮのいずれかであり、それらの多層構造であっても良い。本実施形態においては、ｎ型ＡｌＧａＮである。
第１窒化物半導体層１０３は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮのいずれかであり、本実施形態においてはｎ型ＧａＮである。
活性層１０４は、第１窒化物半導体層１０３と第２窒化物半導体層１０５よりも、バンドギャップが狭い材料で形成され、ＩｎＧａＮである。
活性層１０４は、多重量子井戸（ＭＱＷｓ）であっても良く、例えば本実施形態においては、障壁層が厚さ７．５ｎｍのＧａＮで、井戸層が厚さ２．５ｎｍのＩｎＧａＮの、３周期のＭＱＷｓである。
第２窒化物半導体層１０５は、例えば、ＧａＮ、ＩｎＧａＮのいずれかであり、それらの多層構造であっても良い。本実施形態においてはＧａＮであり、その厚さは、１５ｎｍである。 In the present invention, when the microstructure is embedded in the nitride semiconductor layer by the mass transport of the conventional example, and then the active layer is crystal-grown, the crystallinity of the surface of the nitride semiconductor layer is deteriorated by the mass transport, This is due to the finding that the emission intensity decreases.
In the present invention, since the crystallinity of the semiconductor layer located below the active layer is not deteriorated, a mass transport for embedding vacancies under the active layer is generated before the formation of the active layer by crystal growth. It is configured not to let you.
Details thereof will be described by a method for manufacturing a nitride semiconductor light emitting device in the following embodiments of the present invention.
[Embodiment 1]
A method for manufacturing a nitride semiconductor light emitting device having a nitride semiconductor structure formed by stacking on a substrate in Embodiment 1 to which the present invention is applied will be described with reference to FIG.
In particular, in the present embodiment, a configuration example of a method for manufacturing a nitride semiconductor light emitting device that is a DFB type blue surface emitting laser will be described.
(Crystal growth process of nitride semiconductor structure)
First, a process of forming and preparing the nitride semiconductor structure 100 by crystal growth will be described with reference to FIG.
A cladding layer 102, a first nitride semiconductor layer 103, and an active layer 104 are sequentially grown on the substrate 101 by a metal organic vapor phase epitaxy (MOVPE) method, and a second nitride is further formed thereon. The semiconductor layer 105 is crystal-grown to form the nitride semiconductor structure 100.
The substrate 101 is preferably, for example, a GaN substrate, a SiC substrate, or a sapphire substrate. In this embodiment, it is an n-type GaN substrate.
The clad layer 102 is, for example, any one of GaN, AlGaN, and InGaN, and may have a multilayer structure thereof. In this embodiment, it is n-type AlGaN.
The first nitride semiconductor layer 103 is, for example, any one of GaN, AlGaN, and InGaN, and is n-type GaN in this embodiment.
The active layer 104 is formed of a material having a narrower band gap than the first nitride semiconductor layer 103 and the second nitride semiconductor layer 105, and is InGaN.
The active layer 104 may be multiple quantum wells (MQWs). For example, in this embodiment, the barrier layer is GaN having a thickness of 7.5 nm, and the well layer is having three cycles of InGaN having a thickness of 2.5 nm. MQWs.
The second nitride semiconductor layer 105 is, for example, either GaN or InGaN, and may have a multilayer structure thereof. In the present embodiment, it is GaN, and its thickness is 15 nm.

（細孔の形成工程）
次に、細孔の形成工程について、図１（ｂ）と図１（ｃ）を用いて説明する。図１（ｂ）は、図１（ａ）の工程に続いて、窒化物半導体構造１００の第２窒化物半導体層１０５側の主面１０６に、エッチングマスク１０７を形成する工程を説明する図である。
エッチングマスク１０７の材料は、例えば、加工が容易な、酸化シリコン、窒化シリコン、酸窒化シリコン、感光性材料のいずれかであることが好ましい。
エッチングマスク１０７の材料が感光性材料である場合、開口１０８は、フォトリソグラフィもしくは電子ビームリソグラフィで形成する。
エッチングマスク１０７の材料が酸化シリコン、窒化シリコン、酸窒化シリコンである場合、開口１０８は、フォトリソグラフィもしくは電子ビームリソグラフィのいずれかと、エッチングで形成する。エッチングは、ウェットエッチング、もしくは、ドライエッチングのいずれであってもよい。
開口１０８は、上記第２窒化物半導体層側の主面１０６の面内方向に、周期的な配列を有する。
本実施形態における開口１０８の直径は６０ｎｍであり、その周期配列は、正方格子状であって周期は１６０ｎｍである。
本実施形態においては、この開口１０８の周期配列が、後の工程で、２次元フォトニック結晶を形成する元のパターンとなる。
図１（ｃ）は、図１（ｂ）の工程に続いて、細孔１０９を形成する工程を説明する図である。
細孔１０９は、エッチングマスク１０７を用いて、第２窒化物半導体層１０５と、活性層１０４をエッチングし形成される。
細孔１０９の底面は、第２窒化物半導体層１０５と活性層１０４を貫通し、第１窒化物半導体層１０３まで到達する。
エッチングは、ウェットエッチング、もしくは、ドライエッチングのいずれでも良いが、孔形状の制御性を考慮すると、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）によるドライエッチングが好ましい。
ドライエッチングに使用するプラズマのガス組成は、例えば、Ｃｌ、Ｂｒ、Ｉのいずれかの元素を含む。
より具体的には、Ｃｌ2、ＢＣｌ3、ＨＢｒ、ＨＩ、ＨＣｌのいずれかのガスと、Ｈｅ、Ａｒ、Ｘｅ、Ｎ2のいずれかのガスとの混合ガスプラズマであることが好ましい。
細孔１０９を形成後、エッチングマスク１０７は、除去する。
なお、本実施形態における細孔１０９のサイズは、直径６０ｎｍ、深さ２２０ｎｍであり、面内方向の周期は１６０ｎｍの正方格子状である。 (Pore formation process)
Next, the pore forming process will be described with reference to FIGS. 1B and 1C. FIG. 1B illustrates a step of forming an etching mask 107 on the main surface 106 of the nitride semiconductor structure 100 on the second nitride semiconductor layer 105 side following the step of FIG. is there.
The material of the etching mask 107 is preferably, for example, any one of silicon oxide, silicon nitride, silicon oxynitride, and a photosensitive material that can be easily processed.
When the material of the etching mask 107 is a photosensitive material, the opening 108 is formed by photolithography or electron beam lithography.
When the material of the etching mask 107 is silicon oxide, silicon nitride, or silicon oxynitride, the opening 108 is formed by etching with either photolithography or electron beam lithography. Etching may be either wet etching or dry etching.
The openings 108 have a periodic arrangement in the in-plane direction of the main surface 106 on the second nitride semiconductor layer side.
In the present embodiment, the diameter of the opening 108 is 60 nm, the periodic arrangement thereof is a square lattice, and the period is 160 nm.
In the present embodiment, the periodic arrangement of the openings 108 becomes an original pattern for forming a two-dimensional photonic crystal in a later process.
FIG. 1C is a diagram illustrating a process of forming the pores 109 following the process of FIG.
The pores 109 are formed by etching the second nitride semiconductor layer 105 and the active layer 104 using the etching mask 107.
The bottom surface of the pore 109 passes through the second nitride semiconductor layer 105 and the active layer 104 and reaches the first nitride semiconductor layer 103.
Etching may be either wet etching or dry etching, but in consideration of controllability of the hole shape, dry etching by ICP (Inductively Coupled Plasma) is preferable.
The gas composition of plasma used for dry etching includes, for example, any element of Cl, Br, and I.
More specifically, it is preferably a mixed gas plasma of any gas of Cl 2 , BCl 3 , HBr, HI, and HCl and any gas of He, Ar, Xe, and N 2 .
After forming the pores 109, the etching mask 107 is removed.
In this embodiment, the pore 109 has a square lattice shape with a diameter of 60 nm and a depth of 220 nm, and a period in the in-plane direction of 160 nm.

（熱処理工程）
次に、熱処理工程について説明する。
図１（ｄ）は、図１（ｃ）の工程に続いて、細孔１０９が形成された窒化物半導体構造１００の熱処理工程を説明する図である。
熱処理工程の雰囲気は、Ｖ族である窒素元素を含む雰囲気下で行われ、例えば、Ｎ2、またはＮＨ3のいずれかを含む雰囲気下で行われる。
Ｖ族雰囲気下で熱処理を行う理由は、ＩＩＩ族元素よりもＶ族元素の方が熱エネルギーによって脱離しやすいためである。Ｖ族元素である窒素元素を含むガスを供給した雰囲気下で熱処理することで、第１窒化物半導体層１０３と、活性層１０４と、第２窒化物半導体層１０５からのＶ族元素の減少を防いでいる。
熱処理工程は、温度９５０℃以上の雰囲気で行われ、例えば、本実施形態においては１０５０℃である。
温度９５０℃以上であれば、マストランスポートが生じ、細孔上部１１０は、第２窒化物半導体層１０５から移動してきた第３窒化物半導体によって塞がれる。なお、第３窒化物半導体１１２はＧａＮである。
活性層１０４はＩｎＧａＮであるため、活性層１０４のバンドギャップは、第３窒化物半導体１１２のバンドギャップよりも狭い。 (Heat treatment process)
Next, the heat treatment process will be described.
FIG. 1D is a diagram for explaining a heat treatment process of the nitride semiconductor structure 100 in which the pores 109 are formed following the process of FIG.
The atmosphere of the heat treatment step is performed in an atmosphere containing a nitrogen element that is a group V, for example, in an atmosphere containing either N 2 or NH 3 .
The reason for performing the heat treatment in the group V atmosphere is that the group V element is more easily desorbed by thermal energy than the group III element. The heat treatment is performed in an atmosphere supplied with a gas containing a nitrogen element that is a group V element, thereby reducing the group V elements from the first nitride semiconductor layer 103, the active layer 104, and the second nitride semiconductor layer 105. It is preventing.
The heat treatment step is performed in an atmosphere having a temperature of 950 ° C. or higher, and is, for example, 1050 ° C. in this embodiment.
If the temperature is 950 ° C. or higher, mass transport occurs, and the upper pore portion 110 is blocked by the third nitride semiconductor that has moved from the second nitride semiconductor layer 105. The third nitride semiconductor 112 is GaN.
Since the active layer 104 is InGaN, the band gap of the active layer 104 is narrower than the band gap of the third nitride semiconductor 112.

この熱処理工程により、第１窒化物半導体層１０３の面内方向には複数の空孔１１１が形成される。
第２窒化物半導体層１０５と活性層１０４の面内方向には、空孔１１１の真上の位置に、複数の柱状の第３窒化物半導体１１２が形成される。
なお、柱状の第３窒化物半導体１１２の面内方向のサイズは、空孔１１１の面内方向のサイズと同じであり、空孔１１１と第３窒化物半導体１１２は、基板垂直方向に隣接している。
本実施形態では、細孔１０９は、正方格子状の周期的な配列を成しているので、空孔１１１の配列は、２次元フォトニック結晶層１１３として機能する。
空孔１１１の内壁は、マストランスポートによって、第１窒化物半導体層１０３の結晶面（ファセット）が形成される程度に整形される。
なお、マストランスポートとは、熱エネルギーによって原子が表面から脱離し、表面エネルギーが小さくなる位置で再吸着する現象である。半導体の組成を保ちながら、表面形状を変化させることが可能である。 By this heat treatment step, a plurality of holes 111 are formed in the in-plane direction of the first nitride semiconductor layer 103.
In the in-plane direction of the second nitride semiconductor layer 105 and the active layer 104, a plurality of columnar third nitride semiconductors 112 are formed at positions immediately above the holes 111.
The size of the columnar third nitride semiconductor 112 in the in-plane direction is the same as the size of the holes 111 in the in-plane direction, and the holes 111 and the third nitride semiconductor 112 are adjacent to each other in the substrate vertical direction. ing.
In the present embodiment, since the pores 109 form a square lattice-like periodic arrangement, the arrangement of the holes 111 functions as the two-dimensional photonic crystal layer 113.
The inner wall of the hole 111 is shaped to such an extent that the crystal plane (facet) of the first nitride semiconductor layer 103 is formed by mass transport.
Note that mass transport is a phenomenon in which atoms are desorbed from a surface by thermal energy and re-adsorbed at a position where the surface energy becomes small. The surface shape can be changed while maintaining the composition of the semiconductor.

（熱処理工程の雰囲気）
次に、熱処理工程のＩＩＩ／Ｖ族比について説明する。
熱処理工程を行う雰囲気には、ＩＩＩ族原料は必ずしも必要ない。ここで、ＩＩＩ族原料とは、例えば、ＴＭＧ、ＴＭＡ、ＴＭＩである。
本実施形態において、熱処理工程の雰囲気のＩＩＩ族／Ｖ族モル比は０である。本実施形態の熱処理工程においては、ＩＩＩ族原料が少ない方が、細孔１０９の側壁に原料が成長する速度が遅くなるので、熱処理工程前後で、細孔１０９の直径の変化を小さくできる。
一方で、窒化物半導体構造１００を用意する工程における結晶成長、すなわち、第１窒化物半導体層１０３、活性層１０４、第２窒化物半導体層１０５の結晶成長を行う雰囲気は、ＩＩＩ族原料が必要である。
すなわち、本実施形態の熱処理工程の雰囲気のＩＩＩ／Ｖ族モル比は、窒化物半導体構造１００を用意する工程の結晶成長の雰囲気のＩＩＩ／Ｖ族モル比よりも小さいことを特徴とする。 (Atmosphere of heat treatment process)
Next, the III / V group ratio in the heat treatment step will be described.
Group III raw materials are not necessarily required for the atmosphere in which the heat treatment step is performed. Here, the group III raw material is, for example, TMG, TMA, or TMI.
In this embodiment, the group III / group V molar ratio of the atmosphere of the heat treatment step is zero. In the heat treatment step of the present embodiment, the smaller the group III raw material, the slower the growth rate of the raw material on the sidewalls of the pores 109. Therefore, the change in the diameter of the pores 109 can be reduced before and after the heat treatment step.
On the other hand, the atmosphere in which crystal growth in the step of preparing the nitride semiconductor structure 100, that is, crystal growth of the first nitride semiconductor layer 103, the active layer 104, and the second nitride semiconductor layer 105 requires a group III material. It is.
That is, the III / V group molar ratio of the atmosphere of the heat treatment process of the present embodiment is smaller than the III / V group molar ratio of the crystal growth atmosphere of the process of preparing the nitride semiconductor structure 100.

（第３窒化物半導体の厚さの熱処理温度依存性）
次に、熱処理温度と第３窒化物半導体１１２の厚さの関係を説明する。
図２は、実験で得られた、熱処理温度Ｔと熱処理工程後の第３窒化物半導体１１２の厚さｔcovとの関係を説明した図である。
細孔上部１１０は、熱処理温度が９５０℃以上で塞がる。
本実施形態において、熱処理温度Ｔと第３窒化物半導体１１２の厚さｔcovは、概ね、次の（式１）で表される。

ｔcov＝−０．２０５×Ｔ＋２５６ （式１）

第３窒化物半導体１１２の厚さは、熱処理温度が高くなるにつれて、薄くなる。熱処理温度が高くなりすぎると、第２窒化物半導体層１０５と第３窒化物半導体１１２のＧａＮが蒸発するので、熱処理温度は１２５０℃以下が好ましい。
なお、本実施形態においては、Ｔ＝１０５０℃であるので、ｔcov＝４１ｎｍである。 (Third nitride semiconductor thickness heat treatment temperature dependence)
Next, the relationship between the heat treatment temperature and the thickness of the third nitride semiconductor 112 will be described.
FIG. 2 is a diagram for explaining the relationship between the heat treatment temperature T and the thickness t cov of the third nitride semiconductor 112 after the heat treatment step, obtained in the experiment.
The upper pore portion 110 is blocked when the heat treatment temperature is 950 ° C. or higher.
In the present embodiment, the heat treatment temperature T and the thickness t cov of the third nitride semiconductor 112 are generally expressed by the following (Formula 1).

t cov = −0.205 × T + 256 (Formula 1)

The thickness of the third nitride semiconductor 112 decreases as the heat treatment temperature increases. If the heat treatment temperature becomes too high, the GaN of the second nitride semiconductor layer 105 and the third nitride semiconductor 112 evaporates, so the heat treatment temperature is preferably 1250 ° C. or lower.
In this embodiment, since T = 1050 ° C., t cov = 41 nm.

（第２窒化物半導体層の下限値）
次に、第２窒化物半導体層１０５の厚さの下限値について図３（ａ）から図３（ｄ）を用いて説明する。
図３（ａ）は、熱処理工程前の窒化物半導体構造３００を説明する図であり、熱処理前の第２窒化物半導体層３０５の厚さをｔsemi2と表す。
図３（ｂ）は、熱処理工程後の窒化物半導体構造３００を説明する図であり、熱処理後の第３窒化物半導体３１２の厚さをｔcovで表す。
熱処理前後における、第２窒化物半導体層３０５の厚さｔsemi2の変化を、理解しやすくするために、図３（ｂ）中で、第２窒化物半導体層３０５の一部の点線は、熱処理前の第２窒化物半導体層３０５を表している。
熱処理工程後においても、第２窒化物半導体層３０５が、窒化物半導体構造３００の主面３０６に露出しているように、細孔３０９の主面３０６方向の面積充填率をｆ、第３窒化物半導体３１２の厚さをｔcov、としたとき、熱処理工程前の第２窒化物半導体層３０５の厚さｔsemi2は、次の（式２）の関係式を満足する。

ｔsemi2≧ｆｔcov／（１−ｆ） （式２）

上記（式２）を満足することで、第２窒化物半導体層３０５の体積が、細孔上部３１０を塞ぐ第３窒化物半導体３１２の体積を上回る。
すなわち、熱処理工程後においても、第２窒化物半導体層３０５が、窒化物半導体構造３００の主面３０６に露出している。
すなわち、熱処理工程中に、活性層３０４が、窒化物半導体構造３００の主面３０６に露出し、活性層３０４が熱処理でダメージを受けることがない。
本実施形態においては、ｆ＝０．１１、ｔcov＝４１ｎｍであり、第２窒化物半導体層３０５はｔsemi2＝１５ｎｍは、（式２）を満足している。
なお、面積充填率ｆについては、次の段落で説明する。 (Lower limit value of second nitride semiconductor layer)
Next, the lower limit value of the thickness of the second nitride semiconductor layer 105 will be described with reference to FIGS.
FIG. 3A is a diagram for explaining the nitride semiconductor structure 300 before the heat treatment step, and the thickness of the second nitride semiconductor layer 305 before the heat treatment is represented by t semi2 .
FIG. 3B is a diagram illustrating the nitride semiconductor structure 300 after the heat treatment step, and the thickness of the third nitride semiconductor 312 after the heat treatment is represented by t cov .
In order to facilitate understanding of the change in the thickness t semi2 of the second nitride semiconductor layer 305 before and after the heat treatment, a part of the dotted line of the second nitride semiconductor layer 305 in FIG. The previous second nitride semiconductor layer 305 is shown.
Even after the heat treatment step, the area filling rate in the direction of the main surface 306 of the pores 309 is set to f and the third nitride so that the second nitride semiconductor layer 305 is exposed on the main surface 306 of the nitride semiconductor structure 300. when the thickness of sEMICONDUCTOR 312 t cov, and the thickness t Semi2 the second nitride semiconductor layer 305 before the heat treatment step satisfies the relationship of the following equation (2).

t semi2 ≧ ft cov / (1-f) (Formula 2)

By satisfying the above (Formula 2), the volume of the second nitride semiconductor layer 305 exceeds the volume of the third nitride semiconductor 312 that closes the pore upper part 310.
That is, the second nitride semiconductor layer 305 is exposed on the main surface 306 of the nitride semiconductor structure 300 even after the heat treatment process.
That is, the active layer 304 is exposed to the main surface 306 of the nitride semiconductor structure 300 during the heat treatment process, and the active layer 304 is not damaged by the heat treatment.
In the present embodiment, f = 0.11, t cov = 41 nm, and the second nitride semiconductor layer 305 satisfies (Equation 2) when t semi2 = 15 nm.
The area filling rate f will be described in the next paragraph.

（細孔の面積充填率）
次に、面積充填率ｆについて説明する。
本実施形態において、細孔３０９は周期的な配列を形成し、その周期配列は２次元フォトニック結晶である。その上面図を表したのが図３（ｃ）である。
２次元フォトニック結晶を構成する異なる方向にのびる２つ基本並進ベクトルのうち、一方向の長さをａ、もう一方向の長さをｂ、２つベクトルのなす角度をθ、細孔３０９の面積をＳで表すと、面積充填率ｆは（式３）で表される。

ｆ＝Ｓ／ａｂ・ｓｉｎθ （式３）

本実施形態においては、細孔３０９の直径は６０ｎｍ、周期は１６０ｎｍ、θ＝９０度であるため、ｆ＝０．１１となる。
また、本実施形態の変形例として、周期的な配列が１次元フォトニック結晶であるときの上面図を表したのが図３（ｄ）である。
１次元フォトニック結晶を構成する基本並進ベクトルの長さをａ、基本並進ベクトル方向の細孔３０９の幅をｗで表すと、充填率ｆは（式４）で表される。

ｆ＝ｗ／ａ （式４）

また、他の変形例として、細孔３０９がランダムに配置されている場合、面積充填率ｆは、単位面積あたりに細孔３０９が占める平均の密度で表される。 (Pore area filling rate)
Next, the area filling rate f will be described.
In the present embodiment, the pores 309 form a periodic array, which is a two-dimensional photonic crystal. The top view is shown in FIG.
Of the two basic translation vectors extending in different directions constituting the two-dimensional photonic crystal, the length in one direction is a, the length in the other direction is b, the angle formed by the two vectors is θ, and the pore 309 When the area is represented by S, the area filling rate f is represented by (Equation 3).

f = S / ab · sin θ (Formula 3)

In the present embodiment, since the diameter of the pore 309 is 60 nm, the period is 160 nm, and θ = 90 degrees, f = 0.11.
FIG. 3D shows a top view when the periodic arrangement is a one-dimensional photonic crystal as a modification of the present embodiment.
When the length of the basic translation vector constituting the one-dimensional photonic crystal is represented by a and the width of the pore 309 in the basic translation vector direction is represented by w, the filling rate f is represented by (Expression 4).

f = w / a (Formula 4)

As another modification, when the pores 309 are randomly arranged, the area filling rate f is represented by an average density occupied by the pores 309 per unit area.

（第２窒化物半導体層の上限値）
次に、第２窒化物半導体層３０５の厚さｔsemi2の上限値について図３（ｅ）を用いて説明する。
図３（ｅ）は、熱処理工程後の窒化物半導体構造３００の一例である。
図３（ｅ）は、図３（ｂ）とは異なり、熱処理工程後において、空孔３１１と第３窒化物半導体３１２の界面３３０が、第１窒化物半導体層３０３よりも上の層にあり、空孔３１１の内壁には、活性層側壁３２０が含まれている。
活性層側壁３２０の表面は、マストランスポートによって、第３窒化物半導体３１２と同じ材料で薄く覆われるので、活性層側壁３２０の表面準位による非発光再結合は抑制できる。
しかし、より確実に、非発光再結合を抑制するには、第３窒化物半導体３１２が、活性層側壁３２０を完全に覆うことが好ましい。
すなわち、第３窒化物半導体３１２と空孔３１１の界面３３０の位置が、第１窒化物半導体層３０３にあることが好ましい。
熱処理工程後、第３窒化物半導体３１２と空孔３１１との界面３３０の位置が、第１窒化物半導体層３０３にあるようにするためには、熱処理工程前の第２窒化物半導体層３０５の厚さｔsemi2は、活性層３０４の厚さをｔactとしたとき、次の（式５）の関係式を満足することが好ましく、かつ、活性層３０４の厚さｔactは、（式６）の関係式を満足することが好ましい。

ｔsemi2≦｛ｔcov／（１−ｆ）−ｔact｝ （式５）

ｔact≦ｔcov （式６）

本実施形態においては、活性層３０４は、障壁層が厚さ７．５ｎｍのＧａＮで、井戸層が２．５ｎｍのＩｎＧａＮの、３周期のＭＱＷｓであるため、活性層３０４の厚さはｔact＝２２．５ｎｍである。
また、ｔcov＝４１ｎｍ、ｆ＝０．１１であるため、第２窒化物半導体層３０５のｔsemi2＝１５ｎｍは、（式５）と（式６）のいずれも満足している。ゆえに、本実施形態において、熱処理工程後の窒化物半導体構造３００は、図２（ｂ）で表されるように、第３窒化物半導体３１２が、活性層側壁３２０を覆う構造となる。 (Upper limit value of second nitride semiconductor layer)
Next, the upper limit value of the thickness t semi2 of the second nitride semiconductor layer 305 will be described with reference to FIG.
FIG. 3E is an example of the nitride semiconductor structure 300 after the heat treatment process.
FIG. 3E differs from FIG. 3B in that the interface 330 between the hole 311 and the third nitride semiconductor 312 is in a layer above the first nitride semiconductor layer 303 after the heat treatment step. The active layer side wall 320 is included in the inner wall of the hole 311.
Since the surface of the active layer side wall 320 is thinly covered with the same material as the third nitride semiconductor 312 by mass transport, non-radiative recombination due to the surface level of the active layer side wall 320 can be suppressed.
However, in order to suppress non-radiative recombination more reliably, it is preferable that the third nitride semiconductor 312 completely covers the active layer side wall 320.
That is, the position of the interface 330 between the third nitride semiconductor 312 and the hole 311 is preferably in the first nitride semiconductor layer 303.
In order for the position of the interface 330 between the third nitride semiconductor 312 and the hole 311 to be in the first nitride semiconductor layer 303 after the heat treatment step, the second nitride semiconductor layer 305 before the heat treatment step The thickness t semi2 preferably satisfies the following relational expression (Formula 5) when the thickness of the active layer 304 is t act , and the thickness t act of the active layer 304 is (Formula 6) It is preferable to satisfy the relational expression

t semi2 ≦ {t cov / (1-f) −t act } (Formula 5)

t act ≦ t cov (Formula 6)

In the present embodiment, the active layer 304 is a three-period MQWs in which the barrier layer is GaN having a thickness of 7.5 nm and the well layer is InGaN having a thickness of 2.5 nm. Therefore, the thickness of the active layer 304 is t act = 22.5 nm.
Further, since t cov = 41 nm and f = 0.11, t semi2 = 15 nm of the second nitride semiconductor layer 305 satisfies both (Expression 5) and (Expression 6). Therefore, in the present embodiment, the nitride semiconductor structure 300 after the heat treatment step has a structure in which the third nitride semiconductor 312 covers the active layer side wall 320 as shown in FIG.

（クラッド層とコンタクト層と電極の形成工程）
次に、クラッド層とコンタクト層と電極の形成工程について、図１（ｅ）を用いて説明する。
熱処理工程後、第１窒化物半導体層１０５と第３窒化物半導体１１２で形成される窒化物半導体構造１００の主面１１４上に、順に、クラッド層１１５、コンタクト層１１６をＭＯＶＰＥ法により結晶成長させる。
本実施形態においては、クラッド層１１５がｐ型ＡｌＧａＮ、コンタクト層１１６がハイドープのｐ型ＧａＮである。
つづいて、基板１０１の裏面（活性層１０４側とは反対側の面）に電極１１７を形成し、コンタクト層１１６の表面に電極１１８を形成する。
電極１１７と電極１１８の材料としては、例えば、Ｔｉ、Ａｌ、Ｎｉ、Ａｕを含む金属で形成される。
また、電極１１７と電極１１８の材料として、ＩＴＯやＺｎＯを用いても良い。電極１１７と電極１１８の形成方法としては、例えば、スパッタや蒸着である。 (Clad layer, contact layer and electrode formation process)
Next, a process for forming the cladding layer, the contact layer, and the electrode will be described with reference to FIG.
After the heat treatment step, the cladding layer 115 and the contact layer 116 are sequentially grown on the main surface 114 of the nitride semiconductor structure 100 formed of the first nitride semiconductor layer 105 and the third nitride semiconductor 112 by the MOVPE method. .
In the present embodiment, the cladding layer 115 is p-type AlGaN and the contact layer 116 is highly doped p-type GaN.
Subsequently, the electrode 117 is formed on the back surface of the substrate 101 (the surface opposite to the active layer 104 side), and the electrode 118 is formed on the surface of the contact layer 116.
As a material of the electrode 117 and the electrode 118, for example, a metal containing Ti, Al, Ni, Au is formed.
Further, ITO or ZnO may be used as the material of the electrode 117 and the electrode 118. Examples of the method for forming the electrodes 117 and 118 include sputtering and vapor deposition.

（窒化物半導体発光素子における特徴的構成）
本実施形態では、結晶成長による活性層１０４の形成より前には、空孔１１１を活性層１０４の下に埋め込むためのマストランスポートを生じさせていない。すなわち、活性層１０４よりも下に位置する半導体層の結晶性が悪化することもないため、本発明の課題に挙げた発光強度の低下（約１／１０の低下）は発生しない。
本実施形態における活性層１０４の発光強度の低下としては、細孔１０９が、活性層１０４を貫通することによる活性層体積の減少分のみ、発光強度が弱まる。すなわち、細孔１０９の面積充填率ｆの分だけ、発光強度が弱まる。
本実施形態において、細孔１０９の面積充填率はｆ＝０．１１であるので、細孔１０９を形成したことによる、発光強度の低下は約９／１０に抑えることができる。
本実施形態においては、発光強度の大幅な低下を引き起こすことなく、活性層の下にフォトニック結晶を埋め込んだ、窒化物半導体発光素子の製造が可能となる。
また、本実施形態の窒化物半導体発光素子のその他の特徴として、基板１０１に対して垂直方向の光分布が、活性層１０４付近に強度ピークを有する、分離閉じ込めヘテロ構造（ＳＣＨ構造）を有することが挙げられる。
活性層１０４付近に光分布強度のピークを有するＳＣＨ構造を形成するには、活性層１０４付近の屈折率を、クラッド層１０２およびクラッド層１１４の屈折率よりも大きくする必要がある。
本実施形態においては、図１（ｃ）の細孔の形成工程においては、活性層１０４を貫通して細孔１０９を形成しているので、活性層１０４付近の平均屈折率は低下する。
しかしながら、つづいて行う図１（ｄ）の熱処理工程によりマストランスポートが生じ、第２窒化物半導体層１０５内のＧａＮが細孔上部１１０を塞ぐ。これにより、活性層１０４付近の平均屈折率は再び増加する。
すなわち、活性層１０４に形成した細孔上部１１０をマストランスポートによって、再び埋め戻すことができる本実施形態の熱処理工程だからこそ、ＳＣＨ構造の作製が可能となる。
ＳＣＨ構造は、光強度分布と活性層１０４に注入されるキャリア濃度分布のピークを合わせることが可能となるためレーザ発振が容易となる。
本実施形態の窒化物半導体発光素子は、２次元フォトニック結晶を有するＤＦＢ型の面発光レーザとして機能する。 (Characteristic configuration of nitride semiconductor light emitting device)
In the present embodiment, mass transport for filling the vacancies 111 under the active layer 104 is not generated before the formation of the active layer 104 by crystal growth. That is, since the crystallinity of the semiconductor layer located below the active layer 104 is not deteriorated, the light emission intensity reduction (reduction of about 1/10) mentioned in the subject of the present invention does not occur.
As a decrease in the emission intensity of the active layer 104 in the present embodiment, the emission intensity decreases only by the decrease in the active layer volume due to the pores 109 penetrating the active layer 104. That is, the emission intensity is reduced by the area filling rate f of the pores 109.
In this embodiment, since the area filling factor of the pores 109 is f = 0.11, the decrease in the emission intensity due to the formation of the pores 109 can be suppressed to about 9/10.
In the present embodiment, it is possible to manufacture a nitride semiconductor light emitting device in which a photonic crystal is embedded under the active layer without causing a significant decrease in light emission intensity.
As another feature of the nitride semiconductor light emitting device of this embodiment, the light distribution in the direction perpendicular to the substrate 101 has a separated confinement heterostructure (SCH structure) having an intensity peak near the active layer 104. Is mentioned.
In order to form an SCH structure having a light distribution intensity peak in the vicinity of the active layer 104, the refractive index in the vicinity of the active layer 104 needs to be larger than the refractive indexes of the cladding layer 102 and the cladding layer 114.
In the present embodiment, in the pore formation step of FIG. 1C, the pores 109 are formed through the active layer 104, so the average refractive index near the active layer 104 decreases.
However, mass transport is generated by the subsequent heat treatment step of FIG. 1D, and the GaN in the second nitride semiconductor layer 105 closes the upper pores 110. As a result, the average refractive index near the active layer 104 increases again.
That is, the SCH structure can be produced only because of the heat treatment step of the present embodiment in which the upper pores 110 formed in the active layer 104 can be backfilled again by mass transport.
The SCH structure facilitates laser oscillation because the light intensity distribution and the peak of the carrier concentration distribution injected into the active layer 104 can be matched.
The nitride semiconductor light emitting device of this embodiment functions as a DFB type surface emitting laser having a two-dimensional photonic crystal.

［実施形態２］
本発明を適用した実施形態２における窒化物半導体発光素子の製造方法を説明する。
特に、本実施形態では、高効率緑色ＬＥＤである窒化物半導体発光素子の製造方法の構成例について説明する。
本実施形態では、実施形態１の製造方法と重複するところが多いため、実施形態１の製造方法と異なる部分を説明する。
まず、窒化物半導体構造４００を結晶成長により形成し用意する工程を図４（ａ）を用いて説明する。
本実施形態は、高効率ＬＥＤであるので、クラッド層が不要である。
基板４０１上に、順に、第１窒化物半導体層４０３と、活性層４０４と、第２窒化物半導体層４０５を、ＭＯＶＰＥ法により結晶成長させ、窒化物半導体構造４００を形成する。
基板４０１はｎ型ＧａＮ基板であり、第１窒化物半導体層４０３はｎ型ＧａＮである。
活性層４０４は、障壁層が厚さ７．５ｎｍのＩｎxＧａ1-xＮ（０≦ｘ≦１）で、井戸層が厚さ２．５ｎｍのＩｎyＧａ1-yＮ（０≦ｙ≦１）からなる５周期のＭＱＷｓであり、ｔact＝４２．５ｎｍである。
Ｉｎの組成は、ｘ＜ｙであり、本実施形態においては、緑色で発光するように、Ｉｎの組成を２５％とした。
第２窒化物半導体層４０５は、ＩｎzＧａ1-zＮ（０≦ｚ≦１、ｚ＜ｙ）であり、その厚さは、ｔsemi2＝３０ｎｍである。
細孔の形成工程は、実施形態１と同じである。
細孔の配列は、配光特性が良くなるようにランダムであり、細孔のサイズは、直径１２０ｎｍ、深さ３５０ｎｍ、平均的な面積充填率は、ｆ＝０．１２５とした。 [Embodiment 2]
A method for manufacturing a nitride semiconductor light emitting device according to the second embodiment to which the present invention is applied will be described.
In particular, in the present embodiment, a configuration example of a method for manufacturing a nitride semiconductor light emitting device that is a high efficiency green LED will be described.
In the present embodiment, since there are many places that overlap with the manufacturing method of the first embodiment, the differences from the manufacturing method of the first embodiment will be described.
First, a process of forming and preparing the nitride semiconductor structure 400 by crystal growth will be described with reference to FIG.
Since this embodiment is a high efficiency LED, a clad layer is unnecessary.
On the substrate 401, the first nitride semiconductor layer 403, the active layer 404, and the second nitride semiconductor layer 405 are sequentially grown by MOVPE to form the nitride semiconductor structure 400.
The substrate 401 is an n-type GaN substrate, and the first nitride semiconductor layer 403 is n-type GaN.
The active layer 404 has a barrier layer of In x Ga 1-x N (0 ≦ x ≦ 1) with a thickness of 7.5 nm, and a well layer of In y Ga 1-y N (0 ≦ y) with a thickness of 2.5 nm. 5 cycles of MQWs consisting of ≦ 1) and t act = 42.5 nm.
The composition of In is x <y, and in this embodiment, the composition of In is set to 25% so that light is emitted in green.
The second nitride semiconductor layer 405 is In z Ga 1-z N (0 ≦ z ≦ 1, z <y), and the thickness thereof is t semi2 = 30 nm.
The pore formation process is the same as that in the first embodiment.
The arrangement of the pores was random so that the light distribution characteristics were improved, the pore size was 120 nm in diameter, the depth was 350 nm, and the average area filling factor was f = 0.125.

次に、続いて行う熱処理工程について図４（ｂ）を用いて説明する。
熱処理温度は１０００℃である。本実施形態では、第２窒化物半導体層４０５はＩｎＧａＮであるが、熱処理工程によって、細孔上部を塞ぐ第３窒化物半導体層４１２はＧａＮである。
これは、熱処理温度１０００℃では、マストランスポートが生じる際、第２窒化物半導体層４０５表面のＩｎ原子が蒸発するためである。
本熱処理工程により、第２窒化物半導体層４０５と活性層４０４の面内方向には、空孔４１１の真上の位置に、複数の柱状の第３窒化物半導体４１２が形成される。
なお、柱状の第３窒化物半導体４１２の面内方向のサイズは、空孔４１１の面内方向のサイズと同じであり、空孔４１１と第３窒化物半導体４１２は、基板垂直方向に隣接している。
次に、熱処理工程後、第１窒化物半導体層４０５と第３窒化物半導体４１２で形成される窒化物半導体構造４００の主面４１４上に、順に、スペーサ層４１５、コンタクト層４１６をＭＯＶＰＥ法により結晶成長させる（図４（ｃ））。
本実施形態においては、スペーサ層４１５がｐ型ＧａＮ、コンタクト層４１６がハイドープのｐ型ＧａＮである。
電極４１７と電極４１８の形成は、実施形態１と同じである。 Next, a subsequent heat treatment step will be described with reference to FIG.
The heat treatment temperature is 1000 ° C. In the present embodiment, the second nitride semiconductor layer 405 is InGaN, but the third nitride semiconductor layer 412 that closes the upper portion of the pores by the heat treatment process is GaN.
This is because when the heat treatment temperature is 1000 ° C., In atoms on the surface of the second nitride semiconductor layer 405 are evaporated when mass transport occurs.
By this heat treatment step, a plurality of columnar third nitride semiconductors 412 are formed in the in-plane directions of the second nitride semiconductor layer 405 and the active layer 404 at positions directly above the holes 411.
The size of the columnar third nitride semiconductor 412 in the in-plane direction is the same as the size of the holes 411 in the in-plane direction, and the holes 411 and the third nitride semiconductor 412 are adjacent to each other in the substrate vertical direction. ing.
Next, after the heat treatment step, the spacer layer 415 and the contact layer 416 are sequentially formed on the main surface 414 of the nitride semiconductor structure 400 formed of the first nitride semiconductor layer 405 and the third nitride semiconductor 412 by the MOVPE method. Crystals are grown (FIG. 4C).
In this embodiment, the spacer layer 415 is p-type GaN, and the contact layer 416 is highly doped p-type GaN.
The formation of the electrode 417 and the electrode 418 is the same as that in the first embodiment.

本実施形態の製造工程により、作製した窒化物半導体発光素子は、以下のような特徴を有する。
本実施形態においては、熱処理温度は１０００℃であるため、（式１）より、細孔上部を塞ぐ第３窒化物半導体層４１２の厚さは、ｔcov＝５１ｎｍとなる。ｆ＝０．１２５、ｔcov＝５１ｎｍであるため、ｔsemi2＝３０ｎｍは、（式２）を満足している。
すなわち、熱処理工程中に、活性層４０４が、窒化物半導体構造４００の主面４０６に露出し、活性層４０４が熱処理工程でダメージを受けることはない。
一方で、活性層の厚さは、ｔact＝４２．５ｎｍであり、（式５）は満たしていない。
すなわち、図４（ｂ）に示すように、第３窒化物半導体４１２と空孔４１１の界面４３０の位置が、第１窒化物半導体層４０３よりも上の層にあり、空孔４１１の内壁には、活性層側壁４２０が含まれている。
活性層側壁４２０の表面が、第３窒化物半導体４１２で完全に覆われる場合と比較して、表面準位起因の非発光再結合による発光強度の低下が懸念される。しかし、本実施形態の活性層４０４は、緑色で発光するように、Ｉｎ組成が２５％と、青色の発光素子よりも高い割合でＩｎが入っている。
このような高いＩｎ組成を有するＩｎＧａＮの活性層４０４内では、Ｉｎの偏析が生じるため、活性層の側壁の表面準位による非発光再結合がそもそも抑制されている。
ゆえに、第３窒化物半導体４１２と空孔４１１の界面４３０の位置が、第１窒化物半導体層４０３よりも上の層にあり、空孔４１１の内壁には、活性層側壁４２０が含まれていたとしても、発光強度が低下することはない。
また、本実施形態においても、実施形態１と同様、活性層４０４よりも下に位置する半導体層の結晶性が悪化することもないため、本発明の課題に挙げた発光強度の低下（約１／１０の低下）は発生しない。
本発明を適用した本実施形態により、大きく発光強度の低下を引き起こすことなく、活性層の下に光取り出し効率向上のための微細構造を埋め込んだ、高効率ＬＥＤである窒化物半導体発光素子の製造が可能となる。 The nitride semiconductor light emitting device manufactured by the manufacturing process of this embodiment has the following characteristics.
In the present embodiment, since the heat treatment temperature is 1000 ° C., from (Equation 1), the thickness of the third nitride semiconductor layer 412 that closes the upper portion of the pore is t cov = 51 nm. Since f = 0.125 and t cov = 51 nm, t semi2 = 30 nm satisfies (Equation 2).
That is, the active layer 404 is exposed to the main surface 406 of the nitride semiconductor structure 400 during the heat treatment process, and the active layer 404 is not damaged during the heat treatment process.
On the other hand, the thickness of the active layer is t act = 42.5 nm, and (Equation 5) is not satisfied.
That is, as shown in FIG. 4B, the position of the interface 430 between the third nitride semiconductor 412 and the hole 411 is in a layer above the first nitride semiconductor layer 403, and on the inner wall of the hole 411. Includes an active layer sidewall 420.
Compared with the case where the surface of the active layer side wall 420 is completely covered with the third nitride semiconductor 412, there is a concern that the emission intensity is reduced due to non-radiative recombination caused by surface states. However, the active layer 404 of the present embodiment contains In at a higher rate than the blue light-emitting element, with an In composition of 25% so as to emit light in green.
In segregation of In occurs in the InGaN active layer 404 having such a high In composition, non-radiative recombination due to the surface level of the sidewall of the active layer is originally suppressed.
Therefore, the position of the interface 430 between the third nitride semiconductor 412 and the hole 411 is in a layer above the first nitride semiconductor layer 403, and the active layer side wall 420 is included in the inner wall of the hole 411. Even if this is the case, the emission intensity does not decrease.
Also in this embodiment, as in Embodiment 1, the crystallinity of the semiconductor layer located below the active layer 404 is not deteriorated, so that the reduction in emission intensity mentioned in the subject of the present invention (about 1). Does not occur.
According to the present embodiment to which the present invention is applied, a nitride semiconductor light-emitting device that is a high-efficiency LED in which a fine structure for improving light extraction efficiency is embedded under the active layer without causing a significant decrease in light emission intensity. Is possible.

以下に、本発明の実施例について説明する。
［実施例１］
本発明の実施例１では、図５に示した２次元フォトニック結晶を有するＤＦＢ型の面発光レーザである窒化物半導体発光素子の製造方法の構成例について説明する。
ｎ型ＧａＮ基板５０１上に、順に、ｎ型クラッド層５０２である厚さ１ｕｍのｎ型Ａｌ0.09Ｇａ0.91Ｎと、ガイド層５０３である厚さ３００ｎｍのｎ型ＧａＮと、活性層５０４と、ガイド層５０５である厚さ１０ｎｍのｎ型ＧａＮとを、ＭＯＶＰＥ法により結晶成長させる。
本実施例では、ガイド層５０５が、第２窒化物半導体層１０５に相当する。
なお、活性層５０４は、障壁層が厚さ４．０ｎｍのＩｎ0.01Ｇａ0.99Ｎで、井戸層が１．５ｎｍのＩｎ0.09Ｇａ0.91Ｎの、３周期のＭＱＷｓである。発光波長のピークは４０５ｎｍ付近である。
続いて、ＧａＮ層５０４の主面に、直径８０ｎｍ、深さ２４０ｎｍ、周期１８５ｎｍの細孔が三角格子状に配列した２次元フォトニック結晶を形成する。
続いて行う熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｔｅｒ ｐｅｒ ｍｉｎｉｔｕｅｓ）、ＮＨ3流量が５ｓｌｍであり、熱処理温度は、１１００℃である。
ＩＩＩ族原料のＴＭＧは流していない。すなわち、熱処理工程雰囲気のＩＩＩ族／Ｖ族のモル比は０である。 Examples of the present invention will be described below.
[Example 1]
In Example 1 of the present invention, a configuration example of a method for manufacturing a nitride semiconductor light emitting element which is a DFB type surface emitting laser having the two-dimensional photonic crystal shown in FIG. 5 will be described.
On the n-type GaN substrate 501, an n-type Al 0.09 Ga 0.91 N with a thickness of 1 μm as an n-type cladding layer 502, an n-type GaN with a thickness of 300 nm as a guide layer 503, an active layer 504, and a guide The layer 505, n-type GaN having a thickness of 10 nm, is crystal-grown by the MOVPE method.
In this embodiment, the guide layer 505 corresponds to the second nitride semiconductor layer 105.
The active layer 504 is a three-period MQWs of In 0.01 Ga 0.99 N with a barrier layer of 4.0 nm thickness and In 0.09 Ga 0.91 N with a well layer of 1.5 nm. The peak of the emission wavelength is around 405 nm.
Subsequently, a two-dimensional photonic crystal in which pores having a diameter of 80 nm, a depth of 240 nm, and a period of 185 nm are arranged in a triangular lattice pattern is formed on the main surface of the GaN layer 504.
The atmosphere of the subsequent heat treatment step is an N 2 flow rate of 10 slm (standard litter per minute), an NH 3 flow rate of 5 slm, and a heat treatment temperature of 1100 ° C.
Group III raw material TMG is not flowing. That is, the group III / V molar ratio of the heat treatment process atmosphere is zero.

本実施例の構成では、熱処理温度は、１１５０℃であるため、ガイド層５０５のＧａＮがマストランスポートによって移動し、細孔上部が、ＧａＮ５１２で塞がれ、空孔５１１が形成される。空孔５１１が２次元フォトニック結晶層５１３を形成する。
本実施例においては、熱処理雰囲気にｎ型ドーパント原料であるＳｉ2Ｈ6やｐ型ドーパント原料であるＣｐ2Ｍｇを流していないが、ＧａＮ層５１２の導電性を制御するためには、それらの原料を適宜流しても良い。
熱処理温度は、１１５０℃であるため、（式１）より、ＧａＮ５１２の厚さは、ｔcov＝２０ｎｍである。
細孔の面積充填率はｆ＝０．１７であることから、ガイド層５０５の厚さｔsemi2＝１０ｎｍは、（式２）を満足している。
すなわち、熱処理工程中に、活性層５０４が表面に露出しダメージを受けることはない。 In the configuration of this example, since the heat treatment temperature is 1150 ° C., the GaN of the guide layer 505 is moved by the mass transport, and the upper part of the pores is blocked with GaN 512 to form the holes 511. The holes 511 form a two-dimensional photonic crystal layer 513.
In this embodiment, Si 2 H 6 that is an n-type dopant material and Cp 2 Mg that is a p-type dopant material are not flowed in the heat treatment atmosphere, but in order to control the conductivity of the GaN layer 512, The raw material may be appropriately flowed.
Since the heat treatment temperature is 1150 ° C., from (Equation 1), the thickness of GaN 512 is t cov = 20 nm.
Since the area filling factor of the pores is f = 0.17, the thickness t semi2 = 10 nm of the guide layer 505 satisfies (Equation 2).
That is, the active layer 504 is not exposed to the surface and damaged during the heat treatment process.

また、本実施例の構成は、活性層５０４の厚さはｔact＝１２．５ｎｍであるため、ガイド層５０５の厚さｔsemi2＝１０ｎｍは、（式５）と（式６）のいずれをも満足している。
ゆえに、本実施例において、熱処理工程後、細孔上部を塞ぐＧａＮ５１２が、活性層側壁も覆う構造となる。
熱処理工程後、ガイド層５０５とＧａＮ５１２で形成される主面上に、順に、ガイド層５２１である厚さ６０ｎｍのＧａＮ、電子ブロック層５２２である厚さ２０ｎｍのｐ型Ａｌ0.16Ｇａ0.84Ｎ、クラッド層５１５である厚さ８００ｎｍのｐ型Ａｌ0.08Ｇａ0.92Ｎ、コンタクト層５１６である厚さ５０ｎｍであるｐ型ＧａＮを、ＭＯＶＰＥ法により結晶成長させる。
続いて、ｎ型ＧａＮ基板５０１の裏面にｎ側の電極５１７であるＩＴＯをスパッタにより形成し、ｐ側のコンタクト層５１６の表面に電極５１８であるＮｉ／Ａｕ／Ｔｉ／Ａｕを形成する。ｐ側の電極５１８を導電性のヒートシンクに実装する。 Further, in the configuration of this example, since the thickness of the active layer 504 is t act = 12.5 nm, the thickness t semi2 = 10 nm of the guide layer 505 is either of (Expression 5) or (Expression 6). Is also satisfied.
Therefore, in this embodiment, after the heat treatment step, the GaN 512 that closes the upper part of the pores has a structure that covers the side wall of the active layer.
After the heat treatment step, on the main surface formed by the guide layer 505 and the GaN 512, the guide layer 521 is a 60 nm thick GaN, the electron blocking layer 522 is a 20 nm thick p-type Al 0.16 Ga 0.84 N, and a cladding. The p-type Al 0.08 Ga 0.92 N with a thickness of 800 nm as the layer 515 and the p-type GaN with a thickness of 50 nm as the contact layer 516 are grown by MOVPE.
Subsequently, ITO as the n-side electrode 517 is formed on the back surface of the n-type GaN substrate 501 by sputtering, and Ni / Au / Ti / Au as the electrode 518 is formed on the surface of the p-side contact layer 516. The p-side electrode 518 is mounted on a conductive heat sink.

本実施例の製造工程により、作製した窒化物半導体発光素子は、以下のような特徴を有する。
本実施例では、活性層５０４の形成より前には、空孔５１１を活性層５０４の下に形成するためのマストランスポートを生じさせていない。
すなわち、活性層５０４よりも下に位置する半導体層の結晶性が悪化することもないため、本発明の課題に挙げたような、発光強度の低下（約１／１０の低下）は発生しない。
活性層５０４の発光強度の低下としては、細孔の面積充填率ｆ＝０．１７の分だけ発光強度が低下するのみ、すなわち、発光強度の低下は約８３％に抑えることができる。レーザ発振には十分なゲインが保たれている。
また、熱処理後、活性層側壁は、ＧａＮ５１２で埋め込まれているので、表面準位による非発光再結合は十分抑制できる。
さらに、活性層側壁を含む細孔上部がＧａＮ５１２で埋め込まれることにより、ｎ型ＧａＮ基板５０１に対して垂直方向の光分布が、活性層５０４付近に光強度ピークを有する、分離閉じ込めヘテロ構造（ＳＣＨ構造）となる。
すなわち、本実施例で示した製造方法により作製した窒化物半導体発光素子は、２次元フォトニック結晶を有するＤＦＢ型の面発光レーザとして機能する。 The nitride semiconductor light emitting device manufactured by the manufacturing process of this example has the following characteristics.
In this embodiment, prior to the formation of the active layer 504, mass transport for forming the holes 511 under the active layer 504 is not generated.
That is, since the crystallinity of the semiconductor layer located below the active layer 504 is not deteriorated, the reduction in emission intensity (decrease of about 1/10) as mentioned in the subject of the present invention does not occur.
As a decrease in the emission intensity of the active layer 504, only the emission intensity is reduced by the area filling factor f = 0.17 of the pores, that is, the decrease in the emission intensity can be suppressed to about 83%. A sufficient gain is maintained for laser oscillation.
In addition, after the heat treatment, the active layer side wall is embedded with GaN 512, so that non-radiative recombination due to surface states can be sufficiently suppressed.
Furthermore, since the upper part of the pore including the active layer side wall is filled with GaN 512, the light distribution in the direction perpendicular to the n-type GaN substrate 501 has a light confinement heterostructure (SCH) having a light intensity peak near the active layer 504. Structure).
That is, the nitride semiconductor light emitting device manufactured by the manufacturing method shown in this example functions as a DFB type surface emitting laser having a two-dimensional photonic crystal.

［実施例２］
本発明を適用した実施例２における窒化物半導体発光素子の製造方法を説明する。
特に、本実施例では、図６に示した高い光取り出し効率を有する青紫色ＬＥＤの製造方法の構成例について説明する。
本実施例では、実施例１の製造方法と重複するところが多いため、実施例１の製造方法と異なる部分を説明する。
本実施例は、高効率ＬＥＤであるので、クラッド層が不要である。
ｎ型ＧａＮ基板６０１上に、順に、ＧａＮ層６０３である厚さ５００ｎｍのｎ型ＧａＮと、活性層６０４と、ＧａＮ層６０５である厚さ４０ｎｍのｎ型ＧａＮとを、ＭＯＶＰＥ法により結晶成長させる。
本実施例では、ＧａＮ層６０５が、第２窒化物半導体層１０５に相当する。
なお、活性層６０４は、障壁層が厚さ５．０ｎｍのＩｎ0.01Ｇａ0.99Ｎで、井戸層が厚さ２．５ｎｍのＩｎ0.09Ｇａ0.91Ｎの、６周期のＭＱＷｓである。発光波長のピークは４０５ｎｍ付近である。 [Example 2]
A method for manufacturing a nitride semiconductor light emitting device in Example 2 to which the present invention is applied will be described.
In particular, in this embodiment, a configuration example of a method for manufacturing a blue-violet LED having a high light extraction efficiency shown in FIG. 6 will be described.
In this embodiment, since there are many overlaps with the manufacturing method of the first embodiment, the differences from the manufacturing method of the first embodiment will be described.
Since the present embodiment is a high-efficiency LED, no cladding layer is required.
On the n-type GaN substrate 601, an n-type GaN having a thickness of 500 nm, which is a GaN layer 603, an active layer 604, and an n-type GaN having a thickness of 40 nm, which is a GaN layer 605, are sequentially grown by MOVPE. .
In this embodiment, the GaN layer 605 corresponds to the second nitride semiconductor layer 105.
The active layer 604 is a six-period MQWs in which the barrier layer is In 0.01 Ga 0.99 N with a thickness of 5.0 nm and the well layer is In 0.09 Ga 0.91 N with a thickness of 2.5 nm. The peak of the emission wavelength is around 405 nm.

続いて、ＧａＮ層６０４の主面に、細孔を形成する。
細孔の配列は、配光特性が良くなるようにランダムであり、細孔のサイズは、直径１５０ｎｍ、深さ３００ｎｍ、平均的な面積充填率はｆ＝０．３とした。
続いて行う熱処理工程の雰囲気は、Ｎ2流量が１０ｓｌｍ、ＮＨ3流量が８ｓｌｍであり、熱処理温度は、９６０℃である。
ＩＩＩ族原料のＴＭＧは流していない。すなわち、熱処理工程雰囲気のＩＩＩ族／Ｖ族のモル比は０である。
熱処理温度は、９６０℃であるため、（式１）より、ＧａＮ６１２の厚さは、ｔcov＝５９ｎｍである。
細孔の面積充填率はｆ＝０．３であることから、ガイド層６０５の厚さｔsemi2＝４０ｎｍは、（式２）を満足している。
すなわち、熱処理工程中に、活性層６０４が表面に露出しダメージを受けることはない。
（式５）と（式６）に関して、ｆ＝０．３、ｔcov＝５９ｎｍ、ｔact＝４０ｎｍであるので本実施例は、（式５）と（式６）を満足している。 Subsequently, pores are formed in the main surface of the GaN layer 604.
The arrangement of the pores was random so as to improve the light distribution characteristics, the pore size was 150 nm in diameter, the depth was 300 nm, and the average area filling factor was f = 0.3.
The atmosphere of the subsequent heat treatment step is an N 2 flow rate of 10 slm, an NH 3 flow rate of 8 slm, and a heat treatment temperature of 960 ° C.
Group III raw material TMG is not flowing. That is, the group III / V molar ratio of the heat treatment process atmosphere is zero.
Since the heat treatment temperature is 960 ° C., from (Equation 1), the thickness of GaN 612 is t cov = 59 nm.
Since the area filling rate of the pores is f = 0.3, the thickness t semi2 = 40 nm of the guide layer 605 satisfies (Equation 2).
That is, the active layer 604 is not exposed to the surface and damaged during the heat treatment process.
Regarding (Expression 5) and (Expression 6), since f = 0.3, t cov = 59 nm, and t act = 40 nm, this example satisfies (Expression 5) and (Expression 6).

熱処理工程後、ガイド層６０５とＧａＮ６１２で形成される主面上に、順に、電子ブロック層６２２である厚さ２０ｎｍのｐ型Ａｌ0.16Ｇａ0.84Ｎ、ＧａＮ層６１５である厚さ２０ｎｍのｐ型ＧａＮ、コンタクト層６１６である厚さ２０ｎｍであるｐ型ＧａＮを、ＭＯＶＰＥ法により結晶成長させる。
続いて、ｎ型ＧａＮ基板６０１の裏面にｎ側の電極６１７であるＴｉ／Ａｌ／Ｎｉ／Ａｕを蒸着により形成し、ｐ側のコンタクト層６１６の表面に電極６１８であるＩＴＯを形成する。
本発明により、大きく発光強度の低下を引き起こすことなく、活性層の下に光取り出し効率向上のための微細構造を埋め込んだ、高効率な青紫色ＬＥＤである窒化物半導体発光素子の製造が可能となる。 After the heat treatment step, on the main surface formed of the guide layer 605 and the GaN 612, the electron blocking layer 622 is a 20 nm thick p-type Al 0.16 Ga 0.84 N, and the GaN layer 615 is a 20 nm thick p-type GaN. The p-type GaN having a thickness of 20 nm which is the contact layer 616 is crystal-grown by the MOVPE method.
Subsequently, Ti / Al / Ni / Au as the n-side electrode 617 is formed on the back surface of the n-type GaN substrate 601 by vapor deposition, and ITO as the electrode 618 is formed on the surface of the p-side contact layer 616.
According to the present invention, it is possible to manufacture a nitride semiconductor light emitting device that is a highly efficient blue-violet LED in which a fine structure for improving light extraction efficiency is embedded under the active layer without causing a significant decrease in light emission intensity. Become.

１００：窒化物半導体構造
１０１：基板
１０２：クラッド層
１０３：第１窒化物半導体層
１０４：活性層
１０５：第２窒化物半導体層
１０６：主面
１０７：エッチングマスク
１０８：開口
１０９：細孔
１１０：細孔上部
１１１：空孔
１１２：第３窒化物半導体 100: nitride semiconductor structure 101: substrate 102: clad layer 103: first nitride semiconductor layer 104: active layer 105: second nitride semiconductor layer 106: main surface 107: etching mask 108: opening 109: pore 110: Upper portion of pore 111: Hole 112: Third nitride semiconductor

Claims (6)

窒化物半導体発光素子の製造方法であって、
基板上に、順に第１窒化物半導体層と、活性層とを結晶成長させ、前記活性層の上に、第２窒化物半導体層を、結晶成長により形成した窒化物半導体構造を用意する工程と、
前記窒化物半導体構造の前記第２窒化物半導体層側の主面に、前記活性層を貫通して前記第１窒化物半導体層まで到達する複数の細孔を形成する工程と、
前記窒化物半導体構造を、熱処理温度が９５０℃以上の窒素元素を含む雰囲気で熱処理し、マストランスポートを生じさせることにより、
前記第２窒化物半導体層から移動する第３窒化物半導体で、少なくとも前記活性層を貫通する細孔を含む、前記第２窒化物半導体層に形成された細孔を塞ぐ熱処理工程と、
を有し、前記第２窒化物半導体層にＩｎＧａＮ、もしくは、ＧａＮのいずれかの材料が用いられ、マストランスポートにより前記第２窒化物半導体層から移動する第３窒化物半導体がＧａＮであることを特徴とする窒化物半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device, comprising:
Providing a nitride semiconductor structure in which a first nitride semiconductor layer and an active layer are sequentially grown on a substrate, and a second nitride semiconductor layer is formed on the active layer by crystal growth; ,
Forming a plurality of pores that penetrate the active layer and reach the first nitride semiconductor layer on a main surface of the nitride semiconductor structure on the second nitride semiconductor layer side;
By heat-treating the nitride semiconductor structure in an atmosphere containing a nitrogen element having a heat treatment temperature of 950 ° C. or higher to generate mass transport,
A heat treatment step of closing the pores formed in the second nitride semiconductor layer, including at least pores penetrating the active layer, in the third nitride semiconductor moving from the second nitride semiconductor layer;
And the second nitride semiconductor layer is made of either InGaN or GaN, and the third nitride semiconductor moving from the second nitride semiconductor layer by mass transport is GaN. A method for producing a nitride semiconductor light emitting device characterized by the above. 前記熱処理工程は、該熱処理工程を行う雰囲気におけるＩＩＩ／Ｖ族モル比が前記窒化物半導体構造を用意する工程の前記結晶成長の雰囲気におけるＩＩＩ／Ｖ族モル比よりも小さく、
前記熱処理工程前の前記第２窒化物半導体層の厚さをｔｓｅｍｉ２とし、
前記細孔の前記主面の面内方向の面積充填率をｆ、前記第３窒化物半導体の厚さをｔｃｏｖ、としたとき、
前記ｔｓｅｍｉ２が、次の関係式を満足することを特徴とする請求項１に記載の窒化物半導体発光素子の製造方法。

ｔｓｅｍｉ２≧ｆｔｃｏｖ／（１−ｆ）
In the heat treatment step, the III / V group molar ratio in the atmosphere in which the heat treatment step is performed is smaller than the III / V group molar ratio in the crystal growth atmosphere in the step of preparing the nitride semiconductor structure,
The thickness of the second nitride semiconductor layer before the heat treatment step is t semi2 ,
When the area filling rate in the in-plane direction of the main surface of the pore is f, and the thickness of the third nitride semiconductor is t cov ,
2. The method for manufacturing a nitride semiconductor light emitting device according to claim 1, wherein the t semi2 satisfies the following relational expression.

t semi2 ≧ ft cov / (1-f)
前記ｔｓｅｍｉ２は、前記活性層の厚さをｔａｃｔとしたとき、
前記ｔａｃｔは、

ｔｓｅｍｉ２≦｛ｔｃｏｖ／（１−ｆ）−ｔａｃｔ｝の関係式を満足し、かつ、

ｔａｃｔ≦ｔｃｏｖの関係式

を満足することを特徴とする請求項２に記載の窒化物半導体発光素子の製造方法。 The t semi2 is when the thickness of the active layer is t act ,
The t act is

satisfying a relational expression of t semi2 ≦ {t cov / (1-f) −t act }, and

Relational expression of t act ≦ t cov

The method of manufacturing a nitride semiconductor light emitting element according to claim 2, wherein: 前記細孔を周期的に配列し、１次元フォトニック結晶、もしくは、２次元フォトニック結晶のいずれかを形成することを特徴とする請求項１から３のいずれか１項に記載の窒化物半導体発光素子の製造方法。   4. The nitride semiconductor according to claim 1, wherein the pores are periodically arranged to form either a one-dimensional photonic crystal or a two-dimensional photonic crystal. 5. Manufacturing method of light emitting element. 窒化物半導体発光素子であって、
基板上に、順に第１窒化物半導体層と、活性層と、ＩｎＧａＮ、もしくは、ＧａＮのいずれかの材料による第２窒化物半導体層とが積層された窒化物半導体構造を備え、
前記窒化物半導体構造の前記第２窒化物半導体層側の主面に、前記活性層を貫通して前記第１窒化物半導体層まで到達する複数の空孔が形成され、
マストランスポートにより、前記第２窒化物半導体層から移動するＧａＮによる第３窒化物半導体で、少なくとも前記活性層を貫通する空孔を含む、前記第２窒化物半導体層に形成された空孔が埋め込まれ、
前記活性層のバンドギャップが、前記第３窒化物半導体のバンドギャップよりも小さく構成された構造を有することを特徴とする窒化物半導体発光素子。 A nitride semiconductor light emitting device,
A nitride semiconductor structure in which a first nitride semiconductor layer, an active layer, and a second nitride semiconductor layer made of either InGaN or GaN are sequentially stacked on a substrate,
A plurality of holes that penetrate through the active layer and reach the first nitride semiconductor layer are formed in the main surface of the nitride semiconductor structure on the second nitride semiconductor layer side,
A vacancy formed in the second nitride semiconductor layer is a third nitride semiconductor made of GaN moving from the second nitride semiconductor layer by the mass transport and includes at least a vacancy penetrating the active layer. Embedded,
A nitride semiconductor light emitting device having a structure in which a band gap of the active layer is smaller than a band gap of the third nitride semiconductor. 前記第３窒化物半導体と前記空孔の界面が、前記第１窒化物半導体層にあり、
前記活性層の厚さをｔａｃｔとし、前記第３窒化物半導体の厚さをｔｃｏｖ、としたとき、次の関係式を満足することを特徴とする請求項５に記載の窒化物半導体発光素子。

ｔａｃｔ≦ｔｃｏｖ The interface between the third nitride semiconductor and the vacancy is in the first nitride semiconductor layer,
6. The nitride semiconductor light emitting device according to claim 5, wherein when the thickness of the active layer is t act and the thickness of the third nitride semiconductor is t cov , the following relational expression is satisfied. element.

t act ≦ t cov
JP2011282735A 2011-12-26 2011-12-26 Nitride semiconductor light-emitting element and manufacturing method of the same Pending JP2013135016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011282735A JP2013135016A (en) 2011-12-26 2011-12-26 Nitride semiconductor light-emitting element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011282735A JP2013135016A (en) 2011-12-26 2011-12-26 Nitride semiconductor light-emitting element and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013135016A true JP2013135016A (en) 2013-07-08

Family

ID=48911539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011282735A Pending JP2013135016A (en) 2011-12-26 2011-12-26 Nitride semiconductor light-emitting element and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013135016A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840139A1 (en) * 2019-12-16 2021-06-23 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840139A1 (en) * 2019-12-16 2021-06-23 Kyoto University Surface-emitting laser device and method for manufacturing surface-emitting laser device

Similar Documents

Publication Publication Date Title
US8835902B2 (en) Nano-structured light-emitting devices
JP3852000B2 (en) Light emitting element
US8890184B2 (en) Nanostructured light-emitting device
CN103715314B (en) Nitride semiconductor photogenerator and preparation method thereof
US8791025B2 (en) Method of producing microstructure of nitride semiconductor and photonic crystal prepared according to the method
JP2008218746A (en) Group iii nitride-system semiconductor light-emitting device
JP2008117922A (en) Semiconductor light-emitting element, and its manufacturing method
JP2019012744A (en) Semiconductor light-emitting element and manufacturing method thereof
JP6686172B2 (en) Nitride semiconductor light emitting device
JP2006128661A (en) Nitride series semiconductor laser
JP2003092426A (en) Nitride compound semiconductor light emitting element and its manufacturing method
US8885683B2 (en) Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
KR101368687B1 (en) Manufacturing Method of nitride semiconductor light emitting device using superlattice structure
JP6486401B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP5858659B2 (en) Photonic crystal surface emitting laser and manufacturing method thereof
JP2009224370A (en) Nitride semiconductor device
JP2019033284A (en) Semiconductor light-emitting device and method for manufacturing the same
JP2013135016A (en) Nitride semiconductor light-emitting element and manufacturing method of the same
JP2007184433A (en) Semiconductor laminated structure, and semiconductor element formed thereon
KR101303589B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
KR101600783B1 (en) Method of fabricating light emitting diode with high efficiency
JP2009224704A (en) Nitride semiconductor light-emitting device, epitaxial wafer, and method of manufacturing the nitride semiconductor light-emitting device
JP2013135013A (en) Distributed-feedback nitride semiconductor photonic crystal laser manufacturing method
JP2011187993A (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2008227095A (en) Nitride semiconductor laser

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20131212