JP2013135004A - 成膜方法 - Google Patents
成膜方法 Download PDFInfo
- Publication number
- JP2013135004A JP2013135004A JP2011282562A JP2011282562A JP2013135004A JP 2013135004 A JP2013135004 A JP 2013135004A JP 2011282562 A JP2011282562 A JP 2011282562A JP 2011282562 A JP2011282562 A JP 2011282562A JP 2013135004 A JP2013135004 A JP 2013135004A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- discharge power
- film formation
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】基板などの被処理物にダメージを与えることなく所望の膜厚を得ることができる成膜方法を提供する。
【解決手段】基板1(被処理物の一例)の同一箇所に、少なくとも2回成膜する成膜方法であって、所定の膜厚を1回の成膜で得るための放電電力を基準としたとき、その基準となる放電電力よりも低い放電電力で基板1に1回目の成膜を行った後に、前記1回目の成膜時の放電電力よりも高い放電電力で、前前基板1に2回目の成膜を行う。
【選択図】図1
【解決手段】基板1(被処理物の一例)の同一箇所に、少なくとも2回成膜する成膜方法であって、所定の膜厚を1回の成膜で得るための放電電力を基準としたとき、その基準となる放電電力よりも低い放電電力で基板1に1回目の成膜を行った後に、前記1回目の成膜時の放電電力よりも高い放電電力で、前前基板1に2回目の成膜を行う。
【選択図】図1
Description
本発明は、被処理物の表面に成膜する成膜方法に関するものである。
真空プロセスによる薄膜の製造は、半導体デバイス、太陽電池、テレビ用ディスプレイ又は光学素子などの色々な分野で利用されている。薄膜の製造法には、電子ビーム蒸着法、熱蒸着法、CVD法、スパッタリング法などがある。これらのうちでも、特にスパッタリング法は、その簡便さ及び成膜速度の高速性などから、広く用いられている。
スパッタリング法の一手法として、ターゲット物質との反応性を有するガス(反応性ガス)をスパッタリングガスに混入させて、ターゲット物質と反応性ガスとの反応物質を被処理物の表面に堆積させる、いわゆる反応性スパッタリングがある。この手法は、誘電体や窒化膜などの絶縁性物質の薄膜を製造する場合に高速及び低温での成膜が可能であるという点で特に優れており、半導体デバイスの表面保護膜の作製などにおいて実用化されている。
スパッタリング装置は、装置筐体に固定されたターゲットに対向する対向部において被処理物がどのように動作するかによって、幾つかの方式に分かれる。具体的には、ターゲットの前方を被処理物が一方向に移動していく通過方式がある。通常、通過方式の場合は、長方形あるいは円筒型のターゲットが用いられる。その他の方式としては、ターゲットの前方で被処理物が回転する回転方式があり、この回転方式の場合は、通常、円筒型のターゲットが用いられる。また、ターゲットの前方に1個の被処理物を設置する方式もあり、この方式は、被処理物が基板の場合は枚葉式と呼ばれる。この方式の場合も回転方式と同様に、通常、円筒型のターゲットが用いられる。成膜品の量産に用いられる大型装置では、ターゲットのサイズが大きくなる。特に通過方式は量産機として広く使用されており、長さ1m以上のターゲットが用いられる場合もある。
これらの装置を用いて、被処理物の表面に所望の厚みを有する薄膜を堆積させるためには、スパッタリングする際の成膜条件を決定する必要がある。例えば光学的特性などの特性を所望のものとするためには、膜厚の管理が重要であり、成膜条件が重要となる。
通過方式の場合の主な成膜条件としては、放電電力、被処理物の搬送速度又は真空チャンバーの真空度(成膜圧力)などがある。2種類以上の反応性ガスを用いる反応性スパッタリングの場合は、さらに、反応性ガスの流量及びガス比率なども主な成膜条件となる。
通常、成膜条件を決定するときには、事前実験を行う。事前実験では、まず、上記した成膜条件を理論的な計算や過去の実績などに基づいて設定した後、実際にサンプルに成膜して、それによって形成された膜の厚みを実測することで、放電電力と成膜速度との関係(成膜条件)を把握する。このような事前実験などを踏まえて所望の膜厚を確保できる成膜条件を決定し、量産時に、その決定された成膜条件を利用して成膜を行う。
膜厚に大きく作用する因子としては放電電力があり、放電電力と膜厚は比例関係が強い。例えば、被処理物の搬送速度を一定速度V[mm/s]に設定して、10kWで放電した場合に膜厚が100nmとなるとき、5kWで放電した場合の膜厚は50nmとなる。
膜厚に大きく作用する他の因子としては被処理物の搬送速度があり、被処理物の搬送速度と膜厚との関係は反比例関係となる。例えば、被処理物の搬送速度を上記例の半分であるV/2[mm/s]に設定して、上記例と同様に10kWで放電した場合、1回の成膜により得られる膜厚は、搬送速度に反比例して200nmとなる。
以上のように、膜厚は、放電電力および被処理物の搬送速度のそれぞれに比例又は反比例する。したがって、放電電力および被処理物の搬送速度の少なくとも一方を調整して、所望の膜厚を得るための成膜条件を決定することが重要になる。
一方、事前実験などを踏まえて成膜条件を決定しても、量産時に、例えば時間の経過とともにターゲットの組成などが変化していき、所望の膜厚が得られなくなるという問題がある。そこで、実際に形成される薄膜の厚みが所望の値となるように、薄膜製造時に膜厚を管理する方法が提案されている。
例えば特許文献1には、膜厚を管理するために、量産時に、先行する基板に堆積した薄膜の厚みを測定し、その測定された膜厚をフィードバックして、後続する基板に対する成膜条件を補正する方法が提案されている。以下、この特許文献1に提案されているスパッタリング装置を具体的に説明する。
図4は、特許文献1に記載されたスパッタリング装置を示す図である。このスパッタリング装置100では、第1の真空容器101において1枚目の基板102に対して成膜が行われ、その成膜が行われた1枚目の基板102が、膜厚測定手段104が設けられた第2の真空容器103へ搬送されて、そこで1枚目の基板102に堆積している薄膜の厚みが測定される。さらに、2枚目の基板102についても1枚目の基板102と同様に成膜と膜厚測定が行われる。そして、1枚目と2枚目の基板102にそれぞれ堆積している薄膜のそれぞれの厚みの測定結果がフィードバックされて、3枚目の基板102に対する成膜条件が補正される。
また、成膜速度の高速化を目的として、目標の膜厚になるまで複数回成膜を行うことも提案されている。
しかしながら、上記特許文献1に記載されているスパッタリング装置を用いた成膜、及び、複数回の成膜のいずれにおいても、被処理物の表面がダメージを受けてしまい、膜厚の精度などが低下する場合がある。
本発明は、上記問題に鑑みて本発明者らの鋭意努力の結果なされたものであり、基板などの被処理物にダメージを与えることなく所望の膜厚を得ることができる成膜方法を提供することを目的とする。
上記目的を達成するために、本発明の成膜方法は、被処理物の同一箇所に、少なくとも2回成膜する成膜方法であって、所定の膜厚を1回の成膜で得るための放電電力を基準としたとき、その基準となる放電電力よりも低い放電電力で被処理物に1回目の成膜を行った後に、前記1回目の成膜時の放電電力よりも高い放電電力で、前記被処理物に2回目の成膜を行うことを特徴とする。
本発明によれば、基板などの被処理物へのダメージを軽減することができ、かつ所定の膜厚を精度よく確保することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。但し、同じ構成要素には同じ符号を付して、重複する説明を省略する場合もある。また、図面は、理解し易くするために、それぞれの構成要素を主体に概念的に示している。また、この実施の形態において、薄膜製造装置の構成、被処理物の材料、ガスの成分、膜厚の数値又は放電電力の数値などは、一例であって特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。
この実施の形態では、薄膜を堆積させる被処理物として、基板1を例に説明する。図1は本発明の実施の形態における薄膜製造装置20の一構成例の概念を示す平面図である。図1は、薄膜製造装置20に投入された基板1に未だ成膜が行われていない状態を示している。
図1に示すように、この薄膜製造装置20は、成膜用真空チャンバー2を備える。この成膜用真空チャンバー2内で、基板1に成膜が行われる。この薄膜製造装置20は、成膜用真空チャンバー2内に投入された同一の基板1に対し、少なくとも2回のスパッタリングによって所定の厚みの薄膜を堆積させる構成となっている。
そして、本発明は、詳細は後述するが、1回目の成膜時に薄い膜厚で成膜した後、2回目の成膜時に1回目で形成された膜上(1回目の成膜と同一箇所)に成膜することで、高い電圧で加速されたスパッタリング粒子やイオンや電子が基板1(被処理物)の表面に高エネルギを持ったまま衝突して、耐熱性や強度が低い基板1にダメージを与えることを防ぐことができるものである。
成膜用真空チャンバー2には、図示していないが、真空排気手段及びガス導入手段が設けられている。この薄膜製造装置20は、その真空排気手段又はガス導入手段によって、成膜用真空チャンバー2内の圧力及び真空度を調整できるように構成されている。
また、成膜用真空チャンバー2の内部にはターゲット3が配置され、且つ固定されている。ターゲット3には、電極4が固着されている。電極4には、電源5が電気的に接続されている。電源5は、直流電圧、交流電流または高周波電圧などを電極4へ供給することにより、所定の放電電力をターゲット3に供給する。
また、この薄膜製造装置20は、電力設定手段の一例として演算装置6を備えている。演算装置6は、ターゲット3へ供給される放電電力の値を、制御用電源値として電源5に設定する。例えば電源5から電極4に直流電圧が印加される場合、電源5は、演算装置6により制御用電源値として設定された放電電力がターゲット3に供給されるように、電極4に印加する電圧を制御する。
この実施の形態では、演算装置6が、基板1において所望の膜厚を1回の成膜で得るための放電電力を基準としたとき、その基準となる放電電力よりも低い放電電力の値を制御用電源値として、電源5に設定する。さらに、この実施の形態では、1回目の成膜が行われた基板1に対する2回目の成膜時に、電力設定手段の一例である演算装置6が、1回目の成膜時の放電電力よりも高い放電電力の値を、制御用電源値として電源5に設定する。1回目の成膜時、2回目の成膜時などの各成膜時に電源5に設定する放電電力のデータは、記憶手段13に記憶されている。演算装置6は、その記憶手段13に記憶されている放電電力の値を読み出して、その読み出した放電電力の値を電源5に設定する。
成膜用真空チャンバー2の内部には、基板1を搬送するための搬送部の一例として、成膜側コンベヤ7が設置されている。この成膜側コンベヤ7により、ターゲット3に対向する対向部を成膜時(スパッタリング時)に基板1が通過する。すなわち、この薄膜製造装置20においては、成膜時にターゲット3の対向部を基板1が通過する通過方式のスパッタリングが実施される。この薄膜製造装置20では、奇数回目の成膜時に、図1に図示された「行き」の方向に基板1が搬送されて、ターゲット3の対向部を通過する。また、偶数回目の成膜時に、図1に図示された「帰り」の方向に基板1が搬送されて、ターゲット3の対向部を通過する。この薄膜製造装置20では、「帰り」の方向は「行き」の方向の反対方向である。なお、この実施の形態では通過方式のスパッタリングを例に説明を行うが、回転方式や枚葉式などの他の方式のスパッタリングにおいても本発明は実施可能である。
さらに成膜用真空チャンバー2には、膜厚測定手段8が設けられている。ターゲット3の対向部を通過して成膜が行われた基板1は、その後、膜厚測定手段8による膜厚の測定が可能な位置に、成膜側コンベヤ7によって搬送される。膜厚測定手段8は、基板1に形成された膜厚を成膜用真空チャンバー2内で測定する。膜厚測定手段8は、読み取った膜厚のデータ(測定結果)を演算装置6へ送信する。膜厚測定手段8による膜厚測定が行われた基板1は、図1に図示された「帰り」の方向に搬送される。そして、ターゲット3の対向部を再び通過する基板1に対して、2回目の成膜が行われる。
膜厚測定手段8から膜厚のデータを受信した演算装置6は、その受信した膜厚のデータを基に成膜条件を補正する。詳しくは、記憶手段13に膜厚と成膜条件との関係を表すデータが記憶されており、条件変更手段の一例である演算装置6が、膜厚測定手段8の測定結果と、記憶手段13に記憶されている膜厚と成膜条件との関係とを基に成膜条件を補正する。そして、その補正後の成膜条件により、記憶手段13に記憶されている成膜条件を更新する。
ここで、膜厚と成膜条件との関係とは、例えば膜厚と放電電力との関係や、膜厚と被処理物である基板1の搬送速度(トレイ搬送速度)との関係である。既に述べたように膜厚は放電電力および基板1の搬送速度(トレイ搬送速度)のそれぞれに比例又は反比例するので、それらの比例関係又は反比例関係と測定した膜厚とに基づいて、放電電力および搬送速度の少なくとも一方を、所望の膜厚を得るのに最適な値に調整することができる。
成膜用真空チャンバー2は、ゲートバルブ9を介して基板出し入れ用真空チャンバー10に連結されている。基板出し入れ用真空チャンバー10には、図示していないが、基板出し入れ用のゲートバルブが備え付けられている。基板出し入れ用真空チャンバー10は、その基板出し入れ用のゲートバルブを通じて搬送トレイ11を当該基板出し入れ用真空チャンバー10内に投入することができ、かつ、その投入された搬送トレイ11を当該基板出し入れ用真空チャンバー10内に設置された基板投入側コンベヤ12上に載置することができるように構成されている。また、基板出し入れ用真空チャンバー10には、図示していないが、真空排気手段が設けられている。
この薄膜製造装置20は、基板1を載せた搬送トレイ11が基板投入側コンベヤ12に乗せられた後、ゲートバルブ9が開放されると、基板投入側コンベヤ12から成膜側コンベヤ7に搬送トレイ11が乗り移ることができる構成となっている。
基板投入側コンベヤ12と成膜側コンベヤ7のそれぞれの駆動源は、この実施の形態では、電動モータ(図示せず)である。この薄膜製造装置20は、基板投入側コンベヤ12と成膜側コンベヤ7のそれぞれの電動モータを、正回転又は逆回転させることで、基板1が載せられた搬送トレイ11を、図1に図示された「行き/帰り」の方向に移動させることが可能な構成となっている。なお、成膜用真空チャンバー2および基板出し入れ用真空チャンバー10内で基板1を搬送する搬送部の駆動源は、電動モータに限定されるものではない。また、ゲートバルブ9を介して連結されている基板出し入れ用真空チャンバー10および成膜用真空チャンバー2内に設置する搬送部の構成は、特に限定されるものではなく、基板出し入れ用真空チャンバー10へ投入された基板1を、基板出し入れ用真空チャンバー10および成膜用真空チャンバー2内で所定の方向へ移動させて所定の位置まで運ぶことができる構成であればよい。
以上のように、この実施の形態における薄膜製造装置20は、成膜用真空チャンバー2内に投入された同一の基板1に所望の厚みを有する薄膜を堆積させる際に、電力設定手段の一例である演算装置6により、放電電力を設定する。具体的には、演算装置6により、所定の膜厚を1回の成膜で得るための放電電力を基準としたとき、1回目の成膜時にはその基準となる放電電力よりも低い放電電力を設定し、2回目の成膜時には1回目の成膜時の放電電力よりも高い放電電力を設定する。
さらに、この実施の形態では、基板1へのダメージを軽減するために、表1を用いて後述する成膜条件で1回目の成膜が行われるように、放電電力を設定する。
以下、薄膜製造装置20による成膜方法の一例を、図1〜図3を用いて説明する。図2は、薄膜製造装置20による成膜の各工程を示すフローチャートである。また、図3は、薄膜製造装置20の膜厚測定時における状態を示している。ここでは、2回の反応性スパッタリングによって、アモルファスシリコンを表面に成膜したシリコン基板上に、膜厚100nmの窒化膜を堆積させる場合を例に説明する。
まず、図示していない基板搬送手段を用いて、基板1を載せた搬送トレイ11が基板出し入れ用真空チャンバー10内に投入された後、基板出し入れ用のゲートバルブ(図示せず)が閉じられて、所定の真空圧になるように、真空排気手段(図示せず)によって基板出し入れ用真空チャンバー10内のガスの排気が行われる。ここで、要求される膜質にもよるが、排気後の真空圧の目安は、1×10−4Pa〜5×10−3Pa程度である。
基板出し入れ用真空チャンバー10が所定の真空圧に達すると、ゲートバルブ9が開かれて、搬送トレイ11が基板投入側コンベヤ12から成膜側コンベヤ7へ移動した後、ゲートバルブ9が閉じられる。その後、所望の成膜圧力になるように、真空排気手段(図示せず)による成膜用真空チャンバー2内のガスの排気と、ガス導入手段(図示せず)によるスパッタリングガスと反応性ガスの成膜用真空チャンバー2内への流入が行われる。ここで、成膜時の真空度の目安は、0.6Pa〜1.0Pa程度である。また、反応性ガスは、ターゲット3と反応性を有するガスである。
成膜時に成膜用真空チャンバー2内に導入するスパッタリングガスには、一般的にAr(アルゴン)が用いられる。また、成膜時に成膜用真空チャンバー2内に導入する反応性ガスには、窒化膜を形成する場合は窒素が用いられ、酸化膜を形成する場合は酸素が用いられる。Arに対する窒素あるいは酸素の導入割合は、要求される膜質により決定される。
成膜用真空チャンバー2が所定の真空度に到達した後、電力設定手段の一例である演算装置6によって電源5に設定された放電電力が、成膜用真空チャンバー2内に設置されたターゲット3に投入される。そして、搬送トレイ11が図1に図示する「行き」方向に所定の搬送速度で搬送されて基板1がターゲット3の対向部を通過することで、基板1に1回目の成膜が行われて、基板1の表面に所定の膜が形成される。このとき、ターゲット3に供給される放電電力として、後述する表1に基づいて算出された基板1へのダメージのない成膜条件である放電電力W1が設定される(図2のステップS1)。
この基板1の表面に膜を形成する1回目の成膜時における基板1の搬送速度(トレイ搬送速度)とターゲット3に供給される放電電力は、記憶手段13に記憶されている。記憶手段13に記憶されている基板1の搬送速度(トレイ搬送速度)と放電電力は、後述する事前実験などの結果を踏まえて決定されている。
ここで、1回目の成膜時の成膜条件の決定過程の一例を説明する。まず、所望の生産タクトを実現するトレイ搬送速度S0の条件の下、1回の成膜で所望の膜厚を得ることができる放電電力W0を決定するための第1の事前実験を行う。手順としては、仮決めしたトレイ搬送速度でテスト基板を搬送して、所定の放電電力を供給することにより、当該テスト基板に薄膜を堆積させ、その堆積した薄膜の厚みを測定する。
上記所定の放電電力は、ターゲット3が破壊されない値である必要がある。ターゲット3の種類にもよるが、ターゲット3に投入できる最大の放電電力の目安としては、窒化膜を生成するためのSiターゲットの場合は30kW、透明導電性膜のひとつである酸化インジウムを生成するためのターゲットの場合は20kWであることが、本発明者らの実験により確認できている。ターゲット3自体の出来栄えにもよるが、これ以上の投入電力をターゲット3に負荷した場合に、ターゲット3が熱膨張により破壊された実験結果が本発明者らによって確認されている。このように実験によって確認した最大放電電力以下の放電電力により、第1の事前実験を行う。
ターゲット3の本数や薄膜製造装置20の構成に依存するが、搬送トレイ11の搬送速度と放電電力との相関関係として、Siターゲットに15kWの放電電力を供給した場合、搬送トレイ11の搬送速度を14[mm/s]に設定すると、1回の成膜で25nmの膜厚が得られることが本発明者らの実験によって確認された。この取得された相関関係から、トレイ搬送速度を14[mm/s]に設定して膜厚100nmの窒化膜を1回の成膜で堆積させる場合には、(100nm/25nm)×15kW=4×15kW=60kWの放電電力が必要であることがわかる。
しかし、本発明者らの実験から得られた、Siターゲットに供給できる最大の放電電力は30kWであったので、1回の成膜で100nmの膜厚を得るための成膜条件として、放電電力W0を30kWに決定し、トレイ搬送速度S0を事前確認で仮決めした14[mm/s]の半分となる7[mm/s]に決定した。
以上のように1回の成膜で所定の膜厚Tを得ることができる成膜条件を第1の事前実験を踏まえて決定する。続いて、基板1の表面に膜が形成される1回目(行き)の成膜時の放電電力W1とトレイ搬送速度S1を決定するための第2の事前実験を行う。この実施の形態では、1回目(行き)の成膜時の放電電力W1を決定するために、基板1にダメージを与える可能性のある放電電力の値を調べた。図2のステップS1で設定される放電電力W1は、被処理物の一例である基板1にダメージを与えない条件である必要があるためである。放電電力と基板1のダメージの有無との関係を調べた結果を表1に示す。
表1に示すように、トレイ搬送速度を、第1の事前実験によって決定した7[mm/s]のトレイ搬送速度S0に設定した状態で、1kW、3kW、5kWの放電電力で放電した場合には、基板1の表面に異常放電跡(ダメージ)を目視で確認することができず、かつ基板1の電気特性も低下していないことが確認された。一方、トレイ搬送速度を7[mm/s]に設定して、10kW、17kW、30kWの放電電力で放電した場合には、異常放電跡(ダメージ)が基板1の表面に現れ、かつ基板1の電気特性が著しく低下していることが確認された。すなわち、トレイ搬送速度を7[mm/s]に設定して、10kW、17kW、30kWの放電電力で成膜した場合には、基板1にダメージが与えられることが確認できた。
したがって、少なくとも10kW以上の放電電力で成膜を行うと、基板1にダメージが発生することが分かった。一方、1kWの放電電力で成膜した場合、1回目の成膜終了時には、膜厚が安定せず、測定不能であった。また、3kWの放電電力で成膜したときの膜厚は12nm、5kWの放電電力で成膜したときの膜厚は20nmであった。
よって、基板1にダメージが発生しない放電電力の条件の下での最大膜厚は20nmとなる。さらに、基板1の表面に膜を形成する1回目の成膜によって得ることができる最大膜厚を確認するため、放電電力を5kWに設定するとともに、1回の成膜で約50nm、約100nmの厚みの窒化膜が堆積するようにトレイ搬送速度を3.5[mm/s]、1.8[mm/s]に設定して成膜を行い、基板1の電気特性を評価したが、いずれの搬送速度の場合も電気特性は低下していた。このように電気特性が低下した理由の一つとして、トレイ搬送速度が遅いために、窒化膜を生成するための反応性ガスである窒素が、成膜中に基板表面のアモルファスシリコン膜に大量に打ち込まれたことが考えられる。窒素元素は、電気のキャリアである正孔を捕獲し、電気特性を低下させる性質がある。
以上説明した実験から、1回目の成膜時の成膜条件としては、5kW以下の放電電力と、7[mm/s]以上のトレイ搬送速度が必要と考えられる。そこで、この実施の形態では、基板1の表面に膜が形成される1回目の成膜時における放電電力W1を5kWに決定し、トレイ搬送速度S1を7[mm/s]に決定した。この場合、上記実験結果より、1回目の成膜時における最大膜厚は20nmとみなすことができる。
本実施の形態では、以上のように決定した1回目(行き)の成膜時の放電電力W1およびトレイ搬送速度S1は、記憶手段13に記憶されている。したがって、1回目(行き)の成膜時には、演算装置6が、記憶手段13に記憶されているデータを参照して、5kWの放電電力W1を制御用電源値として電源5に設定する。また、演算装置6が、記憶手段13に記憶されているデータを参照して、7[mm/s]のトレイ搬送速度S1を設定する。この実施の形態では、演算装置6が、搬送部の一例である成膜側コンベヤ7による基板1の搬送速度(トレイ搬送速度)を設定する搬送速度設定手段としての機能を備えている。
この演算装置6による成膜条件の設定により、基板1を載せた搬送トレイ11が、7[mm/s]の搬送速度で、図1に図示された「行き」方向に搬送されてターゲット3の対向部を通過し、第1の事前実験を踏まえて決定した成膜条件を基準に、その基準となる30kWの放電電力W0よりも低い5kWの放電電力W1で、基板1の表面に1回目(行き)の成膜が実施される(図2のステップS2)。
その後、1回目の成膜で得られた膜厚を、基板1を保持した状態で、成膜用真空チャンバー2内の膜厚測定手段8によって測定する(図2のステップS3)。
具体的には、まず、図3に示すように、1回目(行き)の成膜の完了後、基板1を載せた搬送トレイ11は、成膜側コンベヤ7の終端にて保持される。この搬送トレイ11が保持される位置は、例えば、膜厚測定手段8によって基板1の中央の膜厚を測定できる位置に設定する。そして、基板1を載せた搬送トレイ11が保持された状態で、成膜用真空チャンバー2内の膜厚測定手段8によって、1回目の成膜で得られた膜厚(実測膜厚d)を測定する。
測定された実測膜厚dのデータは、演算装置6に送信される。膜厚測定手段8から実測膜厚dのデータを受信した演算装置6は、その受信した実測膜厚dのデータを基に、記憶手段13に記憶されている2回目(帰り)の成膜時の成膜条件を更新する(図2のステップS4)。
記憶手段13には、1回目の成膜により基板1に形成された膜本体に成膜するときの膜厚と放電電力との相関関係や、膜厚と被処理物である基板1の搬送速度(トレイ搬送速度)との相関関係を表すデータが記憶されている。条件変更手段の一例である演算装置6は、膜厚測定手段8の測定結果と、記憶手段13に記憶されている膜厚と成膜条件との関係とを基に、放電電力および搬送速度の少なくとも一方を、所望の膜厚を得るのに適した値に補正する。その補正後の成膜条件により、記憶手段13に記憶されている成膜条件を更新し、その更新後の放電電力の値を電源5に設定するとともに、搬送部の一例である成膜側コンベヤ7による基板1の搬送速度(トレイ搬送速度)として、更新後の搬送速度を設定する。この実施の形態における薄膜製造装置20では、膜厚測定を行う真空環境と、更新した放電電力で成膜を行う真空環境が同じであるため、補正誤差は、より少なくなっている。
続いて、記憶手段13に記憶されている2回目(帰り)の成膜時における成膜条件の初期値の決定過程の一例について説明する。
所望の膜厚が‘T’、1回目の成膜によって得られた膜厚が‘d’で、2回のスパッタリングによって所望の膜厚Tを得る場合、2回目の成膜時に取得しなければならない膜厚は‘T−d’となる。したがって、1回目のトレイ搬送速度S1と同じ搬送速度で搬送トレイ11を搬送して2回目の成膜を行う場合に必要となる放電電力W2は、以下の式(1)で算出される。
W2=W1×(T−d)/d・・・(1)
W2=W1×(T−d)/d・・・(1)
上記式(1)に基づいて算出された2回目(帰り)の成膜時の放電電力が、基板1にダメージを発生させない放電電力である場合には、記憶手段13に、この算出した放電電力を2回目(帰り)の成膜時の放電電力W2として記憶する。
ここで、本発明の目的である基板1へのダメージを軽減した成膜を行うために、2回目の成膜時の放電電力がどの程度の値のときに基板1にダメージが入るのかを確認した。
トレイ搬送速度を7[mm/s]に設定し、5kWの放電電力で1回目の成膜を行った基板1に対し、トレイ搬送速度を1回目と同様に7[mm/s]に設定した状態で、1kW、3kW、5kW、10kW、17kW、30kWの放電電力で2回目の成膜をして、目視で異常放電跡の有無を確認した結果を表2に示す。
表2に示すように、17kW、30kWの放電電力で放電した場合には、高電圧が基板1に作用するため、異常放電跡(ダメージ)が確認されたが、10kWの放電電力の場合には、異常放電跡(ダメージ)もなく、成膜後の基板1には電気特性の低下も見られなかった。これは、1回目に成膜により形成された膜厚20nmの窒素膜が、アモルファスシリコン膜の表面に対する保護層として作用したためであると考えられる。したがって、本発明者らは、上記式(1)から算出される2回目の放電電力は20kWであるが、基板1のダメージの有無の確認より、2回目の放電電力W2は10kWが適切であると考えた。
また、トレイ搬送速度を7[mm/s]に設定して5kWの放電電力で1回目の成膜を行った基板1に対し、トレイ搬送速度を1回目と同様に7[mm/s]に設定した状態で10kWの放電電力で2回目の成膜をした場合、膜厚は40nmであった。そこで、トレイ搬送速度を3.5[mm/s]に設定して、10kWの放電電力で2回目の成膜を行った。その結果、膜厚80nmの窒化膜が形成された。この3.5[mm/s]のトレイ搬送速度での2回目の成膜の直後に、基板1の電気特性を確認したが、電気特性の低下は見られなかった。
以上説明した実験から、1回目の成膜による膜上に成膜が行われる2回目(帰り)の成膜時にターゲット3に供給する放電電力W2の初期値を10kWに決定し、トレイ搬送速度S2の初期値を3.5[mm/s]に決定した。この決定した放電電力W2とトレイ搬送速度S2は、2回目(帰り)の成膜時の成膜条件として記憶手段13に記憶される。この場合、上記実験結果より、2回目の成膜によって得られる最大膜厚は80nmとみなすことができる。
このように、同一の基板1に対する2回目の成膜時の成膜条件の初期値として、1回目の5kWの放電電力よりも高い10kWの放電電力が、記憶手段13に記憶される。この初期値は、量産時に、時間の経過とともに例えばターゲットの組成などが変化すると、膜厚測定手段8の測定結果がフィードバックされることにより補正される可能性があるが、その補正は初期値を大幅に変更するようなものとはならないので、2回目の成膜時には、1回目の成膜時の放電電力の値よりも高い放電電力の値が制御用電源値として電源5に設定される。
したがって、膜厚測定後、1回目の成膜時の放電電力W1より高い放電電力が、2回目の成膜時の放電電力W2として演算装置6により設定される(図2のステップS5)。そして、成膜側コンベヤ7により搬送トレイ11がトレイ搬送速度S2で「帰り」の方向へ移動してターゲット3の対向部を通過することで、2回目(帰り)の成膜が終了する(図2のステップS6)。2回目(帰り)の成膜が終了すると、ゲートバルブ9が開き、基板出し入れ用真空チャンバー10内に搬送トレイ11が移動し、その後にゲートバルブ9が閉じる。
なお、上記した記憶手段13に記憶させるデータを得るための実験は、量産時に使用する薄膜製造装置20を用いて行うのが好適である。この実施の形態では、上記した各実験で膜厚の測定を行うときには、成膜用真空チャンバー2内の膜厚測定手段8を用いることができる。ここで、記憶手段13に記憶させるデータを得るための実験とは、1回の成膜で所望の膜厚を得ることができる放電電力などの成膜条件を決定するための実験や、基板1の表面に成膜する1回目の成膜時の放電電力などの成膜条件を決定するための実験や、1回目の成膜により形成された膜本体に成膜する2回目の成膜時の放電電力などの成膜条件の初期値を決定するための実験などである。
以上のように、所定の膜厚よりも薄くなる成膜条件で、基板1にダメージが発生しない程度の低い放電電力で1回目の成膜を行い、それにより取得された膜厚を測定した後、1回目の成膜よりも高い放電電力で2回目の成膜を行うので、基板1にダメージを発生させず、かつ、成膜速度を上げて、成膜することが可能となる。
なお、以上説明した実施の形態では、2回のスパッタリングによって薄膜を製造する場合について説明したが、スパッタリングの回数は2回に限定されるものではなく、条件さえ合致すれば、3回以上であっても上記した実施の形態と同様に実施可能である。
また、本発明は、上記した反応性スパッタリングによる成膜に限定されるものではない。製造する膜の種類、成膜条件の決定方法又は膜厚測定後の成膜条件の補正方法なども、上記した実施の形態に限定されるものではない。基板1の搬送速度(トレイ搬送速度)と放電電力の組み合わせは、所望する膜厚、膜質、製造する膜の種類又は装置構成などの因子に応じて様々であり、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。
以上説明したように、上記実施の形態によれば、所定の膜厚を1回の成膜で得るための放電電力を基準としたとき、その基準となる放電電力よりも低い放電電力で基板1に1回目の成膜を行った後に、その1回目の成膜時の放電電力よりも高い放電電力で1回目の成膜が行われた基板1に2回目の成膜を行う。そのため、基板1の表面に成膜を行うときには、所望の膜厚を1回の成膜で得るための放電電力よりも低い放電電力で成膜を行うことができ、スパッタリング粒子やイオンや電子が基板1に与えるダメージを低減させることができる。そして、2回目の成膜時には、基板1に形成された膜本体に成膜するので、放電電力をある程度高くしても、スパッタリング粒子やイオンや電子が基板1に与えるダメージを低減させることができる。また、所望の膜厚を得るのに成膜を3回以上行う必要がある場合でも、3回目以降の成膜時には、基板1に形成された膜本体に成膜を行うので、スパッタリング粒子やイオンや電子が基板1に与えるダメージを低減させることができる。したがって、スパッタリング粒子やイオンや電子が基板1に与えるダメージを低減させつつ、所望の膜厚を得ることができる。
また、2回目以降の成膜時には、放電電力を高くして成膜速度を上げることができるので、放電電力を低くした上で、所望の膜厚を1回の成膜で得る場合に比べて、成膜時間を短くすることができる。また、そのため、成膜時のプラズマが基板1に与えるダメージを低減することができるので、基板1の例えば電気特性等の特性が劣化しないようにすることができる。
さらに、上記実施の形態によれば、通過方式のスパッタリングにおいて、基板1に与えるダメージを低減させつつ、所望の膜厚を得ることができる。
また、上記実施の形態によれば、反応性スパッタリングによって薄膜を堆積させても、基板1の表面に成膜するときの放電電力を、1回の成膜で所望の膜厚を得るための放電電力よりも低くできるので、基板1の表面近傍での反応性ガスの活性度の上昇を減少させることができる。したがって、基板1の表面に成膜するときの成膜速度を所定の速度で安定させることができるので、反応性スパッタリングであっても所望の膜厚を得ることができる。
さらに、反応性スパッタリングによって薄膜を堆積させても、基板1の表面に成膜するときの放電電力を、1回の成膜で所望の膜厚を得るための放電電力よりも低くできるので、反応性ガスが基板1に取り込まれる量を減少させることができる。したがって、反応性スパッタリングにより窒化物や酸化物などを成膜する際の代表的な反応性ガスである窒素や酸素が基板1に取り込まれる量を減少させることができるので、基板1に所望の特性を発揮させることができる。
また、上記実施の形態によれば、膜厚の測定結果をフィードバックして次の成膜のための成膜条件を調整できるので、時間の経過とともに例えばターゲット3の組成などが変化していっても、所望の膜厚を確保することができる。また、膜厚測定とその膜厚測定の結果をフィードバックして調整した成膜条件の下での成膜が同一チャンバー2内で行われるので、膜厚測定時とその膜厚測定後の成膜時とで真空状態が変化しておらず、そのため膜厚測定後の成膜時の成膜条件をより適切なものとすることができる。したがって、より高精度に所望の膜厚を得ることができる。
なお、上記した実施の形態では、膜厚を測定した基板1と同一の基板1に対する次の成膜時の成膜条件を補正する場合について説明したが、薄膜の製造が完了した基板1の膜厚測定結果を用いて、それの次の基板1に対する1回目の成膜時の成膜条件を補正することもできる。但し、基板1の表面と基板1に形成された膜本体の表面は性質が異なるので、基板1の表面に成膜する場合と、基板1に形成された膜本体に成膜する場合とでは、反応性ガスの基板1への吸収具合に差異が発生する。そのため、基板1に形成された膜本体に成膜するときの膜厚と成膜条件との関係とは別に、基板1の表面を成膜するときの膜厚と成膜条件との関係を、記憶手段13に記憶させておく必要がある。
本発明にかかる成膜方法は、基板などの被処理物にダメージを与えることなく所望の膜厚を得ることができ、被処理物にスパッタリングによって薄膜を堆積させる工程を要する半導体デバイスや、太陽電池、テレビ用ディスプレイ、光学素子などの製造分野に有用である。
1 基板
2 成膜用真空チャンバー
3 ターゲット
4 電極
5 電源
6 演算装置
7 成膜側コンベヤ
8 膜厚測定手段
9 ゲートバルブ
10 基板出し入れ用真空チャンバー
11 搬送トレイ
12 基板投入側コンベヤ
13 記憶手段
20 薄膜製造装置
100 スパッタリング装置
101 第1の真空容器
102 基板
103 第2の真空容器
104 膜厚測定手段
2 成膜用真空チャンバー
3 ターゲット
4 電極
5 電源
6 演算装置
7 成膜側コンベヤ
8 膜厚測定手段
9 ゲートバルブ
10 基板出し入れ用真空チャンバー
11 搬送トレイ
12 基板投入側コンベヤ
13 記憶手段
20 薄膜製造装置
100 スパッタリング装置
101 第1の真空容器
102 基板
103 第2の真空容器
104 膜厚測定手段
Claims (6)
- 被処理物の同一箇所に、少なくとも2回成膜する成膜方法であって、
所定の膜厚を1回の成膜で得るための放電電力を基準としたとき、その基準となる放電電力よりも低い放電電力で被処理物に1回目の成膜を行った後に、
前記1回目の成膜時の放電電力よりも高い放電電力で、前記被処理物に2回目の成膜を行う、
ことを特徴とする成膜方法。 - 前記1回目の成膜の放電電力が5kW以下であることを特徴とする請求項1記載の成膜方法。
- 前記1回目の成膜の放電電力が3kW以上かつ5kW以下であることを特徴とする請求項2記載の成膜方法。
- 前記2回目の成膜の放電電力が10kW以下であることを特徴とする請求項2または3に記載の成膜方法。
- ターゲットの対向部において前記被処理物を成膜する際に、前記2回目の成膜時に前記ターゲットの対向部を前記被処理物が通過する速度が、前記1回目の成膜時に前記ターゲットの対向部を前記被処理物が通過する速度よりも遅いことを特徴とする請求項1から4のいずれか1項に記載の成膜方法。
- チャンバー内で前記被処理物を成膜する際に、
前記チャンバー内で膜厚測定を行い、
その測定された膜厚と、予め記憶されている膜厚と成膜条件との関係を基に成膜条件を補正し、
その補正された成膜条件で次の成膜を行う
ことを特徴とする請求項1から5のいずれか1項に記載の成膜方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011282562A JP2013135004A (ja) | 2011-12-26 | 2011-12-26 | 成膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011282562A JP2013135004A (ja) | 2011-12-26 | 2011-12-26 | 成膜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013135004A true JP2013135004A (ja) | 2013-07-08 |
Family
ID=48911532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011282562A Pending JP2013135004A (ja) | 2011-12-26 | 2011-12-26 | 成膜方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013135004A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112553581A (zh) * | 2019-09-10 | 2021-03-26 | 株式会社斯库林集团 | 成膜装置及成膜方法 |
-
2011
- 2011-12-26 JP JP2011282562A patent/JP2013135004A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112553581A (zh) * | 2019-09-10 | 2021-03-26 | 株式会社斯库林集团 | 成膜装置及成膜方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0149843B1 (ko) | 박막의 제조방법 및 제조장치 | |
ZA200400119B (en) | Vapor-deposited film. | |
KR101006057B1 (ko) | 스퍼터링 장치 및 성막 방법 | |
US8168049B2 (en) | Sputtering apparatus and method of manufacturing solar battery and image display device by using the same | |
TW493014B (en) | Film forming apparatus for forming a crystalline silicon film | |
JP2011144450A (ja) | スパッタリング装置及びスパッタリング方法 | |
CN110168130B (zh) | 成膜方法和卷绕式成膜装置 | |
WO2018186038A1 (ja) | 成膜装置及び成膜方法 | |
TWI433950B (zh) | Film forming method | |
JP2014189861A (ja) | 膜形成方法 | |
EP2607516A2 (en) | Apparatus for forming gas blocking layer and method thereof | |
WO2009157228A1 (ja) | スパッタリング装置、スパッタリング方法及び発光素子の製造方法 | |
JP2006249473A (ja) | 成膜方法および成膜装置 | |
JP2013135004A (ja) | 成膜方法 | |
JP5334984B2 (ja) | スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 | |
JPWO2010044235A1 (ja) | スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法 | |
JP4858492B2 (ja) | スパッタリング装置 | |
JP6608537B2 (ja) | 成膜装置及び成膜方法 | |
JP2013227198A (ja) | 窒化ガリウム膜の形成方法、及び、窒化ガリウム膜の形成装置 | |
JP2009270133A (ja) | 機能性フィルム製造方法および機能性フィルム製造装置 | |
JPH03267372A (ja) | 連続成膜方法 | |
KR102178245B1 (ko) | 산화 알루미늄막의 형성 방법 | |
JP6109775B2 (ja) | 成膜装置及び成膜方法 | |
JP2004279761A (ja) | 液晶表示パネル及びその製造方法 | |
JP2014189815A (ja) | 成膜装置、及び成膜方法 |